JP2022037739A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022037739A
JP2022037739A JP2020142024A JP2020142024A JP2022037739A JP 2022037739 A JP2022037739 A JP 2022037739A JP 2020142024 A JP2020142024 A JP 2020142024A JP 2020142024 A JP2020142024 A JP 2020142024A JP 2022037739 A JP2022037739 A JP 2022037739A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
back surface
insulating plate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020142024A
Other languages
English (en)
Inventor
智之 脇山
Tomoyuki Wakiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2020142024A priority Critical patent/JP2022037739A/ja
Priority to US17/355,799 priority patent/US11637049B2/en
Publication of JP2022037739A publication Critical patent/JP2022037739A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】製造コストを削減する。【解決手段】ケース４０は、おもて面から裏面に貫通して形成された開口部５１を覆い、当該裏面から格好部を覆って積層基板３０が設けられ、積層基板３０の周縁部が当接される枠部５０と、枠部５０を貫通して設けられる第１外部接続端子６０と、を含む。第１外部接続端子６０は、枠部５０の外側に設けられる第１接続部６１と、開口部５１に設けられ、絶縁板３１のおもて面に裏面が配置され、半導体チップ２０の裏面の主電極がおもて面に機械的かつ電気的に接続される第１配線部６３と、を備える。半導体チップ２０が第１外部接続端子６０の第１配線部６３上に配置されているために、半導体チップ２０の裏面の主電極と第１外部接続端子６０とをワイヤで接続する工程を省略でき、製造コストを削減することができる。【選択図】図２

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置は、パワーデバイスを含む。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を具備する半導体チップである。半導体装置は、上記の半導体チップが配置された絶縁回路基板と当該絶縁回路基板が配置された放熱基板とを備える。絶縁回路基板は、絶縁板と当該絶縁板のおもて面に形成された回路パターンとを含む。半導体チップが回路パターン上に接合される。さらに、半導体装置は、回路基板の周縁部を囲んで絶縁回路基板にケースが接着剤により設けられる。ケースは、入力・出力用のリードフレームがインサート成形されている。ケース内では、半導体チップ及びリードフレーム間がワイヤにより電気的に接続されている（例えば、特許文献１参照）。
このような半導体装置は以下の工程を経て製造される。まず、放熱基板上に絶縁回路基板を配置して、絶縁回路基板に半導体チップを接合する。絶縁回路基板の周縁部にケースを接着剤により固着する。そして、ケースにインサート成形された各種リードフレームと、半導体チップの主電極、制御電極並びに絶縁回路基板の回路パターンとをワイヤでそれぞれ接続する。最後に、ケース内に封止部材を注入し、注入した封止部材を固化することで半導体装置が得られる。
特開２０１７－１３９４０６号公報
ところで、半導体装置は製造コストのさらなる削減が望まれている。その一手段として、製造工程を減らすことが図られている。他方、上記の半導体装置では、絶縁回路基板に接着剤を用いてケースを取り付ける。この取付工程において、接着剤が絶縁回路基板とケースとの接着面からはみ出てしまう場合がある。この場合、はみ出た接着剤の飛散や流動によっては、ワイヤを半導体チップ、リードフレームに適切に接合することができなくなってしまう。また、このようなワイヤの接合不良を防止するために、はみ出た接着剤を拭き取る作業を要する。結果として、半導体装置の製造コストが嵩んでしまい、製造コストの削減に反する。
本発明は、このような点を鑑みてなされたものであり、製造コストが削減された半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、裏面に第１主電極を備える半導体チップと、絶縁板と前記絶縁板の裏面に積層された放熱板とを含む積層基板と、ケースおもて面からケース裏面に貫通して形成された開口部を囲い、前記ケース裏面から前記開口部を覆って前記積層基板が設けられ、前記積層基板の周縁部が当接される枠部と、前記枠部を貫通して設けられる第１端子と、を含むケースと、を有し、前記第１端子は、前記枠部の外側に設けられる第１接続部と、前記開口部に設けられ、前記絶縁板のおもて面に配線裏面が配置され、前記半導体チップの前記第１主電極が配線おもて面に機械的かつ電気的に接続される第１配線部と、を備える半導体装置が提供される。
また、本発明の一観点によれば、上記半導体装置の製造方法が提供される。
開示の技術によれば、製造コストを削減することができ、電気的不良の発生を抑制でき、半導体装置の信頼性の低下を防止することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置の製造方法を示すフローチャートである。 第１の実施の形態の半導体装置の製造方法に含まれる基板取付工程を説明するための図である。 第２の実施の形態の半導体装置の断面図である。 第３の実施の形態の半導体装置の平面図である。 第３の実施の形態の半導体装置の断面図である。 第４の実施の形態の半導体装置の平面図である。 第４の実施の形態の半導体装置の断面図である。 第５の実施の形態の半導体装置の平面図である。 第５の実施の形態の半導体装置の断面図である。 第６の実施の形態の半導体装置の平面図である。 第６の実施の形態の半導体装置の断面図である。 第７の実施の形態の半導体装置の平面図である。 第７の実施の形態の半導体装置の断面図である。 第８の実施の形態の半導体装置の平面図である。 第８の実施の形態の半導体装置の断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１及び図２の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図１及び図２の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図１及び図２の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図１及び図２の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
［第１の実施の形態］
以下、図面を参照して、第１の実施の形態の半導体装置について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図である。なお、図２は、図１の一点鎖線Ｘ－Ｘにおける断面図である。
半導体装置１０は、半導体チップ２０と積層基板３０とケース４０とを含んでいる。なお、図１では、封止部材２６の記載を省略している。半導体チップ２０は、シリコンまたは炭化シリコンを主成分として構成されている。このような半導体チップ２０は、ＩＧＢＴとＦＷＤ（Free Wheeling Diode）が１チップ内に構成されたＲＣ（Reverse Conducting）－ＩＧＢＴのスイッチング素子を含んでいる。ＲＣ－ＩＧＢＴチップは、ＩＧＢＴのコレクタ側とＦＷＤのカソード側とが電気的に接続され、ＩＧＢＴのエミッタ側と、ＦＷＤのアノード側とが電気的に接続されている。ＲＣ－ＩＧＢＴチップは、ＩＧＢＴとＦＷＤとがこのように逆並列（inverse-parallel）で接続された回路が構成されている。このような半導体チップ２０は、裏面に主電極（入力電極）としてコレクタ電極を、おもて面に、ゲート電極（制御電極）及び主電極（出力電極）としてエミッタ電極をそれぞれ備えている。
そして、半導体チップ２０は、その裏面が第１外部接続端子６０上に接合部材２８により機械的かつ電気的に接合されている。なお、接合部材２８は、はんだまたは金属焼結体が用いられる。はんだは、所定の合金を主成分とする鉛フリーはんだにより構成される。所定の合金とは、例えば、錫－銀からなる合金、錫－亜鉛からなる合金、錫－アンチモンからなる合金のうち少なくともいずれかの合金である。はんだには、添加物が含まれてもよい。添加物の一例は、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコンである。金属焼結体は、例えば、アルミニウム、銅が用いられる。
また、図１に示される半導体チップ２０は、制御電極が図１中左側（第２外部接続端子７０側）を向いて配置されている。また、図１では、一例として、２つの半導体チップ２０が図１中縦方向に一列に配置されている場合を示している。半導体チップ２０は、１つでも、３つ以上でもよく、また、その個数、半導体装置１０の仕様に応じて配列される。また、半導体チップ２０は、ＲＣ－ＩＧＢＴに代わり、一対のスイッチング素子とダイオード素子を１組以上配置してもよい。この場合において、スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴが挙げられる。半導体チップ２０がＩＧＢＴである場合には、裏面に主電極（入力電極）としてコレクタ電極を、おもて面に、ゲート電極（制御電極）及び主電極（出力電極）としてエミッタ電極をそれぞれ備えている。半導体チップ２０がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。上記の半導体チップ２０は、その裏面が第１外部接続端子６０上に接合部材２８により機械的かつ電気的に接合されている。また、ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（P-intrinsic-N）ダイオード等のＦＷＤが挙げられる。このような半導体チップ２０は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の半導体チップ２０は、その裏面が第１外部接続端子６０上に接合部材２８により機械的かつ電気的に接合されている。
積層基板３０は、絶縁板３１と放熱板３２とを含んでいる。なお、絶縁板３１及び放熱板３２は、角部がＲ形状や、Ｃ形状に面取りされていてもよい。絶縁板３１及び放熱板３２のサイズは、平面視で、略同一である。
絶縁板３１は、有機絶縁層またはセラミックス基板を用いることができる。有機絶縁層は、シート状であって、熱抵抗の小さい樹脂に熱伝導率が大きいフィラー材料が混合されて構成される。前者の樹脂は、例えば、エポキシ樹脂、液晶ポリマー等の絶縁樹脂である。後者のフィラー材料は、例えば、窒化硼素、酸化アルミニウム、酸化珪素である。セラミックス基板は、熱伝導性のよいセラミックスにより構成される。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素を主成分とする材料により構成されている。これらの絶縁板３１の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。なお、第１の実施の形態では、絶縁板３１は、有機絶縁層である。有機絶縁層である絶縁板３１の厚さは、半導体装置１０の定格電圧に依存する。すなわち、半導体装置１０の定格電圧が高いほど、絶縁板３１の厚さを増加させることが望まれる。一方で、絶縁板３１をできる限り薄くして、熱抵抗を下げることも望まれる。
放熱板３２は、熱伝導性に優れた金属を主成分として構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、放熱板３２は、熱伝導性に優れ、かつ、低線膨張係数を有する複合材料で構成されていてもよい。このような複合材料は、例えば、マグネシウムと炭化珪素、または、アルミニウムと炭化珪素を主成分とする。また、放熱板３２の厚さは、１．０ｍｍ以上、１０．０ｍｍ以下である。放熱板３２の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
ケース４０は、枠部５０と枠部５０にインサート成形された第１，第２外部接続端子６０，７０及び制御端子６５とを含んでいる。枠部５０は、平面視で、中央部におもて面（ケースおもて面）から裏面（ケース裏面）に貫通する開口部５１が形成された枠型を成している。枠部５０は、平面視で、開口部５１を四方から囲んで、矩形状を構成する側部５０ａ～５０ｄを含んでいる。また、枠部５０は、開口部５１に面する上部内壁部５２と端子台５３と下部内壁部５４とを含んでいる。上部内壁部５２は、開口部５１を四方から面して開口部５１の内側に設けられている。端子台５３は、側部５０ａ，５０ｂに対応する上部内壁部５２の下方から開口部５１側に突出している。下部内壁部５４は、端子台５３の先端に鉛直下方に設けられている。また、枠部５０の裏面に積層基板３０の周縁部が接着部材２７により接合されている。これにより、積層基板３０のおもて面は開口部５１に露出される。このため、平面視で枠部５０のサイズは積層基板３０のサイズより一回り大きい。また、このようにして枠部５０に接合された積層基板３０の裏面は枠部５０の裏面よりも下方に突出している。枠部５０は、熱硬化性樹脂にフィラー材料が混合されて構成される。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂である。フィラー材料は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。この材料の一例として、エポキシ樹脂と当該エポキシ樹脂にフィラーとして混合された酸化シリコンとを含んでいる。
第１，第２外部接続端子６０，７０及び制御端子６５は、枠部５０にインサート成形されている。第１，第２外部接続端子６０，７０及び制御端子６５は、導電性に優れた金属を主成分として構成される。このような金属は、例えば、銀、銅、ニッケル、アルミニウム、または、少なくともこれらの一種を含む合金である。また、第１，第２外部接続端子６０，７０の厚さは、０．１ｍｍ以上、２．０ｍｍ以下であり、より好ましくは、０．２ｍｍ以上、１．０ｍｍ以下である。第１，第２外部接続端子６０，７０及び制御端子６５の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
第１外部接続端子６０は、枠部５０の側部５０ｂにインサート成形されている。第１外部接続端子６０は、第１接続部６１と第１連係部６２と第１配線部６３とを一体的に含んでいる。第１接続部６１は、枠部５０の側部５０ｂから外側（図２中右側）に延出している。第１配線部６３は、その裏面（配線裏面）が積層基板３０（絶縁板３１）のおもて面（絶縁主面）の略中央部に当接されている。第１配線部６３は、そのおもて面（配線おもて面）に半導体チップ２０が接合部材２８により機械的かつ電気的に接合されている。第１連係部６２は、第１接続部６１と第１配線部６３との間を一体的に連携している。第１連係部６２は、第１接続部６１に連通して枠部５０の側部５０ｂを貫通し、開口部５１に突出して、端子台５３上の全面に載置されている。第１連係部６２は、端子台５３上に載置されている部分から幅が狭くなってさらに開口部５１に突出して、鉛直下方に屈曲して、第１配線部６３と略同一の幅となって第１配線部６３に一体的に連通している。
第２外部接続端子７０は、枠部５０の側部５０ａにインサート成形されている。第２外部接続端子７０は、第２接続部７１と第２配線部７３とを一体的に含んでいる。第２接続部７１は、枠部５０の側部５０ａから外側（図２中左側）に延出している。第２配線部７３は、第２接続部７１に連通して枠部５０の側部５０ａを貫通し、開口部５１に突出して、端子台５３上に載置されている。第２配線部７３はさらに鉛直下方に延伸して積層基板３０のおもて面に当接している。これにより、第２外部接続端子７０が接地される。第２配線部７３と半導体チップ２０の主電極（出力電極）とは主ワイヤ２５ａにより電気的に接続されている。図１に示されるように、第２接続部７１の幅は、第１配線部６３の幅よりも広い。
制御端子６５は、枠部５０の側部５０ａにインサート成形されている。制御端子６５は、制御接続部６６と制御配線部６７とを一体的に含んでいる。制御接続部６６は、枠部５０の側部５０ａのおもて面から外側（図２中上側）に延出している。制御配線部６７は、制御接続部６６から連通して枠部５０の側部５０ａを貫通し、端子台５３上から露出されている。２つの制御端子６５が、第２外部接続端子７０を挟んでそれぞれ設けられている。２つの制御端子６５の制御配線部６７と２つの半導体チップ２０の制御電極とが制御ワイヤ２５ｂにより電気的にそれぞれ接続されている。
なお、主ワイヤ２５ａ及び制御ワイヤ２５ｂは、導電性に優れた金属を主成分として構成されている。このような金属は、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの１種を含む合金が挙げられる。また、主ワイヤ２５ａの径は、例えば、１５０μｍ以上、６００μｍ以下であり、制御ワイヤ２５ｂの径は、例えば、１００μｍ以上、１３０μｍ以下である。
このようなケース４０の開口部５１が封止部材２６により封止されている。封止部材２６は、熱硬化性樹脂とフィラーとを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂が挙げられる。充填材は、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムが挙げられる。封止部材２６の具体例として、エポキシ樹脂を主成分として、エポキシ樹脂にフィラーとして窒化ホウ素が含まれてよい。または、封止部材２６として、シリコーンゲルを用いてもよい。この場合には、封止部材２６で封止した後、ケース４０の開口部５１上にケース蓋（図示を省略）を設けて、開口部５１を閉じる。
なお、半導体装置１０は、積層基板３０の裏面に冷却器（図示を省略）をはんだまたは銀ろう等を介して取り付けて放熱性を向上させることができる。この場合の冷却器は、熱伝導性に優れた金属を主成分として構成される。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金が挙げられる。また、冷却器として、例えば、ヒートシンク並びに水冷による冷却装置を適用することができる。また、積層基板３０の放熱板３２は、このような冷却器と一体化されてもよい。その場合は、熱伝導性に優れた金属を主成分として構成される。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。そして、耐食性を向上させるために、めっき材をめっき処理等により冷却器と一体化された放熱板３２の表面に形成してもよい。めっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金が挙げられる。
次に、このような半導体装置１０の製造方法について、図１及び図２を参照しつつ、図３及び図４を用いて説明する。図３は、第１の実施の形態の半導体装置の製造方法を示すフローチャートである。図４は、第１の実施の形態の半導体装置の製造方法に含まれる基板取付工程を説明するための図である。なお、図４では、積層基板３０と積層基板３０に取り付けられたケース４０の第１外部接続端子６０側のみを表示している。
まず、半導体チップ２０、積層基板３０、ケース４０等、半導体装置１０の部品を用意する用意工程を行う（ステップＳ１）。なお、ケース４０は、あらかじめ、枠部５０に第１，第２外部接続端子６０，７０及び制御端子６５をインサート成形して製造しておく。また、この際の積層基板３０の絶縁板３１は半硬化状態である。
次いで、ケース４０の枠部５０の裏面側または積層基板３０の周縁部側に接着部材２７を塗布して、枠部５０の裏面に積層基板３０の周縁部を取り付ける基板取付工程を行う（ステップＳ２）。このようにしてケース４０に積層基板３０を取り付けると、図４に示されるように、第１外部接続端子６０の第１配線部６３の裏面が積層基板３０の半硬化状態の絶縁板３１のおもて面に当接する。
次いで、第１外部接続端子６０の第１配線部６３のおもて面に接合部材２８により半導体チップ２０を機械的かつ電気的に接合するチップ接合工程を行う（ステップＳ３）。この際、接合部材２８に対する加熱により、半硬化状態の絶縁板３１及び接着部材２７が硬化する。これにより、積層基板３０がケース４０の枠部５０の裏面に接合され、第１外部接続端子６０の第１配線部６３の裏面が積層基板３０の絶縁板３１のおもて面に固着する。
次いで、半導体チップ２０のおもて面の出力電極及び制御電極に主ワイヤ２５ａ及び制御ワイヤ２５ｂを超音波接合して配線する配線工程を行う（ステップＳ４）。ボンディング装置により、制御端子６５の制御配線部６７と半導体チップ２０の制御電極とを制御ワイヤ２５ｂで超音波接合により接続する。また、第２外部接続端子７０の第２配線部７３と半導体チップ２０の出力電極とを主ワイヤ２５ａで接続する。なお、主ワイヤ２５ａ及び制御ワイヤ２５ｂはどちらを先に接続してもよい。
この際、半導体チップ２０の裏面の入力電極は、第１外部接続端子６０（第１配線部６３）上に直接設けられている。このため、半導体チップ２０の入力電極と第１外部接続端子６０とをワイヤで接続するための工程を省略することができる。したがって、製造工程を削減することができる。
次いで、ケース４０の開口部５１を封止部材２６で封止する封止工程を行う（ステップＳ５）。ケース４０の開口部５１に液状の封止部材２６を充填する。これにより、このように開口部５１内の半導体チップ２０、第１，第２配線部６３，７３等が封止部材２６により封止される。この後、このように開口部５１内を封止する封止部材２６を硬化する。以上により、図１及び図２に示した半導体装置１０が得られる。
上記の半導体装置１０は、裏面に主電極（第１主電極）を備える半導体チップ２０と、絶縁板３１と絶縁板３１の裏面に積層された放熱板３２とを含む積層基板３０と、ケース４０と、を有する。ケース４０は、おもて面から裏面に貫通して形成された開口部５１を囲い、当該裏面から開口部５１を覆って積層基板３０が設けられ、積層基板３０の周縁部が当接される枠部５０と、枠部５０を貫通して設けられる第１外部接続端子６０と、を含む。第１外部接続端子６０は、枠部５０の外側に設けられる第１接続部６１と、開口部５１に設けられ、絶縁板３１のおもて面に裏面（配線裏面）が配置され、半導体チップ２０の裏面の主電極がおもて面（配線おもて面）に機械的かつ電気的に接続される第１配線部６３と、を備える。半導体チップ２０が第１外部接続端子６０の第１配線部６３上に配置されているために、半導体チップ２０の裏面の主電極と第１外部接続端子６０とをワイヤで接続する工程を省略でき、製造コストを削減することができる。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の半導体装置１０において、第１外部接続端子６０の第１配線部６３を積層基板３０の絶縁板３１に埋設させている。この場合について、図５（並びに図３）を用いて説明する。図５は、第２の実施の形態の半導体装置の断面図である。図５に示す半導体装置１０ａは、第１外部接続端子６０の第１配線部６３の裏面が積層基板３０の絶縁板３１のおもて面よりも鉛直下方に位置している。また、第２外部接続端子７０の第２配線部７３の先端面もまた、絶縁板３１のおもて面よりも鉛直下方に位置している。
この半導体装置１０ａを製造するにあたり、図３のステップＳ２の基板取付工程にてケース４０に対して積層基板３０を取り付ける時に、半硬化状態の絶縁板３１のおもて面に第１外部接続端子６０の第１配線部６３の裏面を押圧する。この際、第２外部接続端子７０の第２配線部７３の先端面も同様に押圧する。押圧した状態で絶縁板３１を硬化することで、第１外部接続端子６０の第１配線部６３の下部及び第２外部接続端子７０の第２配線部７３の先端面を絶縁板３１に埋設することができる（図５を参照）。このようにして形成された絶縁板３１は第１配線部６３の裏面に対応して凹状に窪んだ配置領域が形成されている。そして、第１配線部６３の裏面が絶縁板３１の凹状に窪んだ配置領域に嵌合している。
図３のステップＳ４の配線工程において、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを超音波接合によるワイヤボンディングを行う。既述の通り、ケース４０は樹脂で構成される枠部５０に金属を主成分とする第１，第２外部接続端子６０，７０等がインサート成形されている。金属は樹脂になじみにくいために、枠部５０と第１，第２外部接続端子６０，７０等とに隙間が生じる場合がある。しかし、半導体チップ２０に対して超音波振動が伝導しても、第１外部接続端子６０の第１配線部６３は絶縁板３１の凹状に窪んだ配置領域に嵌合されており位置ずれが抑制される。このため、超音波振動の分散が抑制されて、半導体チップ２０に超音波振動を適切に伝導することができ、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合することができる。
したがって、第２の実施の形態の半導体装置１０ａは、半導体チップ２０の裏面の入力電極と第１外部接続端子６０とをワイヤで接続する工程を省略でき、製造コストを削減することができる。さらに、半導体装置１０ａは、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合できるため、電気的不良の発生を抑制することができる。この結果、半導体装置１０ａの信頼性の低下を防止することができる。
［第３の実施の形態］
第３の実施の形態では、第１の実施の形態の半導体装置１０において、第１外部接続端子６０の第１配線部６３を積層基板３０の絶縁板３１に埋設させている。この場合について、図６及び図７（並びに図３）を用いて説明する。但し、第３の実施の形態の絶縁板３１はセラミックス基板である。図６は、第３の実施の形態の半導体装置の平面図であり、図７は、第３の実施の形態の半導体装置の断面図である。なお、図７は、図６の一点鎖線Ｘ－Ｘにおける断面図である。図６及び図７に示す半導体装置１０ｂは、第１外部接続端子６０の第１配線部６３の裏面が積層基板３０の絶縁板３１のおもて面よりも鉛直下方に位置している。また、第２外部接続端子７０の第２配線部７３の先端面もまた、絶縁板３１のおもて面よりも鉛直下方に位置している。但し、第３の実施の形態の半導体装置１０ｂでは、絶縁板３１はセラミックス基板である。この場合、絶縁板３１のおもて面に、第１配線部６３の裏面及び第２配線部７３の先端面に対応した平面形状で凹状の窪みである端子配置領域３１ａ，３１ｂが形成されている。
この半導体装置１０ｂを製造するにあたり、図３のステップＳ１の用意工程にて積層基板３０の絶縁板３１に凹状の端子配置領域３１ａ，３１ｂをあらかじめ形成しておく。なお、凹状の端子配置領域３１ａ，３１ｂは、平面視で矩形状であってもよい。さらに、矩形状の角部には円形の逃げ部３１ａ１があってもよい。そして、図３のステップＳ２の基板取付工程にて、ケース４０に対して積層基板３０を取り付ける時に、絶縁板３１のおもて面の端子配置領域３１ａに第１外部接続端子６０の第１配線部６３を嵌合する。この際、第２外部接続端子７０の第２配線部７３の先端面も同様に端子配置領域３１ｂに嵌合する。これにより、第１外部接続端子６０の第１配線部６３及び第２外部接続端子７０の第２配線部７３は絶縁板３１の端子配置領域３１ａ，３１ｂに固定される（図６及び図７を参照）。
図３のステップＳ４の配線工程において、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを超音波接合によるワイヤボンディングを行う。この場合も、第２の実施の形態と同等に、半導体チップ２０に対して超音波振動が伝導しても、第１外部接続端子６０の第１配線部６３は絶縁板３１の端子配置領域３１ａに嵌合されている。第１外部接続端子６０の第１配線部６３の絶縁板３１に対する位置ずれが抑制される。このため、超音波振動の分散が抑制されて、半導体チップ２０に超音波振動を確実に伝導して、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合することができる。さらに、凹状の端子配置領域３１ａ，３１ｂの角部に円形の逃げ部３１ａ１がそれぞれある。これにより、第１配線部６３の端子配置領域３１ａに対する嵌合時や第１配線部６３上の半導体チップ２０に対する超音波接合時の応力を分散でき、絶縁板３１の破損を抑制することができる。
したがって、第３の実施の形態の半導体装置１０ｂは、半導体チップ２０の裏面の入力電極と第１外部接続端子６０とをワイヤで接続する工程を省略でき、製造コストを削減することができる。さらに、半導体装置１０ｂは、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合できるため、電気的不良の発生を抑制することができる。この結果、半導体装置１０ｂの信頼性の低下を防止することができる。
［第４の実施の形態］
第４の実施の形態では、第１の実施の形態の半導体装置１０において、第１外部接続端子６０の第１配線部６３と積層基板３０の絶縁板３１との間にスペーサが配置されている。この場合について、図８及び図９（並びに図３）を用いて説明する。図８は、第４の実施の形態の半導体装置の平面図であり、図９は、第４の実施の形態の半導体装置の断面図である。なお、図９は、図８の一点鎖線Ｘ－Ｘにおける断面図である。
第４の実施の形態の半導体装置１０ｃでは、第１外部接続端子６０の第１配線部６３の裏面の四隅と積層基板３０の絶縁板３１のおもて面との間にスペーサ８１ａ～８１ｄがそれぞれ設けられている。スペーサ８１ａ～８１ｄは金属または樹脂で構成されている。また、スペーサ８１ａ～８１ｄは、全て同じ高さである、例えば、円錐台形状を成している。スペーサ８１ａ～８１ｄは、同じ高さであれば円錐台形状に限らず、立方体状でも円筒状でもよい。また、スペーサ８１ａ～８１ｄの個数及び配置箇所は、第１配線部６３の四隅に対応する箇所に配置される場合に限らず、第１配線部６３が安定して配置されればよい。例えば、第１配線部６３の中心部、または、スペーサ８１ａ，８１ｃに対応する箇所とスペーサ８１ｂ，８１ｄの中間に対応する箇所とに配置されてよい。また、第１配線部６３の裏面と絶縁板３１のおもて面との間の間隙には、封止樹脂２６が配置されている。
この半導体装置１０ｃを製造するにあたり、図３のステップＳ１の用意工程にてスペーサ８１ａ～８１ｄも用意しておく。そして、図３のステップＳ２の基板取付工程にて、ケース４０に対して積層基板３０を取り付ける時に、絶縁板３１のおもて面に対して、第１外部接続端子６０の第１配線部６３をスペーサ８１ａ～８１ｄを介して当接させる。これにより、第１外部接続端子６０の第１配線部６３は絶縁板３１に対して安定して配置される（図８及び図９を参照）。また、この当接の際に、第２の実施の形態のように、スペーサ８１ａ～８１ｄを絶縁板３１に埋設させてもよい。これにより、スペーサ８１ａ～８１ｄの位置ずれが抑制されるに伴って、第１外部接続端子６０の第１配線部６３の位置ずれもより防止される。
図３のステップＳ４の配線工程において、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを超音波接合によるワイヤボンディングを行う。この際、第１外部接続端子６０の第１配線部６３は絶縁板３１に安定して配置されており位置ずれが抑制される。このため、超音波振動の分散が抑制されて、半導体チップ２０に超音波振動を伝導することができ、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合することができる。
図３のステップＳ５の封止工程において、ケース４０の開口部５１に液状の封止部材２６を充填する。これにより、第１配線部６３の裏面と絶縁板３１のおもて面との間の間隙にも封止部材２６が入り込む。そして、封止部材２６を硬化することで、第１配線部６３の裏面と絶縁板３１のおもて面が接合される。
したがって、第４の実施の形態の半導体装置１０ｃは、半導体チップ２０の裏面の入力電極と第１外部接続端子６０とをワイヤで接続する工程を省略でき、製造コストを削減することができる。さらに、半導体装置１０ｃは、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合できるため、電気的不良の発生を抑制することができる。この結果、半導体装置１０ｃの信頼性の低下を防止することができる。
なお、絶縁板３１がセラミックス基板であってもよい。この場合は、スペーサ８１ａ～８１ｄの位置ずれを防止するために、絶縁板３１のスペーサ８１ａ～８１ｄの配置位置にスペーサ８１ａ～８１ｄの形状に対応した窪みを形成しておくことが好ましい。
［第５の実施の形態］
第５の実施の形態では、第４の実施の形態の半導体装置１０ｃとは異なるスペーサを用いている。この場合について、図１０及び図１１（並びに図３）を用いて説明する。図１０は、第５の実施の形態の半導体装置の平面図であり、図１１は、第５の実施の形態の半導体装置の断面図である。なお、図１１は、図１０の一点鎖線Ｘ－Ｘにおける断面図である。
第５の実施の形態の半導体装置１０ｄでは、第１外部接続端子６０の第１配線部６３の四隅の角部と積層基板３０の絶縁板３１との間にスペーサ８２ａ～８２ｄがそれぞれ設けられている。スペーサ８２ａ～８２ｄは金属または樹脂で構成されている。また、スペーサ８２ａ～８２ｄは、全て同じ高さである。このようなスペーサ８２ａ～８２ｄは、平面視で矩形状を成しており、第１外部接続端子６０の第１配線部６３の各角部に対応して角部に窪み（段差）が形成されている。したがって、第１外部接続端子６０の第１配線部６３の四隅の角部と積層基板３０との間に設けられたスペーサ８２ａ～８２ｄは、第１外部接続端子６０の第１配線部６３の角部がそれぞれ嵌合している（図１０及び図１１を参照）。また、第１配線部６３の裏面と絶縁板３１のおもて面との間の間隙には、封止樹脂２６が配置されている。
この半導体装置１０ｄを製造するにあたり、図３のステップＳ１の用意工程にてスペーサ８２ａ～８２ｄも用意しておく。そして、図３のステップＳ２の基板取付工程にて、ケース４０に対して積層基板３０を取り付ける時に、絶縁板３１のおもて面に対して、第１外部接続端子６０の第１配線部６３をスペーサ８２ａ～８２ｄを介して当接させる。この際、スペーサ８２ａ～８２ｄは第１配線部６３の四隅に対応させる。これにより、第１外部接続端子６０の第１配線部６３の四隅の角部はスペーサ８２ａ～８２ｄの窪みにそれぞれ嵌合して絶縁板３１に対して配置される（図１０及び図１１を参照）。また、この配置の際に、第２の実施の形態のように、スペーサ８２ａ～８２ｄを絶縁板３１に埋設させてもよい。これにより、スペーサ８２ａ～８２ｄの位置ずれが抑制されるに伴って、第１外部接続端子６０の第１配線部６３の位置ずれもより防止される。
図３のステップＳ４の配線工程において、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを超音波接合によるワイヤボンディングを行う。この際、第１外部接続端子６０の第１配線部６３は絶縁板３１に安定して配置されており位置ずれが抑制される。このため、超音波振動の分散が抑制されて、半導体チップ２０に超音波振動を伝導することができ、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合することができる。
図３のステップＳ５の封止工程において、ケース４０の開口部５１に液状の封止部材２６を充填する。これにより、第１配線部６３の裏面と絶縁板３１のおもて面との間の間隙にも封止部材２６が入り込む。そして、封止部材２６を硬化することで、第１配線部６３の裏面と絶縁板３１のおもて面が接合される。
したがって、第５の実施の形態の半導体装置１０ｄは、半導体チップ２０の裏面の入力電極と第１外部接続端子６０とをワイヤで接続する工程を省略でき、製造コストを削減することができる。さらに、半導体装置１０ｄは、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合できるため、電気的不良の発生を抑制することができる。この結果、半導体装置１０ｄの信頼性の低下を防止することができる。
なお、絶縁板３１がセラミックス基板であってもよい。この場合は、スペーサ８２ａ～８２ｄの位置ずれを防止するために、絶縁板３１のスペーサ８２ａ～８２ｄの配置位置にスペーサ８２ａ～８２ｄの形状に対応した窪みを形成しておくことが好ましい。
［第６の実施の形態］
第６の実施の形態では、第１外部接続端子６０の第１配線部６３の幅を広くして、第１配線部６３をケース４０により固定する。この場合について、図１２及び図１３（並びに図３）を用いて説明する。図１２は、第６の実施の形態の半導体装置の平面図であり、図１３は、第６の実施の形態の半導体装置の断面図である。なお、図１３は、図１２の一点鎖線Ｙ－Ｙにおける断面図である。
第６の実施の形態の半導体装置１０ｅは、第１外部接続端子６０の第１配線部６３の幅（図１２中上下の上部内壁部５２間の長さ）が、第１の実施の形態の半導体装置１０の第１外部接続端子６０の第１配線部６３の幅よりも長い。ここでの第１外部接続端子６０の第１配線部６３の幅は、ケース４０の枠部５０の開口部５１の幅よりも少し長い。なお、第６の実施の形態の半導体装置１０ｅのその他の構成は、第１の実施の形態の半導体装置１０と同様である。そして、第１外部接続端子６０の第１配線部６３の（幅方向の）両側部は積層基板３０の周縁部とケース４０の枠部５０の裏面とで挟持されている（図１３を参照）。なお、この際の両側部とは、第１外部接続端子６０の枠部５０の側部５０ｂの貫通方向（延伸方向）に対する直交方向の幅の両端部である。
この半導体装置１０ｅを製造するにあたり、図３のステップＳ１の用意工程で用意するケース４０にインサート成形されている第１外部接続端子６０では第１配線部６３の幅を長くして、第１配線部６３の両側部が枠部５０の裏面まで達している。図３のステップＳ２の基板取付工程にて、ケース４０に対して積層基板３０を第１の実施の形態と同等に取り付ける。但し、この際、第１配線部６３の両側部が枠部５０の裏面及び絶縁板３１の周縁部に挟持される。これにより、第１外部接続端子６０の第１配線部６３はケース４０と積層基板３０とで固定される（図１２及び図１３を参照）。
図３のステップＳ３のチップ接合工程後のステップＳ４の配線工程において、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを超音波接合によるワイヤボンディングを行う。この際、第１外部接続端子６０の第１配線部６３はケース４０と積層基板３０とで固定されている。半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを超音波接合しても、第１外部接続端子６０の第１配線部６３の位置ずれが抑制される。このため、超音波振動の分散が抑制されて、半導体チップ２０に超音波振動を伝導することができ、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合することができる。なお、半導体装置１０ｅの絶縁板３１は、有機絶縁層またはセラミックス基板のいずれでもよい。いずれの場合でも、第２，第３の実施の形態のように、第１配線部６３の裏面を絶縁板３１のおもて面よりも鉛直下方に位置させてもよい。これにより、第１外部接続端子６０の第１配線部６３の位置ずれをより確実に抑制することができるようになる。
したがって、第６の実施の形態の半導体装置１０ｅは、半導体チップ２０の裏面の入力電極と第１外部接続端子６０とをワイヤで接続する工程を省略でき、製造コストを削減することができる。さらに、半導体装置１０ｄは、半導体チップ２０に対して主ワイヤ２５ａ及び制御ワイヤ２５ｂを確実に接合できるため、電気的不良の発生を抑制することができる。この結果、半導体装置１０ｅの信頼性の低下を防止することができる。
［第７の実施の形態］
第７の実施の形態では、第１の実施の形態の半導体装置１０において、主ワイヤ２５ａに代わり、第２外部接続端子７０を半導体チップ２０の出力電極に直接接合させる。この場合について、図１４及び図１５（並びに図３）を用いて説明する。図１４は、第７の実施の形態の半導体装置の平面図であり、図１５は、第７の実施の形態の半導体装置の断面図である。なお、図１５は、図１４の一点鎖線Ｘ－Ｘにおける断面図である。
第７の実施の形態の半導体装置１０ｆでは、第１の実施の形態の半導体装置１０において、主ワイヤ２５ａがなく、ケース４０の枠部５０に半導体チップ２０に接合される第２外部接続端子７０がインサート成形されている。
第２外部接続端子７０は、枠部５０の側部５０ａにインサート成形されている。第２外部接続端子７０は、第２接続部７１と第２連係部７２と第２配線部７３とを一体的に含んでいる。第２配線部７３は、その裏面（配線裏面）が２つの半導体チップ２０のおもて面の出力電極に接合部材２８を介して接合されている（図１４及び図１５を参照）。第２連係部７２は、第２接続部７１と第２配線部７３との間を一体的に連携している。第２連係部７２は、第２接続部７１に連通して枠部５０の側部５０ａを貫通し、開口部５１に突出して、端子台５３上に載置されている。第２連係部７２は、端子台５３上に載置されている部分から幅が狭くなってさらに開口部５１に突出して、第２配線部７３と略同一の幅となって第２配線部７３に一体的に連通している。また、この際、半導体チップ２０は、それぞれの制御電極が枠部５０の側部５０ｃ，５０ｄ側を向いて、制御ワイヤ２５ｂと制御配線部６７に電気的に接続されている。
この半導体装置１０ｆを製造するにあたり、図３のステップＳ１の用意工程で用意するケース４０にインサート成形されている第２外部接続端子７０では第２配線部７３を開口部５１側に延出させておく。図３のステップＳ２の基板取付工程にて、ケース４０に対して積層基板３０を第１の実施の形態と同等に取り付ける。この際、第１外部接続端子６０の第１配線部６３のおもて面と第２外部接続端子７０の第２配線部７３の裏面との間には隙間が空いている。
次いで、図３のステップＳ３のチップ接合工程では、半導体チップ２０を接合部材２８で挟んで、第１配線部６３のおもて面と第２配線部７３の裏面との隙間に設ける。そして、加熱により接合部材２８を溶融して第２配線部７３及び半導体チップ２０の出力電極（おもて面）と半導体チップ２０の入力電極（裏面）及び第１配線部６３とを接合する。そして、図３のステップＳ４の配線工程において、半導体チップ２０に対して制御ワイヤ２５ｂのみを超音波接合によるワイヤボンディングを行う。
この際、半導体チップ２０のおもて面の出力電極は、第２外部接続端子７０（第２配線部７３）が直接接合されている。このため、半導体チップ２０の出力電極と第２外部接続端子７０とをワイヤで接続するための工程を省略することができる。したがって、第１の実施の形態よりもさらに製造工程を削減することができる。
したがって、第７の実施の形態の半導体装置１０ｆは、第２外部接続端子７０と半導体チップ２０のおもて面の出力電極とをワイヤで接続する工程を省略でき、第１の実施の形態よりもさらに製造コストを削減することができる。なお、第７の実施の形態の半導体装置１０ｆに対しても、第２，第３の実施の形態のように、積層基板３０の絶縁板３１に第１外部接続端子６０の第１配線部６３の下部を埋設させてよい。また、第７の実施の形態の半導体装置１０ｆに対して、第４，第５の実施の形態のように、積層基板３０の絶縁板３１と第１外部接続端子６０の第１配線部６３との間にスペーサを配置してもよい。さらに、第７の実施の形態の半導体装置１０ｆに対して、第６の実施の形態のように、第１外部接続端子６０の第１配線部６３をケース４０と積層基板３０とで挟持させてもよい。
［第８の実施の形態］
第８の実施の形態の半導体装置１０ｇは、第１の実施の形態とは異なる回路構成を含む。この場合について、図１６及び図１７を用いて説明する。図１６は、第８の実施の形態の半導体装置の平面図であり、図１７は、第８の実施の形態の半導体装置の断面図である。なお、図１７は、図１６の一点鎖線Ｘ－Ｘにおける断面図である。
第８の実施の形態の半導体装置１０ｇのケース４０では、枠部５０の側部５０ｂ側に第１外部接続端子６０ａ及び第３外部接続端子６０ｂがインサート成形されている。また、枠部５０の側部５０ａに第２外部接続端子７０ａがインサート成形されている。第１外部接続端子６０ａ及び第２外部接続端子７０ａに半導体チップ２０がそれぞれ接合されている。また、第２外部接続端子７０ａと半導体チップ２０とが主ワイヤ２５ａで接続されている。第３外部接続端子６０ｂと半導体チップ２０とが主ワイヤ２５ａで接続されている。その他の構成は、第１の実施の形態の半導体装置１０と同様である。
第１外部接続端子６０ａは、第１接続部６１ａと第１連係部６２ａと第１配線部６３ａとを一体的に含んでいる。第１接続部６１ａは、枠部５０の側部５０ｂから外側（図１６中右側）に延出している。第１配線部６３ａは、その裏面（配線裏面）が積層基板３０のおもて面の略中央部に配置されている。第１配線部６３ａは、そのおもて面（配線おもて面）に１つの半導体チップ２０（の裏面側）が接合部材２８により機械的かつ電気的に接合されている。第１配線部６３ａは、その裏面（配線裏面）が積層基板３０の絶縁板３１に当接している。第１連係部６２ａは、第１接続部６１ａと第１配線部６３ａとの間を一体的に連携している。第１連係部６２ａは、第１接続部６１ａに連通して枠部５０の側部５０ｂを貫通し、開口部５１に突出して、端子台５３上の全面に載置されている。
第３外部接続端子６０ｂは、第３接続部６１ｂと第３配線部６３ｂを一体的に含んでいる。第３接続部６１ｂは、第１接続部６１ａに間隔を空けて隣接して、枠部５０の側部５０ｂから外側（図１６中右側）に延出している。第３配線部６３ｂは、第３接続部６１ｂに連通して枠部５０の側部５０ｂを貫通し、開口部５１に突出して、端子台５３上に載置されている。
第２外部接続端子７０ａは、第２接続部７１ａと第２連係部７２ａと第２配線部７３ａとを一体的に含んでいる。第２接続部７１ａは、枠部５０の側部５０ａから外側（図１６中左側）に延出している。第２配線部７３ａは、第１外部接続端子６０ａの第１配線部６３ａに隙間を空けて逆向きに平行になるように、その裏面（配線裏面）が積層基板３０のおもて面の略中央部に配置されている。第２配線部７３ａは、そのおもて面（配線おもて面）に１つの半導体チップ２０（の裏面側）が接合部材２８により機械的かつ電気的に接合されている。第２配線部７３ａは、その裏面（配線裏面）が積層基板３０の絶縁板３１に当接している。第２連係部７２ａは、第２接続部７１ａと第２配線部７３ａとの間を一体的に連携している。第２連係部７２ａは、第２接続部７１ａに連通して枠部５０の側部５０ａを貫通し、開口部５１に突出して、端子台５３上の全面に載置されている。
ケース４０内で、主ワイヤ２５ａが第２配線部７３ａ上の半導体チップ２０の出力電極と第３外部接続端子６０ｂの第３配線部６３ｂとを接続している。主ワイヤ２５ａが第１配線部６３ａ上の半導体チップ２０の出力電極と第２外部接続端子７０ａの第２連係部７２ａとを接続している。なお、第１の実施の形態と同等に、２つの制御端子６５の制御配線部６７と２つ半導体チップ２０の制御電極とは制御ワイヤ２５ｂにより電気的にそれぞれ接続されている。
次に、このような半導体装置１０ｇの製造方法について、図３と共に図１６及び図１７を参照して説明する。まず、図３のステップＳ１の用意工程において、上記で説明した枠部５０に第１，第２，第３外部接続端子６０ａ，７０ａ，６０ｂがインサート成形されたケース４０を用意する。図３のステップＳ２の基板取付工程において、このようなケース４０の枠部５０の裏面側または積層基板３０の周縁部側に接着部材２７を塗布して、枠部５０の裏面に積層基板３０の周縁部を接合して取り付ける。この際、絶縁板３１のおもて面に第１配線部６３ａの裏面及び第２配線部７３ａの裏面が当接する。
次いで、図３のステップＳ３のチップ接合工程において、第１外部接続端子６０ａの第１配線部６３ａのおもて面に接合部材２８により機械的かつ電気的に半導体チップ２０を接合する。また、第２外部接続端子７０ａの第２配線部７３ａのおもて面に接合部材２８により機械的かつ電気的に半導体チップ２０を接合する。この際、接合部材２８に対する加熱により、半硬化状態の絶縁板３１及び接着部材２７が硬化する。これにより、第１外部接続端子６０ａの第１配線部６３ａの裏面が積層基板３０の絶縁板３１のおもて面に固着する。第２外部接続端子７０ａの第２配線部７３ａの裏面が積層基板３０の絶縁板３１のおもて面に固着する。
次いで、図３のステップＳ４の配線工程において、ボンディング装置により、制御端子６５の制御配線部６７と半導体チップ２０の制御電極とを制御ワイヤ２５ｂでそれぞれ接続する。また、第２外部接続端子７０ａの第２配線部７３ａと第１配線部６３ａの半導体チップ２０の出力電極とを主ワイヤ２５ａで電気的に接続する。さらに、第３外部接続端子６０ｂの第３配線部６３ｂと第２配線部７３ａの半導体チップ２０の出力電極とを主ワイヤ２５ａで電気的に接続する。なお、これらの主ワイヤ２５ａ及び制御ワイヤ２５ｂはどの順序で接続してもよい。
この際、半導体チップ２０の裏面の入力電極は、第１外部接続端子６０ａ（第１配線部６３ａ）上及び第２外部接続端子７０ａ（第２配線部７３ａ）上にそれぞれ直接設けられている。このため、半導体チップ２０の入力電極と第１，第２外部接続端子６０ａ，７０ａとをワイヤで接続するための工程を省略することができる。したがって、製造工程を削減することができる。次いで、図３のステップＳ５において、ケース４０の開口部５１を封止部材２６で封止する。以上により、図１６及び図１７に示した半導体装置１０ｇが得られる。
したがって、第８の実施の形態の半導体装置１０ｇは、第１，第２外部接続端子６０ａ，７０ａと半導体チップ２０の裏面の入力電極とをワイヤで接続する工程を省略でき、製造コストを削減することができる。なお、第８の実施の形態では、絶縁板３１は有機絶縁層として説明したが、セラミックス基板でもよい。また、第８の実施の形態の半導体装置１０ｇに対して、第４，第５の実施の形態のように、積層基板３０の絶縁板３１と第１外部接続端子６０の第１配線部６３との間にスペーサを配置してもよい。さらに、第７の実施の形態の半導体装置１０ｆに対して、第６の実施の形態のように、第１外部接続端子６０の第１配線部６３をケース４０と積層基板３０とで挟持させてもよい。
１０，１０ａ～１０ｇ 半導体装置
２０ 半導体チップ
２５ａ 主ワイヤ
２５ｂ 制御ワイヤ
２６ 封止部材
２７ 接着部材
２８ 接合部材
３０ 積層基板
３１ 絶縁板
３１ａ，３１ｂ 端子配置領域
３１ａ１ 逃げ部
３２ 放熱板
４０ ケース
５０ 枠部
５０ａ，５０ｂ，５０ｃ，５０ｄ 側部
５１ 開口部
５２ 上部内壁部
５３ 端子台
５４ 下部内壁部
６０，６０ａ 第１外部接続端子
６０ｂ 第３外部接続端子
６１，６１ａ 第１接続部
６１ｂ 第３接続部
６２，６２ａ 第１連係部
６３，６３ａ 第１配線部
６３ｂ 第３配線部
６５ 制御端子
６６ 制御接続部
６７ 制御配線部
７０，７０ａ 第２外部接続端子
７１，７１ａ 第２接続部
７２，７２ａ 第２連係部
７３，７３ａ 第２配線部
８１ａ～８１ｄ，８２ａ～８２ｄ スペーサ

Claims (18)

  1. 裏面に第１主電極を備える半導体チップと、
    絶縁板と前記絶縁板の裏面に積層された放熱板とを含む積層基板と、
    ケースおもて面からケース裏面に貫通して形成された開口部を囲い、前記ケース裏面から前記開口部を覆って前記積層基板が設けられ、前記積層基板の周縁部が当接される枠部と、前記枠部を貫通して設けられる第１端子と、を含むケースと、
    を有し、
    前記第１端子は、前記枠部の外側に設けられる第１接続部と、前記開口部に設けられ、前記絶縁板のおもて面に配線裏面が配置され、前記半導体チップの前記第１主電極が配線おもて面に機械的かつ電気的に接続される第１配線部と、を備える半導体装置。
  2. 前記第１配線部の前記配線裏面は、前記絶縁板に対して前記絶縁板の絶縁主面と同一平面を成して位置している、
    請求項１に記載の半導体装置。
  3. 前記第１配線部の前記配線裏面に対応して凹状に窪んだ配置領域が前記絶縁板の絶縁主面に形成され、
    前記第１配線部は前記配置領域に設けられ、前記第１配線部の前記配線裏面は、前記絶縁主面よりも前記放熱板側に位置している、
    請求項１に記載の半導体装置。
  4. 前記第１端子の前記第１配線部の前記配線裏面が前記絶縁板の前記配置領域に嵌合している、
    請求項３に記載の半導体装置。
  5. 前記第１端子の前記第１配線部は前記絶縁板の絶縁主面にスペーサを介して配置されている、
    請求項１に記載の半導体装置。
  6. 前記スペーサは前記第１配線部の前記配線裏面の四隅にそれぞれ設けられている。
    請求項５に記載の半導体装置。
  7. 前記スペーサは前記第１配線部の四隅の角部が嵌合して前記配線裏面側から支持するようにそれぞれ設けられている、
    請求項５に記載の半導体装置。
  8. 前記第１配線部における前記第１端子の前記枠部に対する貫通方向に対して直交方向の両側部が前記積層基板と前記枠部の前記開口部の開口縁部とで挟持されている、
    請求項１に記載の半導体装置。
  9. 前記スペーサは、樹脂または金属で構成されている、
    請求項５乃至７のいずれかに記載の半導体装置。
  10. 前記絶縁板は樹脂シートである、
    請求項１乃至９のいずれかに記載の半導体装置。
  11. 前記絶縁板はセラミックスである、
    請求項１乃至９のいずれかに記載の半導体装置。
  12. 前記枠部を貫通して設けられ、前記枠部の外側に配置される第２接続部と前記開口部の内壁部から内部に延出する第２配線部とを備える第２端子をさらに備える、
    請求項１乃至１１のいずれかに記載の半導体装置。
  13. 前記半導体チップはおもて面に第２主電極を備え、
    前記第２配線部は前記半導体チップの前記第２主電極まで延出し、前記第２配線部の配線裏面は前記半導体チップの前記第２主電極に機械的かつ電気的に接続されている、
    請求項１２に記載の半導体装置。
  14. 前記半導体チップと前記第２配線部とを電気的に接続する配線部材をさらに備える、
    請求項１３に記載の半導体装置。
  15. 別の半導体チップをさらに有し、
    前記ケースは、
    前記第１端子に対向する前記枠部の辺に、前記枠部を貫通して設けられ、前記枠部の外側に設けられる第２接続部と前記開口部に設けられ、前記絶縁板の絶縁主面上に配線裏面が設置され、前記別の半導体チップが配線おもて面に機械的かつ電気的に接続される第２配線部とを備える第２端子と、
    前記枠部を貫通して設けられ、前記枠部の外側に設けられる第３接続部と前記開口部に内壁部から内部に延出して設けられた第３配線部とを備える第３端子と、をさらに備え、
    前記別の半導体チップの主電極と前記第３配線部とを電気的に接続する配線部材を有する、
    請求項１に記載の半導体装置。
  16. 裏面に第１主電極を備える半導体チップと、絶縁板と前記絶縁板の裏面に積層された放熱板とを含む積層基板と、ケースおもて面からケース裏面に貫通して形成された開口部を囲う枠部と前記枠部を貫通して設けられ、前記枠部の外側に延出する第１接続部と前記開口部に延出する第１配線部とを備える第１端子と、を含むケースと、を用意する工程と、
    前記ケース裏面から前記開口部を覆って、前記積層基板を取り付けて、前記積層基板の前記絶縁板の絶縁主面上に前記第１配線部の配線裏面を配置する取付工程と、
    前記第１配線部の配線おもて面に前記半導体チップの前記第１主電極を接合する接合工程と、
    を有する半導体装置の製造方法。
  17. 前記取付工程において、前記第１配線部の前記配線裏面を、前記絶縁主面よりも前記放熱板側に位置するように配置する、
    請求項１６に記載の半導体装置の製造方法。
  18. 前記第１端子の前記第１配線部の前記配線裏面が前記絶縁主面に形成された凹状に窪んだ配置位置に嵌合している、
    請求項１７に記載の半導体装置の製造方法。
JP2020142024A 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法 Pending JP2022037739A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020142024A JP2022037739A (ja) 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法
US17/355,799 US11637049B2 (en) 2020-08-25 2021-06-23 Semiconductor device having semiconductor chip formed on wiring part, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020142024A JP2022037739A (ja) 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022037739A true JP2022037739A (ja) 2022-03-09

Family

ID=80357270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020142024A Pending JP2022037739A (ja) 2020-08-25 2020-08-25 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11637049B2 (ja)
JP (1) JP2022037739A (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358263A (ja) 2000-06-12 2001-12-26 Hitachi Ltd 半導体装置およびその回路形成方法
JP3846699B2 (ja) 2001-10-10 2006-11-15 富士電機ホールディングス株式会社 半導体パワーモジュールおよびその製造方法
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5239291B2 (ja) 2007-10-24 2013-07-17 富士電機株式会社 半導体装置およびその製造方法
ITUB20153344A1 (it) * 2015-09-02 2017-03-02 St Microelectronics Srl Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione
JP6790372B2 (ja) 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
KR102303894B1 (ko) * 2017-02-27 2021-09-17 미쓰비시덴키 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20220068748A1 (en) 2022-03-03
US11637049B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
JP3525832B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
CN108735692B (zh) 半导体装置
JP2024029105A (ja) 半導体モジュール
JP3599057B2 (ja) 半導体装置
WO2021140771A1 (ja) 半導体装置
JP2022037739A (ja) 半導体装置及び半導体装置の製造方法
US11456285B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
JP6981033B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022020969A (ja) 半導体装置
US20230253275A1 (en) Semiconductor device and semiconductor device manufacturing method
US20230067156A1 (en) Semiconductor device
US20230109985A1 (en) Semiconductor module
US11587861B2 (en) Semiconductor device and manufacturing method thereof
US11177224B2 (en) Method of manufacturing semiconductor device
US20220367372A1 (en) Semiconductor device
US20240136320A1 (en) Semiconductor device
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
US20240007014A1 (en) Power conversion device
US20230402334A1 (en) Semiconductor device
JP7318238B2 (ja) 半導体装置
WO2022009557A1 (ja) 半導体装置及び半導体チップ
JP6741135B1 (ja) 半導体モジュール及び半導体モジュールの製造方法
WO2024070884A1 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230713