JP2010087110A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010087110A
JP2010087110A JP2008252788A JP2008252788A JP2010087110A JP 2010087110 A JP2010087110 A JP 2010087110A JP 2008252788 A JP2008252788 A JP 2008252788A JP 2008252788 A JP2008252788 A JP 2008252788A JP 2010087110 A JP2010087110 A JP 2010087110A
Authority
JP
Japan
Prior art keywords
cooler
convex portion
semiconductor element
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008252788A
Other languages
English (en)
Other versions
JP5045631B2 (ja
Inventor
Tomomi Okumura
知巳 奥村
Yasutsugu Okura
康嗣 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008252788A priority Critical patent/JP5045631B2/ja
Publication of JP2010087110A publication Critical patent/JP2010087110A/ja
Application granted granted Critical
Publication of JP5045631B2 publication Critical patent/JP5045631B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】両面放熱型の半導体装置において、放熱板の平面サイズを増加させることなく、放熱性の向上を図る。
【解決手段】半導体素子1と、半導体素子1の表面側、裏面側にそれぞれ電気的および熱的に接合された放熱板2、3と、各放熱板2、3における半導体素子1とは反対側の面である放熱面2b、3bに熱的に接合された冷却器9とを備える半導体装置100において、それぞれの放熱板2、3のうち半導体素子1が投影された部位の放熱面2b、3bは、当該放熱面2b、3bに対向する冷却器9に向かって突出する凸部10となっており、冷却器9のうち凸部10に対向する部位は、凹部11となっており、これら凸部10と凹部11とが嵌合しており、凸部10と凹部11との間には、これら両部10、11を電気的に絶縁する絶縁膜12が設けられ、絶縁膜12を介して凸部10と凹部11とが接触している。
【選択図】図1

Description

本発明は、半導体素子を2枚の放熱板で挟むとともに各放熱板の外側の面に冷却器を接合することで、当該冷却器で半導体素子および放熱板を挟んだ構成を有し、半導体素子の表裏両面にて放熱板、冷却器を介した放熱が可能な両面放熱型の半導体装置に関する。
従来より、この種の半導体装置としては、半導体素子と、半導体素子の表面側、裏面側にそれぞれ電気的および熱的に接合された放熱板と、各放熱板における半導体素子とは反対側の面である放熱面に熱的に接合された冷却器とを備えたものが提案されている(たとえば、特許文献1参照)。
特開2005−123233号公報
しかしながら、従来の半導体装置そのものの熱抵抗はかなり低く、さらなる熱抵抗低減のためには、放熱板と冷却器との間の熱抵抗を下げる必要がある。
そのためには、放熱板と冷却器との接触面積を増加させることが必要であるが、単純には、放熱板の面積を大きくすることが考えられる。しかしながら、放熱板の面積を大きくすることは半導体装置の体格の増大を招くなど、好ましくない。
本発明は、上記問題に鑑みてなされたものであり、両面放熱型の半導体装置において、放熱板の平面サイズを増加させることなく、放熱性の向上を図ることを目的とする。
上記目的を達成するため、請求項1に記載の発明においては、それぞれの放熱板(2、3)のうち半導体素子(1)が投影された部位の放熱面(2b、3b)は、当該放熱面(2b、3b)に対向する冷却器(9)に向かって突出する凸部(10)となっており、冷却器(9)のうち凸部(10)に対向する部位は、凹部(11、11‘)となっており、これら凸部(10)と凹部(11、11‘)とが嵌合しており、凸部(10)と凹部(11、11‘)との間には、これら両部(10、11、11‘)を電気的に絶縁する絶縁膜(12)が設けられ、絶縁膜(12)を介して凸部(10)と凹部(11、11‘)とが接触していることを特徴とする。
それによれば、半導体素子(1)と同じ位置に設けられた凸部(10)と凹部(11、11‘)とが嵌合することにより、従来よりも放熱板(2、3)と冷却器(9)との接触面積が大きくなるため、放熱板(2、3)の平面サイズを増加させることなく、放熱性の向上が図れる。
ここで、請求項2に記載の発明では、凹部は、冷却器(9)のうち凸部(10)に対向する部位にて凸部(10)の突出方向に冷却器(9)を貫通する貫通穴(11)として構成されており、貫通穴(11)に凸部(10)が挿入されて、凸部(10)の突出先端面(10a)が貫通穴(11)から冷却器(9)の外部に露出しつつ、貫通穴(11)の内壁面と凸部(10)の突出方向に延びる外壁面(10b)とが絶縁膜(12)を介して接触しており、貫通穴(11)の内壁面と凸部(10)の外壁面(10b)との接触面積は、凸部(10)の突出先端面(10a)の面積よりも大きいことを特徴とする。
それによれば、凹部を貫通穴(11)とした場合でも、従来よりも放熱板(2、3)と冷却器(9)との接触面積が大きくなる。
さらに、この場合、請求項3に記載の発明では、凸部(10)は、突出方向と直交する断面が長方形である四角柱状をなすものであり、半導体素子(1)は矩形板状であり、凸部(10)における前記長方形断面の短辺は、半導体素子(1)の1辺と同じ長さであって、半導体素子(1)は当該1辺を当該短辺方向に一致させた状態で配置されており、凸部(10)における前記長方形断面の長辺は、放熱板(2、3)の一端から他端まで延びるものであり、冷却器(9)は、その内部を冷媒が流通することで冷却を行うものであって、当該冷媒は、凸部(10)における前記長方形断面の長辺方向に流れるようになっていることを特徴とする。
通常この種の半導体装置を複数個、平面的に並べる場合、各装置の冷却器に流す冷媒は共通のものとするが、本発明によれば、本半導体装置を当該長辺方向に直線的に複数個配列させることにより、各半導体装置について、冷却器の冷媒の流れがスムーズなものになる。
また、請求項4に記載の発明では、貫通穴(11)から冷却器(9)の外部に露出する凸部(10)の突出先端面(10a)は、貫通穴(11)から冷却器(9)の外部に突出し、外部の配線部材(200)と電気的に接続される接続面として構成されていることを特徴とする。それによれば、放熱板(2、3)のリードを無くすことができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略断面構成を示す図である。図2は、この半導体装置100において冷却器9を取り除いたものの構成を示す図であり、(a)は概略平面図、(b)は(a)中のA−A線に沿った部分の概略断面図である。
また、図3は、この半導体装置100を複数個(図3では3個)連結したときの概略平面構成を示す図である。本半導体装置100は、たとえば自動車などの車両に搭載され、車両用電子装置を駆動するための装置として適用されるものである。
本実施形態の半導体装置100は、大きくは、半導体素子1を2枚の放熱板2、3で挟み、半導体素子1を含む両放熱板2、3の間をモールド樹脂6で封止し、各放熱板2、3における半導体素子1とは反対側の面である放熱面2b、3bをモールド樹脂6より露出させてなり、さらに各放熱板2、3の放熱面2b、3bに、それぞれ冷却器9を接合してなる。
ここでは、半導体素子1は、2個設けられている(図2(a)参照)。この半導体素子1は、表裏の両面から電流の取り出しが可能な素子であり、たとえばIGBT(絶縁ゲート型バイポーラトランジスタ)、FWD(フライホイールダイオード)やパワートランジスタなどの縦型パワー素子などである。たとえば図2(a)に示されている2個の半導体素子1のうち大きな矩形サイズである方は、IGBTであり、小さな矩形サイズの方は、FWDである。
ここでは、両半導体素子1は矩形板状であり、その表面、裏面は図1中の上面、下面である。なお、図1および図2(b)では2個の半導体素子1のうち大きな矩形サイズである方の断面形状が示されているが、小さな矩形サイズのものについても、これと同様の断面形状である。
そして、半導体素子1の表裏両面は、当該半導体素子1の電極および放熱部材として機能する一対の放熱板2、3にて挟まれている。これら放熱板2、3は、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性に優れた金属などによって構成されており、ここでは、この種の一般的なものと同様に、実質的に矩形板状をなす。
ここで、一対の放熱板2、3のうち第1の放熱板2は、半導体素子1の表面(図1中の上面)側に設けられ、第2の放熱板3は、半導体素子1の裏面(図1中の下面)側に設けられている。
それにより、両放熱板2、3は、互いの内面2a、3aにて対向するとともに、半導体素子1を挟むように配置されている。また、各放熱板2、3において内面2a、3aは半導体素子1側の面であるが、この内面2a、3aとは反対側の面である外面2b、3bが上記放熱面2b、3bとして構成されている。
そして、両放熱板2、3の内面2a、3aの間において、半導体素子1の表面と第1の放熱板2の内面2aとの間は、はんだ4によって電気的・熱的に接続されている。また、半導体素子1の裏面と第2の放熱板3との間には、ブロック体5が介在している。
このブロック体5は、電気導電性、熱伝導性に優れた矩形ブロック状のもので、通常銅からなるが、モリブデンなどを用いてもよい。そして、半導体素子1とブロック体5との間、および、ブロック体5と第1の放熱板2の内面2aとの間は、それぞれ、はんだ4によって電気的・熱的に接続されている。
ここで、上記の各部を接続するはんだ4は、一般的な半導体装置の分野にて採用されるはんだ材料とすることができ、たとえば、すず−銅合金系はんだなどの鉛フリーはんだを採用することができる。
そして、図1に示されるように、本実施形態の半導体装置100においては、一対の放熱板2、3およびこれに挟み込まれた半導体素子1、ブロック体5が、モールド樹脂6にて封止されている。このモールド樹脂6はエポキシ樹脂などの通常のモールド材料よりなり、成形金型を用いた樹脂成形などの一般的な手法によって作製されたものである。
また、図1に示されるように、一対の放熱板2、3のそれぞれにおいて放熱面2b、3bが、モールド樹脂6から露出している。これにより、本半導体装置100は、半導体素子1の表裏両面のそれぞれにて、第1の放熱板2、第2の放熱板3を介した放熱が行われる両面放熱型の構成となっている。
また、一対の放熱板2、3は、はんだ4やブロック体5を介して、半導体素子1の表裏各面の図示しない電極に電気的に接続されている。そして、一対の平面矩形の放熱板2、3のそれぞれの一部が、当該矩形の辺部からモールド樹脂6の外部まで突出したリード2c、3cとして構成されており、このリード2c、3cが外部と電気的に接続されるようになっている。
また、図1に示されるように、半導体装置100においては、第2の金属板3の周囲に、信号端子7が設けられている。この信号端子7は1本でもよいが、通常複数本設けられている。この信号端子7は、上記大きい矩形サイズの半導体素子1の制御用端子などとして機能するものであり、一部がモールド樹脂6に封止され、残部が外部と接続されるためにモールド樹脂6から露出している。
そして、モールド樹脂6の内部では、上記大きい矩形サイズの半導体素子1の表面と信号端子7とが、ボンディングワイヤ8を介して電気的・機械的に接続されている。このボンディングワイヤ8は、Au(金)やAl(アルミ)などよりなる一般的なワイヤボンディングにより形成されたものである。
このような構成において、第1の放熱板2と半導体素子1との間に介在するブロック体5は、この大きい矩形サイズの半導体素子1と信号端子7とのワイヤボンディングを行うにあたって、上記ワイヤ8の高さを維持するために、当該半導体素子1のワイヤボンディング面と第1の放熱板2との間の高さを確保している。
そして、図1、図3に示されるように、本半導体装置100では、冷却器9は、各放熱板2、3における半導体素子1とは反対側の面である放熱面2b、3b側に設けられ、放熱板2b、3bと熱的に接合されている。つまり、両放熱板2、3で半導体素子1を挟んだものが、さらに冷却器9で挟まれた構成とされている。
この冷却器9は、たとえばアルミや銅などの熱伝導性に優れた金属よりなる板状のものであり、内部には、ポンプなどによって水やオイルなどの冷媒が流れる冷却流路9aを備えている。
冷却器9は、その接合面を各放熱板2、3の放熱面2b、3bに接触させた状態で接合されているが、冷却器9の固定は、この種の半導体装置と同様に、たとえば、ねじやクリップなどの締結手段などにより行われる。
そして、半導体装置100の動作時には、半導体素子1の表裏の各面にて放熱板2、3と半導体素子1とが電気的・熱的に接続されているため、放熱板2、3は半導体素子1の電極および放熱部材として機能する。
また、冷却器9は、図示しないポンプなどにより冷却器9の冷却流路9aに冷媒を流すことにより、半導体素子1の表裏の各面から放熱板2、3を介して伝わる熱を放熱するようになっている。図1において、冷却流路9aは当該図1の紙面垂直方向に延びており、同方向に冷媒が流れるようになっている。
ここで、本実施形態では、図1、図3に示されるように、さらに、それぞれの放熱板2、3のうち半導体素子1が投影された部位の放熱面2b、3bは、当該放熱面2b、3bに対向する冷却器9に向かって突出する凸部10となっている。ここでは、凸部10は、各放熱板2、3について、2個の半導体素子1の両方について当該投影された部位に設けられている。
そして、冷却器9のうち凸部10に対向する部位は、凹部11となっており、これら凸部10と凹部11とが嵌合している。これら凸部10および凹部11は、切削加工やプレス加工などにより形成することができる。
また、凸部10と凹部11との間には、これら両部10、11を電気的に絶縁する絶縁膜12が設けられ、絶縁膜12を介して凸部10と凹部11とが接触している。つまり、凸部10および凹部11の表面同士は直接接触しているのではなく、絶縁膜12を介して接触しており、放熱板2、3と冷却器9とは熱的に接続されてはいるが、電気的に絶縁されている。
この絶縁膜12は、各種の酸化膜や窒化膜などのセラミックスの膜である。このような絶縁膜12は、たとえば放熱板2、3の放熱面2b、3b、あるいは冷却器9の表面に対して、溶射、スパッタ、蒸着などにより形成される。
また、この絶縁膜12は、凸部10と凹部11との間だけでなく、図1に示されるように、放熱板2、3と冷却器9との間の凸部10、凹部11以外の平坦な面の間にも介在し、これら両者の電気的絶縁および熱的接続を確保している。
また、ここでは、凹部11は、冷却器9のうち凸部10に対向する部位にて凸部10の突出方向に冷却器9を貫通する貫通穴11として構成されている。そして、この貫通穴11に対して、凸部10が、その突出先端面10a側から挿入されており、当該凸部10の突出先端面10aは貫通穴11から冷却器9における放熱板2、3とは反対側の外部に露出している。
つまり、貫通穴11の内部においては、凸部10の突出先端面10aは、冷却器9とは絶縁膜12を介して接触しない面となっている。そして、貫通穴11の内部においては、冷却器9と凸部10との接触は、貫通穴11の内壁面と凸部10の突出方向に延びる外壁面10bとが絶縁膜12を介して接触していることで実現されている。
ここで、絶縁膜12を介した貫通穴11の内壁面と凸部10の外壁面10bとの接触面積は、凸部10の突出先端面10aの面積よりも大きいものとされている。ここで、1つの凸部10について、貫通穴11の内壁面と接触する外壁面10bが複数ある場合には、各面の接触面積の合計が、上記接触面積である。
この面積の関係を実現するには、具体的には、凸部10の突出高さおよび冷却器9における貫通穴11の深さを十分確保して、凸部10の外壁面10bの面積および貫通穴11の内壁面の面積を大きくしてやればよい。
さらに、図3を参照して、本実施形態の凸部10、凹部11について具体的に述べる。図3に示されるように、凸部10は、突出方向と直交する断面が長方形である四角柱状をなす。ここでは、凸部10は、2個の半導体素子1の両方に渡って広がるものであり、突出先端面10aが両半導体素子1を覆う四角形をなしている。
また、上述したように、半導体素子1は2個とも矩形板状であるが、図3に示されるように、凸部10における長方形断面の短辺は、上記大きい矩形サイズの半導体素子1の1辺と同じ長さである。そして、当該半導体素子1は当該1辺を当該短辺方向に一致させた状態で配置されている。また、上記小さい矩形サイズの半導体素子1も、図3に示されるように、凸部10の配置領域の範囲内に位置している。
また、図3に示されるように、凸部10における長方形断面の長辺は、放熱板2、3の一端から他端まで延びている。具体的には、凸部10における長方形断面の2つの長辺はそれぞれ、矩形板状をなす放熱板2、3における対向する2辺の一方と他方に一致して位置している。
また、このような四角柱状の凸部10に対して、冷却器9の凹部としての貫通穴11は、凸部10との嵌合および絶縁膜12を介した接触を実現するために、凸部10における長方形断面の短辺と略同一の幅を有し、凸部10における長方形断面の長辺方向に延びる溝として構成されている。
この場合、凸部10の上記外壁面10bのうち凸部10における長方形断面の長辺に沿った2面が、貫通穴11の内壁面と絶縁膜12を介して接触している。一方、凸部10の上記外壁面10bのうち凸部10における長方形断面の短辺に沿った2面10b‘(図3参照)は、貫通穴11の内壁面とは直交しており、当該内壁面と絶縁膜12を介して接触していない。
そして、この場合、上述した貫通穴11の内壁面と凸部10の外壁面10bとの接触面積とは、この凸部10の上記外壁面10bのうち貫通穴11の内壁面と接触する2面と当該貫通穴11の内壁面との接触面積である。
そして、冷却器9の内部においては、図3中の矢印Yに示されるように、上記冷媒は、凸部10における長方形断面の長辺方向に流れるようになっている。これにより、個々の半導体装置100について冷却器9の冷媒の流れがスムーズになるだけでなく、図3に示されるように、複数個の半導体装置100を一列に連結したときに、当該冷媒の流れがスムーズになる。
なお、本実施形態では、図3に示されるように、複数個の半導体装置100は、凸部10における長方形断面の長辺方向に一列に配列されているが、凹部としての貫通穴11は、各半導体装置100の冷却器9の間で当該半導体装置の配列方向に延びる溝として構成されている。
このように本実施形態の貫通穴11は、異なる半導体装置100の冷却器9間を連続的に延びる1つの溝であり、冷却器9の貫通穴11とは、このように複数個の半導体装置100を配列したときに各装置間で貫通穴11が連通する溝形状のものも含むものである。
なお、図3における冷却器9は、貫通穴11を挟んで左側の部分と右側の部分とが別々のものとしてもよい。この場合、複数個の配列された半導体装置100の凸部10を挟むように、凸部10の左右に冷却器9を配置して貫通穴11を形成し、その貫通穴11に凸部10を嵌合した形とすればよい。
もちろん、冷却器9の貫通穴11としては、図3に示されるもの以外にも、配列された各半導体装置100の間で、貫通穴11が独立した個々の穴として構成されるものであってもよい。具体的には、図3において各半導体装置100における貫通穴11を、冷却器9における凸部10の対向部位のみに設け、凸部10と対向しない部位では穴を開けずに貫通穴11を設けないようにすればよい。
なお、図3では、上記した凸部10と半導体素子1との間のサイズおよび配置の関係は、2個の半導体素子1のうち大きい矩形サイズの半導体素子1について成されているが、これとは逆に、小さい矩形サイズの半導体素子1について行ってもよい。
次に、上記半導体装置100の製造方法について述べる。まず、上記図2においてモールド樹脂6が無い状態のワークを作製する。このワークは、第1の放熱板2、半導体素子1、ブロック体5、第2の放熱板3を、はんだ4を介して積層し接合するとともに、信号端子7と半導体素子1との間でワイヤボンディングを行うことにより、作製される。
次に、このワークをモールド樹脂6により封止する。この樹脂封止は、金型を用いた一般的なトランスファーモールド法により行われる。当該ワークを当該金型にセットした状態で、金型内にモールド樹脂6を注入し充填することで、モールド樹脂6による封止が完了する。
次に、締結などによって、モールド樹脂6より露出する放熱板2、3の放熱面2b、3bに、冷却器9を取り付け固定する。なお、この放熱板2、3と冷却器9との接触部においては、上記絶縁膜12を予め形成しておく。こうして、本実施形態の半導体装置100ができあがる。
ところで、本実施形態によれば、放熱板2、3のうち半導体素子1が投影された部位の放熱面2b、3bに、凸部10を設け、冷却器9のうち凸部10に対向する部位に、凹部11を設け、これら凸部10と凹部11とを絶縁膜12を介して電気的に絶縁した状態で嵌合させて、熱的に接続している。
それによれば、半導体素子1と同じ位置に設けられた凸部10と凹部11とが嵌合することで、従来よりも放熱板2、3と冷却器9との接触面積が大きくなり、放熱経路の熱容量も向上するため、放熱板2、3の平面サイズを増加させることなく、放熱性の向上が図れる。さらに、発熱時に放熱板2、3が膨張するので、最も冷却が必要な発熱時に冷却器9との嵌合も最大となるという効果も期待される。
また、本実施形態によれば、貫通穴11の内壁面と凸部10の外壁面10bとの接触面積が凸部10の突出先端面10aの面積よりも大きいという、面積関係としている。上述のように、凹部を貫通穴11とした場合、そこに挿入される凸部10の突出先端面10aは、貫通穴11から冷却器9の外部に露出した状態となり、当該突出先端面10aは冷却器9とは接触しない面となる。しかし、この面積関係によれば、凹部を貫通穴11とした場合でも、従来よりも放熱板2、3と冷却器9との接触面積が大きくなる。
(第2実施形態)
図4は、本発明の第2実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、凸部10に外部の配線部材200を接続できるようにしたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
図4に示されるように、本実施形態では、貫通穴11から冷却器9の外部に露出する凸部10の突出先端面10aを、貫通穴11から冷却器9の外部に突出させている。そして、この突出先端面10aを、外部の配線部材200と電気的に接続される接続面として構成している。
この外部の配線部材200としては、一般的なバスバーなどが採用され、配線部材200と突出先端面10aとは、はんだなどにより接続される。また、突出先端面10aを、貫通穴11から冷却器9の外部に突出させているため、当該突出先端面10aに接続される外部の配線部材200と冷却器9との接触が回避され、両部材9、200間の短絡の防止が図れる。
この場合、放熱板2,3の凸部10が、上記図1等に示した放熱板2、3のリード2c、3cの役割を果たし、外部との電流のやり取りを行うため、本実施形態では、当該リードは不要となり、省略された構成とされている。
放熱板2、3に上記リードを設け、そこから半導体素子からの電位を引き出す場合、当該リード分のインダクタンス成分で発生するサージが問題となる。しかし、本実施形態では、当該リードを省略しているため、そのような問題が回避される。
(第3実施形態)
図5は、本発明の第3実施形態に係る半導体装置の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、放熱板2、3の凸部10のうち上記貫通穴11から冷却器9の外部に突出している部分を変形したことが相違するものであり、ここでは、その相違点を中心に述べることとする。
図5に示されるように、本実施形態では、凸部10のうち上記貫通穴11から冷却器9の外部に突出している部分を突出先端面10aに向かって細くなったテーパ状のものとし、さらに当該部分における突出方向に沿った外壁面10bに絶縁膜12を設け、当該外壁面10bを絶縁膜12で被覆している。
これにより、凸部10のうち上記貫通穴11から冷却器9の外部に突出している部分の外壁が、冷却器9の外面と直角ではなく鋭角をなす配置となり、当該冷却器9の外面と突出先端面10aとの沿面距離を長くしやすい。そのため、冷却器9と突出先端面10aとの間の短絡防止に好ましい形状となる。
また、図6は、本実施形態のもう一つの例としての半導体装置の概略断面構成を示す図である。この例では、凸部10のうち上記貫通穴11から冷却器9の外部に突出している部分の外壁面に凹凸を設けることにより、上記図5の例と同様に、当該冷却器9の外面と突出先端面10aとの沿面距離を長くすることを狙ったものであり、上記同様の効果が期待される。
(第4実施形態)
図7は、本発明の第4実施形態に係る半導体装置110の概略断面図であり、図8はこの半導体装置110を複数個(図8では3個)連結したときの概略平面図である。本実施形態は、上記第1実施形態に比べて、凹部11‘を上記貫通穴とは異なる底部を有する穴としたことが相違するものであり、ここでは、その相違点を中心に述べることとする。
図7、図8に示されるように、本実施形態では、凹部11‘は貫通した穴ではなく、底部を有している。そして、放熱板2、3の凸部10はこの凹部11’に嵌合されており、凸部10の突出先端面10aは冷却器9から露出せず、凹部11‘の底部に絶縁膜12を介して接触している。
本実施形態においても、半導体素子1と同じ位置に設けられた凸部10と凹部11とが嵌合することで、従来よりも放熱板2、3と冷却器9との接触面積が大きくなり、放熱経路の熱容量も向上するため、放熱板2、3の平面サイズを増加させることなく、放熱性の向上が図れる。
(第5実施形態)
図9は、本発明の第5実施形態に係る半導体装置110を複数個連結したときの概略断面図である。本実施形態の半導体装置110は、上記第4実施形態と同様に、底部を有する凹部11‘を備えたものであるが、半導体装置110の連結における配置構成を変更したものである。
上記第4実施形態では、上記図8に示したように、複数個の半導体装置110を平面的に一列に配列したが、本実施形態では、図9に示されるように、複数個の半導体装置110を積層した配置としている。つまり、本実施形態では、半導体素子1、放熱板2、3、冷却器9の積層方向に、各半導体装置110を重ねている。
この場合、図9に示されるように、放熱板2、3の凸部10、冷却器9の凹部11、さらには、冷却器9の外面にて凹部11の底部に対応して形成された凸部といった、各凹凸を適宜組み合わせて、積層を行えばよい。
また、図10は、本実施形態のもう一つの例を示す概略断面図であるが、複数個の半導体装置110の積層形態としては、図9以外にも、図10に示されるようなものであってもよい。本実施形態によれば、複数個の半導体装置110を連結するにあたって、平面方向のサイズの増大を極力回避できる。
(他の実施形態)
また、一対の放熱板2、3に挟まれる半導体素子1としては、両面に配置される一対の放熱板2、3を電極や放熱部材として用いることが可能なものであればよく、その数としては1個であってもよいし、3個以上でもよい。
また、上記各実施形態では、2個の半導体素子1を有するから1個の放熱板2、3について2個の投影領域が存在するが、凸部10はこれら2個の投影領域にまたがる共通のものとなっている。しかし、1個の半導体素子1の投影領域毎に、独立した凸部を有するものであってもよい。
また、上述したように、ブロック体5は、半導体素子1と第1の放熱板2との間に介在し、これら両部材1、2の間の高さを確保する役割を有するものであるが、可能であるならば、上記各実施形態において、ブロック体5は存在しないものであってもよい。この場合、たとえば、上記図1において、半導体素子1の表面と対向する第1の放熱板2の内面2aの部位を突出させ、この突出部と半導体素子1とを直接はんだ付けするようにしてもよい。
また、半導体装置としては、半導体素子と、半導体素子の表面側、裏面側にそれぞれ電気的および熱的に接合された放熱板と、各放熱板の放熱面に熱的に接合された冷却器とを備えるものであればよく、上記各実施形態に示されるようなモールド樹脂6が無い構成であってもよい。
本発明の第1実施形態に係る半導体装置の概略断面図である。 図1の半導体装置において冷却器を取り除いた構成を示す図であり、(a)は概略平面図、(b)は(a)中のA−A概略断面図である。 図1に示される半導体装置を複数個連結したときの概略平面図である。 本発明の第2実施形態に係る半導体装置の概略断面図である。 本発明の第3実施形態に係る半導体装置の概略断面図である。 第3実施形態のもう一つの例としての半導体装置の概略断面図である。 本発明の第4実施形態に係る半導体装置の概略断面図である。 図7に示される半導体装置を複数個連結したときの概略平面図である。 本発明の第5実施形態に係る半導体装置を複数個連結したときの概略断面図である。 第5実施形態のもう一つの例を示す概略断面図である。
符号の説明
1 半導体素子
2 第1の放熱板
2b 第1の放熱板の放熱面
3 第2の放熱板
3b 第2の放熱板の放熱面
9 冷却器
10 凸部
10a 凸部の突出先端面
10b 凸部の外壁面
11 凹部としての貫通穴
11‘ 凹部
12 絶縁膜

Claims (4)

  1. 半導体素子(1)と、
    前記半導体素子(1)の表面側、裏面側にそれぞれ電気的および熱的に接合された放熱板(2、3)と、
    前記各放熱板(2、3)における前記半導体素子(1)とは反対側の面である放熱面(2b、3b)に熱的に接合された冷却器(9)とを備える半導体装置において、
    それぞれの前記放熱板(2、3)のうち前記半導体素子(1)が投影された部位の前記放熱面(2b、3b)は、当該放熱面(2b、3b)に対向する前記冷却器(9)に向かって突出する凸部(10)となっており、
    前記冷却器(9)のうち前記凸部(10)に対向する部位は、凹部(11、11‘)となっており、これら凸部(10)と凹部(11、11‘)とが嵌合しており、
    前記凸部(10)と前記凹部(11、11‘)との間には、これら両部(10、11、11‘)を電気的に絶縁する絶縁膜(12)が設けられ、前記絶縁膜(12)を介して前記凸部(10)と前記凹部(11、11‘)とが接触していることを特徴とする半導体装置。
  2. 前記凹部は、前記冷却器(9)のうち前記凸部(10)に対向する部位にて前記凸部(10)の突出方向に前記冷却器(9)を貫通する貫通穴(11)として構成されており、
    前記貫通穴(11)に前記凸部(10)が挿入されて、前記凸部(10)の突出先端面(10a)が前記貫通穴(11)から前記冷却器(9)の外部に露出しつつ、前記貫通穴(11)の内壁面と前記凸部(10)の突出方向に延びる外壁面(10b)とが前記絶縁膜(12)を介して接触しており、
    前記貫通穴(11)の内壁面と前記凸部(10)の前記外壁面(10b)との接触面積は、前記凸部(10)の突出先端面(10a)の面積よりも大きいことを特徴とする請求項1に記載の半導体装置。
  3. 前記凸部(10)は、突出方向と直交する断面が長方形である四角柱状をなすものであり、
    前記半導体素子(1)は矩形板状であり、
    前記凸部(10)における前記長方形断面の短辺は、前記半導体素子(1)の1辺と同じ長さであって、前記半導体素子(1)は当該1辺を当該短辺方向に一致させた状態で配置されており、
    前記凸部(10)における前記長方形断面の長辺は、前記放熱板(2、3)の一端から他端まで延びるものであり、
    前記冷却器(9)は、その内部を冷媒が流通することで冷却を行うものであって、当該冷媒は、前記凸部(10)における前記長方形断面の長辺方向に流れるようになっていることを特徴とする請求項2に記載の半導体装置。
  4. 前記貫通穴(11)から前記冷却器(9)の外部に露出する前記凸部(10)の突出先端面(10a)は、前記貫通穴(11)から前記冷却器(9)の外部に突出し、外部の配線部材(200)と電気的に接続される接続面として構成されていることを特徴とする請求項2または3に記載の半導体装置。
JP2008252788A 2008-09-30 2008-09-30 半導体装置 Expired - Fee Related JP5045631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008252788A JP5045631B2 (ja) 2008-09-30 2008-09-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252788A JP5045631B2 (ja) 2008-09-30 2008-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2010087110A true JP2010087110A (ja) 2010-04-15
JP5045631B2 JP5045631B2 (ja) 2012-10-10

Family

ID=42250809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252788A Expired - Fee Related JP5045631B2 (ja) 2008-09-30 2008-09-30 半導体装置

Country Status (1)

Country Link
JP (1) JP5045631B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012631A (ja) * 2011-06-30 2013-01-17 Denso Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629433A (ja) * 1992-07-07 1994-02-04 Nec Corp 発熱部品の筐体実装具
JP2002324816A (ja) * 2001-04-25 2002-11-08 Denso Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629433A (ja) * 1992-07-07 1994-02-04 Nec Corp 発熱部品の筐体実装具
JP2002324816A (ja) * 2001-04-25 2002-11-08 Denso Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012631A (ja) * 2011-06-30 2013-01-17 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JP5045631B2 (ja) 2012-10-10

Similar Documents

Publication Publication Date Title
JP4450230B2 (ja) 半導体装置
CN106952897B (zh) 半导体装置及其制造方法
JP6060553B2 (ja) 半導体装置
JP7159620B2 (ja) 半導体装置、冷却モジュール、電力変換装置及び電動車両
JP5076549B2 (ja) 半導体装置
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP2020077679A (ja) 半導体モジュールおよび車両
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP2015185835A (ja) 半導体装置及びその製造方法
JP7484156B2 (ja) 半導体装置
JP7070661B2 (ja) 半導体装置
JP5402778B2 (ja) 半導体モジュールを備えた半導体装置
JP5125530B2 (ja) 電力変換装置
JP2010062490A (ja) 半導体装置
JP5045631B2 (ja) 半導体装置
US11658231B2 (en) Semiconductor device
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP6314726B2 (ja) 半導体モジュール
JP7392319B2 (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
US20230335452A1 (en) Semiconductor device and semiconductor device manufacturing method
US11990391B2 (en) Semiconductor device
JP2019029383A (ja) 半導体装置
US20230112316A1 (en) Power semiconductor module having a dc voltage connecting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5045631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees