JP5870777B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5870777B2
JP5870777B2 JP2012053329A JP2012053329A JP5870777B2 JP 5870777 B2 JP5870777 B2 JP 5870777B2 JP 2012053329 A JP2012053329 A JP 2012053329A JP 2012053329 A JP2012053329 A JP 2012053329A JP 5870777 B2 JP5870777 B2 JP 5870777B2
Authority
JP
Japan
Prior art keywords
terminal
case
semiconductor device
wiring
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012053329A
Other languages
English (en)
Other versions
JP2013187479A (ja
Inventor
鈴木　健司
健司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012053329A priority Critical patent/JP5870777B2/ja
Priority to US13/788,578 priority patent/US8791563B2/en
Priority to CN201310074887.4A priority patent/CN103311231B/zh
Publication of JP2013187479A publication Critical patent/JP2013187479A/ja
Application granted granted Critical
Publication of JP5870777B2 publication Critical patent/JP5870777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、ケース内に複数の半導体素子を含む回路形成領域を有する半導体装置およびその製造方法に関し、とくに複数の半導体素子を、ケースに内蔵された配線用端子板から外部接続用端子板を介してケース外周部に形成された外部端子まで電気的に接続する半導体装置およびその製造方法に関する。
近年、複数のＩＧＢＴ（insulated gate bipolar transistor）などの半導体素子を用いて大電力を変換するインバータ回路では、その小型化と軽量化が広く試みられている。一般的なＩＧＢＴモジュールを用いたパワーモジュール等の半導体装置については、下記特許文献１に記載がある。
すなわち、まずＩＧＢＴあるいはダイオードチップ等の半導体チップを絶縁基板に形成された銅パターン上に半田等で接続し、その絶縁基板をさらに冷却用ベース板に接続する。その後、冷却用ベース板の周囲に所定のケースを取付け、ケースに内蔵された金属端子板に半導体チップの電極や絶縁基板上の銅パターンとの間で電気的接続を取るために、アルミワイヤをボンディングして接続する。冷却用ベース板には、接着剤で絶縁基板を囲う熱可塑性の樹脂からなる外囲ケースが固定され、さらに、半導体チップやボンディングされたアルミワイヤを保護するために、ケース内にゲルやエポキシ樹脂等の絶縁物質を注入して硬化させる。最後に、ケースに内蔵された金属端子板と外部端子との間で接続を取るため、レーザ溶接等によって外部接続用端子板が接続される。
また、別の特許文献２には、複数の半導体素子を樹脂ケースにより包容した半導体装置において、配線用端子の配置を簡便に変更し得るものが開示されている。この半導体装置は、樹脂ケースに固定支持された複数の外部接続用端子と、樹脂ケース内に包容された、少なくとも一つの半導体素子と、半導体素子と外部接続用端子との電気的接続をする少なくとも一つの配線用端子を配設した、少なくとも一つの端子ブロックと、を備えている。この半導体装置では、樹脂ケース内に固設された外部接続用端子と金属箔とが、端子台を通じて電気的に接続されているため、樹脂ケース内の配線用端子の引き回しを簡便に実施することができる。また、外部接続用端子が樹脂ケース内に固定・支持されたとしても、配線用端子の配線パターンを変形させた端子ブロックを、予め数種類、準備することにより、外部接続用端子から引き回す配線用端子の配置を自由に変更することができる。
さらに、別の特許文献３の半導体装置は、樹脂ケースと、樹脂ケース内に収容された半導体素子と、樹脂ケース内に収容され、半導体素子の動作を制御する制御手段を備えたプリント基板と、樹脂ケースに収容された半導体素子及びプリント基板を覆う蓋部と、を有し、プリント基板の外周が樹脂ケースと蓋部に挟持されている。このような構成であれば、外部からの振動、冷熱サイクルに対し、充分な耐性を備えた信頼性の高い半導体装置が実現できる。
特開平０８−１４８６４５号公報（例えば段落番号［０００３］、図１参照） 特開２００９−１４１０００号公報（例えば段落番号［００２４］〜［００４２］、図１参照） 特開２０１０−１０３３４３号公報（例えば段落番号［０００９］〜［００３７］、図１、図２参照）
従来の半導体装置の構成では、ケースの大きさを小さくすると同時に、ケースの形状、大きさ、外部端子の位置などを、ユーザの要望に応じて自由に決められることが望まれる。その場合に、半導体装置の設計上、ケース内部に封止された半導体チップから外部接続用端子を直接取り出すことは好ましくない。
そこで、上述した特許文献２に示すように、半導体素子は内部接続用の配線端子を介してケースの外周部分に配置された外部接続用端子と電気的に接続する構成が採用されることになる。ところが、ＩＧＢＴモジュールのように外部接続用端子が複数本必要となる半導体装置では、端子間での絶縁を確実にするため、端子相互の間隔を一定の距離だけ離さなくてはならない。このために、ケース内部で複数の内部配線用の端子板を外部接続用端子に接続する構成のものでは、ケース自体をある程度まで大きくする必要があった。
これに対して、内部配線用の端子板をケース外部に引き出しておいて、内部配線用の端子板と外部接続用端子をケース外部でレーザ溶接によって強固に接続すれば、ケースを小型化できる。しかし、内部配線用の端子板の接続部をケースの外部に露出させる場合、その接合強度が劣化しやすい。そのため、従来はレーザ溶接部の溶接面積を大きくすることでその接合強度を確保すると同時に、半導体チップでの発熱による接合部の劣化をも防止するようにしていた。また、ケース外部に引き出された配線用端子板相互の絶縁を保持するうえで、それぞれの接合部分の間隔を大きく離しておく必要があった。
本発明はこのような点に鑑みてなされたものであり、接合強度と絶縁耐圧を確保すると同時に、その装置外形を小さくできる半導体装置およびその製造方法を提供することを目的とする。
本発明では、上記問題を解決するために、ケース内に複数の半導体素子を含む回路形成領域を有する半導体装置において、前記複数の半導体素子とそれぞれ電気的に接続された複数の配線用端子板と、前記回路形成領域から引き出された前記複数の配線用端子板が集合する端子集合部と、前記端子集合部において前記複数の配線用端子板と一端が接続され、他端が前記ケースに配置される外部端子部まで延長された複数の外部接続用端子板と、前記配線用端子板と前記外部接続用端子板との接続部を、前記端子集合部に充填された樹脂によって絶縁保護するモールド樹脂部と、を備え、前記複数の配線用端子板は、前記端子集合部において前記外部接続用端子板とそれぞれ異なる高さ方向位置で接続するための接続部を有していることを特徴とする半導体装置が提供される。
また、本発明の半導体装置の製造方法は、ケース内に複数の半導体素子を含む回路形成領域を有する半導体装置の製造方法において、前記回路形成領域を構成する絶縁基板に半導体素子を半田付けする工程と、複数の配線用端子板、互いに近接して外面に配置された端子集合部、および外周部の所定位置に外部端子部が一体に構成されたケースを前記絶縁基板に対して装着する工程と、前記半導体素子と前記配線用端子板との間を電気的に接続するワイヤボンディング工程と、前記回路形成領域内のワイヤ配線および半導体素子をモールド樹脂によって絶縁封止する第１の封止工程と、前記外部端子部まで延長形成された外部接続用端子板が一体に形成された蓋体により、前記ケース内の前記回路形成領域を覆う工程と、前記外部接続用端子板を前記配線用端子板と前記端子集合部内で接続するとともに、当該接続部をモールド樹脂によって絶縁封止する第２の封止工程と、を含むことを特徴とする。
本発明によれば、配線端子の接合部での接合強度や外部接続用端子間の絶縁耐圧が確保されると同時に、半導体装置の装置外形を小さくできる。
本発明の実施の形態に係る半導体装置を示す上面平面図である。 図１の半導体装置のII−II断面に沿って示す断面図である。 図１の半導体装置のIII−III断面に沿って示す断面図である。 本発明の半導体装置の製造工程を示す図である。
以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明の実施の形態に係る半導体装置を示す上面平面図である。
半導体装置は、矩形のケース１内を例えば６つに区分して配置された、二点鎖線で示す回路形成領域Ａ〜Ｆを有し、それぞれの回路形成領域Ａ〜Ｆには、例えばＩＧＢＴなどの半導体素子によって構成されるインバータ回路が配置されている。ケース１内の回路形成領域ＡとＤ、ＢとＥ、およびＣとＦには、それぞれ互いに対をなすインバータ回路が形成されている。
制御端子２は、回路形成領域Ａ〜Ｆのインバータ回路に制御信号を供給する端子であって、各回路形成領域Ａ〜ＣとＤ〜Ｆに近接する、ケース１の前後方向の外周側壁１１，１３にそれぞれ埋め込まれている。ケース１は、さらに左右方向の外周側壁１２，１４を備え、その外形は略直方体形状である。端子集合部３１〜３３は、ケース１内部の回路形成領域Ａ〜ＣとＤ〜Ｆとの中間部分で、ケース１の底面から隆起した部分に形成され、その開口面がケース１の上面側から見て左右方向に並んで配置されている。そして、これら端子集合部３１〜３３のうち端子集合部３２は、隣接する２つの回路形成領域Ｂ，Ｅから等距離の位置に形成されており、回路形成領域Ｂ，Ｅからそれぞれ引き出された配線用端子板４ａ，４ｂ，４ｃが互いに近接して端子集合部３２内に配置されている。
また、隣接する２つの回路形成領域Ａ，Ｄから等距離の位置に端子集合部３１が形成され、同じく隣接する２つの回路形成領域Ｃ，Ｆから等距離の位置に端子集合部３３が形成され、それぞれ端子集合部３１，３３内にも同様の配線用端子板４ａ，４ｂ，４ｃが配置されている。なお、図１においては、端子集合部３２とそこに引き出された配線用端子板４ａ，４ｂ，４ｃの形状だけを図示しており、端子集合部３１，３３の外形のみを破線により示して、それら端子集合部３１，３３に対応する配線用端子板４ａ，４ｂ，４ｃの図示は省略した。
こうして、回路形成領域Ａ〜Ｆに形成された各半導体素子とそれぞれ電気的に接続される配線用端子板４ａ，４ｂ，４ｃの一端は、これらの端子集合部３１〜３３においてケース１の外面まで引き出される。ケース１には、回路形成領域Ａ〜Ｆの上面開口部分に蓋５が被せられることで、端子集合部３１〜３３以外のケース１内の回路形成領域Ａ〜Ｆは、最終的にすべて外部から遮断される。蓋５には、図１に一点鎖線で示す外部接続用端子板５ａ，５ｂ，５ｃが一体のものとして内蔵されている。すなわち、蓋５をケース１に被せることにより、外部接続用端子板５ａ，５ｂ，５ｃが、端子集合部３２においてそれぞれ回路形成領域Ｂ，Ｅから引き出された３つの配線用端子板４ａ，４ｂ，４ｃに接続される。
これらの配線用端子板４ａ，４ｂ，４ｃのうち、端子集合部３２に回路形成領域Ｂ，Ｅから引き出された配線用端子板４ａには、外部接続用端子板５ａの一端が複数、例えば図１に示すように１０か所のレーザ溶接部Ｌｂで接続される。そして、この外部接続用端子板５ａの他端は、ケース１の前方向の側壁１１の外周部で外部端子部６ａを構成している。また、端子集合部３２に回路形成領域Ｂから引き出された配線用端子板４ｂには、外部接続用端子板５ｂの一端がレーザ溶接部Ｌｂによって接続される。そして、外部接続用端子板５ｂの他端は、回路形成領域Ｄ，Ｅの間を経由してケース１の後方向に延長されて、側壁１３の外周部で外部端子部６ｂを構成する。同様に、端子集合部３２に回路形成領域Ｅから引き出された配線用端子板４ｃは、外部接続用端子板５ｃの一端がレーザ溶接部Ｌｂによって接続される。そして、外部接続用端子板５ｃの他端は、回路形成領域Ｅ，Ｆの間を経由してケース１の後方向に延長され、側壁１３の外周部で外部端子部６ｃを構成する。
なお、ここでは端子集合部３２に対応する外部接続用端子板５ａ，５ｂ，５ｃのみを図１に示しているが、それぞれ端子集合部３１，３３に関しても、それらに対応する外部接続用端子が蓋５と一体に形成されていて、かつそれらは相互に絶縁されている。
つぎに、半導体装置のケース１内部に収納される半導体回路について説明する。
図２は、図１の半導体装置のII−II断面に沿って示す断面図であり、図３は、図１の半導体装置のIII−III断面に沿って示す断面図である。
半導体チップ２２は、はんだ２３ａによって絶縁基板２４の一方側に接合される。この絶縁基板２４には、両面に導電層２４ａ，２４ｂ，２４ｃが接合されていて、半導体チップ２２とは反対側に、放熱用の冷却用ベース板７を構成する銅板などがはんだ２３ｂにより接合される。ケース１は、冷却用ベース板７に接着剤で絶縁基板２４を囲うように固定され、ここには前述した配線用端子板４ａ，４ｂ，４ｃおよび制御端子２などの金属板が内蔵されている。
半導体チップ２２は、その一方電極が絶縁基板２４の導電層２４ａとの間で、また半導体チップ２２の制御電極が制御端子２との間で、さらに導電層２４ａが配線用端子板４ａとの間で、それぞれアルミワイヤ２５等によって接続される。こうして冷却ベース板７によりケース１の底面が構成され、その上面を回路形成領域Ｂとして複数の半導体素子が配置される。図２では、ケース１の回路形成領域Ｂに形成されるインバータ回路のうち、例えばＩＧＢＴなど特定の半導体素子に関連するものだけを示している。
その後、ケース１の各回路形成領域Ａ〜Ｃは、ゲル、エポキシ等の絶縁樹脂による第１のモールド樹脂部８によって封止される。ケース１内部に注型されたゲル、エポキシ等の絶縁樹脂部８が硬化することで、半導体チップやアルミワイヤなどの内部構造が保護される。
つぎに、ケース１の上面から蓋５を被せると、蓋５と一体に形成された外部接続用端子板５ａ〜５ｃ等は、その一端が端子集合部３２において配線用端子板４ａ〜４ｃに接触する。すなわち、前述したように、端子集合部３１〜３３はケース１の表面側にあって、ケース１の底面から高く隆起した隆起部１５の上面側に形成され、端子集合部３１〜３３の周壁部分は蓋５の上面と同じ高さに構成されている。
このとき、図３に示す端子集合部３２内の配線用端子板４ａ〜４ｃは、対応する外部接続用端子板５ａ，５ｂ，５ｃがそれぞれ異なる高さ方向位置で接続可能となるように、接続部が異なる高さでケース１の隆起部１５に埋め込まれている。なお、図３の断面図では、端子集合部３２に隣接する端子集合部３１，３３内の配線用端子板４ａ〜４ｃ等を省略している。
こうして外部接続用端子板５ａ〜５ｃが接続される配線用端子板４ａ〜４ｃは、端子集合部３２内で左右方向の距離を短く設定しても、その高さ方向の距離を離すことによって相互に十分な絶縁距離をもって配置できる。したがって、ケース１に形成される端子集合部３１〜３３の面積を小さく設計しても、端子間の絶縁耐圧を確保することが可能になるため、半導体装置のケース１の小型化が容易である。
また、上述の半導体装置では、単一の端子集合部３２において外部接続用端子板５ａ〜５ｃが複数の配線用端子板４ａ〜４ｃ等とレーザ溶接によって接続し、さらにこれらの溶接部分をゲル、エポキシ等の絶縁樹脂による第２のモールド樹脂部９により封止されている。これにより、半導体装置の配線用端子板４ａ〜４ｃの相互の距離が近接していても、絶縁耐圧を確保できる。
さらに、第２のモールド樹脂部９により保護されているために、外部接続用端子板５ａ，５ｂ，５ｃと配線用端子板４ａ，４ｂ，４ｃの機械的な接続強度を十分な大きさで確保できる。樹脂により機械的強度の一部を受け持つので、端子板間の接続に必要な溶接面積を小さくでき、レーザ溶接部Ｌｂの溶接点数を少なくできる。したがって、外部電子機器と接続される外部端子部６ａ，６ｂ，６ｃと、配線用端子板４ａ〜４ｃを介して電気的に接続される半導体チップ２２との間の接続強度を低下させることなしに、半導体装置全体を小型化することが可能である。
なお、上述した半導体装置の例では、上面側に開口を有する空間部分をケース１の隆起部１５に形成して、そこに第２のモールド樹脂部９となる絶縁樹脂を流し込むものとしたが、蓋５に開口部を設けて第２のモールド樹脂部９の絶縁樹脂を流し込むようにしてもよい。
また、上述した例では、配線用端子板４ａ，４ｂ，４ｃのそれぞれに、外部接続用端子板５ａ，５ｂ，５ｃのそれぞれの一端がレーザ溶接部Ｌｂで接続されるものとしたが、半導体装置の回路によっては端子集合部に収容される配線用端子板の数を少なくとも１つとし、第１の配線用端子板に第１の外部接続用端子板を接続するようにしてもよい。また、配線用端子板の数を少なくとも２つとし、第１の配線用端子板および第２の配線用端子板のそれぞれに第１の外部接続用端子板および第２の外部接続用端子板を接続するようにしてもよい。さらに、外部接続用端子板の一端に代えて、略中央部を配線用端子板に接続し、外部接続用端子板の両端がそれぞれケースの側壁に配置されるようにしてもよい。端子集合部に収容される配線用端子板の数が１つまたは２つの場合も、絶縁樹脂により接合部での接合強度や外部接続用端子間の絶縁耐圧が確保される。
図４は、本発明の半導体装置の製造工程を示す図である。
ステップＳＴ１では、絶縁基板２４の導電層２４ｂ等に半導体チップ２２を半田付けすることにより、インバータ回路となる複数の回路形成領域Ａ〜Ｆを構成する。このとき、絶縁基板２４を冷却ベース板７上に配置し、半田付けしてもよい。
ステップＳＴ２では、複数の配線用端子板４ａ，４ｂ，４ｃ、互いに近接して外面に配置された端子集合部３１〜３３、および外周部の所定位置に外部端子部６ａ，６ｂ，６ｃが一体に構成されたケース１を用意し、それを絶縁基板２４に対して装着する（図１、図２参照）。このとき、回路形成領域Ａ〜Ｆに配置された半導体チップ２２の発熱を外部に放出するための放熱用の金属板として冷却ベース板７を、当該ケース１の底板とする。ケース１は、例えば接着剤を用いて、冷却用ベース板７に固定されるようにしてもよい。
ステップＳＴ３では、半導体チップ２２の一方電極が絶縁基板２４の導電層２４ａとの間で、また半導体チップ２２の制御電極が制御端子２との間で、さらに導電層２４ａが配線用端子板４ａとの間で、それぞれアルミワイヤ２５等によって接続される（図２参照）。
ステップＳＴ４では、回路形成領域Ａ〜Ｆ内のアルミワイヤ２５および半導体チップ２２等をモールド樹脂によって絶縁封止する（第１の封止工程）。
ステップＳＴ５では、ケース１の上面に蓋５を被せる。これにより、ケース１内の回路形成領域Ａ〜Ｆが覆われるとともに、蓋５に一体に形成されている外部接続用端子板５ａ，５ｂ，５ｃによって、ケース１の外周部に分散して配置された外部端子部６ａ，６ｂ，６ｃと、端子集合部３１〜３３に配置された配線用端子板４ａ〜４ｃとが接触する。
ステップＳＴ６では、外部接続用端子板５ａ，５ｂ，５ｃを配線用端子板４ａ〜４ｃとの接続部にレーザ溶接によって接続する（図２、図３参照）。
ステップＳＴ７では、レーザ溶接を行った端子集合部３１〜３３内の接続部をモールド樹脂によって絶縁封止する（第２の封止工程）。
なお、上述した製造工程は、外部接続用端子板５ａ〜５ｃが回路形成領域Ａ〜Ｆを覆う蓋５と一体のものとして構成されている一例であって、本発明はこれに限定されるものではない。例えば、外部接続用端子板５ａ〜５ｃが蓋５とは別に用意されている場合であれば、ケース１の上面に蓋５を被せるステップＳＴ５を省略し、第２の封止工程（ステップＳＴ７）の後にケース１の全体に対する蓋を被せることもできる。
１ ケース
２ 制御端子
４ａ，４ｂ，４ｃ 配線用端子板
５ 蓋
５ａ，５ｂ，５ｃ 外部接続用端子板
６ａ，６ｂ，６ｃ 外部端子部
７ 冷却ベース板
８ 第１のモールド樹脂部
９ 第２のモールド樹脂部
１１，１３ 前後の側壁
１２，１４ 左右の側壁
１５ 隆起部
２２ 半導体チップ
２３ａ，２３ｂ はんだ
２４ 絶縁基板
２４ａ，２４ｂ，２４ｃ 導電層
２５ アルミワイヤ
３１〜３３ 端子集合部
Ａ〜Ｆ 回路形成領域
Ｌｂ レーザ溶接部

Claims (10)

  1. ケース内に複数の半導体素子を含む回路形成領域を有する半導体装置において、
    前記複数の半導体素子とそれぞれ電気的に接続された複数の配線用端子板と、
    前記回路形成領域から引き出された前記複数の配線用端子板が集合する端子集合部と、
    前記端子集合部において前記複数の配線用端子板と一端が接続され、他端が前記ケースに配置される外部端子部まで延長された複数の外部接続用端子板と、
    前記配線用端子板と前記外部接続用端子板との接続部を、前記端子集合部に充填された樹脂によって絶縁保護するモールド樹脂部と、
    を備え、
    前記複数の配線用端子板は、前記端子集合部において前記外部接続用端子板とそれぞれ異なる高さ方向位置で接続するための接続部を有していることを特徴とする半導体装置。
  2. 前記ケースには、前記外部端子部がその外周部に分散して配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記端子集合部は、前記複数の配線用端子板が埋め込まれた隆起部が形成されて、
    前記外部接続用端子板は、前記隆起部上において前記複数の配線用端子板と一端が接続され、他端が前記ケースに配置される前記外部端子部まで延長されていることを特徴とする請求項１記載の半導体装置。
  4. 前記外部端子部は、前記ケースと一体のものとして構成されていることを特徴とする請求項１記載の半導体装置。
  5. 前記端子集合部は、前記ケースの表面側に形成され、その開口面が前記回路形成領域の上方に位置していることを特徴とする請求項１記載の半導体装置。
  6. 前記回路形成領域が前記ケース内に複数に区分されて形成されている場合、
    前記回路形成領域からそれぞれ引き出された前記複数の配線用端子板が集合する前記端子集合部は、前記回路形成領域から等距離の位置に形成されていることを特徴とする請求項１記載の半導体装置。
  7. 前記外部接続用端子板は、前記回路形成領域を覆う蓋部と一体のものとして構成されていることを特徴とする請求項１記載の半導体装置。
  8. 前記外部接続用端子板は、前記端子集合部において前記配線用端子板とレーザ溶接によって接続されていることを特徴とする請求項１記載の半導体装置。
  9. 前記ケースは、当該ケースの底板として、前記回路形成領域に配置された半導体素子の発熱を外部に放出するための放熱用の金属板を有していることを特徴とする請求項１記載の半導体装置。
  10. ケース内に複数の半導体素子を含む回路形成領域を有する半導体装置の製造方法において、
    前記回路形成領域を構成する絶縁基板に半導体素子を半田付けする工程と、
    複数の配線用端子板、互いに近接して外面に配置された端子集合部、および外周部の所定位置に外部端子部が一体に構成されたケースを前記絶縁基板に対して装着する工程と、
    前記半導体素子と前記配線用端子板との間を電気的に接続するワイヤボンディング工程と、
    前記回路形成領域内のワイヤ配線および半導体素子をモールド樹脂によって絶縁封止する第１の封止工程と、
    前記外部端子部まで延長形成された外部接続用端子板が一体に形成された蓋体により、前記ケース内の前記回路形成領域を覆う工程と、
    前記外部接続用端子板を前記配線用端子板と前記端子集合部内で接続するとともに、当該接続部をモールド樹脂によって絶縁封止する第２の封止工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2012053329A 2012-03-09 2012-03-09 半導体装置およびその製造方法 Active JP5870777B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012053329A JP5870777B2 (ja) 2012-03-09 2012-03-09 半導体装置およびその製造方法
US13/788,578 US8791563B2 (en) 2012-03-09 2013-03-07 Semiconductor device and manufacturing method thereof
CN201310074887.4A CN103311231B (zh) 2012-03-09 2013-03-08 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012053329A JP5870777B2 (ja) 2012-03-09 2012-03-09 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016004029A Division JP6075470B2 (ja) 2016-01-13 2016-01-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013187479A JP2013187479A (ja) 2013-09-19
JP5870777B2 true JP5870777B2 (ja) 2016-03-01

Family

ID=49113363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012053329A Active JP5870777B2 (ja) 2012-03-09 2012-03-09 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8791563B2 (ja)
JP (1) JP5870777B2 (ja)
CN (1) CN103311231B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6980625B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 端子板及び半導体装置
JP7318238B2 (ja) * 2019-03-11 2023-08-01 富士電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0064856B1 (en) * 1981-05-12 1986-12-30 LUCAS INDUSTRIES public limited company A multi-phase bridge arrangement
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JPH08148645A (ja) 1994-11-25 1996-06-07 Hitachi Ltd 樹脂封止型半導体装置
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
JP5176507B2 (ja) * 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP5256994B2 (ja) 2008-10-24 2013-08-07 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2013187479A (ja) 2013-09-19
US8791563B2 (en) 2014-07-29
CN103311231B (zh) 2017-06-16
CN103311231A (zh) 2013-09-18
US20130234312A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP3547333B2 (ja) 電力変換装置
US6184580B1 (en) Ball grid array package with conductive leads
JP5369798B2 (ja) 半導体装置およびその製造方法
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
TW201546914A (zh) 基板及其製造方法
US20050205970A1 (en) [package with stacked substrates]
JP5090063B2 (ja) パワー半導体モジュール
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
JPH09172116A (ja) 半導体装置
JP2009278134A (ja) パワーモジュールおよびインバータ
JP3764687B2 (ja) 電力半導体装置及びその製造方法
US20140347838A1 (en) Electronic device and manufacturing method of electronic device
WO2022170788A1 (zh) 电子元件封装体、电子元件组装结构及电子设备
JP6093093B2 (ja) 半導体モジュール
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP5870777B2 (ja) 半導体装置およびその製造方法
KR101301782B1 (ko) 반도체 패키지 및 그 제조 방법
JP6075470B2 (ja) 半導体装置およびその製造方法
JP2007043204A (ja) パワーモジュールおよびインバータ
JP3169578B2 (ja) 電子部品用基板
JP2010109255A (ja) 半導体装置
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP2004048084A (ja) 半導体パワーモジュール
KR20160069902A (ko) 전력 모듈 패키지 및 그 제조 방법
JPH09246433A (ja) モジュールの放熱構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151228

R150 Certificate of patent or registration of utility model

Ref document number: 5870777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250