JP2002246515A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002246515A JP2002246515A JP2001043439A JP2001043439A JP2002246515A JP 2002246515 A JP2002246515 A JP 2002246515A JP 2001043439 A JP2001043439 A JP 2001043439A JP 2001043439 A JP2001043439 A JP 2001043439A JP 2002246515 A JP2002246515 A JP 2002246515A
- Authority
- JP
- Japan
- Prior art keywords
- metal block
- semiconductor device
- power element
- metal
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
れ、接合材9で接合されている。絶縁基板4は、セラミ
ック基板6の両面に、同じ厚さの金属層5,7を形成し
たものである。金属ブロック3及び絶縁基板4は、パワ
ー素子1の絶縁単位ごとに設けられており、絶縁基板4
の金属層5は金属ブロック3のパワー素子1と反対側の
面に接合材10で接合されている。金属ブロック3nの
パワー素子1nが接合された面には、電極端子2aが例
えば超音波接合で取り付けられている。電極端子2b,
2cは、パワー素子の電極(図示せず)とアルミワイヤ
8で接続されている。樹脂パッケージ11は、絶縁基板
4の金属層7を露出させつつ、パワー素子1,電極端子
2a,2b,2c及び金属ブロック3を封止している。
そして、露出している絶縁基板4の金属層7に外部放熱
器(図示せず)が取り付けられる。
Description
造、特に電力制御用に使用される電力用半導体装置の構
造に関する。
を模式的に示す断面図である。図10のように、従来の
電力用半導体装置は、パワー素子1,ベース板13,絶
縁基板4,電極端子22が取り付けられたケース27及
び蓋28を備えている。
ム又は窒化ケイ素などのセラミック基板6の両面に金属
層5,7を形成したものであって、金属層5にはパワー
素子1が半田19で接合されている。また、金属層5に
は回路パターンが形成されている。ベース板13は銅な
どから形成されており、放熱用ヒートシンクとして機能
する。そのベース板13上には、絶縁基板4の金属層7
が半田20で接合されている。ケース27内には、絶縁
基板4と反対側の面でベース板13が露出するように、
パワー素子1及び絶縁基板4が収納されている。
22や金属層5の回路パターンとアルミワイヤ8によっ
て接続されている。そして、パワー素子1,絶縁基板4
及びベース板13を覆うように、ケース27内にはシリ
コンゲル25が充填されており、さらにその上部がエポ
キシ樹脂26で封止されている。また、ケース27には
蓋28が取り付けられている。図10では示していない
が、ベース板13のケース27から露出している面に
は、外部放熱器が取り付けられることもある。
出された電極端子22には、ネジ穴24が設けられてお
り、ケース27に埋め込まれている電極取り付けナット
29の中心とネジ穴24との中心が一致するように、電
極端子22は配置されている。そして、外部機器の電極
端子(図示せず)を電極端子22上に配置して、ケース
27の外側からネジ(図示せず)をネジ穴24に挿入
し、ネジを電極取り付けナット29に螺合することによ
って、外部機器の電極端子を電極端子22に接続し、固
定する。
置では、パワー素子1で発生した熱は、半田19,絶縁
基板4,半田20,ベース板13を通って、外部放熱器
(図示せず)から外部に放出される。ベース板13及び
外部放熱器は、例えば銅材から成り、その熱伝導率は約
380W/mKである。また、半田19,20の熱伝導
率は20〜30W/mKである。絶縁基板4は、金属層
5,7とセラミック基板6から構成されているが、その
熱伝導はセラミック基板6の熱伝導率が支配するため、
20〜180W/mKである。つまり、半田19,20
及び絶縁基板4は、その熱伝導率がベース板13及び外
部放熱器よりも大幅に小さい。しかもこれらはパワー素
子1の直下に配置されているため、熱が通過する面積は
パワー素子1の面積程度であって、熱伝導の主たる阻害
要因となっている。
ミナが良く使用されるが、絶縁基板4の熱伝導を向上さ
せるために、アルミナよりも熱伝導率の良好な窒化アル
ミニウムなどが使用される場合がある。このとき、窒化
アルミニウムはアルミナよりも高価であるため、熱伝導
の向上のために材料コストが増加していた。
するためになされたものであり、放熱特性を向上する半
導体装置を提供することを目的とする。
に記載の半導体装置は、電極を有する半導体素子と、第
1の面と、前記第1の面とは反対側の第2の面とを有す
る金属ブロックと、前記金属ブロックの前記第1の面と
接合される電極端子と、前記金属ブロックの前記第2の
面と接合され、両面に金属層を有するセラミック基板と
を備え、前記半導体素子は前記電極と共に前記金属ブロ
ックの前記第1の面と接合材によって接合されるもので
ある。
導体装置は、請求項1に記載の半導体装置であって、前
記セラミック基板の両面に有する各前記金属層は同じ厚
さであるものである。
導体装置は、請求項1及び請求項2のいずれか一つに記
載の半導体装置であって、前記半導体素子は複数設けら
れ、前記金属ブロック及び前記セラミック基板は、前記
半導体素子間の絶縁単位ごとに分離し、前記金属ブロッ
ク及び前記セラミック基板のうちの一方は、少なくとも
一つの前記半導体素子に対応して設けられ、前記金属ブ
ロック及び前記セラミック基板のうちの他方は、前記絶
縁単位を構成する前記半導体素子のすべてに渡って設け
られるものである。
導体装置は、第1の面と、前記第1の面とは反対側の第
2の面とを有する金属ブロックと、前記金属ブロックの
前記第1の面と接合材によって接合される半導体素子
と、第3の面と、前記第3の面とは反対側の第4の面と
を有し、前記金属ブロックの前記第2の面と前記第3の
面が接合される樹脂絶縁層と、前記金属ブロック及び前
記半導体素子を封止する樹脂パッケージとを備え、前記
樹脂絶縁層は、その前記第4の面が露出しており、前記
樹脂パッケージよりも弾力性が良いものである。
導体装置は、請求項4に記載の半導体装置であって、前
記樹脂絶縁層は、セラミック材料を充填したシリコン樹
脂で形成されるものである。
導体装置は、請求項4及び請求項5のいずれか一つに記
載の半導体装置であって、前記金属ブロックは、前記半
導体素子の絶縁単位ごとに設けられるものである。
導体装置は、請求項1乃至請求項6のいずれか一つに記
載の半導体装置であって、前記金属ブロックは、前記接
合材よりも広い面を前記接合材と反対側に有するもので
ある。
導体装置は、請求項1乃至請求項7のいずれか一つに記
載の半導体装置であって、前記金属ブロックは、前記半
導体素子の中心から離れるほど前記半導体素子との隙間
が広く、前記接合材によって前記隙間が埋められるもの
である。
態1に係る半導体装置の回路図である。図1のように、
本実施の形態1に係る半導体装置は、例えば三相インバ
ータ回路で構成されている。具体的には、出力端子U,
V,Wは例えば交流モータなどに接続され、入力端子
P,Nは例えば直流電源が直接接続されたり、また商用
電源から直流電圧を作る順変換回路の出力が接続された
りする。P側のパワー素子1pはIGBT1apと、I
GBT1apに逆並列接続されたダイオード1bpとを
備え、N側のパワー素子1nはIGBT1anと、IG
BT1anに逆並列接続されたダイオード1bnとを備
える。そしてパワー素子1p,1nが直列接続されてい
る。これをアームと呼ぶ。本実施の形態1に係る半導体
装置は、並列接続された3つのアームを備えており、制
御端子GUP,GUN,GVP,GVN,GWP,GW
Nを制御することによって各IGBTをオン/オフし、
交流モータの回転動作を制御する。以下、後述の電極端
子2b,金属ブロック3,絶縁基板4,金属層5,7及
びセラミック基板6も含めて、P側とN側の区別がない
場合には符号の末尾のp,nを省略する。
の構造を模式的に示す平面図であって、図1の回路図で
示された半導体装置の平面図である。そして、図3は、
図2中の矢視A−Aにおける断面図であって、樹脂パッ
ケージを形成した後の断面図である。
半導体装置は、パワー素子1,電極端子2a,2b,2
c,金属ブロック3,絶縁基板4及び樹脂パッケージ1
1を備えている。図2では、構造を容易に把握できるよ
うに樹脂パッケージ11を省略し、これが形成される範
囲21を示している。電極端子2a,2b,2cはタイ
バー12で接続されているが、このタイバー12は樹脂
パッケージ11の形成後に切断され、各電極端子は分離
される。
図である。また、図5は金属ブロック3のパワー素子1
を搭載する面から見た斜視図である。図4で示すよう
に、パワー素子1のIGBT1aは一方の主面にコレク
タ電極50を有し、もう一方の主面にゲート電極51及
びエミッタ電極52を有している。IGBT1aは、コ
レクタ電極50が金属ブロック3と接するように金属ブ
ロック3に搭載され、接合材9で接合されている。金属
ブロック3は例えば銅材から形成されており、接合材9
は例えば半田や導電性樹脂などが使用される。また、図
4,5で示すように、金属ブロック3のパワー素子1が
搭載される面は、搭載されているIGBT1aの中心か
ら離れるほどIGBT1aとの隙間が広くなるような形
状をしている。接合材9がこの隙間を埋める結果、IG
BT11aの周辺において、その中心よりも接合材9が
厚くなっている。図示していないが、ダイオード1bは
一方の主面にカソード電極を有し、もう一方の主面にア
ノード電極を有している。そして、カソード電極が金属
ブロック3と接するように金属ブロック3に搭載され、
接合材9で接合されている。なお、ダイオード1bが搭
載されている部分における金属ブロック3の形状につい
ても、搭載されているダイオード1bの中心から離れる
ほどダイオード1bとの隙間が広くなっている。
ミニウム又は窒化ケイ素などからなるセラミック基板6
の両面に、同じ厚さの金属層5,7を形成したものであ
る。また、セラミック基板6は例えば0.3〜1.0m
mの厚さである。金属ブロック3及び絶縁基板4は、パ
ワー素子1の絶縁単位ごとに設けられている。つまり本
実施の形態1では、アームの区別なくP側とN側とで個
別に設けられた金属ブロック3p,3n及び絶縁基板4
p,4nを備えている。そして、絶縁基板4pの金属層
5pはパワー素子1pと反対側の面で金属ブロック3p
に接合材10で接合されている。同様にして、絶縁基板
4nの金属層5nは金属ブロック3nに接合されてい
る。また、金属ブロック3のパワー素子1と反対側の面
は、パワー素子1との接合面よりも広くなっている。接
合材10は例えば半田などが使用される。
された面には、電極端子2aが例えば超音波接合で取り
付けられている。そのため、金属ブロック3nと接合し
ているパワー素子1nの電極、つまりIGBT1anの
コレクタ電極50及びダイオード1bnのカソード電極
(図示せず)は、金属ブロック3nを介して電極端子2
aに接続されている。電極端子2bpはIGBT1ap
のゲート電極51と、電極端子2bnはIGBT1an
のゲート電極51と、それぞれアルミワイヤ8で接続さ
れている。電極端子2cはIGBT1anのエミッタ電
極52及びダイオード1bnのアノード電極とアルミワ
イヤ8で接続されている。またIGBT1apのエミッ
タ電極52及びダイオード1bpのアノード電極は、パ
ワー素子1nが接合された金属ブロック3nにアルミワ
イヤ8で接続されている。
脂が使用されており、絶縁基板4の金属層7を露出させ
つつ、パワー素子1,電極端子2a,2b,2c及び金
属ブロック3を封止している。そして、露出している絶
縁基板4の金属層7に外部放熱器が取り付けられること
があるが、図3では記載を省略している。
半導体装置において、パワー素子1で発生した熱は、接
合材9,金属ブロック3,絶縁基板4を通って、外部放
熱器(図示せず)から外部に放出される。図6は、パワ
ー素子1で発生した熱が伝導する様子を示した図であっ
て、図6(a)は、上述の従来の電力用半導体装置の熱
伝導の様子を示しており、図6(b)は、本実施の形態
1に係る半導体装置の熱伝導の様子を示している。接合
材9,10は例えば半田を使用すれば、接合材9,10
と半田19,20との熱伝導率は同等であると考えるこ
とができる。また、金属ブロック3は例えばベース板1
3と同じ銅材から形成すれば、金属ブロック3とベース
板13との熱伝導率も同等であると考えることができ
る。このように考えると、接合材9,10及び絶縁基板
4は、金属ブロック3よりも熱伝導率が小さく、本実施
の形態1における熱伝導の主たる阻害要因となってい
る。
の熱の拡散方向30で示すように、パワー素子1で発生
した熱は、熱伝導が良好なベース板13を通過する前
に、熱伝導の主たる阻害要因である半田19,20及び
絶縁基板4を通過する。そのため、絶縁基板4を熱が通
過する面積32は、ほぼパワー素子1の面積と同じであ
る。一方、本実施の形態1に係る半導体装置では、図6
(b)の熱の拡散方向31が示すように、パワー素子1
で発生した熱は、熱伝導の主たる阻害要因の一部である
接合材9を通過して、熱伝導の良好な金属ブロック3を
通過する。そして、残りの熱伝導の主たる阻害要因であ
る接合材10及び絶縁基板4を通過する。そのため、パ
ワー素子1で発生した熱は、金属ブロック3でその厚さ
方向と垂直な水平方向に拡散されてから、接合材10及
び絶縁基板4を通過する。つまり、絶縁基板4を熱が通
過する面積33は、パワー素子1の面積よりも十分大き
い。
装置によれば、熱伝導の主たる阻害要因の一部である接
合材9を熱が通過する面積はパワー素子1の面積とほぼ
同じであるが、残りの熱伝導の主たる阻害要因である接
合材10及び絶縁基板4を熱が通過する面積は、パワー
素子1の面積より十分に大きくなっているため、従来の
電力用半導体装置よりも放熱特性が向上する。その結
果、従来の構造では、良好な放熱特性を得るためにセラ
ミック基板6の材料として窒化アルミニウムを使用して
いたが、本実施の形態1の構造では、窒化アルミニウム
より安価なアルミナを使用することによって、従来と同
等の放熱特性を得ることができる。そのため、経済性に
優れた半導体装置を顧客に提供することができる。
線膨張係数の差によって、接合材9に熱応力が発生し、
接合材は歪む。その熱応力はパワー素子1の中心から離
れるほど大きくなる。そのため、接合材9のクラックは
パワー素子1の四隅から発生しやすい。また、接合材9
に生じる歪みは、接合材9の厚みが厚くなるほど単位厚
みの歪みは小さくなる。本実施の形態1では、パワー素
子1の周辺において、その中心よりも接合材9が厚くな
っているため、クラックの発生を軽減することができ
る。
ワー素子1の絶縁単位ごとに設けられているため、パワ
ー素子1間の絶縁を維持することができる。
さであるため、金属ブロック3との接合時における絶縁
基板4の反りを低減することができる。そのため、外部
放熱器(図示せず)との接触面の平面度を向上すること
ができる。その結果、放熱特性が向上する。
ス27,蓋28,シリコンゲル25及びエポキシ樹脂2
6で、パワー素子1は封止されている。本実施の形態1
にかかる半導体装置では、樹脂パッケージ11のみでパ
ワー素子1を封止しているため、材料コスト及び製造コ
ストを低減することができる。
基板4の金属層5及びアルミワイヤ8に大電流が流れて
いた。金属層5の厚みは例えば0.2〜0.3mmであ
って、アルミワイヤ8の直径は例えば0.2〜0.5m
mである。本実施の形態1に係る半導体装置では、部分
的にはアルミワイヤ8にも流れるが、金属ブロック3及
び金属ブロック3に直接接続された電極端子2aに大電
流が流れる。金属ブロック3の厚みは例えば1.0〜
5.0mmであって、電極端子2aの厚みは例えば0.
5〜1.2mmである。このように、金属ブロック3及
び電極端子2aは、従来における金属層5及びアルミワ
イヤ8よりも厚くできるため、半導体装置全体の電気抵
抗を低下することができる。そのため、半導体装置の電
力損失を低減することができる。
搭載されているIGBT1apのエミッタ電極52は、
アルミワイヤ8で金属ブロック3nと接続することによ
って、金属ブロック3nに搭載されているIGBT1a
nのコレクタ電極と接続されている。このように、本実
施の形態1では、金属ブロック3はパワー素子1の絶縁
単位ごとに設けられているため、金属ブロック3を利用
してアルミワイヤ8の配線を行うことができる。そのた
め、アルミワイヤ8の配線自由度が増加する。
3と電極端子2aとを別々に用意し、超音波接合でそれ
ぞれを接続したが、異厚銅条から金属ブロック3と電極
端子2aとを一体成形しても良い。また、本実施の形態
1では金属ブロック3と電極端子2aとの接続に超音波
接合を使用したが、半田や導電性樹脂によって接合して
も良いし、機械的にネジ止めで接続しても良い。
かる熱応力を緩和するために、金属ブロック3に搭載さ
れるパワー素子1周辺部の接合材9を厚くする方法を示
しているが、金属ブロック3の材料として、熱伝導率が
比較的良好で線膨張係数が小さいモリブデン,銅・モリ
ブデン合金,銅・タングステン合金,SiCとアルミニ
ウムとの複合材などを使用することによっても、接合材
9のクラックの発生を低減することができる。
置の変形例を示す平面図である。図7で示すように、本
実施の形態1に係る半導体装置は、絶縁基板4pがP側
のパワー素子1pのすべてに渡って形成されていれば、
P側の金属ブロック3pはN側の金属ブロック3nのよ
うに各パワー素子1pごとに分離されていても良い。こ
のときIGBT1apのコレクタ電極50は絶縁基板4
pの金属層5pによって互いに電気的に接続される。ま
た図8で示すように、本実施の形態1に係る半導体装置
は、金属ブロック3pがP側のパワー素子1pのすべて
に渡って形成されていれば、P側の絶縁基板4pはN側
の絶縁基板4nのように各パワー素子1pごとに分離さ
れていても良い。このときIGBT1apのコレクタ電
極50は金属ブロック3pによって互いに電気的に接続
される。つまり、金属ブロック3及び絶縁基板4はパワ
ー素子1間の絶縁単位ごとに分離されており、絶縁基板
4がその絶縁単位を構成する半導体素子1のすべてに渡
って設けられていれば、少なくとも一つの半導体素子1
に対応した金属ブロック3が複数設けられても良いし、
金属ブロック3がその絶縁単位を構成する半導体素子1
のすべてに渡って設けられていれば、少なくとも一つの
半導体素子1に対応した絶縁基板4が複数設けられても
良い。
る半導体装置の構造を模式的に示す断面図である。本実
施の形態2に係る半導体装置は、上述の実施の形態1に
係る半導体装置において、基本的には絶縁基板4の代わ
りに樹脂絶縁層14を使用したものである。
半導体装置は、パワー素子1,電極端子2a,2b,金
属ブロック3,樹脂絶縁層14及び樹脂パッケージ11
を備えている。パワー素子1が搭載された金属ブロック
3は、パワー素子1の絶縁単位ごとに設けられている。
樹脂絶縁層14は、パワー素子1と反対側の面で金属ブ
ロック3に形成されており、すべての金属ブロック3に
渡って形成されている。言い換えれば、樹脂絶縁層14
の上に複数の金属ブロック3が搭載されている。樹脂絶
縁層14は、例えばシリコン樹脂に充填材としてセラミ
ック粉末を混入したものである。セラミック粉末として
は、例えばシリカ,特に結晶性シリカ,アルミナ,窒化
アルミニウム,窒化ケイ素,窒化ボロンなどの一種又は
それらを混合した粉末を使用する。また、樹脂絶縁層1
4の厚みは、例えば0.2〜0.5mmである。
脂が使用されており、樹脂絶縁層14を露出させつつ、
パワー素子1,電極端子2a,2b及び金属ブロック3
を封止している。そして、樹脂絶縁層14の露出部分に
は外部放熱器(図示せず)が取り付けられる。本実施の
形態2では、樹脂絶縁層14を金属ブロック3に形成し
た後に樹脂パッケージ11でパワー素子1などを封止し
たが、金属ブロック3のパワー素子1と反対側の面を露
出させつつ、パワー素子1,電極端子2a,2b及び金
属ブロック3を樹脂パッケージ11で封止し、金属ブロ
ック3の露出面及びその露出面の周囲の樹脂パッケージ
11を覆うように樹脂絶縁層14を形成する構造であっ
ても良い。その他の構造については、上述の実施の形態
1に係る半導体装置と同様であるため、ここでは説明を
省略する。
部放熱器が取り付けられるベース板13や絶縁基板4の
反りあるいはたわみによって、また外部放熱器の反りあ
るいはたわみによって、半導体装置と外部放熱器とが密
着せず、その間に隙間を生じていた。また、実施の形態
1では、絶縁基板4だけではなく、エポキシ樹脂から成
る樹脂パッケージ11の一部にも外部放熱器が取り付け
られる場合には、同様の理由で隙間を生じる可能性があ
る。半導体装置と外部放熱器との隙間は放熱特性を悪化
させるため、従来の構造や実施の形態1では、その隙間
に放熱グリスを塗布することが望ましい。本実施の形態
2では、外部放熱器が取り付けられる樹脂絶縁層14に
はシリコン樹脂が使用されているため、放熱グリスが不
要となる。
あるいはエポキシ樹脂よりも弾力性が良いため、樹脂絶
縁層14に外部放熱器を取り付ける際の圧力で、シリコ
ン樹脂は変形し、半導体装置と外部放熱器との隙間を少
なくすることができる。そのため、放熱グリスの塗布量
を低減しても放熱特性を向上させることができ、場合に
よっては放熱グリスを塗布する必要がなくなる。その結
果、材料費が低減し作業効率が向上する。
mKであって、金属の熱伝導率よりも小さい。そのた
め、放熱グリス自身が放熱性の主たる阻害要因となるこ
とがあった。しかし、本実施の形態2では、放熱グリス
の塗布量が低減するため、放熱グリスを使用した半導体
装置と比べて放熱特性が向上する。ここでは、樹脂絶縁
層14の材料としてシリコン樹脂を使用したが、シリコ
ン樹脂と同等の弾力性及び絶縁性を有する樹脂、例えば
ウレタンゴムやフッ素ゴムなどを使用しても、同様の効
果が得られる。
れたセラミック粉末が充填されているため、セラミック
粉末が充填されていない樹脂絶縁層を備える半導体装置
よりも、放熱特性が向上する。
置によれば、発熱源である半導体素子に対して、熱伝導
の主たる阻害要因となるセラミック基板よりも近い位置
に、熱伝導が良好な金属ブロックが位置しているため、
放熱特性が良好となる。
けられているので、これに絶縁耐圧を担わせることがで
きる。そのため、接合材は絶縁耐圧を考慮することなく
熱伝導の観点からその材料を選択することができる。
属ブロックを介して接続されるため、半導体装置の電気
抵抗が低下する。そのため、半導体装置の電力損失を低
減することができる。
体装置によれば、セラミック基板の両面に有する金属層
が同じ厚さであるため、金属ブロックとの接合時におけ
るセラミック基板の反りを低減することができる。その
ため、セラミック基板に取り付けられることがある外部
放熱器との接触面の平面度を向上することができる。そ
の結果、放熱特性が向上する。
体装置によれば、金属ブロック及びセラミック基板が、
半導体素子の絶縁単位ごとに設けられているため、半導
体素子間の絶縁を維持しつつ複数の半導体素子を一つの
半導体装置に備えることができる。
間を接続することができるため、配線自由度が増加す
る。
体装置によれば、樹脂絶縁層の弾力性が良いため、樹脂
絶縁層と樹脂絶縁層に取り付けられる外部放熱器との間
の隙間を少なくすることができる。そのため、放熱グリ
スが不要となり、半導体装置の材料費が低減し、作業効
率が向上し、放熱特性が向上する。
熱伝導の主たる阻害要因となる樹脂絶縁層よりも近い位
置に、熱伝導が良好な金属ブロックが位置しているた
め、放熱特性が良好となる。
れているので、これに絶縁耐圧を担わせることができ
る。そのため、接合材は絶縁耐圧を考慮することなく熱
伝導の観点からその材料を選択することができる。
体装置によれば、樹脂絶縁層に熱伝導性に優れたセラミ
ック粉末が充填されているため、放熱特性が向上する。
体装置によれば、金属ブロックが、半導体素子の絶縁単
位ごとに設けられているため、半導体素子間の絶縁を維
持することができる。
体装置によれば、金属ブロックが接合材よりも広い面を
有してるため、半導体素子からの熱を拡散することがで
きる。そのため、熱伝導の主たる阻害要因である材料
に、より広い面積の熱を通過させることができる。その
結果、放熱特性が改善される。
体装置によれば、金属ブロックは半導体素子の中心から
離れるほど半導体素子との隙間が広くなるため、半導体
素子の周辺において、その中心よりも接合材が厚くな
る。そのため、クラックの発生を軽減することができ
る。
ある。
式的に示す平面図である。
式的に示す断面図である。
部を拡大して示す断面図である。
から見た斜視図である。
示した図である。
示す平面図である。
示す平面図である。
式的に示す断面図である。
示す断面図である。
ロック、4 絶縁基板、5,7 金属層、6 セラミッ
ク基板、9,10 接合材、11 樹脂パッケージ、1
4 樹脂絶縁層、50 コレクタ電極。
Claims (8)
- 【請求項1】 電極を有する半導体素子と、 第1の面と、前記第1の面とは反対側の第2の面とを有
する金属ブロックと、 前記金属ブロックの前記第1の面と接合される電極端子
と、 前記金属ブロックの前記第2の面と接合され、両面に金
属層を有するセラミック基板とを備え、 前記半導体素子は前記電極と共に前記金属ブロックの前
記第1の面と接合材によって接合される半導体装置。 - 【請求項2】 前記セラミック基板の両面に有する各前
記金属層は同じ厚さである、請求項1に記載の半導体装
置。 - 【請求項3】 前記半導体素子は複数設けられ、 前記金属ブロック及び前記セラミック基板は、前記半導
体素子間の絶縁単位ごとに分離し、 前記金属ブロック及び前記セラミック基板のうちの一方
は、少なくとも一つの前記半導体素子に対応して設けら
れ、 前記金属ブロック及び前記セラミック基板のうちの他方
は、前記絶縁単位を構成する前記半導体素子のすべてに
渡って設けられる、請求項1及び請求項2のいずれか一
つに記載の半導体装置。 - 【請求項4】 第1の面と、前記第1の面とは反対側の
第2の面とを有する金属ブロックと、 前記金属ブロックの前記第1の面と接合材によって接合
される半導体素子と、 第3の面と、前記第3の面とは反対側の第4の面とを有
し、前記金属ブロックの前記第2の面と前記第3の面が
接合される樹脂絶縁層と、 前記金属ブロック及び前記半導体素子を封止する樹脂パ
ッケージとを備え、 前記樹脂絶縁層は、その前記第4の面が露出しており、
前記樹脂パッケージよりも弾力性が良い半導体装置。 - 【請求項5】 前記樹脂絶縁層は、セラミック材料を充
填したシリコン樹脂で形成される、請求項4に記載の半
導体装置。 - 【請求項6】 前記金属ブロックは、前記半導体素子の
絶縁単位ごとに設けられる、請求項4及び請求項5のい
ずれか一つに記載の半導体装置。 - 【請求項7】 前記金属ブロックは、前記接合材よりも
広い面を前記接合材と反対側に有する、請求項1乃至請
求項6のいずれか一つに記載の半導体装置。 - 【請求項8】 前記金属ブロックは、前記半導体素子の
中心から離れるほど前記半導体素子との隙間が広く、前
記接合材によって前記隙間が埋められる、請求項1乃至
請求項7のいずれか一つに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043439A JP2002246515A (ja) | 2001-02-20 | 2001-02-20 | 半導体装置 |
US09/895,025 US6914321B2 (en) | 2001-02-20 | 2001-07-02 | Semiconductor device |
DE2001149580 DE10149580B4 (de) | 2001-02-20 | 2001-10-08 | Halbleitervorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001043439A JP2002246515A (ja) | 2001-02-20 | 2001-02-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002246515A true JP2002246515A (ja) | 2002-08-30 |
JP2002246515A5 JP2002246515A5 (ja) | 2006-11-02 |
Family
ID=18905602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001043439A Pending JP2002246515A (ja) | 2001-02-20 | 2001-02-20 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6914321B2 (ja) |
JP (1) | JP2002246515A (ja) |
DE (1) | DE10149580B4 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2010267834A (ja) * | 2009-05-15 | 2010-11-25 | Stanley Electric Co Ltd | 光半導体装置モジュール及びこれに用いられる熱伝導チップ |
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2016105523A (ja) * | 2016-03-10 | 2016-06-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2017041514A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
CN107342275A (zh) * | 2016-04-29 | 2017-11-10 | 台达电子工业股份有限公司 | 基板、功率模块封装及图案化的绝缘金属基板的制造方法 |
WO2018207856A1 (ja) * | 2017-05-10 | 2018-11-15 | ローム株式会社 | パワー半導体装置およびその製造方法 |
CN109599384A (zh) * | 2017-10-02 | 2019-04-09 | 丰田自动车株式会社 | 半导体器件 |
JP2019071412A (ja) * | 2017-10-06 | 2019-05-09 | 財團法人工業技術研究院Industrial Technology Research Institute | チップパッケージ |
WO2020158774A1 (ja) * | 2019-01-30 | 2020-08-06 | デンカ株式会社 | 放熱部材およびその製造方法 |
WO2020158775A1 (ja) * | 2019-01-30 | 2020-08-06 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP2020123714A (ja) * | 2019-06-05 | 2020-08-13 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP2020123713A (ja) * | 2019-06-05 | 2020-08-13 | デンカ株式会社 | 放熱部材およびその製造方法 |
WO2022202248A1 (ja) * | 2021-03-25 | 2022-09-29 | 株式会社日立製作所 | 電力変換装置 |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4540884B2 (ja) * | 2001-06-19 | 2010-09-08 | 三菱電機株式会社 | 半導体装置 |
DE10294631D2 (de) * | 2001-09-28 | 2004-10-07 | Siemens Ag | Anordnung mit Leistungshalbleiterbauelementen zur Leistungssteuerung hoher Ströme und Anwendung der Anordnung |
US7081373B2 (en) * | 2001-12-14 | 2006-07-25 | Staktek Group, L.P. | CSP chip stack with flex circuit |
DE10243699B4 (de) * | 2002-09-20 | 2005-01-05 | Festo Ag & Co. | Verfahren zur Herstellung eines Mikroventils |
JP2005026263A (ja) * | 2003-06-30 | 2005-01-27 | Nec Compound Semiconductor Devices Ltd | 混成集積回路 |
JP2005136264A (ja) * | 2003-10-31 | 2005-05-26 | Mitsubishi Electric Corp | 電力用半導体装置及び電力用半導体モジュール |
DE10355925B4 (de) * | 2003-11-29 | 2006-07-06 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul und Verfahren seiner Herstellung |
JP4207896B2 (ja) * | 2005-01-19 | 2009-01-14 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
DE102005002813B4 (de) * | 2005-01-20 | 2006-10-19 | Robert Bosch Gmbh | Steuermodul |
JP2006253183A (ja) * | 2005-03-08 | 2006-09-21 | Hitachi Ltd | 半導体パワーモジュール |
JP4475160B2 (ja) * | 2005-04-13 | 2010-06-09 | 株式会社デンソー | 電子装置の製造方法 |
US8018056B2 (en) * | 2005-12-21 | 2011-09-13 | International Rectifier Corporation | Package for high power density devices |
US20070165376A1 (en) * | 2006-01-17 | 2007-07-19 | Norbert Bones | Three phase inverter power stage and assembly |
JP2007335632A (ja) * | 2006-06-15 | 2007-12-27 | Toyota Industries Corp | 半導体装置 |
JP4242401B2 (ja) * | 2006-06-29 | 2009-03-25 | 三菱電機株式会社 | 半導体装置 |
KR101221807B1 (ko) * | 2006-12-29 | 2013-01-14 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 |
JP5206102B2 (ja) * | 2008-05-08 | 2013-06-12 | トヨタ自動車株式会社 | 半導体装置 |
US8237260B2 (en) * | 2008-11-26 | 2012-08-07 | Infineon Technologies Ag | Power semiconductor module with segmented base plate |
JP4634498B2 (ja) * | 2008-11-28 | 2011-02-16 | 三菱電機株式会社 | 電力用半導体モジュール |
JP5481104B2 (ja) | 2009-06-11 | 2014-04-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JPWO2012039115A1 (ja) * | 2010-09-24 | 2014-02-03 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
JP5602095B2 (ja) * | 2011-06-09 | 2014-10-08 | 三菱電機株式会社 | 半導体装置 |
US9596747B2 (en) * | 2011-07-22 | 2017-03-14 | Kyocera Corporation | Wiring substrate and electronic device |
JP5344012B2 (ja) * | 2011-09-02 | 2013-11-20 | 株式会社デンソー | 電力変換装置 |
JP6065839B2 (ja) * | 2011-09-30 | 2017-01-25 | 富士電機株式会社 | 半導体装置及びその製造方法 |
US9209176B2 (en) * | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
CN103999210B (zh) * | 2011-12-22 | 2016-11-02 | 京瓷株式会社 | 布线基板以及电子装置 |
JP5870777B2 (ja) * | 2012-03-09 | 2016-03-01 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2014017318A (ja) * | 2012-07-06 | 2014-01-30 | Toyota Industries Corp | 半導体装置 |
TWI478479B (zh) * | 2013-01-17 | 2015-03-21 | Delta Electronics Inc | 整合功率模組封裝結構 |
WO2014175062A1 (ja) * | 2013-04-24 | 2014-10-30 | 富士電機株式会社 | パワー半導体モジュールおよびその製造方法、電力変換器 |
EP2992551B1 (en) * | 2013-04-29 | 2017-03-29 | ABB Schweiz AG | Module arrangement for power semiconductor devices |
US10037837B2 (en) | 2014-01-08 | 2018-07-31 | Mitsubishi Materials Corporation | Resistor and method for manufacturing resistor |
DE102014203225A1 (de) * | 2014-02-24 | 2015-01-29 | Siemens Aktiengesellschaft | Anordnung und Verfahren zur Abfuhr der Wärmeverluste von elektrischen Bauelementen hoher Pulsleistung |
DE102014114808B4 (de) * | 2014-10-13 | 2018-03-08 | Infineon Technologies Ag | Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls |
JP6409690B2 (ja) * | 2014-11-20 | 2018-10-24 | 株式会社デンソー | 冷却モジュール |
CN109390308B (zh) * | 2014-11-26 | 2023-02-10 | 意法半导体股份有限公司 | 具有引线键合和烧结区域的半导体器件及其制造工艺 |
JP6413709B2 (ja) * | 2014-12-02 | 2018-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
CN105990265B (zh) * | 2015-02-26 | 2019-04-05 | 台达电子工业股份有限公司 | 功率转换电路的封装模块及其制造方法 |
JP6676079B2 (ja) * | 2016-02-16 | 2020-04-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP6598740B2 (ja) * | 2016-07-15 | 2019-10-30 | 三菱電機株式会社 | 半導体装置 |
JP7247574B2 (ja) * | 2018-12-19 | 2023-03-29 | 富士電機株式会社 | 半導体装置 |
CN113994464A (zh) * | 2019-06-19 | 2022-01-28 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
EP3799546A1 (de) * | 2019-09-25 | 2021-03-31 | Siemens Aktiengesellschaft | Träger für elektrische bauelemente |
CN115226299A (zh) * | 2021-04-20 | 2022-10-21 | 台达电子企业管理(上海)有限公司 | 载板及其适用的功率模块 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4012832A (en) * | 1976-03-12 | 1977-03-22 | Sperry Rand Corporation | Method for non-destructive removal of semiconductor devices |
JPS5875859A (ja) * | 1981-10-30 | 1983-05-07 | Fujitsu Ltd | 半導体装置 |
US4920405A (en) * | 1986-11-28 | 1990-04-24 | Fuji Electric Co., Ltd. | Overcurrent limiting semiconductor device |
US5317194A (en) * | 1989-10-17 | 1994-05-31 | Kabushiki Kaisha Toshiba | Resin-sealed semiconductor device having intermediate silicon thermal dissipation means and embedded heat sink |
JPH04192552A (ja) * | 1990-11-27 | 1992-07-10 | Nec Corp | 半導体素子用パッケージ |
JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
US5311057A (en) * | 1992-11-27 | 1994-05-10 | Motorola Inc. | Lead-on-chip semiconductor device and method for making the same |
JPH06209054A (ja) | 1993-01-08 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置 |
US5379187A (en) * | 1993-03-25 | 1995-01-03 | Vlsi Technology, Inc. | Design for encapsulation of thermally enhanced integrated circuits |
US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
JP3157362B2 (ja) * | 1993-09-03 | 2001-04-16 | 株式会社東芝 | 半導体装置 |
US5371403A (en) * | 1993-09-24 | 1994-12-06 | Vlsi Technology, Inc. | High performance package using high dielectric constant materials for power/ground and low dielectric constant materials for signal lines |
EP0650193A3 (en) | 1993-10-25 | 1996-07-31 | Toshiba Kk | Semiconductor device and method for its production. |
EP0661748A1 (en) * | 1993-12-28 | 1995-07-05 | Hitachi, Ltd. | Semiconductor device |
JP3429921B2 (ja) | 1995-10-26 | 2003-07-28 | 三菱電機株式会社 | 半導体装置 |
JPH09213877A (ja) | 1996-02-02 | 1997-08-15 | Toshiba Corp | マルチチップモジュール半導体装置 |
JP3206717B2 (ja) * | 1996-04-02 | 2001-09-10 | 富士電機株式会社 | 電力用半導体モジュール |
JP3201277B2 (ja) | 1996-09-11 | 2001-08-20 | 株式会社日立製作所 | 半導体装置 |
JPH10242354A (ja) * | 1997-02-24 | 1998-09-11 | Matsushita Electric Ind Co Ltd | 熱伝導部材およびそれを用いた電子装置 |
JPH10289970A (ja) * | 1997-04-16 | 1998-10-27 | Takachiho Denki Kk | モールド電子部品 |
US6060772A (en) * | 1997-06-30 | 2000-05-09 | Kabushiki Kaisha Toshiba | Power semiconductor module with a plurality of semiconductor chips |
US5945217A (en) * | 1997-10-14 | 1999-08-31 | Gore Enterprise Holdings, Inc. | Thermally conductive polytrafluoroethylene article |
JPH11204700A (ja) | 1998-01-19 | 1999-07-30 | Hitachi Ltd | 放熱フィン一体型パワーモジュール |
JPH11330283A (ja) * | 1998-05-15 | 1999-11-30 | Toshiba Corp | 半導体モジュール及び大型半導体モジュール |
DE19908749A1 (de) | 1999-02-20 | 2000-08-31 | Daimler Chrysler Ag | Verfahren zur Erzielung einer gleichmäßigen Temperaturverteilung bei auf einen Träger aufgelöteten Halbleiter-Elementen |
JP2001118961A (ja) * | 1999-10-15 | 2001-04-27 | Mitsubishi Electric Corp | 樹脂封止型電力用半導体装置及びその製造方法 |
-
2001
- 2001-02-20 JP JP2001043439A patent/JP2002246515A/ja active Pending
- 2001-07-02 US US09/895,025 patent/US6914321B2/en not_active Expired - Fee Related
- 2001-10-08 DE DE2001149580 patent/DE10149580B4/de not_active Expired - Fee Related
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212302A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | 半導体モジュール及びその製造方法 |
JP2010267834A (ja) * | 2009-05-15 | 2010-11-25 | Stanley Electric Co Ltd | 光半導体装置モジュール及びこれに用いられる熱伝導チップ |
JP2014022579A (ja) * | 2012-07-19 | 2014-02-03 | Rohm Co Ltd | パワーモジュール半導体装置 |
JP2017041514A (ja) * | 2015-08-18 | 2017-02-23 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016105523A (ja) * | 2016-03-10 | 2016-06-09 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
CN107342275A (zh) * | 2016-04-29 | 2017-11-10 | 台达电子工业股份有限公司 | 基板、功率模块封装及图案化的绝缘金属基板的制造方法 |
WO2018207856A1 (ja) * | 2017-05-10 | 2018-11-15 | ローム株式会社 | パワー半導体装置およびその製造方法 |
JPWO2018207856A1 (ja) * | 2017-05-10 | 2020-05-14 | ローム株式会社 | パワー半導体装置 |
US11302665B2 (en) | 2017-05-10 | 2022-04-12 | Rohm Co., Ltd. | Power semiconductor apparatus and fabrication method for the same |
US11848295B2 (en) | 2017-05-10 | 2023-12-19 | Rohm Co., Ltd. | Power semiconductor apparatus and fabrication method for the same |
CN109599384A (zh) * | 2017-10-02 | 2019-04-09 | 丰田自动车株式会社 | 半导体器件 |
CN109599384B (zh) * | 2017-10-02 | 2022-11-15 | 株式会社电装 | 半导体器件 |
JP2019071412A (ja) * | 2017-10-06 | 2019-05-09 | 財團法人工業技術研究院Industrial Technology Research Institute | チップパッケージ |
US11387159B2 (en) | 2017-10-06 | 2022-07-12 | Industrial Technology Research Institute | Chip package |
WO2020158774A1 (ja) * | 2019-01-30 | 2020-08-06 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP2020123638A (ja) * | 2019-01-30 | 2020-08-13 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP2020123639A (ja) * | 2019-01-30 | 2020-08-13 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP7116689B2 (ja) | 2019-01-30 | 2022-08-10 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP7116690B2 (ja) | 2019-01-30 | 2022-08-10 | デンカ株式会社 | 放熱部材およびその製造方法 |
WO2020158775A1 (ja) * | 2019-01-30 | 2020-08-06 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP2020123713A (ja) * | 2019-06-05 | 2020-08-13 | デンカ株式会社 | 放熱部材およびその製造方法 |
JP2020123714A (ja) * | 2019-06-05 | 2020-08-13 | デンカ株式会社 | 放熱部材およびその製造方法 |
WO2022202248A1 (ja) * | 2021-03-25 | 2022-09-29 | 株式会社日立製作所 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
US6914321B2 (en) | 2005-07-05 |
DE10149580B4 (de) | 2009-07-16 |
DE10149580A1 (de) | 2002-09-05 |
US20020113302A1 (en) | 2002-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002246515A (ja) | 半導体装置 | |
JP4286465B2 (ja) | 半導体装置とその製造方法 | |
JP7204770B2 (ja) | 両面冷却型パワーモジュールおよびその製造方法 | |
WO2014097798A1 (ja) | 半導体装置 | |
JP2000164800A (ja) | 半導体モジュール | |
WO2005119896A1 (ja) | インバータ装置 | |
EP3026701B1 (en) | Power module and manufacturing method thereof | |
JP6988345B2 (ja) | 半導体装置 | |
JP7141316B2 (ja) | パワー半導体装置 | |
WO2000068992A1 (en) | Semiconductor device | |
JP2012004543A (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
JP7091878B2 (ja) | パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 | |
JPWO2020136810A1 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
JP7428019B2 (ja) | 半導体モジュール | |
JP2007215302A (ja) | インバータ装置 | |
JP6927437B1 (ja) | パワーモジュールおよび電力変換装置 | |
JP4594831B2 (ja) | 電力用半導体素子 | |
JP4158288B2 (ja) | 半導体モジュール | |
JP7053897B2 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
JP5242629B2 (ja) | 電力用半導体素子 | |
CN114284226A (zh) | 半导体装置、半导体装置的制造方法及电力变换装置 | |
WO2022239154A1 (ja) | パワーモジュールおよび電力変換装置 | |
JP2020178076A (ja) | 半導体モジュール | |
JP5444486B2 (ja) | インバータ装置 | |
JP6918270B1 (ja) | 半導体装置および電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060914 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |