JP2014017318A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014017318A
JP2014017318A JP2012152578A JP2012152578A JP2014017318A JP 2014017318 A JP2014017318 A JP 2014017318A JP 2012152578 A JP2012152578 A JP 2012152578A JP 2012152578 A JP2012152578 A JP 2012152578A JP 2014017318 A JP2014017318 A JP 2014017318A
Authority
JP
Japan
Prior art keywords
ceramic substrate
insulating layer
metal plate
semiconductor device
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012152578A
Other languages
English (en)
Inventor
Shinsuke Nishi
槙介 西
Shogo Mori
昌吾 森
Yuri Otobe
優里 音部
Naoki Kato
直毅 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2012152578A priority Critical patent/JP2014017318A/ja
Priority to US13/934,944 priority patent/US8916960B2/en
Priority to KR1020130078492A priority patent/KR101461329B1/ko
Priority to CN201310280991.9A priority patent/CN103531582A/zh
Priority to DE102013213204.2A priority patent/DE102013213204A1/de
Publication of JP2014017318A publication Critical patent/JP2014017318A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】絶縁層にかかる熱応力を緩和すること。
【解決手段】半導体装置１０は、回路基板１１と、回路基板１１に接合された半導体素子２１，２２とを有する。回路基板１１は、第１のセラミック基板１２及び第２のセラミック基板１３に金属板１４を接合することで構成されている。第１のセラミック基板１２及び第２のセラミック基板１３は、応力緩和部材１５，１６を介装させた状態でヒートシンク２３の上面に設けられている。金属板１４は、第１のセラミック基板１２及び第２のセラミック基板１３に跨って設けられている。
【選択図】図２

Description

本発明は、配線層に半導体素子を接合してなる半導体装置に関する。
この種の半導体装置としては、例えば、特許文献１に記載の半導体装置が知られている。
特許文献１に記載の半導体装置は、絶縁層の主面に互いに間を空けて設けられた第１電極パターン及び第２電極パターン（配線層）を形成するとともに、第１電極パターンに半導体素子を接続し、第２電極パターンに電極端子を接続している。第１電極パターンと第２電極パターンは、接続用配線によって接続されている。
特開２０１１−２４３９１６号公報
ところで、半導体装置においては、絶縁層にかかる熱応力を緩和することが望まれている。
本発明は、このような従来技術の問題点に鑑みてなされたものであり、その目的は、絶縁層にかかる熱応力を緩和することができる半導体装置を提供することにある。
上記課題を解決するため、請求項１に記載の発明は、被接合部材の一面に設けられる第１の絶縁層と、前記被接合部材の前記第１の絶縁層が設けられる面に沿う方向に前記第１の絶縁層と離間して設けられる第２の絶縁層と、前記第１の絶縁層と前記第２の絶縁層に跨って設けられる配線層と、前記配線層に接合される半導体素子と、を備えたことを要旨とする。
これによれば、配線層に対して、第１の絶縁層と第２の絶縁層を設けることで、配線層に対して単一の絶縁層を設ける場合に比べると、それぞれの絶縁層を小さくすることができる。半導体素子の駆動に伴い半導体素子が発熱し、その発熱に伴って配線層が膨張すると、第１の絶縁層及び第２の絶縁層は、配線層に追従して変形する。第１の絶縁層及び第２の絶縁層を小さくすることで、配線層が膨張したときの第１の絶縁層と第２の絶縁層の変形が抑えられている。したがって、第１の絶縁層及び第２の絶縁層にかかる熱応力を緩和することができる。
請求項２に記載の発明は、請求項１に記載の半導体装置であって、前記配線層において、前記第１の絶縁層と前記第２の絶縁層の間の領域と対向する部分には、配線層の厚み方向に屈曲する屈曲部が形成されることを要旨とする。
これによれば、屈曲部を形成することで、屈曲部が屈曲する方向に凹む凹部が形成される。第１の絶縁層及び第２の絶縁層が変形したときには、屈曲部がこの凹部が閉じる方向に変形し、配線層にかかる応力を緩和する。
請求項３に記載の発明は、請求項２に記載の半導体装置であって、前記屈曲部には、前記配線層の厚み方向に開口する開口部又は前記配線層の一部を切り欠いた切欠部が形成されることを要旨とする。
これによれば、開口部又は切欠部が応力緩和空間として機能し、配線層にかかる応力を開口部又は切欠部によって更に緩和することができる。
請求項４に記載の発明は、請求項１〜請求項３のうちいずれか一項に記載の半導体装置であって、前記被接合部材は放熱部材であることを要旨とする。
これによれば、半導体素子が発熱すると、その熱は放熱部材に伝導する。したがって、半導体素子を放熱部材によって冷却することができ、半導体素子の発熱に伴う配線層の膨張を抑えることができる。したがって、第１の絶縁層及び第２の絶縁層の変形を抑えることができ、第１の絶縁層及び第２の絶縁層にかかる熱応力を更に緩和することができる。
請求項５に記載の発明は、請求項１〜請求項４のうちいずれか一項に記載の半導体装置であって、前記第１の絶縁層及び前記第２の絶縁層と前記被接合部材の間に前記第１の絶縁層及び前記第２の絶縁層にかかる熱応力を緩和する応力緩和部材を介装したことを要旨とする。
これによれば、被接合部材の線膨脹係数と第１の絶縁層及び第２の絶縁層の線膨脹係数との相違に起因して熱応力が発生したときに、その熱応力が応力緩和部材によって緩和される。このため、第１の絶縁層及び第２の絶縁層にかかる熱応力を更に緩和することができる。
請求項６に記載の発明は、請求項１〜請求項５のうちいずれか一項に記載の半導体装置であって、前記半導体素子、前記配線層、前記第１の絶縁層及び前記第２の絶縁層を、前記被接合部材に対して樹脂モールドしたことを要旨とする。
これによれば、半導体素子の発熱に伴い、配線層が膨張しようとすると、配線層をモールドする樹脂によって、配線層の膨張が抑制される。配線層の膨張が抑制されることで、第１の絶縁層及び第２の絶縁層の変形が抑制される。したがって、第１の絶縁層及び第２の絶縁層にかかる熱応力を緩和することができる。
本発明によれば、絶縁層にかかる熱応力を緩和することができる。
実施形態における半導体装置の概要を示す斜視図。 実施形態における半導体装置を示す図１の１−１線断面図。 別例の半導体装置を示す断面図。
以下、本発明を具体化した一実施形態を図１及び図２にしたがって説明する。
図１に示すように、半導体装置１０は、回路基板１１と、回路基板１１に接合された半導体素子２１，２２とを有する。回路基板１１は、第１の絶縁層としての第１のセラミック基板１２の上面と、第２の絶縁層としての第２のセラミック基板１３の上面に配線層としての金属板１４を接合することで構成されている。
図２に示すように、第１のセラミック基板１２の下面には、第１の応力緩和部材１５が設けられている。第２のセラミック基板１３の下面には、第２の応力緩和部材１６が設けられている。各応力緩和部材１５，１６の上面は、それぞれ、各セラミック基板１２，１３にロウ付けされている。各応力緩和部材１５，１６の下面には、平面視矩形状をなすヒートシンク２３がロウ付けされている。各セラミック基板１２，１３は、それぞれ各応力緩和部材１５，１６を介装させた状態でヒートシンク２３の上面に設けられている。したがって、本実施形態において、第１のセラミック基板１２及び第２のセラミック基板１３が接合される被接合部材は、ヒートシンク２３となり、第１のセラミック基板１２と第２のセラミック基板１３は、ヒートシンク２３の同一面上に設けられている。したがって、第２のセラミック基板１３は、第１のセラミック基板１２が設けられる面に沿う方向に設けられている。第１のセラミック基板１２と第２のセラミック基板１３は、離間した状態でヒートシンク２３の長手方向に並んで設けられている。そして、第１のセラミック基板１２と第２のセラミック基板１３の間には、領域１７が形成されている。
第１のセラミック基板１２及び第２のセラミック基板１３は、窒化アルミニウム、アルミナ、窒化ケイ素等から形成されている。
各応力緩和部材１５，１６は、例えば、純度９９．９９ｗｔ％以上のアルミニウム（４Ｎ−Ａｌ）の金属板から形成されている。第１の応力緩和部材１５には、厚み方向に貫通する貫通孔１５ａが形成されている。同様に、第２の応力緩和部材１６には、厚み方向に貫通する貫通孔１６ａが形成されている。
また、ヒートシンク２３の内部には、直線状に延びる複数の冷媒通路２３ａが区画されている。ヒートシンク２３には、図示しない冷媒流入部及び冷媒流出部が形成されており、冷媒流入部から流入した冷媒が、冷媒通路２３ａを流通して冷媒流出部から流出するように構成されている。
第１のセラミック基板１２及び第２のセラミック基板１３の上面には、平面視矩形状をなす一つの金属板１４が設けられている。金属板１４は、アルミニウムや銅などの導電性材料から形成されており、下面が第１のセラミック基板１２及び第２のセラミック基板１３にロウ付けされている。金属板１４は、第１のセラミック基板１２及び第２のセラミック基板１３に跨って設けられている。すなわち、第１のセラミック基板１２及び第２のセラミック基板１３に対して金属板１４は共通となっており、第１のセラミック基板１２と第２のセラミック基板１３は、一つの金属板１４で繋がれている。
金属板１４の長手方向中央には、金属板１４の厚み方向に屈曲する屈曲部１４ａが短手方向全体にわたって形成されている。屈曲部１４ａは、金属板１４を第１のセラミック基板１２及び第２のセラミック基板１３にロウ付けした状態で、第１のセラミック基板１２と第２のセラミック基板１３の間に形成された領域１７に対向する。屈曲部１４ａは、領域１７から離間する方向に屈曲している。屈曲部１４ａは、金属板１４の厚み方向に屈曲することから、金属板１４には、屈曲部１４ａが屈曲する方向に凹む凹部１４ｄが形成されている。
屈曲部１４ａは、第１のセラミック基板１２において第２のセラミック基板１３と対向する面と第１のセラミック基板１２の上面がなす第１の角部１２ａ及び第２のセラミック基板１３において第１のセラミック基板１２に対向する面と第２のセラミック基板１３の上面がなす第２の角部１３ａと接しないように形成されている。詳細にいえば、屈曲部１４ａは、第１のセラミック基板１２の第１の角部１２ａと、第２のセラミック基板１３の第２の角部１３ａよりも外方から形成されており、第１の角部１２ａと第２の角部１３ａを跨いでいる。
金属板１４に形成された屈曲部１４ａには、金属板１４の厚み方向に貫通する開口部１４ｂが形成されている。
金属板１４の上面には、半田Ｈによって半導体素子２１，２２（例えば、絶縁ゲートバイポーラトランジスタや電界効果トランジスタなどのパワー半導体素子）が接合されている。半導体素子２１，２２は、金属板１４において、第１のセラミック基板１２に対向する部分の上面及び第２のセラミック基板１３に対向する部分の上面に接合されている。
半導体装置１０は、ヒートシンク２３上に設けられた部材が、樹脂１８によってヒートシンク２３に対して樹脂モールドされている。具体的にいえば、樹脂１８は、ヒートシンク２３の上面に形成されており、半導体素子２１，２２、金属板１４、各セラミック基板１２，１３及び各応力緩和部材１５，１６を覆っている。樹脂１８は、第１のセラミック基板１２と第２のセラミック基板１３の間に形成された領域１７及び開口部１４ｂの内部にも充填されている。
次に、本実施形態の半導体装置１０の作用について説明する。
半導体装置１０は、例えば車両用インバータに適用される。この車両用インバータは車両に搭載され、バッテリの直流電力を交流電力に変換して走行モータを駆動するためのものである。
半導体素子２１，２２の駆動に伴い半導体素子２１，２２が発熱すると、半導体素子２１，２２が発した熱は、金属板１４、各セラミック基板１２，１３及び各応力緩和部材１５，１６を介してヒートシンク２３に伝導する。この際、半導体素子２１，２２が発した熱や、金属板１４を流れる電流によって生じるジュール熱によって金属板１４が加熱されて膨張する。
金属板１４が膨張すると、金属板１４に追従して第１のセラミック基板１２及び第２のセラミック基板１３も変形する。このとき、一つの金属板１４に対して第１のセラミック基板１２と第２のセラミック基板１３を設けているため、金属板１４の膨張に伴う第１のセラミック基板１２及び第２のセラミック基板１３の変形が抑えられている。
また、第１のセラミック基板１２及び第２のセラミック基板１３が変形すると、図中矢印Ｙに示す方向に向けて第１のセラミック基板１２及び第２のセラミック基板１３に反りが生じる可能性が有る。すなわち、第１の角部１２ａ及び第２の角部１３ａが金属板１４に向けて移動する可能性がある。金属板１４に形成された屈曲部１４ａによって、第１の角部１２ａと第２の角部１３ａが金属板１４に接しないため、第１のセラミック基板１２及び第２のセラミック基板１３に反りが生じても、第１の角部１２ａ及び第２の角部１３ａが金属板１４に接しない。したがって、屈曲部１４ａは、第１の角部１２ａ及び第２の角部１３ａが金属板１４に当接することを防止する逃がし部として機能している。
したがって、上記実施形態によれば、以下のような効果を得ることができる。
（１）第１のセラミック基板１２と第１のセラミック基板１２と離間して設けられる第２のセラミック基板１３に跨って金属板１４は設けられている。配線層として機能する金属板１４に対して、第１のセラミック基板１２と第２のセラミック基板１３を設けることで、金属板１４に対して単一のセラミック基板を設ける場合に比べると、それぞれのセラミック基板１２，１３を小さくすることができる。半導体素子２１，２２の駆動に伴い半導体素子２１，２２が発熱し、その発熱に伴って金属板１４が膨張すると、第１のセラミック基板１２及び第２のセラミック基板１３は、金属板１４に追従して変形する。第１のセラミック基板１２及び第２のセラミック基板１３を小さくすることで、金属板１４が膨張したときの第１のセラミック基板１２と第２のセラミック基板１３の変形が抑えられている。したがって、第１のセラミック基板１２及び第２のセラミック基板１３にかかる熱応力を緩和することができる。
（２）金属板１４において、領域１７と対向する部分に屈曲部１４ａを形成している。金属板１４に屈曲部１４ａを形成することで、金属板１４には、屈曲部１４ａが屈曲する方向に凹む凹部１４ｄが形成されている。第１のセラミック基板１２及び第２のセラミック基板１３が変形したときには、屈曲部１４ａがこの凹部１４ｄが閉じる方向に変形し、金属板１４にかかる応力を緩和する。したがって、第１のセラミック基板１２及び第２のセラミック基板１３にかかる応力が緩和される。
（３）屈曲部１４ａには、開口部１４ｂが形成されている。開口部１４ｂは、応力緩和空間として機能し、金属板１４にかかる応力を開口部１４ｂによって更に緩和することができる。
（４）屈曲部１４ａは、第１の角部１２ａ及び第２の角部１３ａと金属板１４が接しない態様で形成されている。第１のセラミック基板１２及び第２のセラミック基板１３に反りが生じ、第１の角部１２ａ及び第２の角部１３ａが金属板１４に向けて移動しても、第１の角部１２ａ及び第２の角部１３ａが金属板１４に接しない構造にすることができる。これによって、第１の角部１２ａと金属板１４との間に受信を充填することができるとともに、第２の角部１３ａと金属板１４との間に樹脂を充填することができる。また、樹脂によって第１の角部１２ａ及び第２の角部１３ａの変形量を抑制することができる。
（５）応力緩和部材１５，１６には、ヒートシンク２３が接合されている。半導体素子２１，２２が発熱すると、半導体素子２１，２２が発した熱はヒートシンク２３に伝導する。したがって、半導体素子２１，２２をヒートシンク２３によって冷却することができ、半導体素子２１，２２の発熱に伴う金属板１４の膨張を抑えることができる。したがって、第１のセラミック基板１２及び第２のセラミック基板１３の変形を抑えることができ、第１のセラミック基板１２及び第２のセラミック基板１３にかかる熱応力を更に緩和することができる。
（６）第１のセラミック基板１２及び第２のセラミック基板１３とヒートシンク２３の間に応力緩和部材１５，１６を介装させている。したがって、半導体素子２１，２２の発熱に伴い第１のセラミック基板１２及び第２のセラミック基板１３に生じる熱応力を、応力緩和部材１５，１６によって緩和することができる。
（７）半導体素子２１，２２及び回路基板１１を樹脂１８によってモールドしている。半導体素子２１，２２の発熱に伴い、金属板１４が膨張しようとすると、金属板１４をモールドする樹脂１８によって、金属板１４の膨張が抑制される。金属板１４の膨張が抑制されることで、第１のセラミック基板１２及び第２のセラミック基板１３の変形が抑制される。したがって、第１のセラミック基板１２及び第２のセラミック基板１３にかかる熱応力を緩和することができる。
（８）第１のセラミック基板１２及び第２のセラミック基板１３に対して共通の金属板１４を接合している。このため、特許文献１に記載のように、それぞれの絶縁層に個別に接合された電極パターンを接続用配線で繋ぐ場合と比較すると、接続用配線が不要となり、配線層の数も減らすことができる。したがって、部品点数を削減することができる。
（９）金属板１４に形成された屈曲部１４ａには、金属板１４の厚み方向に貫通する開口部１４ｂが形成されているので、開口部１４ｂを介して樹脂が充填されることによって樹脂が領域１７に充填されやすい。
（１０）第１のセラミック基板１２及び第２のセラミック基板１３にかかる応力を緩和することができるので、第１のセラミック基板１２のひび割れ及び第２のセラミック基板１３のひび割れを抑制することができる。
（１１）金属板１４、第１のセラミック基板１２及び第２のセラミック基板１３にかかる応力を緩和することによって、これらを接合する接合層にクラックが生じることを抑制することができる。例えば、金属板１４及び第１のセラミック基板１２の接合層にクラックが生じることを抑制することができる。
なお、実施形態は以下のように変更してもよい。
○ 図３に示すように、実施形態において、屈曲部１４ａを形成しなくても金属板１４にかかる熱応力を十分に緩和できる場合には、金属板１４に屈曲部１４ａを形成せず、平板状の部材としてもよい。この場合、金属板１４に、金属板１４の厚み方向に凹む凹部１４ｃを形成してもよい。そして、この凹部１４ｃによって第１の角部１２ａ及び第２の角部１３ａを覆うことで、第１の角部１２ａ及び第２の角部１３ａが金属板１４に接しないようにしてもよい。この場合、凹部１４ｃが逃がし部として機能する。また、金属板１４に凹部１４ｃを形成することで、凹部１４ｃが応力緩和空間として機能し、金属板１４にかかる熱応力を緩和することができる。
○ 実施形態において、開口部１４ｂに代えて屈曲部１４ａに金属板１４の一部を切り欠いて切欠部を形成してもよい。この場合であっても、切欠部が、金属板１４の変形を許容する部分となり、金属板１４にかかる熱応力が緩和される。
○ 実施形態において、金属板１４にかかる応力が低い場合など、開口部１４ｂを設けなくても金属板１４にかかる応力を十分に緩和できる場合には、開口部１４ｂを形成しなくてもよい。
○ 実施形態において、第１のセラミック基板１２及び第２のセラミック基板１３にかかる熱応力を十分に緩和できる場合には、応力緩和部材１５，１６を形成しなくてもよい。
○ 実施形態において、放熱部材として、応力緩和部材１５，１６に板状の放熱部材を接合してもよい。
○ 実施形態において、樹脂１８によってモールドをしなくても第１のセラミック基板１２及び第２のセラミック基板１３にかかる熱応力を十分に緩和できる場合には、ヒートシンク２３上に設けられる部材をヒートシンク２３に対して樹脂モールドしなくてもよい。
○ 実施形態において、半導体素子２１，２２の数を増やしてもよいし、減らしてもよい。
○ 実施形態において、絶縁層（第１のセラミック基板１２及び第２のセラミック基板１３）の数を増やしてもよい。
○ 実施形態において、第１の応力緩和部材１５と第２の応力緩和部材１６を別々に形成したが、共通の応力緩和部材を形成してもよい。
○ 実施形態において、第１のセラミック基板１２と第２のセラミック基板１３は、同一面上に設けられていなくてもよい。第２のセラミック基板１３は、第１のセラミック基板１２が設けられる被接合部材の面に沿う方向に設けられていればよく、例えば、複数の被接合部材それぞれに第１のセラミック基板１２と第２のセラミック基板１３を設けてもよい。
次に、上記実施形態及び別例から把握できる技術的思想について以下に追記する。
（イ）第１の絶縁層における前記配線層が接合される面と前記第２の絶縁層に対向する面とがなす第１の角部と、前記第２の絶縁層における前記配線層が接合される面と前記第１の絶縁層に対向する面とがなす第２の角部とが前記配線層に当接することを防止する逃がし部を前記配線層に形成したことを特徴とする請求項１〜請求項６のうちいずれか一項に記載の半導体装置。
１０…半導体装置、１２…第１のセラミック基板、１３…第２のセラミック基板、１４…金属板、１５…第１の応力緩和部材、１６…第２の応力緩和部材、１８…樹脂、２１，２２…半導体素子、２３…ヒートシンク。

Claims (6)

  1. 被接合部材の一面に設けられる第１の絶縁層と、
    前記被接合部材の前記第１の絶縁層が設けられる面に沿う方向に前記第１の絶縁層と離間して設けられる第２の絶縁層と、
    前記第１の絶縁層と前記第２の絶縁層に跨って設けられる配線層と、
    前記配線層に接合される半導体素子と、を備えた半導体装置。
  2. 前記配線層において、前記第１の絶縁層と前記第２の絶縁層の間の領域と対向する部分には、配線層の厚み方向に屈曲する屈曲部が形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記屈曲部には、前記配線層の厚み方向に開口する開口部又は前記配線層の一部を切り欠いた切欠部が形成されることを特徴とする請求項２に記載の半導体装置。
  4. 前記被接合部材は放熱部材であることを特徴とする請求項１〜請求項３のうちいずれか一項に記載の半導体装置。
  5. 前記第１の絶縁層及び前記第２の絶縁層と前記被接合部材の間に前記第１の絶縁層及び前記第２の絶縁層にかかる熱応力を緩和する応力緩和部材を介装したことを特徴とする請求項１〜請求項４のうちいずれか一項に記載の半導体装置。
  6. 前記半導体素子、前記配線層、前記第１の絶縁層及び前記第２の絶縁層を、前記被接合部材に対して樹脂モールドしたことを特徴とする請求項１〜請求項５のうちいずれか一項に記載の半導体装置。
JP2012152578A 2012-07-06 2012-07-06 半導体装置 Pending JP2014017318A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012152578A JP2014017318A (ja) 2012-07-06 2012-07-06 半導体装置
US13/934,944 US8916960B2 (en) 2012-07-06 2013-07-03 Semiconductor unit
KR1020130078492A KR101461329B1 (ko) 2012-07-06 2013-07-04 반도체 유닛
CN201310280991.9A CN103531582A (zh) 2012-07-06 2013-07-05 半导体单元
DE102013213204.2A DE102013213204A1 (de) 2012-07-06 2013-07-05 Halbleitereinheit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012152578A JP2014017318A (ja) 2012-07-06 2012-07-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2014017318A true JP2014017318A (ja) 2014-01-30

Family

ID=49780842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012152578A Pending JP2014017318A (ja) 2012-07-06 2012-07-06 半導体装置

Country Status (5)

Country Link
US (1) US8916960B2 (ja)
JP (1) JP2014017318A (ja)
KR (1) KR101461329B1 (ja)
CN (1) CN103531582A (ja)
DE (1) DE102013213204A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018078705A1 (ja) * 2016-10-24 2018-05-03 三菱電機株式会社 半導体装置及びその製造方法
JP2018082005A (ja) * 2016-11-15 2018-05-24 トヨタ自動車株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173147A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置
US10373445B2 (en) * 2016-09-21 2019-08-06 Everi Games, Inc. Wagering game having improved persistent game mode feature
US20220236019A1 (en) * 2021-01-22 2022-07-28 DTEN, Inc. Flexible thermal connection structure
CN116978879A (zh) * 2023-08-14 2023-10-31 深圳市锐骏半导体股份有限公司 一种有缓冲功能的金属连接片及其冲压设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205100A (ja) * 2007-02-19 2008-09-04 Mitsubishi Electric Corp 電力半導体装置
WO2011149017A1 (ja) * 2010-05-27 2011-12-01 京セラ株式会社 半導体モジュール基板および半導体モジュール
JP2012129393A (ja) * 2010-12-16 2012-07-05 Shindengen Electric Mfg Co Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE512710C2 (sv) * 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
JP2001185664A (ja) * 1999-12-24 2001-07-06 Toshiba Corp セラミックス回路基板
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2006140401A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置
JP4621531B2 (ja) * 2005-04-06 2011-01-26 株式会社豊田自動織機 放熱装置
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
JP4618136B2 (ja) * 2006-01-17 2011-01-26 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
JP5114323B2 (ja) 2008-07-04 2013-01-09 株式会社豊田自動織機 半導体装置
JP5467933B2 (ja) 2010-05-21 2014-04-09 株式会社東芝 半導体装置
KR101788723B1 (ko) * 2011-04-28 2017-10-20 엘지이노텍 주식회사 발광 소자 패키지
KR101861634B1 (ko) * 2011-08-24 2018-05-28 엘지이노텍 주식회사 발광소자 패키지
KR101849712B1 (ko) * 2011-09-02 2018-04-17 엘지이노텍 주식회사 발광소자 패키지, 백라이트 유닛 및 영상표시장치
US9397274B2 (en) * 2011-08-24 2016-07-19 Lg Innotek Co., Ltd. Light emitting device package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205100A (ja) * 2007-02-19 2008-09-04 Mitsubishi Electric Corp 電力半導体装置
WO2011149017A1 (ja) * 2010-05-27 2011-12-01 京セラ株式会社 半導体モジュール基板および半導体モジュール
JP2012129393A (ja) * 2010-12-16 2012-07-05 Shindengen Electric Mfg Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018078705A1 (ja) * 2016-10-24 2018-05-03 三菱電機株式会社 半導体装置及びその製造方法
JPWO2018078705A1 (ja) * 2016-10-24 2019-06-24 三菱電機株式会社 半導体装置及びその製造方法
US10707141B2 (en) 2016-10-24 2020-07-07 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
JP2018082005A (ja) * 2016-11-15 2018-05-24 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
KR20140005805A (ko) 2014-01-15
DE102013213204A1 (de) 2014-01-09
US8916960B2 (en) 2014-12-23
US20140008782A1 (en) 2014-01-09
KR101461329B1 (ko) 2014-11-13
CN103531582A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
JP4867793B2 (ja) 半導体装置
JP4558012B2 (ja) 半導体パッケージ用放熱プレート及び半導体装置
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP2014017318A (ja) 半導体装置
JP2007173680A (ja) 半導体装置
WO2018146933A1 (ja) 半導体装置及び半導体装置の製造方法
JP7040032B2 (ja) 半導体装置
JP2010161203A (ja) 放熱装置、パワーモジュール、パワーモジュールの製造方法
JP2016018866A (ja) パワーモジュール
JP6391527B2 (ja) パワー半導体モジュール
JP2016096188A (ja) 半導体装置
WO2016158020A1 (ja) 半導体モジュール
WO2015104834A1 (ja) 電力半導体装置
JP6125089B2 (ja) パワー半導体モジュールおよびパワーユニット
WO2013118275A1 (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
WO2019003718A1 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP2015185835A (ja) 半導体装置及びその製造方法
JP2019016686A (ja) 半導体モジュール
JP2015122453A (ja) パワーモジュール
JP5072911B2 (ja) 半導体装置
JP6327105B2 (ja) 半導体装置
US11302612B2 (en) Lead frame wiring structure and semiconductor module
JP6316219B2 (ja) パワー半導体モジュール
JP5987634B2 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160112