WO2016158020A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2016158020A1
WO2016158020A1 PCT/JP2016/053873 JP2016053873W WO2016158020A1 WO 2016158020 A1 WO2016158020 A1 WO 2016158020A1 JP 2016053873 W JP2016053873 W JP 2016053873W WO 2016158020 A1 WO2016158020 A1 WO 2016158020A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor module
plate
metal plate
board
solder layer
Prior art date
Application number
PCT/JP2016/053873
Other languages
English (en)
French (fr)
Inventor
教文 山田
広道 郷原
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2017509350A priority Critical patent/JPWO2016158020A1/ja
Priority to CN201680002934.6A priority patent/CN107078115B/zh
Publication of WO2016158020A1 publication Critical patent/WO2016158020A1/ja
Priority to US15/473,638 priority patent/US9978664B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Definitions

  • the present invention relates to a semiconductor module.
  • a power conversion device is used for energy saving in equipment using a motor typified by a hybrid vehicle or an electric vehicle.
  • a semiconductor module including a power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor) is widely used in the power conversion device. Since the power semiconductor element generates heat when controlling a large current, a semiconductor module including a cooler for cooling the power semiconductor element is known (see, for example, Patent Documents 1 to 6).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2007-142472
  • Patent Document 2 Japanese Patent Application Laid-Open No. Hei 10-200208 Patent Document 3 Japanese Patent Application Laid-Open No. 2013-165298 Patent Document 4 Japanese Patent Application Laid-Open No. 2012-142465 Patent Document 5 Japanese Patent No. 5381561 Patent Document 6 Japanese Patent Application Laid-Open No. 2011-171686
  • the linear expansion coefficient of the cooler that cools the multilayer substrate may differ by several times compared to the multilayer substrate on which the power semiconductor element is mounted.
  • thermal stress is generated in the solder layer that joins the multilayer substrate and the cooler, and cracks and / or fractures may occur.
  • a laminated board constituted by laminating a circuit board, an insulating board, and a metal plate, a semiconductor chip mounted on the circuit board, and a solder bonded to the metal plate
  • the cooler includes a first plate portion joined to the metal plate, a second plate portion facing the first plate portion, the first plate portion, and the second plate.
  • a plurality of corrugated fins disposed between the plurality of corrugated fins, the plurality of corrugated fins being connected to the first plate portion and the second plate portion, and the first plate portion and the second plate portion.
  • a semiconductor module that forms a flow path through which a refrigerant passes by a plate portion and a plurality of the wave-shaped fins.
  • the semiconductor module may include a laminated substrate configured by laminating a circuit board, an insulating plate, and a metal plate.
  • the semiconductor module may include a semiconductor chip mounted on the circuit board.
  • the semiconductor module may include a cooler joined to the metal plate by solder.
  • the cooler may have a first plate part joined to the metal plate.
  • the cooler may have a second plate portion facing the first plate portion.
  • the cooler may include a plurality of corrugated fins disposed between the first plate portion and the second plate portion.
  • the plurality of corrugated fins may be connected to the first plate portion and the second plate portion.
  • the first plate portion, the second plate portion, and the plurality of corrugated fins may constitute a flow path through which the refrigerant passes.
  • each of the plurality of corrugated fins may be 0.5 mm or more and 0.8 mm or less.
  • Each wave pitch of the plurality of corrugated fins may be 2 mm or more and 4 mm or less.
  • the wave angle of the plurality of corrugated fins may be 20 ° or more and 35 ° or less.
  • the thickness of the metal plate may be 0.6 mm or more and less than 1.0 mm.
  • the semiconductor module may be made of a hard resin and further include a resin portion that seals the semiconductor chip and the laminated substrate. The solder joint surface of the metal plate may be exposed from the resin portion.
  • the solder joint surface of the metal plate may protrude from the resin portion.
  • the thickness of the metal plate may be 0.5 mm or more and less than 1.0 mm.
  • the metal plate may be composed of a metal layer bonded to the insulating plate and a first heat spreader bonded to the metal layer.
  • the circuit board may be composed of a circuit layer bonded to the insulating plate and a second heat spreader bonded to the circuit layer.
  • the structural example of the semiconductor module 100 which concerns on this embodiment is shown.
  • An example of the several waveform fin 156 which concerns on this embodiment is shown.
  • An example of the result of having calculated the relationship of the plastic strain amplitude of the solder layer 140 with respect to the fin thickness W of the corrugated fin 156 which concerns on this embodiment is shown.
  • mold fin 156 which concerns on this embodiment is shown.
  • An example of the result of having calculated the relationship of the plastic strain amplitude of the solder layer 140 with respect to the wave angle (alpha) of the wave type fin 156 which concerns on this embodiment is shown.
  • the 1st modification of the semiconductor module 100 which concerns on this embodiment is shown.
  • An example of the result of having calculated the relationship of the plastic strain amplitude of the solder layer 140 with respect to the thickness of the metal plate 112 which concerns on this embodiment is shown.
  • the 2nd modification of the semiconductor module 100 which concerns on this embodiment is shown.
  • the 3rd modification of the semiconductor module 100 which concerns on this embodiment is shown.
  • the 4th modification of the semiconductor module 100 which concerns on this embodiment is shown.
  • FIG. 1 shows a configuration example of a semiconductor module 100 according to the present embodiment.
  • the horizontal direction of the paper surface is the X axis
  • the vertical direction is the Z axis
  • the direction perpendicular to the paper surface is the Y axis.
  • the semiconductor module 100 includes a semiconductor chip 10, a laminated substrate 120, and a cooler 150.
  • the laminated substrate 120 and the cooler 150 having different linear expansion coefficients are joined with solder while preventing the occurrence of cracks and breakage. Then, the semiconductor chip 10 mounted on the multilayer substrate 120 is cooled by the cooler 150.
  • the semiconductor chip 10 is a cooling target to be cooled by the semiconductor module 100.
  • the semiconductor chip 10 may be a power semiconductor element, for example, an insulated gate bipolar transistor (IGBT), a power MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an FWD (Free Wheeling Diode), or the like.
  • the semiconductor chip 10 may be a combination of these, or may be a reverse blocking IGBT, a reverse conducting IGBT, or the like using the combination as one semiconductor element.
  • the laminated substrate 120 is configured by laminating a circuit board 114, an insulating plate 110, and a metal plate 112.
  • the multilayer substrate 120 is provided with a cooler 150 on the metal plate 112 side, and the semiconductor chip 10 is mounted on the circuit board 114 side.
  • FIG. 1 shows an example in which a cooler 150 is provided on the ⁇ Z direction side and the semiconductor chip 10 is mounted on the + Z direction side of the laminated substrate 120.
  • the insulating plate 110 has a function of electrically insulating the semiconductor chip 10 to be mounted from the outside, and is formed of a material including at least one of Si 3 N 4 , AlN, and Al 2 O 3 , for example. .
  • the insulating plate 110 is a ceramic substrate as an example.
  • the metal plate 112 is disposed on one surface of the insulating plate 110.
  • the metal plate 112 is disposed on the insulating plate 110 with a predetermined thickness.
  • the metal plate 112 is bonded to the insulating plate 110 by direct bonding.
  • the metal plate 112 joins the insulating plate 110 and other components by using solder or the like.
  • the circuit board 114 is disposed on the other surface of the insulating plate 110.
  • FIG. 1 shows an example in which one surface of the circuit board 114 facing the ⁇ Z direction is in contact with the surface of the insulating plate 110 facing the + Z direction.
  • the circuit board 114 is formed with circuit wiring, a power supply circuit, an input / output circuit, and the like, and is electrically connected to the semiconductor chip 10 and the outside of the semiconductor module 100.
  • the circuit board 114 is electrically connected to the semiconductor chip 10 via the solder layer 130, for example.
  • the circuit board 114 may be electrically connected to the semiconductor chip 10 through, for example, pin wiring, wire wiring, and / or lead frame wiring.
  • the laminated substrate 120 for example, a DCB (Direct Copper Bonding) substrate, an AMB (Active Metal Blazing) substrate, or the like can be used.
  • DCB Direct Copper Bonding
  • AMB Active Metal Blazing
  • the solder layer 130 joins and fixes the semiconductor chip 10 and the circuit board 114.
  • FIG. 1 shows an example in which a solder layer 130 joins the other surface of the circuit board 114 facing the + Z direction and the one surface of the semiconductor chip 10 facing the ⁇ Z direction.
  • the solder layer 130 electrically connects, for example, power supply wiring and / or ground wiring of the semiconductor chip 10 and the circuit board 114.
  • the solder layer 140 joins the metal plate 112 of the multilayer substrate 120 and the cooler 150 on the surface opposite to the surface on which the semiconductor chip 10 of the multilayer substrate 120 is mounted.
  • the solder layer 130 also thermally connects the semiconductor chip 10 and the laminated substrate 120. That is, the temperature of the semiconductor chip 10 is conducted to the multilayer substrate 120 through the solder layer 130.
  • the solder layer 140 thermally connects the multilayer substrate 120 and the cooler 150. Therefore, the semiconductor module 100 can cool the semiconductor chip 10 by cooling the multilayer substrate 120 with the cooler 150.
  • the solder layer 130 and the solder layer 140 include Sn—Ag, Sn—Sb, and Sn—Sb—Ag solder materials.
  • the cooler 150 is joined to the metal plate 112 of the multilayer substrate 120 by soldering the solder layer 140.
  • the cooler 150 includes, for example, a flow path therein, and cools the thermally connected laminated substrate 120 by passing a liquid or gas refrigerant.
  • the cooler 150 is preferably formed of a material having high thermal conductivity, and includes, for example, a material such as aluminum, an aluminum alloy, copper, or a copper alloy.
  • the linear expansion coefficient of ceramics is about 3 ⁇ 10 ⁇ 6 to 8 ⁇ 10 ⁇ 6 / ° C.
  • the linear expansion coefficient of aluminum is about 23 ⁇ 10 ⁇ 6
  • the linear expansion coefficient of solder Is about 20 ⁇ 10 ⁇ 6 to 25 ⁇ 10 ⁇ 6 / ° C.
  • the coefficient of linear expansion of copper is about 17 ⁇ 10 ⁇ 6 / ° C.
  • a desirable material as the material of the solder and the cooler 150 has a linear expansion coefficient that is several times larger than the material of the insulating plate 110 of the multilayer substrate 120 fixed by soldering.
  • thermal stress corresponding to the difference in linear expansion coefficient is generated, and the solder layer may be cracked and / or broken.
  • thermal stress is applied to the solder layer of the joint due to vertical deflection (ie, warpage of the cooler) of the surface joined to the laminated substrate of the cooler (ie, warpage of the cooler), and the solder layer is cracked. Etc. were generated.
  • the cooler 150 reduces the deflection component in the ⁇ Z direction, and reduces the occurrence of cracks and the like even if it has a difference in linear expansion coefficient from the insulating plate 110.
  • the cooler 150 includes a first plate portion 152, a second plate portion 154, and a plurality of corrugated fins 156.
  • the first plate portion 152 is soldered to the metal plate 112 of the multilayer substrate 120 on one surface. That is, the first plate portion 152 is soldered to the metal plate 112 by the solder layer 140 on the surface in the + Z direction facing the laminated substrate 120.
  • the second plate portion 154 faces the other surface of the first plate portion 152.
  • FIG. 1 shows an example in which the first plate portion 152 and the second plate portion 154 are respectively arranged substantially parallel to the XY plane.
  • a plurality of corrugated fins 156 are arranged between the first plate portion 152 and the second plate portion 154.
  • the plurality of corrugated fins 156 are connected to the first plate portion 152 and the second plate portion 154, respectively.
  • the 1st board part 152, the 2nd board part 154, and the several wave type fin 156 comprise the flow path through which a refrigerant
  • Each of the plurality of corrugated fins 156 draws a corrugated shape as viewed from the ⁇ Z directions, for example.
  • the plurality of corrugated fins 156 are formed by, for example, pressing, bending, casting, or the like. Then, the cooler 150 can be formed by joining the plurality of corrugated fins 156 to the plate-like first plate portion 152 and the second plate portion 154 by brazing or the like.
  • a plurality of corrugated fins 156 integrated with the second plate portion 154 are formed by cutting or the like. Then, the cooler 150 may be formed by joining the integrally formed second plate portion 154 and the plurality of corrugated fins 156 and the plate-like first plate portion 152 by brazing or the like.
  • the plurality of corrugated fins 156 are disposed substantially in parallel between the first plate portion 152 and the second plate portion 154, for example. Two adjacent wave fins 156 among the plurality of wave fins 156 may be arranged at a predetermined interval, for example, the plurality of wave fins 156 are arranged at substantially equal intervals.
  • the plurality of corrugated fins 156 will be described with reference to FIG.
  • FIG. 2 shows an example of a plurality of corrugated fins 156 according to this embodiment.
  • FIG. 2 shows an example of a cross section of the plurality of corrugated fins 156 substantially parallel to the XY plane.
  • FIG. 2 shows an example in which a plurality of corrugated fins 156 are arranged in parallel and at equal intervals in the X direction. Thereby, the flow path through which the refrigerant passes is formed in the Y direction.
  • the semiconductor module 100 according to the present embodiment described above is laminated when the refrigerant passes through the flow path constituted by the first plate portion 152, the second plate portion 154, and the plurality of wave-shaped fins 156 of the cooler 150.
  • the substrate 120 is cooled.
  • the cooler 150 uses the plurality of wave fins 156, the heat dissipation efficiency can be improved.
  • the plurality of corrugated fins 156 are connected and fixed not only to the first plate portion 152 but also to the second plate portion 154, even if the ambient temperature fluctuates and thermal expansion or the like occurs, the first plate It is possible to reduce the occurrence of bending (that is, warping) of the portion 152 in the ⁇ Z direction. Therefore, it is possible to prevent the solder layer 140 from being cracked, chipped, cracked, and broken.
  • the semiconductor module 100 can improve the reliability by reducing the occurrence of cracks due to the thermal cycle during operation.
  • Such a semiconductor module 100 can further improve reliability by appropriately setting the parameters of the corrugated fins 156 (for example, the fin thickness W, the wave pitch P, and the wave angle ⁇ shown in FIG. 2). .
  • an element that improves the reliability of the solder layer 140 is an improvement in the low cycle fatigue life of the solder.
  • ⁇ p is the plastic strain amplitude
  • N f is the fatigue life
  • b and C are constants determined by the material. Therefore, it can be seen that the plastic strain amplitude of the solder may be reduced in order to extend the fatigue life of the solder.
  • the plastic strain amplitude generated in the solder layer 140 when a thermal cycle of ⁇ 40 ° C. to 125 ° C. was applied was calculated by thermal stress simulation.
  • the insulating plate 110 is a 0.32 mm thick Si 3 N 4 substrate
  • the circuit board 114 and the metal plate 112 are 0.4 mm thick copper
  • the solder layer 140 is a 0.25 mm thick Sn— Sb—Ag solder was used.
  • the cooler 150 is made of an aluminum alloy (A6063), and the first plate portion 152 and the second plate portion 154 have a thickness of 1 mm.
  • the height of the corrugated fin 156 in the Z direction (that is, the interval between the first plate portion 152 and the second plate portion 154) was 8 mm, and the width F of the flow path was 0.9 mm.
  • FIG. 3 shows an example of the result of calculating the relationship of the plastic strain amplitude of the solder layer 140 to the fin thickness W of the corrugated fin 156 according to this embodiment.
  • the fin thickness W is less than 0.5 mm
  • the total volume of the corrugated fins 156 is small, so that the cooler 150 is likely to warp, and the plastic strain amplitude increases.
  • the fin thickness is greater than 0.8 mm
  • the total volume of the corrugated fins 156 increases, which corresponds to increasing the thickness of the first plate portion 152. That is, the expansion / contraction force due to the heat of the first plate portion 152 increases, and the plastic strain amplitude increases.
  • the fin thickness W of each of the plurality of corrugated fins 156 is preferably 0.5 mm or more and 0.8 mm or less.
  • the thickness of each of the plurality of corrugated fins 156 is more preferably 0.6 mm or more and 0.7 mm or less.
  • FIG. 4 shows an example of the result of calculating the relationship of the plastic strain amplitude of the solder layer 140 with respect to the wave pitch P of the corrugated fin 156 according to the present embodiment.
  • the wave pitch P is in the range of 4 mm or less, the plastic strain amplitude of the solder becomes small.
  • the wave pitch P is larger than 4 mm, the depth of the corrugated peaks and troughs becomes deep and the rigidity of the cooler in the X direction increases, so that the plastic strain amplitude increases. Therefore, it is preferable that the wave pitch of each of the plurality of corrugated fins 156 is 4 mm or less.
  • the wave pitch P is formed to be less than 2 mm, it may be difficult to ensure processing accuracy. Therefore, the wave pitch of the plurality of corrugated fins 156 is more preferably 2 mm or more and 4 mm or less.
  • FIG. 5 shows an example of the result of calculating the relationship of the plastic strain amplitude of the solder layer 140 with respect to the wave angle ⁇ of the corrugated fin 156 according to this embodiment.
  • the wave angle ⁇ is in the range of 20 ° or more, the plastic strain amplitude decreases. That is, when the wave angle ⁇ is smaller than 20 °, it becomes close to a straight fin having no corrugated shape, the cooler 150 having a small total volume tends to warp, and the plastic strain amplitude increases. Therefore, the wave angle of the plurality of corrugated fins 156 is preferably 20 ° or more.
  • the wave angle of the plurality of corrugated fins 156 is greater than 35 °, the flow path resistance increases, and the cooling efficiency of the cooler 150 decreases. Therefore, the wave angle of the plurality of corrugated fins 156 is more preferably 20 ° or more and 35 ° or less.
  • the simulation was executed with the metal plate 112 as copper having a thickness of 0.4 mm.
  • the metal plate 112 is directly joined to the insulating plate 110, the influence of the expansion and contraction due to the heat of the insulating plate 110 on the solder layer 140 can be controlled by changing the thickness of the metal plate 112.
  • the thickness of the metal plate 112 is desirably 0.6 mm or more.
  • the thickness of the metal plate 112 is 1.0 mm or more, the insulating plate 110 is cracked by repeating the soldering process. Further, the circuit board 114 may be separated from the insulating plate 110, or the metal plate 112 may be separated from the insulating plate 110. That is, the thickness of the metal plate 112 is preferably 0.6 mm or more and less than 1.0 mm.
  • the semiconductor module 100 reduces the thermal stress applied to the solder layer 140 and generates cracks or the like by making the parameters of the corrugated fins 156 and the thickness of the metal plate 112 appropriate. Can be reduced.
  • the entire module is sealed with a resin. However, when the entire module is sealed, the resin volume increases and the resin may crack. The semiconductor module 100 that prevents such cracks from occurring in the resin will be described next.
  • FIG. 6 shows a first modification of the semiconductor module 100 according to the present embodiment.
  • the same reference numerals are given to the substantially same operations as those of the semiconductor module 100 according to the present embodiment shown in FIG.
  • the semiconductor module 100 according to the first modification further includes a resin portion 210.
  • Resin portion 210 is, for example, an insulating hard resin.
  • the resin part 210 is an epoxy resin as an example.
  • the resin part 210 covers and seals the semiconductor chip 10, the solder layer 130, and the multilayer substrate 120.
  • the resin portion 210 exposes the solder joint surface of the metal plate 112. By sealing with the resin part 210, the reliability of the semiconductor module 100 can be improved.
  • the insulating plate 110 was a 0.32 mm thick Si 3 N 4 substrate
  • the circuit board 114 was 0.4 mm thick copper
  • the solder layer 140 was a 0.25 mm thick Sn—Sb—Ag solder.
  • the cooler 150 is made of an aluminum alloy (A6063), and the first plate portion 152 and the second plate portion 154 have a thickness of 1 mm.
  • the height of the corrugated fin 156 in the Z direction (that is, the distance between the first plate portion 152 and the second plate portion 154) was 8 mm
  • the flow path width F was 0.9 mm
  • the fin thickness was 0.8 mm.
  • the plastic strain amplitude was calculated using the thickness of the metal plate 112 as a parameter.
  • FIG. 7 shows an example of the result of calculating the relationship of the plastic strain amplitude of the solder layer 140 with respect to the thickness of the metal plate 112 according to the present embodiment. It can be seen that the plastic strain amplitude can be reduced by increasing the thickness of the metal plate 112. In particular, when the thickness of the metal plate 112 is 0.6 mm or more, the effect of reducing the plastic strain amplitude is great. That is, the thickness of the metal plate 112 is desirably 0.6 mm or more.
  • the thickness of the metal plate 112 is more preferably 0.6 mm or more and less than 1.0 mm.
  • FIG. 8 shows a second modification of the semiconductor module 100 according to the present embodiment.
  • the same reference numerals are given to the substantially same operations as those of the first modified example of the semiconductor module 100 shown in FIG.
  • the solder joint surface of the metal plate 112 protrudes from the resin portion 210. That is, a space is provided between the resin part 210 and the solder layer 140.
  • the metal plate 112 is interposed between the resin part 210 and the solder layer 140 to prevent the resin part 210 from contacting the solder layer 140.
  • the thermal stress applied to the solder layer 140 when a thermal cycle is applied is reduced by providing a space between the resin portion 210 and the solder layer 140. Can be made. Therefore, the reliability of the semiconductor module 100 can be further improved.
  • the simulation result in the semiconductor module 100 of the second modification is shown by a rectangle in FIG.
  • the simulation result is such that the protruding thickness of the metal plate 112 is half the thickness of the metal plate 112, and other parameters are substantially the same as those used for the simulation in the semiconductor module 100 of the first modification.
  • FIG. 7 shows that the semiconductor module 100 of the second modified example can reduce the plastic strain amplitude as compared with the semiconductor module 100 of the first modified example.
  • the thickness of the metal plate 112 is desirably 0.5 mm or more.
  • the thickness of the metal plate 112 is more preferably 0.5 mm or more and less than 1.0 mm.
  • FIG. 9 shows a third modification of the semiconductor module 100 according to the present embodiment.
  • the metal plate 112 includes a metal layer 112a, a first heat spreader 112b, and a solder layer 112c that joins them.
  • the circuit board 114 includes a circuit layer 114a, a second heat spreader 114b, and a solder layer 114c that joins them.
  • the metal layer 112a is joined and provided on one surface of the insulating plate 110.
  • the first heat spreader 112b is provided between the metal layer 112a and the cooler 150.
  • the first heat spreader 112b is joined to the metal layer 112a with a solder layer 112c.
  • the cooler 150 is soldered to the first heat spreader 112b with the solder layer 140.
  • the solder layer 112c includes substantially the same material as the solder layer 140.
  • the circuit layer 114a is joined and provided on the other surface of the insulating plate 110.
  • the second heat spreader 114b is provided between the semiconductor chip 10 and the circuit layer 114a.
  • the second heat spreader 114b is joined by the circuit layer 114a and the solder layer 114c.
  • the semiconductor chip 10 is soldered to the second heat spreader 114b with a solder layer 130.
  • the solder layer 114c includes substantially the same material as the solder layer 140.
  • the first heat spreader 112b has a linear expansion coefficient that is close to the linear expansion coefficient of the solder layer 140 and the solder layer 112c. Thereby, the 1st heat spreader 112b can relieve
  • FIG. 1st heat spreader 112b can relieve
  • the second heat spreader 114b diffuses heat generated in the semiconductor chip 10 to reduce thermal resistance.
  • the second heat spreader 114b desirably has a linear expansion coefficient that is close to the linear expansion coefficients of the solder layer 130 and the solder layer 114c.
  • the first heat spreader 112b and the second heat spreader 114b include copper as a material.
  • the second heat spreader 114b may be formed of substantially the same material as the first heat spreader 112b.
  • the resin part 210 covers and seals the semiconductor chip 10, the solder layer 130, the second heat spreader 114b, the solder layer 114c, the circuit layer 114a, the insulating plate 110, the metal layer 112a, the solder layer 112c, and the first heat spreader 112b. Yes. Moreover, the resin part 210 exposes the solder joint surface on the solder layer 140 side of the first heat spreader 112b.
  • the total thickness of the metal plates 112 is increased, so that the effect is enhanced. That is, the total thickness of the metal layer 112a and the first heat spreader 112b is desirably 0.6 mm or more and less than 1.0 mm.
  • the thickness of the solder layer 112c and the solder layer 114c was set to 0.1 mm, and a simulation similar to the simulation shown in FIG. 7 was executed. From the simulation results, it was found that the semiconductor module 100 of the third modification example can reduce the plastic strain amplitude, similarly to the semiconductor module 100 of the first modification example.
  • FIG. 10 shows a fourth modification of the semiconductor module 100 according to this embodiment.
  • the semiconductor module 100 of the fourth modified example Similar to the semiconductor module 100 of the third modification, the semiconductor module 100 of the fourth modification includes a metal plate 112 including a metal layer 112a, a first heat spreader 112b, and a solder layer 112c that joins them. Is done.
  • the circuit board 114 includes a circuit layer 114a, a second heat spreader 114b, and a solder layer 114c that joins them. Further, in the semiconductor module 100 of the fourth modified example, the first heat spreader 112b of the metal plate 112 protrudes from the resin portion 210, similarly to the semiconductor module 100 of the second modified example.
  • the first heat spreader 112b of the metal plate 112 protrudes from the surface (that is, the bottom surface) of the resin portion 210 facing the ⁇ Z direction, when the thermal cycle is applied to the semiconductor module 100, the resin portion 210 Therefore, the thermal stress applied to the solder layer 140 can be further reduced.
  • the thickness of the solder layer 112c and the solder layer 114c was set to 0.1 mm, and a simulation similar to the simulation shown in FIG. 7 was executed. From the simulation results, it was found that the semiconductor module 100 of the fourth modification example can reduce the plastic strain amplitude, similarly to the semiconductor module 100 of the second modification example.
  • the circuit board 114 was comprised with the circuit layer 114a, the 2nd heat spreader 114b, and the solder layer 114c which joins them.
  • the second heat spreader 114b may be omitted if there is no problem in thermal resistance between the semiconductor chip 10 and the insulating plate 110.
  • the second heat spreader 114b may be provided for the purpose of maintaining a balance between the semiconductor chip 10 side and the cooler 150 side of the insulating plate 110 in manufacturing and / or designing the semiconductor module 100.
  • the manufacturing method of the semiconductor module 100 according to the first to fourth modifications is as follows. First, the semiconductor chip 10 is soldered to the circuit board 114 of the prepared multilayer substrate 120 (that is, the solder layer 130 is formed). Next, these constituent members are mold-sealed with the resin portion 210 so that the solder joint surface of the metal plate 112 is exposed. Finally, the prepared cooler 150 and the solder joint surface of the metal plate 112 are soldered (that is, the solder layer 140 is formed).

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

　線膨張係数が異なる積層基板および冷却器を、クラックおよび破断の発生を防止しつつはんだで接合する。回路板と、絶縁板と、金属板とが積層して構成される積層基板と、回路板に搭載される半導体チップと、はんだにより金属板に接合される冷却器と、を備え、冷却器は、金属板に接合される第１板部と、第１板部と対向する第２板部と、第１板部および第２板部の間に配置される複数の波型フィンとを有し、複数の波型フィンは、第１板部および第２板部に繋がっており、第１板部、第２板部、および複数の波型フィンで、冷媒が通過する流路を構成する半導体モジュールを提供する。

Description

半導体モジュール
　本発明は、半導体モジュールに関する。
　ハイブリッド自動車や電気自動車等に代表されるモータを使用する機器には、省エネルギーの目的で電力変換装置が利用されている。当該電力変換装置には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体素子を含む半導体モジュールが広く用いられている。そして、パワー半導体素子は大電流を制御する際に発熱するため、このパワー半導体素子を冷却するための冷却器を備える半導体モジュールが知られている（例えば、特許文献１～６参照）。
　特許文献１　特開２００７－１４２４７２号公報
　特許文献２　特開平１０－２００２７８号公報
　特許文献３　特開２０１３－１６５２９８号公報
　特許文献４　特開２０１２－１４２４６５号公報
　特許文献５　特許第５３８１５６１号公報
　特許文献６　特開２０１１－１７１６８６号公報
　しかしながら、パワー半導体素子を搭載する積層基板と比較して、当該積層基板を冷却する冷却器の線膨張係数が数倍程度異なることがある。このような半導体モジュールに対して熱サイクル試験を実行すると、当該積層基板および冷却器を接合するはんだ層に熱応力が発生してしまい、クラックおよび／または破断が生じることがあった。
　本発明の第１の態様においては、回路板と、絶縁板と、金属板とが積層して構成される積層基板と、前記回路板に搭載される半導体チップと、はんだにより前記金属板に接合される冷却器と、を備え、冷却器は、前記金属板に接合される第１板部と、前記第１板部と対向する第２板部と、前記第１板部および前記第２板部の間に配置される複数の波型フィンとを有し、複数の前記波型フィンは、前記第１板部および前記第２板部に繋がっており、前記第１板部、前記第２板部、および複数の前記波型フィンで、冷媒が通過する流路を構成する半導体モジュールを提供する。
（一般的開示）
（項目１）
　半導体モジュールは、回路板と、絶縁板と、金属板とが積層して構成される積層基板を備えてよい。
　半導体モジュールは、回路板に搭載される半導体チップを備えてよい。
　半導体モジュールは、はんだにより金属板に接合される冷却器を備えてよい。
　冷却器は、金属板と接合される第１板部を有してよい。
　冷却器は、第１板部と対向する第２板部を有してよい。
　冷却器は、第１板部および第２板部の間に配置される複数の波型フィンを有してよい。
　複数の波型フィンは、第１板部および第２板部に繋がってよい。
　第１板部、第２板部、および複数の波型フィンは、冷媒が通過する流路を構成してよい。
（項目２）
　複数の波型フィンのそれぞれの厚みが、０．５ｍｍ以上、０．８ｍｍ以下でよい。
（項目３）
　複数の波型フィンのそれぞれの波ピッチが、２ｍｍ以上、４ｍｍ以下でよい。
（項目４）
　複数の波型フィンの波角度が、２０°以上、３５°以下でよい。
（項目５）
　金属板の厚みが、０．６ｍｍ以上、１．０ｍｍ未満でよい。
（項目６）
　半導体モジュールは、硬質樹脂で構成され、半導体チップおよび積層基板を封止する樹脂部をさらに備えてよい。
　金属板のはんだ接合面は、樹脂部から露出してよい。
（項目７）
　金属板のはんだ接合面は、樹脂部から突出してよい。
（項目８）
　金属板の厚みが、０．５ｍｍ以上、１．０ｍｍ未満でよい。
（項目９）
　金属板が、絶縁板に接合される金属層と、金属層に接合される第１ヒートスプレッダで構成されてよい。
（項目１０）
　回路板が、絶縁板に接合される回路層と、回路層に接合される第２ヒートスプレッダで構成されてよい。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体モジュール１００の構成例を示す。 本実施形態に係る複数の波型フィン１５６の一例を示す。 本実施形態に係る波型フィン１５６のフィン厚Ｗに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。 本実施形態に係る波型フィン１５６の波ピッチＰに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。 本実施形態に係る波型フィン１５６の波角度αに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。 本実施形態に係る半導体モジュール１００の第１の変形例を示す。 本実施形態に係る金属板１１２の厚さに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。 本実施形態に係る半導体モジュール１００の第２の変形例を示す。 本実施形態に係る半導体モジュール１００の第３の変形例を示す。 本実施形態に係る半導体モジュール１００の第４の変形例を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態に係る半導体モジュール１００の構成例を示す。図１において、紙面の横方向をＸ軸、縦方向をＺ軸とし、紙面に対して垂直な方向をＹ軸とした。半導体モジュール１００は、半導体チップ１０と、積層基板１２０と、冷却器１５０とを備える。半導体モジュール１００は、線膨張係数が異なる積層基板１２０および冷却器１５０を、クラックおよび破断の発生を防止しつつはんだで接合している。そして、当該積層基板１２０に搭載する半導体チップ１０を、冷却器１５０で冷却する。
　半導体チップ１０は、当該半導体モジュール１００が冷却する冷却対象である。半導体チップ１０は、パワー半導体素子でもよく、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）、ＦＷＤ（Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）等である。半導体チップ１０は、これらの組み合わせでもよく、また、当該組み合わせを１つの半導体素子とした逆阻止ＩＧＢＴ、逆導通ＩＧＢＴ等であってもよい。
　積層基板１２０は、回路板１１４と、絶縁板１１０と、金属板１１２とが積層して構成される。積層基板１２０は、金属板１１２側に冷却器１５０が設けられ、回路板１１４側に半導体チップ１０を搭載する。図１は、－Ｚ方向側に冷却器１５０が設けられ、積層基板１２０の＋Ｚ方向側に半導体チップ１０を搭載する例を示す。
　絶縁板１１０は、搭載する半導体チップ１０を外部から電気的に絶縁する機能を有し、例えば、Ｓｉ３Ｎ４、ＡｌＮ、およびＡｌ２Ｏ３のうち、少なくとも１つを含む材料で形成される。絶縁板１１０は、一例として、セラミック基板である。
　金属板１１２は、絶縁板１１０の一方の面に配置される。金属板１１２は、予め定められた厚みで絶縁板１１０に配置される。金属板１１２は、一例として、絶縁板１１０に直接接合によって接合される。金属板１１２は、はんだ等を用いることにより、絶縁板１１０と他の部品等とを接合させる。
　回路板１１４は、絶縁板１１０の他方の面に配置される。図１は、絶縁板１１０の＋Ｚ方向を向く面に、回路板１１４の－Ｚ方向を向く一方の面が接して配置される例を示す。回路板１１４は、回路配線、電源回路、入出力回路等が形成され、半導体チップ１０および当該半導体モジュール１００の外部と電気的に接続される。回路板１１４は、例えば、はんだ層１３０を介して半導体チップ１０と電気的に接続される。これに加えて、回路板１１４は、例えば、ピン配線、ワイヤ配線、および／またはリードフレーム配線を介して半導体チップ１０と電気的に接続されてもよい。
　積層基板１２０は、例えばＤＣＢ（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｉｎｇ）基板やＡＭＢ（Ａｃｔｉｖｅ　Ｍｅｔａｌ　Ｂｌａｚｉｎｇ）基板等を用いることができる。
　はんだ層１３０は、半導体チップ１０および回路板１１４を接合して固定する。図１は、回路板１１４の＋Ｚ方向を向く他方の面と、半導体チップ１０の－Ｚ方向を向く一方の面とをはんだ層１３０が接合する例を示す。はんだ層１３０は、例えば、半導体チップ１０および回路板１１４の電源配線および／またはグラウンド配線同士を電気的に接続する。
　はんだ層１４０は、積層基板１２０の半導体チップ１０が搭載される面とは反対側の面において、当該積層基板１２０の金属板１１２と冷却器１５０とを接合する。
　はんだ層１３０は、半導体チップ１０および積層基板１２０を熱的にも接続する。即ち、積層基板１２０には、はんだ層１３０を介して、半導体チップ１０の温度が伝導する。また、はんだ層１４０は、積層基板１２０および冷却器１５０を熱的に接続する。したがって、当該半導体モジュール１００は、冷却器１５０により、積層基板１２０を冷却することで、半導体チップ１０を冷却することができる。はんだ層１３０およびはんだ層１４０は、一例として、Ｓｎ－Ａｇ系、Ｓｎ－Ｓｂ系、Ｓｎ－Ｓｂ－Ａｇ系のはんだ材料を有する。
　冷却器１５０は、はんだ層１４０のはんだ付けにより積層基板１２０の金属板１１２に接合される。冷却器１５０は、例えば、内部に流路を備え、液体または気体の冷媒が通過することにより、熱的に接続した積層基板１２０を冷却する。冷却器１５０は、熱伝導率の高い材料で形成されることが望ましく、例えば、アルミニウム、アルミニウム合金、銅、銅合金等の材料を含む。
　ここで、例えば、セラミックスの線膨張係数は、３×１０－６から８×１０－６／℃程度であることに対し、アルミニウムの線膨張係数は２３×１０－６程度、はんだの線膨張係数は２０×１０－６から２５×１０－６／℃程度、銅の線膨張係数は１７×１０－６／℃程度である。このように、はんだおよび冷却器１５０の材料として望ましい材料は、はんだ付けによって固定される積層基板１２０の絶縁板１１０の材料に比べて線膨張係数の値が数倍程度大きい。したがって、従来の半導体モジュールに対して熱サイクル試験等を実施すると、線膨張係数の差に応じた熱応力が発生し、はんだ層にクラックおよび／または破断が生じることがあった。特に、冷却器の積層基板に接合される面の垂直方向（即ち、±Ｚ方向）の撓み（即ち、冷却器の反り）により、接合部のはんだ層に熱応力が加わり、当該はんだ層にクラック等が発生する結果となっていた。
　そこで、本実施形態に係る冷却器１５０は、±Ｚ方向の撓みの成分を低下させ、絶縁板１１０との線膨張係数の差を有していてもクラック等の発生を低減させる。冷却器１５０は、第１板部１５２と、第２板部１５４と、複数の波型フィン１５６とを有する。
　第１板部１５２は、一方の面において積層基板１２０の金属板１１２にはんだ付けされる。即ち、第１板部１５２は、積層基板１２０を向く＋Ｚ方向の面において、はんだ層１４０によって金属板１１２とはんだ付けされる。第２板部１５４は、第１板部１５２の他方の面と対向する。図１は、第１板部１５２および第２板部１５４がＸＹ面と略平行にそれぞれ配置された例を示す。
　波型フィン１５６は、第１板部１５２および第２板部１５４の間に複数配置されている。また、複数の波型フィン１５６は、それぞれが第１板部１５２および第２板部１５４と繋がっている。そして、第１板部１５２、第２板部１５４、および複数の波型フィン１５６で、冷媒が通過する流路を構成している。複数の波型フィン１５６のそれぞれは、例えば、±Ｚ方向から見て、波型の形状を描く。
　複数の波型フィン１５６は、例えば、プレス加工、曲げ加工、鋳造等によって形成される。そして、複数の波型フィン１５６と、板状の第１板部１５２および第２板部１５４とをロウ付けなどにより接合して、冷却器１５０を形成することができる。
　もしくは、切削加工などにより、第２板部１５４と一体化した複数の波型フィン１５６を形成する。その後に、一体形成した第２板部１５４および複数の波型フィン１５６と、板状の第１板部１５２とをロウ付けなどにより接合して、冷却器１５０を形成しても良い。
　複数の波型フィン１５６は、例えば、第１板部１５２および第２板部１５４の間において、略平行に配置される。複数の波型フィン１５６のうち隣り合う２つの波型フィン１５６は、予め定められた間隔に配置されてもよく、例えば、複数の波型フィン１５６は略等間隔に配置される。複数の波型フィン１５６について、図２を用いて説明する。
　図２は、本実施形態に係る複数の波型フィン１５６の一例を示す。図２は、複数の波型フィン１５６のＸＹ平面と略平行な断面の一例を示す。図２は、複数の波型フィン１５６がＸ方向に平行かつ等間隔に配列された例を示す。これにより、冷媒が通過する流路は、Ｙ方向に形成される。
　以上の本実施形態に係る半導体モジュール１００は、冷却器１５０の第１板部１５２、第２板部１５４、および複数の波型フィン１５６によって構成される流路に冷媒が通過することにより、積層基板１２０を冷却する。このように、冷却器１５０は、複数の波型フィン１５６を用いるので、放熱効率を向上させることができる。また、複数の波型フィン１５６は、第１板部１５２だけでなく、第２板部１５４にも繋がって固定されるので、周囲温度が変動して熱膨張等が生じても、第１板部１５２の±Ｚ方向の撓み（即ち、反り）の発生を低減させることができる。したがって、はんだ層１４０の割れ、欠け、クラック、および破壊の発生を防止することができる。
　以上のように、本実施形態に係る半導体モジュール１００は、動作時の熱サイクルに起因するクラックの発生を低減させて、信頼性を向上させることができる。
　このような半導体モジュール１００は、波型フィン１５６のパラメータ（例えば、図２に示すフィン厚Ｗ、波ピッチＰ、波角度α）を適切に設定することで、さらに信頼性を向上させることができる。例えば、はんだ層１４０の信頼性を向上させる要素として、はんだの低サイクル疲労寿命の向上が挙げられる。一般的に、はんだの低サイクル疲労寿命は、次式に示すマンソン－コフィン則に従うと考えられている。
　［数１］
　ΔεｐＮｆ ｂ＝Ｃ
　ここで、Δεｐは塑性ひずみ振幅、Ｎｆは疲労寿命、ｂおよびＣは材料によって定まる定数である。したがって、はんだの疲労寿命を延ばすためには、当該はんだの塑性ひずみ振幅を小さくすればよいことが分かる。
　そこで、本実施形態に係る半導体モジュール１００について、熱応力シミュレーションにより、－４０℃から１２５℃の熱サイクルを加えた場合のはんだ層１４０に発生する塑性ひずみ振幅を算出した。
　本実施形態で説明するシミュレーションにおいて、絶縁板１１０を０．３２ｍｍ厚のＳｉ３Ｎ４基板、回路板１１４および金属板１１２を０．４ｍｍ厚の銅、はんだ層１４０を０．２５ｍｍ厚のＳｎ－Ｓｂ－Ａｇ系のはんだとした。また、冷却器１５０は、アルミニウム合金（Ａ６０６３）で形成され、第１板部１５２および第２板部１５４は、１ｍｍ厚とした。波型フィン１５６のＺ方向の高さ（即ち、第１板部１５２および第２板部１５４の間隔）を８ｍｍ、流路の幅Ｆを０．９ｍｍとした。
　図３は、本実施形態に係る波型フィン１５６のフィン厚Ｗに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。フィン厚Ｗが０．５ｍｍ未満であると、波型フィン１５６の総体積が小さいため冷却器１５０が反りやすくなり、塑性ひずみ振幅が大きくなる。また、フィン厚が０．８ｍｍより大きいと、波型フィン１５６の総体積が大きくなるので、第１板部１５２の厚さを増加させることに相当する。即ち、第１板部１５２の熱による伸縮の力が増加し、塑性ひずみ振幅が大きくなる。
　したがって、複数の波型フィン１５６のそれぞれのフィン厚Ｗは、０．５ｍｍ以上、０．８ｍｍ以下であることが好ましい。また、複数の波型フィン１５６のそれぞれの厚みが、０．６ｍｍ以上、０．７ｍｍ以下であることがより好ましい。
　図４は、本実施形態に係る波型フィン１５６の波ピッチＰに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。波ピッチＰが４ｍｍ以下の範囲で、はんだの塑性ひずみ振幅が小さくなる。一方、波ピッチＰが４ｍｍよりも大きいと、波型の山と谷の深さが深くなり、冷却器のＸ方向の剛性が高くなるため、塑性ひずみ振幅が大きくなる。したがって、複数の波型フィン１５６のそれぞれの波ピッチが、４ｍｍ以下であることが好ましい。また、波ピッチＰを２ｍｍ未満に形成する場合、加工精度を確保することが困難となる場合がある。そこで、複数の波型フィン１５６の波ピッチは、２ｍｍ以上、４ｍｍ以下であることがより好ましい。
　図５は、本実施形態に係る波型フィン１５６の波角度αに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。波角度αが２０°以上の範囲で塑性ひずみ振幅が小さくなる。即ち、波角度αが２０°より小さくなると、波型の形状を有さないストレート形状のフィンに近くなり、総体積が小さくなった冷却器１５０が反りやすくなり、塑性ひずみ振幅が大きくなる。したがって、複数の波型フィン１５６の波角度が、２０°以上であることが好ましい。また、複数の波型フィン１５６の波角度が３５°より大きくなると、流路抵抗が大きくなるため、冷却器１５０の冷却効率が低下してしまう。そこで、複数の波型フィン１５６の波角度は、２０°以上、３５°以下であることがより好ましい。
　以上の本実施形態に係る半導体モジュール１００において、金属板１１２を０．４ｍｍ厚の銅としてシミュレーションを実行したことを説明した。ここで、金属板１１２は、絶縁板１１０に直接接合されているので、金属板１１２の厚さを変えることにより、絶縁板１１０の熱による伸縮がはんだ層１４０へ及ぼす影響を制御するともできる。特に、金属板１１２の厚さをより厚くすることで、絶縁板１１０によるはんだ層１４０への影響を低減することができる。即ち、金属板１１２の厚みは、０．６ｍｍ以上であることが望ましい。
　しかしながら、金属板１１２の厚みが１．０ｍｍ以上になると、はんだ処理の回数を繰り返すことにより、絶縁板１１０へのクラックが発生する。また、回路板１１４の絶縁板１１０からの乖離や、金属板１１２の絶縁板１１０からの乖離が発生してしまうことがある。すなわち、金属板１１２の厚みは、０．６ｍｍ以上、１．０ｍｍ未満であることが望ましい。
　以上のように、本実施形態に係る半導体モジュール１００は、波型フィン１５６のパラメータおよび金属板１１２の厚さを適切にすることで、はんだ層１４０に加わる熱応力を低減させ、クラック等の発生を低減させることができる。このような半導体モジュール１００の信頼性を向上させるべく、モジュール全体を樹脂によって封止することが知られている。しかしながら、モジュール全体を封止すると、樹脂体積が増加してしまい、樹脂にクラックが入ることがあった。そこで、このようなクラックが樹脂に発生することを防止する半導体モジュール１００を、次に説明する。
　図６は、本実施形態に係る半導体モジュール１００の第１の変形例を示す。第１の変形例の半導体モジュール１００において、図１に示された本実施形態に係る半導体モジュール１００の動作と略同一のものには同一の符号を付け、説明を省略する。第１の変形例の半導体モジュール１００は、樹脂部２１０を更に備える。
　樹脂部２１０は、例えば、絶縁性を有する硬質樹脂である。樹脂部２１０は、一例として、エポキシ樹脂である。樹脂部２１０は、半導体チップ１０、はんだ層１３０、および積層基板１２０を覆い、それらを封止している。また、樹脂部２１０は、金属板１１２のはんだ接合面を露出させている。樹脂部２１０で封止することにより、半導体モジュール１００の信頼性を向上させることができる。
　このような半導体モジュール１００に対して、図３から図５で説明したシミュレーションと同様のシミュレーションを実行した。当該シミュレーションにおいて、絶縁板１１０を０．３２ｍｍ厚のＳｉ３Ｎ４基板、回路板１１４を０．４ｍｍ厚の銅、はんだ層１４０を０．２５ｍｍ厚のＳｎ－Ｓｂ－Ａｇ系のはんだとした。また、冷却器１５０は、アルミニウム合金（Ａ６０６３）で形成され、第１板部１５２および第２板部１５４は、１ｍｍ厚とした。波型フィン１５６のＺ方向の高さ（即ち、第１板部１５２および第２板部１５４の間隔）を８ｍｍ、流路の幅Ｆを０．９ｍｍ、フィン厚を０．８ｍｍとした。そして、金属板１１２の厚さをパラメータとして塑性ひずみ振幅を算出した。
　図７は、本実施形態に係る金属板１１２の厚みに対するはんだ層１４０の塑性ひずみ振幅の関係を算出した結果の一例を示す。金属板１１２の厚みを厚くすることで、塑性ひずみ振幅を低減できることが分かる。特に、金属板１１２の厚みが０．６ｍｍ以上で塑性ひずみ振幅の低減の効果が大きい。即ち、金属板１１２の厚みは、０．６ｍｍ以上であることが望ましい。
　なお、図７に示すシミュレーション結果から、金属板１１２の厚みを１．０ｍｍ以上にしても塑性ひずみ振幅を低減できることが予想される。しかしながら、前述のとおり、金属板１１２の厚みが１．０ｍｍ以上になると、はんだ処理の回数を繰り返すことによって不良が発生してしまう場合がある。そこで、金属板１１２の厚みは、０．６ｍｍ以上、１．０ｍｍ未満であることがより望ましい。
　図８は、本実施形態に係る半導体モジュール１００の第２の変形例を示す。第２の変形例の半導体モジュール１００において、図６に示された半導体モジュール１００の第１の変形例の動作と略同一のものには同一の符号を付け、説明を省略する。
　第２の変形例の半導体モジュール１００において、金属板１１２のはんだ接合面は、樹脂部２１０から突出している。すなわち、樹脂部２１０およびはんだ層１４０の間に空間を設けている。言い換えると、樹脂部２１０およびはんだ層１４０の間に金属板１１２を介在させ、樹脂部２１０がはんだ層１４０に接することを防止している。これにより、熱サイクルを加えた場合の樹脂部２１０の伸縮を、はんだ層１４０に直接伝わることを防止することができる。このように、半導体モジュール１００を樹脂部２１０で封止する場合において、樹脂部２１０およびはんだ層１４０の間に空間を設けることにより、熱サイクルを印加した場合のはんだ層１４０に加わる熱応力を低減させることができる。そのため、半導体モジュール１００の信頼性をより向上させることができる。
　第２の変形例の半導体モジュール１００におけるシミュレーション結果を、図７の四角形で示す。当該シミュレーション結果は、金属板１１２の突出した厚みを金属板１１２の厚みの半分とし、他のパラメータを、第１の変形例の半導体モジュール１００におけるシミュレーションに用いたパラメータと略同一にしたものである。図７より、第２の変形例の半導体モジュール１００は、第１の変形例の半導体モジュール１００と比較して、塑性ひずみ振幅を低減できることが分かる。特に、金属板１１２の厚みが０．５ｍｍ以上で塑性ひずみ振幅の低減の効果が大きい。即ち、金属板１１２の厚みは、０．５ｍｍ以上であることが望ましい。また、前述のとおり、金属板１１２の厚みが１．０ｍｍ以上になると、はんだ処理の回数を繰り返すことによって不良が発生してしまう場合がある。そこで、第２の変形例において、金属板１１２の厚みは、０．５ｍｍ以上、１．０ｍｍ未満であることがより望ましい。
　図９は、本実施形態に係る半導体モジュール１００の第３の変形例を示す。第３の変形例の半導体モジュール１００において、図６に示された半導体モジュール１００の第１の変形例の動作と略同一のものには同一の符号を付け、説明を省略する。第３の変形例の半導体モジュール１００では、金属板１１２が、金属層１１２ａと、第１ヒートスプレッダ１１２ｂと、それらを接合するはんだ層１１２ｃとで構成される。また、回路板１１４が、回路層１１４ａと、第２ヒートスプレッダ１１４ｂと、それらを接合するはんだ層１１４ｃとで構成される。
　絶縁板１１０の一方の面において、金属層１１２ａが接合されて設けられている。そして、第１ヒートスプレッダ１１２ｂは、金属層１１２ａと冷却器１５０との間に設けられている。また、第１ヒートスプレッダ１１２ｂは、金属層１１２ａにはんだ層１１２ｃで接合される。冷却器１５０は、第１ヒートスプレッダ１１２ｂにはんだ層１４０ではんだ付けされる。はんだ層１１２ｃは、一例として、はんだ層１４０と略同一の材料を含む。
　絶縁板１１０の他方の面において、回路層１１４ａが接合されて設けられている。そして、第２ヒートスプレッダ１１４ｂは、半導体チップ１０と回路層１１４ａとの間に設けられている。また、第２ヒートスプレッダ１１４ｂは、回路層１１４ａとはんだ層１１４ｃで接合される。半導体チップ１０は、第２ヒートスプレッダ１１４ｂにはんだ層１３０ではんだ付けされる。はんだ層１１４ｃは、一例として、はんだ層１４０と略同一の材料を含む。
　第１ヒートスプレッダ１１２ｂは、はんだ層１４０およびはんだ層１１２ｃの線膨張係数に近い値の線膨張係数を有することが望ましい。これにより、第１ヒートスプレッダ１１２ｂは、絶縁板１１０からはんだ層１４０に加わる熱応力を緩和させて低減させることができる。
　第２ヒートスプレッダ１１４ｂは、半導体チップ１０で発生する熱を拡散させ、熱抵抗を低減させる。第２ヒートスプレッダ１１４ｂは、はんだ層１３０およびはんだ層１１４ｃの線膨張係数に近い値の線膨張係数を有することが望ましい。第１ヒートスプレッダ１１２ｂおよび第２ヒートスプレッダ１１４ｂは、一例として、銅を材料として含む。また、第２ヒートスプレッダ１１４ｂは、第１ヒートスプレッダ１１２ｂと略同一の材料で形成されてもよい。
　樹脂部２１０は、半導体チップ１０、はんだ層１３０、第２ヒートスプレッダ１１４ｂ、はんだ層１１４ｃ、回路層１１４ａ、絶縁板１１０、金属層１１２ａ、はんだ層１１２ｃ、および第１ヒートスプレッダ１１２ｂを覆い、封止している。また、樹脂部２１０は、第１ヒートスプレッダ１１２ｂのはんだ層１４０側のはんだ接合面を露出させる。
　第１ヒートスプレッダ１１２ｂの厚みは、厚い方が金属板１１２の合計の厚みが増えるため、効果が高まる。即ち、金属層１１２ａおよび第１ヒートスプレッダ１１２ｂの厚みの合計が、０．６ｍｍ以上、１．０ｍｍ未満であることが望ましい。
　以上の第３の変形例の半導体モジュール１００において、はんだ層１１２ｃおよびはんだ層１１４ｃの厚みを０．１ｍｍにし、図７に示すシミュレーションと同様のシミュレーションを実行した。シミュレーション結果より、第３の変形例の半導体モジュール１００は、第１の変形例の半導体モジュール１００と同様に、塑性ひずみ振幅を低減できることが分かった。
　図１０は、本実施形態に係る半導体モジュール１００の第４の変形例を示す。第４の変形例の半導体モジュール１００において、図８および図９に示された半導体モジュール１００の第２の変形例および第３の変形例の動作と略同一のものには同一の符号を付け、説明を省略する。第４の変形例の半導体モジュール１００は、第３の変形例の半導体モジュール１００と同様に、金属板１１２が、金属層１１２ａと、第１ヒートスプレッダ１１２ｂと、それらを接合するはんだ層１１２ｃとで構成される。また、回路板１１４が、回路層１１４ａと、第２ヒートスプレッダ１１４ｂと、それらを接合するはんだ層１１４ｃとで構成される。また、第４の変形例の半導体モジュール１００は、第２の変形例の半導体モジュール１００と同様に、金属板１１２の第１ヒートスプレッダ１１２ｂは、樹脂部２１０から突出している。
　このように、金属板１１２の第１ヒートスプレッダ１１２ｂは、樹脂部２１０の－Ｚ方向を向く面（即ち、底面）から突出しているので、当該半導体モジュール１００に熱サイクルを印加した場合、樹脂部２１０からはんだ層１４０に加わる熱応力を更に低減させることができる。
　以上の第４の変形例の半導体モジュール１００において、はんだ層１１２ｃおよびはんだ層１１４ｃの厚みを０．１ｍｍにし、図７に示すシミュレーションと同様のシミュレーションを実行した。シミュレーション結果より、第４の変形例の半導体モジュール１００は、第２の変形例の半導体モジュール１００と同様に、塑性ひずみ振幅を低減できることが分かった。
　なお、第３および第４の変形例の半導体モジュール１００において、回路板１１４が、回路層１１４ａと、第２ヒートスプレッダ１１４ｂと、それらを接合するはんだ層１１４ｃとで構成されることを説明した。ここで、第２ヒートスプレッダ１１４ｂは、半導体チップ１０および絶縁板１１０の間において熱抵抗に問題がなければ、無くてもよい。また、半導体モジュール１００の製造上、および／または設計上、絶縁板１１０の半導体チップ１０側および冷却器１５０側の間のバランスを保つ目的で、第２ヒートスプレッダ１１４ｂを設けてもよい。
　第１ないし第４の変形例の半導体モジュール１００の製造方法は、以下の工程となる。まず、準備された積層基板１２０の回路板１１４に、半導体チップ１０をはんだ付け（すなわち、はんだ層１３０を形成）する。次に、それらの構成部材を、金属板１１２のはんだ接合面が露出するように、樹脂部２１０でモールド封止する。最後に、準備された冷却器１５０と、金属板１１２のはんだ接合面をはんだ付け（すなわち、はんだ層１４０を形成）する。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０　半導体チップ、１００　半導体モジュール、１１０　絶縁板、１１２　金属板、１１２ａ　金属層、１１２ｂ　第１ヒートスプレッダ、１１２ｃ　はんだ層、１１４　回路板、１１４ａ　回路層、１１４ｂ　第２ヒートスプレッダ、１１４ｃ　はんだ層、１２０　積層基板、１３０　はんだ層、１４０　はんだ層、１５０　冷却器、１５２　第１板部、１５４　第２板部、１５６　波型フィン、２１０　樹脂部

Claims (10)

  1. 　回路板と、絶縁板と、金属板とが積層して構成される積層基板と、
    　前記回路板に搭載される半導体チップと、
    　はんだにより前記金属板に接合される冷却器と、
    　を備え、
    　前記冷却器は、
    　前記金属板と接合される第１板部と、
    　前記第１板部と対向する第２板部と、
    　前記第１板部および前記第２板部の間に配置される複数の波型フィンと、
    　を有し、
    　前記複数の波型フィンは、前記第１板部および前記第２板部に繋がっており、
    　前記第１板部、前記第２板部、および前記複数の波型フィンで、冷媒が通過する流路を構成する
    　半導体モジュール。
  2. 　前記複数の波型フィンのそれぞれの厚みが、０．５ｍｍ以上、０．８ｍｍ以下である請求項１に記載の半導体モジュール。
  3. 　前記複数の波型フィンのそれぞれの波ピッチが、２ｍｍ以上、４ｍｍ以下である請求項１または２に記載の半導体モジュール。
  4. 　前記複数の波型フィンの波角度が、２０°以上、３５°以下である請求項１から３のいずれか一項に記載の半導体モジュール。
  5. 　前記金属板の厚みが、０．６ｍｍ以上、１．０ｍｍ未満である請求項１から４のいずれか一項に記載の半導体モジュール。
  6. 　硬質樹脂で構成され、前記半導体チップおよび前記積層基板を封止する樹脂部をさらに備え、
    　前記金属板のはんだ接合面は、前記樹脂部から露出している請求項１から５のいずれか一項に記載の半導体モジュール。
  7. 　前記金属板のはんだ接合面は、前記樹脂部から突出している請求項６に記載の半導体モジュール。
  8. 　前記金属板の厚みが、０．５ｍｍ以上、１．０ｍｍ未満である請求項７に記載の半導体モジュール。
  9. 　前記金属板が、前記絶縁板に接合される金属層と、前記金属層に接合される第１ヒートスプレッダで構成される請求項１から８のいずれか一項に記載の半導体モジュール。
  10. 　前記回路板が、前記絶縁板に接合される回路層と、前記回路層に接合される第２ヒートスプレッダで構成される請求項１から９のいずれか一項に記載の半導体モジュール。
PCT/JP2016/053873 2015-04-01 2016-02-09 半導体モジュール WO2016158020A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017509350A JPWO2016158020A1 (ja) 2015-04-01 2016-02-09 半導体モジュール
CN201680002934.6A CN107078115B (zh) 2015-04-01 2016-02-09 半导体模块
US15/473,638 US9978664B2 (en) 2015-04-01 2017-03-30 Semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-075001 2015-04-01
JP2015075001 2015-04-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/473,638 Continuation US9978664B2 (en) 2015-04-01 2017-03-30 Semiconductor module

Publications (1)

Publication Number Publication Date
WO2016158020A1 true WO2016158020A1 (ja) 2016-10-06

Family

ID=57005581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/053873 WO2016158020A1 (ja) 2015-04-01 2016-02-09 半導体モジュール

Country Status (4)

Country Link
US (1) US9978664B2 (ja)
JP (1) JPWO2016158020A1 (ja)
CN (1) CN107078115B (ja)
WO (1) WO2016158020A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061517A1 (ja) * 2016-09-29 2018-04-05 三菱電機株式会社 パワーモジュール、その製造方法および電力変換装置
WO2020031753A1 (ja) * 2018-08-09 2020-02-13 富士電機株式会社 冷却器、半導体モジュール
JP2020035927A (ja) * 2018-08-30 2020-03-05 富士電機株式会社 冷却装置、半導体モジュールおよび車両
JP7408779B2 (ja) 2020-03-31 2024-01-05 住友精密工業株式会社 熱交換システム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139862B2 (ja) * 2018-10-15 2022-09-21 株式会社デンソー 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245158A (ja) * 2009-04-02 2010-10-28 Toyota Motor Corp 冷却器
JP2012009826A (ja) * 2010-05-21 2012-01-12 Denso Corp 熱交換器
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013165298A (ja) * 2013-05-17 2013-08-22 Toyota Industries Corp 液冷式冷却装置
WO2013147240A1 (ja) * 2012-03-30 2013-10-03 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体装置
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2016004805A (ja) * 2014-06-13 2016-01-12 昭和電工株式会社 液冷式冷却装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212625A (en) * 1988-12-01 1993-05-18 Akzo Nv Semiconductor module having projecting cooling fin groups
US5375655A (en) * 1993-03-31 1994-12-27 Lee; Yong N. Heat sink apparatus
US5625299A (en) * 1995-02-03 1997-04-29 Uhling; Thomas F. Multiple lead analog voltage probe with high signal integrity over a wide band width
JPH10200278A (ja) * 1997-01-13 1998-07-31 Yaskawa Electric Corp 冷却装置
JP2002164487A (ja) * 2000-11-27 2002-06-07 Fuji Electric Co Ltd 冷却装置
US6765793B2 (en) * 2002-08-30 2004-07-20 Themis Corporation Ruggedized electronics enclosure
US7288840B2 (en) * 2005-01-18 2007-10-30 International Business Machines Corporation Structure for cooling a surface
JP4881583B2 (ja) * 2005-06-27 2012-02-22 株式会社豊田自動織機 パワーモジュール用ヒートシンク
EP1761114A3 (en) * 2005-08-31 2009-09-16 Kabushiki Kaisha Toyota Jidoshokki Circuit board
JP4893095B2 (ja) 2006-05-01 2012-03-07 日立金属株式会社 回路基板およびこれを用いた半導体モジュール
JP4816501B2 (ja) 2007-02-26 2011-11-16 株式会社日立製作所 パワー半導体モジュール及びインバータ
JP2008270297A (ja) * 2007-04-16 2008-11-06 Sumitomo Electric Ind Ltd パワーユニットおよび放熱容器
JP4697475B2 (ja) * 2007-05-21 2011-06-08 トヨタ自動車株式会社 パワーモジュールの冷却器及びパワーモジュール
WO2009069578A1 (ja) * 2007-11-26 2009-06-04 Kabushiki Kaisha Toyota Jidoshokki 液冷式冷却装置
US7784607B1 (en) * 2008-07-22 2010-08-31 Tony Thomas Coin holding apparatus
JP5381561B2 (ja) * 2008-11-28 2014-01-08 富士電機株式会社 半導体冷却装置
WO2010118183A2 (en) * 2009-04-08 2010-10-14 Sunmodular, Inc. Low stress-inducing heat sink
US8907477B2 (en) 2010-01-05 2014-12-09 Fuji Electric Co., Ltd. Unit for semiconductor device and semiconductor device
JP5686606B2 (ja) * 2010-01-12 2015-03-18 日本軽金属株式会社 フィン一体型基板の製造方法およびフィン一体型基板
JP2011155207A (ja) * 2010-01-28 2011-08-11 Aisin Aw Co Ltd インバータモジュールの製造方法及びインバータモジュール
JP2011171686A (ja) 2010-02-22 2011-09-01 Nakamura Mfg Co Ltd 放熱部付き金属ベースプリント基板
JP5383717B2 (ja) 2011-01-04 2014-01-08 三菱電機株式会社 半導体装置
JP5902543B2 (ja) * 2012-04-20 2016-04-13 三菱電機株式会社 半導体装置及びその製造方法
JP5920077B2 (ja) * 2012-07-13 2016-05-18 富士電機株式会社 半導体装置の製造方法及び半導体装置
CN105051892B (zh) * 2013-09-05 2018-06-15 富士电机株式会社 电力用半导体模块

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245158A (ja) * 2009-04-02 2010-10-28 Toyota Motor Corp 冷却器
JP2012009826A (ja) * 2010-05-21 2012-01-12 Denso Corp 熱交換器
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012191010A (ja) * 2011-03-10 2012-10-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
WO2013147240A1 (ja) * 2012-03-30 2013-10-03 京セラ株式会社 流路部材およびこれを用いた熱交換器ならびに半導体装置
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP2013165298A (ja) * 2013-05-17 2013-08-22 Toyota Industries Corp 液冷式冷却装置
JP2016004805A (ja) * 2014-06-13 2016-01-12 昭和電工株式会社 液冷式冷却装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018061517A1 (ja) * 2016-09-29 2018-04-05 三菱電機株式会社 パワーモジュール、その製造方法および電力変換装置
WO2020031753A1 (ja) * 2018-08-09 2020-02-13 富士電機株式会社 冷却器、半導体モジュール
JPWO2020031753A1 (ja) * 2018-08-09 2020-12-17 富士電機株式会社 冷却器、半導体モジュール
US11075144B2 (en) 2018-08-09 2021-07-27 Fuji Electric Co., Ltd. Cooler and semiconductor module
JP2020035927A (ja) * 2018-08-30 2020-03-05 富士電機株式会社 冷却装置、半導体モジュールおよび車両
JP7200549B2 (ja) 2018-08-30 2023-01-10 富士電機株式会社 冷却装置、半導体モジュールおよび車両
JP7408779B2 (ja) 2020-03-31 2024-01-05 住友精密工業株式会社 熱交換システム

Also Published As

Publication number Publication date
US20170207145A1 (en) 2017-07-20
JPWO2016158020A1 (ja) 2017-07-27
CN107078115A (zh) 2017-08-18
US9978664B2 (en) 2018-05-22
CN107078115B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
KR101076644B1 (ko) 반도체 장치
US8198539B2 (en) Heat radiator and power module
WO2016158020A1 (ja) 半導体モジュール
JP6324539B2 (ja) 半導体モジュール
KR101188150B1 (ko) 냉각 장치
JP2007173680A (ja) 半導体装置
JP7040032B2 (ja) 半導体装置
JP4989552B2 (ja) 電子部品
JP2020088074A (ja) パワー半導体装置
JP6200759B2 (ja) 半導体装置およびその製造方法
WO2013118275A1 (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
JP2012248700A (ja) 半導体装置
JP2009200258A (ja) 半導体モジュール
JP5987634B2 (ja) パワー半導体モジュール
JP4935783B2 (ja) 半導体装置および複合半導体装置
JP5840102B2 (ja) 電力用半導体装置
WO2014045758A1 (ja) パワー半導体モジュール
JP6316219B2 (ja) パワー半導体モジュール
JP6380076B2 (ja) 半導体装置
JP2019083292A (ja) 半導体装置
JP2008159946A (ja) 半導体モジュールの冷却装置およびその製造方法
JP2019102519A (ja) 半導体装置
JP7147186B2 (ja) 半導体装置
JP5631100B2 (ja) 電子部品搭載基板の冷却構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16771904

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017509350

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16771904

Country of ref document: EP

Kind code of ref document: A1