CN107078115A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN107078115A
CN107078115A CN201680002934.6A CN201680002934A CN107078115A CN 107078115 A CN107078115 A CN 107078115A CN 201680002934 A CN201680002934 A CN 201680002934A CN 107078115 A CN107078115 A CN 107078115A
Authority
CN
China
Prior art keywords
semiconductor module
plate portion
plate
soldering
metallic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680002934.6A
Other languages
English (en)
Other versions
CN107078115B (zh
Inventor
山田教文
乡原广道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107078115A publication Critical patent/CN107078115A/zh
Application granted granted Critical
Publication of CN107078115B publication Critical patent/CN107078115B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

防止产生裂纹和断裂并利用焊锡接合线膨胀系数不同的层叠基板和冷却器。提供一种半导体模块，具备：层叠基板，由电路板、绝缘板和金属板层叠而构成；半导体芯片，搭载于电路板；以及冷却器，通过焊锡而与金属板接合，冷却器具有：第一板部，与金属板接合；第二板部，与第一板部相向；以及多个波形散热片，配置在第一板部与第二板部之间，多个波形散热片与第一板部和第二板部连接，由第一板部、第二板部和多个波形散热片构成供制冷剂通过的流路。

Description

半导体模块
技术领域
本发明涉及半导体模块。
背景技术
在以混合动力汽车和电动车等为代表的使用马达的机器中，以节能为目的利用了电力转换装置。包括IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等功率半导体元件的半导体模块广泛应用于该电力转换装置。而且，已知有这样的半导体模块，即，由于功率半导体元件在控制大电流时发热，因此具备用于冷却该功率半导体元件的冷却器(例如，参照专利文献1～专利文献6)。
专利文献1日本特开2007-142472号公报
专利文献2日本特开平10-200278号公报
专利文献3日本特开2013-165298号公报
专利文献4日本特开2012-142465号公报
专利文献5日本专利第5381561号公报
专利文献6日本特开2011-171686号公报
发明内容
技术问题
然而，与搭载功率半导体元件的层叠基板相比，冷却该层叠基板的冷却器的线膨胀系数有时差异为数倍程度。如果对这样的半导体模块执行热循环试验，则会在接合该层叠基板和冷却器的焊锡层产生热应力，有时会发生裂纹和/或断裂。
技术方案
在本发明的第一方式中，提供一种半导体模块，该半导体模块具备：层叠基板，由电路板、绝缘板和金属板层叠而构成；半导体芯片，搭载于上述电路板；以及冷却器，通过焊锡而与上述金属板接合，冷却器具有：第一板部，与上述金属板接合；第二板部，与上述第一板部相向；以及多个波形散热片，配置在上述第一板部与上述第二板部之间，上述多个波形散热片与上述第一板部和上述第二板部连接，由上述第一板部、上述第二板部和上述多个波形散热片构成供制冷剂通过的流路。
(一般性公开)
(项目1)
半导体模块可以具备由电路板、绝缘板和金属板层叠而构成的层叠基板。
半导体模块可以具备搭载于电路板的半导体芯片。
半导体模块可以具备通过焊锡而与金属板接合的冷却器。
冷却器可以具有与金属板接合的第一板部。
冷却器可以具有与第一板部相向的第二板部。
冷却器可以具有配置在第一板部与第二板部之间的多个波形散热片。
多个波形散热片可以与第一板部和第二板部连接。
第一板部、第二板部和多个波形散热片可以构成供制冷剂通过的流路。(项目2)
多个波形散热片中的每一个的厚度可以为0.5mm以上且0.8mm以下。(项目3)
多个波形散热片中的每一个的波纹节距可以为2mm以上且4mm以下。(项目4)
多个波形散热片的波纹角度可以为20°以上且35°以下。
(项目5)
金属板的厚度可以为0.6mm以上且小于1.0mm。
(项目6)
半导体模块还可以具备树脂部，该树脂部由硬质树脂构成并对半导体芯片和层叠基板进行密封。
金属板的焊锡接合面可以从树脂部露出。
(项目7)
金属板的焊锡接合面可以从树脂部突出。
(项目8)
金属板的厚度可以为0.5mm以上且小于1.0mm。
(项目9)
金属板可以由与绝缘板接合的金属层以及与金属层接合的第一散热器构成。
(项目10)
电路板可以由与绝缘板接合的电路层以及与电路层接合的第二散热器构成。
应予说明，上述的发明内容并非列举了本发明的全部必要技术特征。此外，这些特征组的再组合也可另外成为发明。
附图说明
图1示出本实施方式的半导体模块100的构成例。
图2示出本实施方式的多个波形散热片156的一例。
图3示出计算本实施方式的焊锡层140的塑性应变振幅相对于波形散热片156的散热片厚W的关系而得的结果的一例。
图4示出计算本实施方式的焊锡层140的塑性应变振幅相对于波形散热片156的波纹节距P的关系而得的结果的一例。
图5示出计算本实施方式的焊锡层140的塑性应变振幅相对于波形散热片156的波纹角度α的关系而得的结果的一例。
图6示出本实施方式的半导体模块100的第一变形例。
图7示出计算本实施方式的焊锡层140的塑性应变振幅相对于金属板112的厚度的关系而得的结果的一例。
图8示出本实施方式的半导体模块100的第二变形例。
图9示出本实施方式的半导体模块100的第三变形例。
图10示出本实施方式的半导体模块100的第四变形例。
符号说明
10半导体芯片，100半导体模块，110绝缘板，112金属板，112a金属层，112b第一散热器，112c焊锡层，114电路板，114a电路层，114b第二散热器，114c焊锡层，120层叠基板，130焊锡层，140焊锡层，150冷却器，152第一板部，154第二板部，156波形散热片，210树脂部。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并非限定权利要求书所涉及的发明。另外，在实施方式中所说明的特征的全部组合并不一定是发明的解决方案所必须的。
图1示出本实施方式的半导体模块100的构成例。在图1中，将纸面的横向设为X轴，将纸面的纵向设为Z轴，将相对于纸面垂直的方向设为Y轴。半导体模块100具备半导体芯片10、层叠基板120和冷却器150。在半导体模块100中，防止产生裂纹和断裂并利用焊锡接合线膨胀系数不同的层叠基板120和冷却器150。而且，利用冷却器150对搭载于该层叠基板120的半导体芯片10进行冷却。
半导体芯片10为该半导体模块100冷却的冷却对象。半导体芯片10可以为功率半导体元件，例如，为绝缘栅双极型晶体管(IGBT)、功率MOSFET(Metal Oxide SemiconductorField Effect Transistor：金属氧化物半导体场效应晶体管)、FWD(Free WheelingDiode：续流二极管)等。半导体芯片10可以是它们的组合，另外，也可以是将该组合设为一个半导体元件而成的反向阻断IGBT、反向导通IGBT等。
层叠基板120由电路板114、绝缘板110和金属板112层叠而构成。在层叠基板120的金属板112侧设有冷却器150，在层叠基板120的电路板114侧搭载半导体芯片10。图1示出在-Z方向侧设有冷却器150并在层叠基板120的+Z方向侧搭载半导体芯片10的示例。
绝缘板110具有使搭载的半导体芯片10与外部电绝缘的功能，例如由包括Si3N4、AlN和Al2O3之中至少一种的材料形成。作为一个示例，绝缘板110为陶瓷基板。
金属板112配置于绝缘板110的一侧的面。金属板112以预定的厚度配置于绝缘板110。作为一个示例，金属板112通过直接接合而与绝缘板110接合。金属板112通过使用焊锡等，使绝缘板110与其它部件接合。
电路板114配置在绝缘板110的另一侧的面。图1示出使电路板114的一侧的朝向-Z方向的面与绝缘板110的朝向+Z方向的面接触地配置的示例。电路板114形成有电路布线、电源电路、输入输出电路等，并与半导体芯片10和该半导体模块100的外部电连接。电路板114通过例如焊锡层130而与半导体芯片10电连接。除此以外，电路板114也可以通过例如引脚布线、导线布线和/或引线框架布线而与半导体芯片10电连接。
层叠基板120可以使用例如DCB(Direct Copper Bonding：直接铜键合)基板和/或AMB(Active Metal Blazing：活性金属钎焊)基板等。
焊锡层130将半导体芯片10和电路板114接合并固定。图1示出焊锡层130将电路板114的另一侧的朝向+Z方向的面与半导体芯片10的一侧的朝向-Z方向的面接合的示例。焊锡层130将例如半导体芯片10与电路板114的电源布线和/或接地线彼此电连接。
焊锡层140在层叠基板120的与搭载有半导体芯片10的面相反侧的面，接合该层叠基板120的金属板112和冷却器150。
焊锡层130也将半导体芯片10和层叠基板120热连接。即，通过焊锡层130使半导体芯片10的温度传导至层叠基板120。另外，焊锡层140将层叠基板120和冷却器150热连接。因此，该半导体模块100通过冷却器150来冷却层叠基板120，由此能够冷却半导体芯片10。作为一个示例，焊锡层130和焊锡层140具有Sn-Ag系、Sn-Sb系、Sn-Sb-Ag系焊锡材料。
冷却器150通过焊锡层140的焊锡接合而与层叠基板120的金属板112接合。冷却器150例如在内部具备流路，通过使液体或气体的制冷剂通过，从而对已热连接的层叠基板120进行冷却。冷却器150优选由热导率高的材料形成，例如，包括铝、铝合金、铜、铜合金等材料。
在此，例如，相对于陶瓷的线膨胀系数为3×10-6至8×10-6/℃程度，铝的线膨胀系数为23×10-6程度，焊锡的线膨胀系数为20×10-6至25×10-6/℃程度，铜的线膨胀系数为17×10-6/℃程度。如此，与通过焊锡接合而固定的层叠基板120的绝缘板110的材料相比，作为焊锡和冷却器150的材料而优选的材料的线膨胀系数的值大至数倍程度。因此，如果对以往的半导体模块实施热循环试验等，则产生与线膨胀系数的差异对应的热应力，有在焊锡层产生裂纹和/或断裂的情况。特别是，由于冷却器的与层叠基板接合的面的垂直方向(即，±Z方向)上的弯曲(即，冷却器的翘曲)，从而热应力施加到接合部的焊锡层，结果在该焊锡层产生裂纹等。
因此，本实施方式的冷却器150减少±Z方向上的弯曲的成分，即使线膨胀系数与绝缘板110的有差异，也可减少裂纹等的产生。冷却器150具有第一板部152、第二板部154和多个波形散热片156。
第一板部152在一侧的面被焊锡接合到层叠基板120的金属板112。即，第一板部152在朝向层叠基板120的+Z方向的面，通过焊锡层140而与金属板112焊锡接合。第二板部154与第一板部152的另一侧的面相向。图1示出第一板部152和第二板部154分别与XY面大致平行地配置的示例。
在第一板部152与第二板部154之间配置有多个波形散热片156。另外，多个波形散热片156中的每个波形散热片与第一板部152和第二板部154连接。而且，通过第一板部152、第二板部154和多个波形散热片156构成了供制冷剂通过的流路。对多个波形散热片156中的每个波形散热片而言，例如，从±Z方向观察，描绘出波形的形状。
多个波形散热片156通过例如冲压加工、弯折加工、铸造等形成。然后，可以通过铜焊等将多个波形散热片156与板状的第一板部152和第二板部154接合，形成冷却器150。
或者，通过切削加工等，形成与第二板部154一体化的多个波形散热片156。然后，也可以通过铜焊等将一体形成的第二板部154和多个波形散热片156与板状的第一板部152接合，形成冷却器150。
多个波形散热片156在例如第一板部152与第二板部154之间大致平行地配置。多个波形散热片156之中相邻的两个波形散热片156可以以预定的间隔配置，例如，多个波形散热片156大致等间隔地配置。关于多个波形散热片156，利用图2进行说明。
图2示出本实施方式的多个波形散热片156的一例。图2示出多个波形散热片156的与XY平面大致平行的截面的一例。图2示出将多个波形散热片156沿X方向平行且等间隔地排列而成的示例。由此，供制冷剂通过的流路沿Y方向形成。
以上的本实施方式的半导体模块100通过使制冷剂穿过由冷却器150的第一板部152、第二板部154和多个波形散热片156构成的流路，从而对层叠基板120进行冷却。如此，由于冷却器150使用多个波形散热片156，因此能够提高散热效率。另外，由于多个波形散热片156不仅连接固定到第一板部152，还连接固定到第二板部154，因此即使周围温度变化而产生热膨胀等，也能够减少第一板部152的±Z方向上的弯曲(即，翘曲)的产生。因此，能够防止焊锡层140的破裂、缺损、裂纹和破坏的产生。
如上，本实施方式的半导体模块100能够减少因工作时的热循环而引起的裂纹的产生而提高可靠性。
对这样的半导体模块100而言，通过适当地设定波形散热片156的参数(例如，图2中示出的散热片厚W、波纹节距P、波纹角度α)，从而能够进一步提高可靠性。例如，作为提高焊锡层140的可靠性的要素，可列举提高焊锡的低循环疲劳寿命。一般来说，考虑到焊锡的低循环疲劳寿命遵循在下式所示的曼森-科菲定律。
[数学式1]
ΔεpNf b＝C
在此，Δεp为塑性应变振幅，Nf为疲劳寿命，b和C为由材料决定的常数。因此可知，为了延长焊锡的疲劳寿命，减小该焊锡的塑性应变振幅即可。
因此，针对本实施方式的半导体模块100，通过热应力模拟实验，计算出在外施了-40℃至125℃的热循环时的焊锡层140产生的塑性应变振幅。
在本实施方式中说明的模拟实验中，将绝缘板110设为0.32mm厚的Si3N4基板，将电路板114和金属板112设为0.4mm厚的铜，将焊锡层140设为0.25mm厚的Sn-Sb-Ag系的焊锡。另外，冷却器150由铝合金(A6063)形成，将第一板部152和第二板部154设为1mm厚。将波形散热片156的Z方向上的高度(即，第一板部152与第二板部154的间隔)设为8mm，将流路的宽度F设为0.9mm。
图3示出计算本实施方式的焊锡层140的塑性应变振幅相对于波形散热片156的散热片厚W的关系而得的结果的一例。如果散热片厚W小于0.5mm，则波形散热片156的总体积小，因此冷却器150变得容易翘曲，塑性应变振幅变大。另外，如果散热片厚大于0.8mm，则波形散热片156的总体积变大，因此相当于增大第一板部152的厚度。即，因第一板部152的热导致的伸缩力增大，塑性应变振幅变大。
因此，多个波形散热片156中的每个散热片的厚W优选为0.5mm以上且0.8mm以下。另外，多个波形散热片156中的每一个的厚度更加优选为0.6mm以上且0.7mm以下。
图4示出计算本实施方式的焊锡层140的塑性应变振幅相对于波形散热片156的波纹节距P的关系而得的结果的一例。波纹节距P在4mm以下的范围内，焊锡的塑性应变振幅变小。另一方面，如果波纹节距P大于4mm，则波形的山与谷的深度变深，冷却器的X方向上的刚性变大，因此塑性应变振幅变大。因此，多个波形散热片156中的每一个的波纹节距优选为4mm以下。另外，在将波纹节距P形成为小于2mm的情况下，有时难以确保加工精度。因此，多个波形散热片156的波纹节距更加优选为2mm以上且4mm以下。
图5示出计算本实施方式的焊锡层140的塑性应变振幅相对于波形散热片156的波纹角度α的关系而得的结果的一例。波纹角度α在20°以上的范围内塑性应变振幅变小。即，如果波纹角度α变得小于20°，则变得接近于不具有波形的直线形的散热片，总体积变小的冷却器150变得易于翘曲，塑性应变振幅变大。因此，多个波形散热片156的波纹角度优选为20°以上。另外，如果多个波形散热片156的波纹角度变得大于35°，则流路阻力变大，因此冷却器150的冷却效率会降低。因此，多个波形散热片156的波纹角度更加优选为20°以上且35°以下。
在以上的本实施方式的半导体模块100中，对将金属板112设为0.4mm厚的铜而执行了模拟实验进行了说明。在此，由于金属板112与绝缘板110直接接合，因此能够通过改变金属板112的厚度，来控制因绝缘板110的热导致的伸缩对焊锡层140造成的影响。特别地，通过进一步增大金属板112的厚度，从而能够减小因绝缘板110导致的对焊锡层140的影响。即，金属板112的厚度优选为0.6mm以上。
但是，如果金属板112的厚度变为1.0mm以上，则由于反复进行焊锡处理，产生向绝缘板110的裂纹。另外，有时会产生电路板114从绝缘板110的偏离、和/或金属板112从绝缘板110的偏离。即，金属板112的厚度优选为0.6mm以上且小于1.0mm。
如上，对本实施方式的半导体模块100而言，通过适当地设置波形散热片156的参数和金属板112的厚度，能够减小施加到焊锡层140的热应力，减少裂纹等的产生。为了提高这样的半导体模块100的可靠性，已知有利用树脂来密封整个模块。但是，如果密封整个模块，则树脂体积会增大，有时裂纹会进入到树脂。因此，在下面对防止这样的裂纹在树脂产生的半导体模块100进行说明。
图6示出本实施方式的半导体模块100的第一变形例。在第一变形例的半导体模块100中，对与在图1所示的本实施方式的半导体模块100的功能大致相同的元件标注相同的符号，并省略说明。第一变形例的半导体模块100还具备树脂部210。
树脂部210为例如具有绝缘性的硬质树脂。作为一个示例，树脂部210为环氧树脂。树脂部210覆盖半导体芯片10、焊锡层130和层叠基板120，并将它们密封。另外，树脂部210使金属板112的焊锡接合面露出。通过利用树脂部210进行密封，能够提高半导体模块100的可靠性。
对于这样的半导体模块100，执行了与利用图3至图5说明的模拟实验同样的模拟实验。在该模拟实验中，将绝缘板110设为0.32mm厚的Si3N4基板，将电路板114设为0.4mm厚的铜，将焊锡层140设为0.25mm厚的Sn-Sb-Ag系的焊锡。另外，冷却器150由铝合金(A6063)形成，第一板部152和第二板部154设为1mm厚。将波形散热片156的Z方向上的高度(即，第一板部152与第二板部154的间隔)设为8mm，将流路的宽度F设为0.9mm，将散热片厚设为0.8mm。而且，将金属板112的厚度作为参数计算出塑性应变振幅。
图7示出计算本实施方式的焊锡层140的塑性应变振幅相对于金属板112的厚度的关系而得的结果的一例。可知通过增大金属板112的厚度，能够降低塑性应变振幅。特别地，金属板112的厚度为0.6mm以上的情况下塑性应变振幅降低的效果好。即，金属板112的厚度优选为0.6mm以上。
应予说明，由图7中示出的模拟实验结果，可预计即使将金属板112的厚度设为1.0mm以上也能够降低塑性应变振幅。但是，如上所述，如果金属板112的厚度变为1.0mm以上，则由于重复焊锡处理，有时会导致产生缺陷的情况。因此，金属板112的厚度优选为0.6mm以上且小于1.0mm。
图8示出本实施方式的半导体模块100的第二变形例。在第二变形例的半导体模块100中，对与图6中所示半导体模块100的第一变形例的功能大致相同的元件标注相同的符号，并省略说明。
在第二变形例的半导体模块100中，金属板112的焊锡接合面从树脂部210突出。即，在树脂部210与焊锡层140之间设有空间。换言之，使金属板112存在于树脂部210与焊锡层140之间，防止了树脂部210与焊锡层140接触。由此，能够防止在外施了热循环时的树脂部210的伸缩直接传递到焊锡层140。如此，在利用树脂部210密封半导体模块100的情况下，通过在树脂部210与焊锡层140之间设置空间，从而能够减小对外施了热循环时的焊锡层140所施加的热应力。因此，能够进一步提高半导体模块100的可靠性。
将第二变形例的半导体模块100中的模拟实验结果用图7的四边形表示。模拟实验结果是将金属板112的突出的厚度设为金属板112的厚度一半，其他参数设为与在第一变形例的半导体模块100中的模拟实验所使用的参数大致相同而得的结果。通过图7可知，与第一变形例的半导体模块100相比，第二变形例的半导体模块100能够降低塑性应变振幅。特别地，在金属板112的厚度为0.5mm以上的情况下塑性应变振幅降低的效果大。即，金属板112的厚度优选为0.5mm以上。另外，如上所述，如果金属板112的厚度变为1.0mm以上，则有时会因重复焊锡处理而导致产生缺陷。因此，在第二变形例中，金属板112的厚度更优选为0.5mm以上且小于1.0mm。
图9示出本实施方式的半导体模块100的第三变形例。在第三变形例的半导体模块100中，对与图6中所示的半导体模块100的第一变形例的功能大致相同的元件标注相同的符号，并省略说明。在第三变形例的半导体模块100中，金属板112由金属层112a、第一散热器112b以及将它们接合的焊锡层112c构成。另外，电路板114由电路层114a、第二散热器114b及将它们接合的焊锡层114c构成。
在绝缘板110的一侧的面，以接合的方式设有金属层112a。而且，第一散热器112b设置在金属层112a与冷却器150之间。另外，第一散热器112b通过焊锡层112c而与金属层112a接合。冷却器150通过焊锡层140而与第一散热器112b焊锡接合。作为一个示例，焊锡层112c包括与焊锡层140大致相同的材料。
在绝缘板110的另一侧的面，以接合的方式设有电路层114a。而且，第二散热器114b设置在半导体芯片10与电路层114a之间。另外，第二散热器114b通过焊锡层114c而与电路层114a接合。半导体芯片10通过焊锡层130而与第二散热器114b焊锡接合。作为一个示例，焊锡层114c包括与焊锡层140大致相同的材料。
第一散热器112b优选具有接近于焊锡层140和焊锡层112c的线膨胀系数的值的线膨胀系数。由此，第一散热器112b能够缓和并减小从绝缘板110施加到焊锡层140的热应力。
第二散热器114b使在半导体芯片10产生的热扩散，并降低热阻。第二散热器114b优选具有接近于焊锡层130和焊锡层114c的线膨胀系数的值的线膨胀系数。作为一个示例，第一散热器112b和第二散热器114b包括铜作为材料。另外，第二散热器114b也可以由与第一散热器112b大致相同的材料形成。
树脂部210覆盖并密封了半导体芯片10、焊锡层130、第二散热器114b、焊锡层114c、电路层114a、绝缘板110、金属层112a、焊锡层112c和第一散热器112b。另外，树脂部210使第一散热器112b的焊锡层140侧的焊锡接合面露出。
由于对第一散热器112b的厚度而言，较厚时增大金属板112的总计厚度，因此效果提高。即，金属层112a和第一散热器112b的厚度总计优选为0.6mm以上且小于1.0mm。
在以上的第三变形例的半导体模块100，将焊锡层112c和焊锡层114c的厚度设为0.1mm，执行了与在图7所示的模拟实验同样的模拟实验。通过模拟实验结果可知，与第一变形例的半导体模块100同样地，第三变形例的半导体模块100能够降低塑性应变振幅。
图10示出本实施方式的半导体模块100的第四变形例。在第四变形例的半导体模块100，对与图8和图9中示出的半导体模块100的第二变形例和第三变形例的功能大致相同的元件标注相同的符号，并省略说明。与第三变形例的半导体模块100同样地，第四变形例的半导体模块100的金属板112由金属层112a、第一散热器112b以及将它们接合的焊锡层112c构成。另外，电路板114由电路层114a、第二散热器114b以及将它们接合的焊锡层114c构成。另外，与第二变形例的半导体模块100同样地，第四变形例的半导体模块100的金属板112的第一散热器112b从树脂部210突出。
如此，金属板112的第一散热器112b从树脂部210的朝向-Z方向的面(即，底面)突出，因此在该半导体模块100外施了热循环的情况下，能够进一步减小从树脂部210施加到焊锡层140的热应力。
在以上的第四变形例的半导体模块100，将焊锡层112c和焊锡层114c的厚度设为0.1mm，执行了与图7中所示的模拟实验同样的模拟实验。通过模拟实验结果可知，第四变形例的半导体模块100与第二变形例的半导体模块100同样，能够降低塑性应变振幅。
应予说明，对在第三变形例和第四变形例的半导体模块100，电路板114由电路层114a、第二散热器114b以及将它们接合的焊锡层114c构成的情况进行了说明。在此，如果在半导体芯片10与绝缘板110之间没有热阻方面的问题，也可以没有第二散热器114b。另外，半导体模块100的制造方面和/或设计方面考虑，以保持绝缘板110的半导体芯片10侧与冷却器150侧之间的平衡为目的，也可以设置第二散热器114b。
第一变形例至第四变形例的半导体模块100的制造方法为以下的工序。首先，将半导体芯片10焊锡接合在准备好的层叠基板120的电路板114(即，形成焊锡层130)。接着，以使金属板112的焊锡接合面露出的方式利用树脂部210将这些构成部件进行模塑封装。最后，将准备好的冷却器150与金属板112的焊锡接合面焊锡接合(即，形成焊锡层140)。
以上，使用实施方式说明了本发明，但本发明的技术的范围不限于上述实施方式中记载的范围。本领域技术人员会明白可以对上述实施方式加以多种变更或改进。由权利要求书的记载可知，施加那样的变更或改进而成的方式也可包含在本发明的技术范围内。
为方便起见，对权利要求书、说明书和附图中的工作流程使用“首先”、“接下来”等进行了说明，但不表示一定要按照该顺序实施。

Claims (10)

1.一种半导体模块，其特征在于，具备：
层叠基板，由电路板、绝缘板和金属板层叠而构成；
半导体芯片，搭载于所述电路板；以及
冷却器，通过焊锡而与所述金属板接合，
所述冷却器具有：
第一板部，与所述金属板接合；
第二板部，与所述第一板部相向；以及
多个波形散热片，配置在所述第一板部与所述第二板部之间，
所述多个波形散热片与所述第一板部和所述第二板部连接，
由所述第一板部、所述第二板部和所述多个波形散热片构成供制冷剂通过的流路。
2.根据权利要求1所述的半导体模块，其特征在于，所述多个波形散热片中的每一个的厚度为0.5mm以上且0.8mm以下。
3.根据权利要求1或2所述的半导体模块，其特征在于，所述多个波形散热片中的每一个的波纹节距为2mm以上且4mm以下。
4.根据权利要求1至3中任一项所述的半导体模块，其特征在于，所述多个波形散热片的波纹角度为20°以上且35°以下。
5.根据权利要求1至4中任一项所述的半导体模块，其特征在于，所述金属板的厚度为0.6mm以上且小于1.0mm。
6.根据权利要求1至5中任一项所述的半导体模块，其特征在于，所述半导体模块还具备树脂部，所述树脂部由硬质树脂构成且密封所述半导体芯片和所述层叠基板，
所述金属板的焊锡接合面从所述树脂部露出。
7.根据权利要求6所述的半导体模块，其特征在于，所述金属板的焊锡接合面从所述树脂部突出。
8.根据权利要求7所述的半导体模块，其特征在于，所述金属板的厚度为0.5mm以上且小于1.0mm。
9.根据权利要求1至8中任一项所述的半导体模块，其特征在于，所述金属板由与所述绝缘板接合的金属层和与所述金属层接合的第一散热器构成。
10.根据权利要求1至9中任一项所述的半导体模块，其特征在于，所述电路板由与所述绝缘板接合的电路层和与所述电路层接合的第二散热器构成。
CN201680002934.6A 2015-04-01 2016-02-09 半导体模块 Expired - Fee Related CN107078115B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-075001 2015-04-01
JP2015075001 2015-04-01
PCT/JP2016/053873 WO2016158020A1 (ja) 2015-04-01 2016-02-09 半導体モジュール

Publications (2)

Publication Number Publication Date
CN107078115A true CN107078115A (zh) 2017-08-18
CN107078115B CN107078115B (zh) 2019-11-08

Family

ID=57005581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680002934.6A Expired - Fee Related CN107078115B (zh) 2015-04-01 2016-02-09 半导体模块

Country Status (4)

Country Link
US (1) US9978664B2 (zh)
JP (1) JPWO2016158020A1 (zh)
CN (1) CN107078115B (zh)
WO (1) WO2016158020A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699554A (zh) * 2018-08-09 2020-09-22 富士电机株式会社 冷却器和半导体模块
CN112753101A (zh) * 2018-10-15 2021-05-04 株式会社电装 半导体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019207897A (ja) * 2016-09-29 2019-12-05 三菱電機株式会社 パワーモジュール、その製造方法および電力変換装置
JP7200549B2 (ja) * 2018-08-30 2023-01-10 富士電機株式会社 冷却装置、半導体モジュールおよび車両
US20230160637A1 (en) * 2020-03-31 2023-05-25 Sumitomo Precision Products Co., Ltd. Heat Exchange System, and Fin Structure of Heat Exchanger
JP7546464B2 (ja) 2020-12-04 2024-09-06 日立Astemo株式会社 波型伝熱フィンおよびヒートシンク

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102297612A (zh) * 2010-05-21 2011-12-28 株式会社电装 热交换器
CN102487053A (zh) * 2010-12-03 2012-06-06 三菱电机株式会社 半导体装置及其制造方法
JP2013165298A (ja) * 2013-05-17 2013-08-22 Toyota Industries Corp 液冷式冷却装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212625A (en) * 1988-12-01 1993-05-18 Akzo Nv Semiconductor module having projecting cooling fin groups
US5375655A (en) * 1993-03-31 1994-12-27 Lee; Yong N. Heat sink apparatus
US5625299A (en) * 1995-02-03 1997-04-29 Uhling; Thomas F. Multiple lead analog voltage probe with high signal integrity over a wide band width
JPH10200278A (ja) * 1997-01-13 1998-07-31 Yaskawa Electric Corp 冷却装置
JP2002164487A (ja) * 2000-11-27 2002-06-07 Fuji Electric Co Ltd 冷却装置
US6765793B2 (en) * 2002-08-30 2004-07-20 Themis Corporation Ruggedized electronics enclosure
US7288840B2 (en) * 2005-01-18 2007-10-30 International Business Machines Corporation Structure for cooling a surface
JP4881583B2 (ja) * 2005-06-27 2012-02-22 株式会社豊田自動織機 パワーモジュール用ヒートシンク
EP1761114A3 (en) * 2005-08-31 2009-09-16 Kabushiki Kaisha Toyota Jidoshokki Circuit board
JP4893095B2 (ja) 2006-05-01 2012-03-07 日立金属株式会社 回路基板およびこれを用いた半導体モジュール
JP4816501B2 (ja) 2007-02-26 2011-11-16 株式会社日立製作所 パワー半導体モジュール及びインバータ
JP2008270297A (ja) * 2007-04-16 2008-11-06 Sumitomo Electric Ind Ltd パワーユニットおよび放熱容器
JP4697475B2 (ja) * 2007-05-21 2011-06-08 トヨタ自動車株式会社 パワーモジュールの冷却器及びパワーモジュール
EP2234153B1 (en) * 2007-11-26 2019-07-03 Showa Denko K.K. Liquid-cooled type cooling device
US7784607B1 (en) * 2008-07-22 2010-08-31 Tony Thomas Coin holding apparatus
JP5381561B2 (ja) 2008-11-28 2014-01-08 富士電機株式会社 半導体冷却装置
JP2010245158A (ja) * 2009-04-02 2010-10-28 Toyota Motor Corp 冷却器
WO2010118183A2 (en) * 2009-04-08 2010-10-14 Sunmodular, Inc. Low stress-inducing heat sink
WO2011083737A1 (ja) 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置
JP5686606B2 (ja) * 2010-01-12 2015-03-18 日本軽金属株式会社 フィン一体型基板の製造方法およびフィン一体型基板
JP2011155207A (ja) * 2010-01-28 2011-08-11 Aisin Aw Co Ltd インバータモジュールの製造方法及びインバータモジュール
JP2011171686A (ja) 2010-02-22 2011-09-01 Nakamura Mfg Co Ltd 放熱部付き金属ベースプリント基板
JP5383717B2 (ja) 2011-01-04 2014-01-08 三菱電機株式会社 半導体装置
JP5807348B2 (ja) * 2011-03-10 2015-11-10 富士電機株式会社 半導体装置およびその製造方法
JP2013229579A (ja) 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
CN104247008A (zh) 2012-03-30 2014-12-24 京瓷株式会社 流路构件和使用该流路构件的换热器以及半导体装置
JP5902543B2 (ja) * 2012-04-20 2016-04-13 三菱電機株式会社 半導体装置及びその製造方法
JP5920077B2 (ja) * 2012-07-13 2016-05-18 富士電機株式会社 半導体装置の製造方法及び半導体装置
DE112014000898T5 (de) * 2013-09-05 2015-11-26 Fuji Electric Co., Ltd. Leistungshalbleitermodul
JP2016004805A (ja) * 2014-06-13 2016-01-12 昭和電工株式会社 液冷式冷却装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102297612A (zh) * 2010-05-21 2011-12-28 株式会社电装 热交换器
CN102487053A (zh) * 2010-12-03 2012-06-06 三菱电机株式会社 半导体装置及其制造方法
JP2013165298A (ja) * 2013-05-17 2013-08-22 Toyota Industries Corp 液冷式冷却装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111699554A (zh) * 2018-08-09 2020-09-22 富士电机株式会社 冷却器和半导体模块
US11075144B2 (en) 2018-08-09 2021-07-27 Fuji Electric Co., Ltd. Cooler and semiconductor module
CN111699554B (zh) * 2018-08-09 2022-06-17 富士电机株式会社 冷却器和半导体模块
CN112753101A (zh) * 2018-10-15 2021-05-04 株式会社电装 半导体装置
CN112753101B (zh) * 2018-10-15 2023-12-08 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JPWO2016158020A1 (ja) 2017-07-27
US9978664B2 (en) 2018-05-22
US20170207145A1 (en) 2017-07-20
CN107078115B (zh) 2019-11-08
WO2016158020A1 (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
CN107078115B (zh) 半导体模块
US9460981B2 (en) Semiconductor module
US7190581B1 (en) Low thermal resistance power module assembly
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5602095B2 (ja) 半導体装置
US8610263B2 (en) Semiconductor device module
JP6257478B2 (ja) 電力用半導体装置
WO2015033724A1 (ja) 電力用半導体モジュール
WO2013018343A1 (ja) 半導体モジュール及びそれを搭載したインバータ
JP7040032B2 (ja) 半導体装置
US9076774B2 (en) Semiconductor device and a method of manufacturing same
JP6286543B2 (ja) パワーモジュール装置、電力変換装置およびパワーモジュール装置の製造方法
US11251108B2 (en) Semiconductor module mounted on a cooling device for use in a vehicle
JP5895220B2 (ja) 半導体装置の製造方法
WO2013088864A1 (ja) 半導体装置
JP2022000871A (ja) 電気回路基板及びパワーモジュール
US20160005670A1 (en) Semiconductor device
CN108496247B (zh) 半导体装置
JP2012138475A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP5987634B2 (ja) パワー半導体モジュール
JP4493026B2 (ja) 冷却装置付き回路基板の製造方法
JP7070661B2 (ja) 半導体装置
US20140001611A1 (en) Semiconductor package
JP2007173301A (ja) 半導体素子冷却用放熱器、半導体装置、半導体素子冷却用放熱器の製造方法
JP4992302B2 (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191108

CF01 Termination of patent right due to non-payment of annual fee