JP2014022579A - パワーモジュール半導体装置 - Google Patents

パワーモジュール半導体装置 Download PDF

Info

Publication number
JP2014022579A
JP2014022579A JP2012160165A JP2012160165A JP2014022579A JP 2014022579 A JP2014022579 A JP 2014022579A JP 2012160165 A JP2012160165 A JP 2012160165A JP 2012160165 A JP2012160165 A JP 2012160165A JP 2014022579 A JP2014022579 A JP 2014022579A
Authority
JP
Japan
Prior art keywords
semiconductor device
power module
module semiconductor
electrode
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012160165A
Other languages
English (en)
Other versions
JP6077773B2 (ja
Inventor
Hirotaka Otake
浩隆 大嶽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012160165A priority Critical patent/JP6077773B2/ja
Publication of JP2014022579A publication Critical patent/JP2014022579A/ja
Application granted granted Critical
Publication of JP6077773B2 publication Critical patent/JP6077773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置を提供する。
【解決手段】セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａと、第１銅プレート層１０ａ上に配置された接合層２１ｂと、第１銅プレート層１０ａ上に配置され、接合層２１ｂを介して第１銅プレート層１０ａと接続された金属板２１と、金属板２１上に配置された第１半導体デバイスＱとを備える。金属板２１は、それがない場合と比較して、熱抵抗Ｒthが低くなる厚さに設定される。
【選択図】図１

Description

本発明は、パワーモジュール半導体装置に関し、特に、薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置に関する。
現在多くの研究機関において、シリコンカーバイド（ＳｉＣ：Silicon Carbide）デバイスの研究開発が行われている。ＳｉＣパワーデバイスの特徴として、従来のＳｉパワーデバイスよりも優れた低オン抵抗、高速スイッチングおよび高温動作などを挙げることができる。
絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ:Insulated Gate Bipolar Transistor）などの従来のＳｉパワーデバイスでは、動作可能な温度範囲が１５０℃程度までである。
しかしながら、ＳｉＣパワーデバイスでは、理論的に、約６００℃まで動作可能である。
従来のＳｉパワーモジュールでは、Ｓｉパワーデバイスのロスが相対的に大きく、発熱の問題から大きなパワーを出力することができない。大きなパワーを出力することができない分、パワーモジュールの熱抵抗は大きくても許容できるため、反りの影響を考慮してパワーモジュールを厚く形成しているが、そのためにパワーモジュールの小型化に限界があった。
ＳｉＣパワーモジュールでは、ＳｉＣデバイスのロスが相対的に小さいため、大電流を導通可能であり、かつ高温動作が容易となったが、それを許容するための薄型パワーモジュールの設計は必須である。
これらのＳｉＣパワーデバイスのパッケージには、ケース型が採用されている。
一方、トランスファモールドによって樹脂封止された半導体装置についても開示されている（例えば、特許文献１参照。）。
また、ソース電極に対してワイヤボンディング技術を適用するＳｉＣパワーデバイスの構造も開示されている（例えば、特許文献２参照。）。
特開２００５−１８３４６３号公報 特開２００７−３０５９６２号公報
従来のＳｉパワーモジュールでは、Ｓｉデバイスの規格化オン抵抗が大きいため、抵抗低減のためにチップサイズを大きくしなくてはならず、モジュール全体の面積も大きかった。そのため、モジュールの反りが起こりやすく、この反りを抑えるために、内蔵する基板が厚くなり、モジュール全体の厚さも設計上厚くなっていた。また、高温時にＳｉデバイスが熱暴走する性質から、高温動作は不可能であった。
ＳｉＣパワーモジュールでは、小型化の点で薄型パワーモジュールが求められている。ＳｉＣパワーモジュールでは、ＳｉＣデバイスのチップ面積が小さくなるために、熱抵抗が下がりにくく、また、高温動作も求められるため、薄型パワーモジュールの部材の反りが問題となる。
また、従来の半導体モジュールでは、内蔵する部材が多く、サイズ縮小が不十分であった。また、システムに実装するときに端子の配置が最適化されていないため、省スペース化できなかった。また、ボンディングワイヤと内蔵する部材間のショートを回避するために、上面板電極と基板間の厚みを大きくする必要があり、サイズ縮小が不十分であった。
一方、Ｓｉ ＩＧＢＴと比較して、ＳｉＣ ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor)は規格化オン抵抗を１／１０程度に低減可能であるが、同じ値の規格化オン抵抗を有するように、Ｓｉ ＩＧＢＴの１／１０の大きさのチップを有するＳｉＣ ＭＯＳＦＥＴを形成すると、熱抵抗Ｒth(℃／Ｗ)の観点からは、ＳｉＣの熱伝導率がＳｉより高いといっても４倍程度なので、ＳｉＣ ＭＯＳＦＥＴは放熱上の問題が生じ動作上不利である。
放熱上の問題を解決するために、半導体チップ上に柱構造電極を配置し、放熱性を強化する構造も提案されているが、片面冷却タイプのモジュールでは、放熱への寄与は十分ではない。
一方、両面冷却タイプのモジュールは、冷却性能は高性能であるが、生産性が悪く、また製造上高価である。
本発明者は、特に熱抵抗が高くなり易いＳｉＣモジュールにとって、チップ裏面（モジュール裏面）側の熱抵抗低減が必要であることを見出した。
本発明の目的は、薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、セラミック基板と、前記セラミック基板の表面上に配置された第１銅プレート層と、前記第１銅プレート層上に配置された接合層と、前記第１銅プレート層上に配置され、前記接合層を介して前記第１銅プレート層と接続された金属板と、前記金属板上に配置された第１半導体デバイスとを備え、前記金属板は、それがない場合と比較して、熱抵抗が低くなる厚さに設定されたパワーモジュール半導体装置が提供される。
本発明によれば、薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置を提供することができる。
第１の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図。 比較例に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例１に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図３のＩ−Ｉ線に沿う模式的断面構造図。 第１の実施の形態の変形例２に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図５のＩＩ−ＩＩ線に沿う模式的断面構造図。 第１の実施の形態の変形例３に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例４に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例５に係るパワーモジュール半導体装置の模式的平面パターン構成図。 図９のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 第１の実施の形態の変形例６に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例７に係るパワーモジュール半導体装置の模式的平面パターン構成図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置において、金属板内における熱伝導の広がりを説明するための模式的平面パターン構成図、（ｂ）図１３（ａ）のＩＶ−ＩＶ線に沿う模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置において、挿入する金属板の厚さＴＨ１と熱抵抗Ｒth(℃／Ｗ)との関係のシミュレーション結果を示す図、（ｂ）図１４（ａ）のシミュレーションに用いた第１の実施の形態に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例８に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例９に係るパワーモジュール半導体装置の模式的断面構造図。 第１の実施の形態の変形例１０に係るパワーモジュール半導体装置の模式的断面構造図。 （ａ）第１の実施の形態に係るパワーモジュール半導体装置の製造方法の一工程において、塗布された金属粒子接合層として銀ナノペーストを加圧する前の状態を示す模式的断面図、（ｂ）加圧後の銀ナノペーストの状態を示す模式的断面図。 第１の実施の形態に係るパワーモジュール半導体装置の製造方法に適用する固相拡散接合工程の説明であって、（ａ）２つの金属材料が互いに対向した様子を示す模式的断面構造図、（ｂ）２つの金属材料が互いに対向して接触し、高圧下で、接触界面が変形した様子を示す模式的断面構造図、（ｃ）接触界面が完全に消失し、１つの境界面のみが形成された様子を示す模式的断面構造図、（ｄ）原子拡散によって、境界面が除去されてシームレスな固相拡散接合が形成された様子を示す模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第１の実施の形態に係るパワーモジュール半導体装置に適用する半導体デバイスの例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的鳥瞰構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールにおいて、樹脂層を形成前の模式的鳥瞰構成図。 第２の実施の形態に係るパワーモジュール半導体装置に適用する上面板電極の模式的平面パターン構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールにおいて、上面板電極を形成前の模式的鳥瞰構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的平面パターン構成図。 図２６のＶ−Ｖ線に沿う模式的断面構造図。 図２６のＶ−Ｖ線に沿う別の模式的断面構造図。 図２６のＶ−Ｖ線に沿う他の模式的断面構造図。 図２６のＶ−Ｖ線に沿うさらに別の模式的断面構造図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的裏面外観構成図。 第２の実施の形態に係るパワーモジュール半導体装置であって、ツーインワンモジュールの模式的回路表現図。 第２の実施の形態に係るパワーモジュール半導体装置を用いて構成した３相交流インバータの模式的回路構成図。 ３相交流インバータを駆動するために第２の実施の形態に係るパワーモジュール半導体装置を３個並列に配置した模式的平面構成図。 第２の実施の形態に係るパワーモジュール半導体装置において、信号端子を折り曲げた模式的鳥瞰構成図。 第２の実施の形態に係るパワーモジュール半導体装置を３個並列に配置し、３相交流インバータを駆動する模式的平面構成図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的回路表現図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの詳細回路表現図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的鳥瞰構成図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールにおいて、樹脂層を形成前の模式的鳥瞰構成図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールにおいて、上面板電極を形成前の模式的鳥瞰構成図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的平面パターン構成図。 第３の実施の形態に係るパワーモジュール半導体装置であって、ワンインワンモジュールの模式的裏面外観構成図。 図４２のＶＩ−ＶＩ線に沿う模式的断面構造図。 図４２のＶＩ−ＶＩ線に沿う別の模式的断面構造図。 図４２のＶＩ−ＶＩ線に沿う他の模式的断面構造図。 図４２のＶＩ−ＶＩ線に沿うさらに別の模式的断面構造図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
第１の実施の形態に係るパワーモジュール半導体装置１の模式的断面構造は、図１に示すように表される。また、比較例に係るパワーモジュール半導体装置１ａの模式的断面構造は、図２に示すように表される。
第１の実施の形態に係るパワーモジュール半導体装置１は、図１に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａと、第１銅プレート層１０ａ上に配置された接合層２１ｂと、第１銅プレート層１０ａ上に配置され、接合層２１ｂを介して第１銅プレート層１０ａと接続された金属板２１と、金属板２１上に配置された半導体デバイスＱとを備える。
一方、比較例に係るパワーモジュール半導体装置１ａは、図２に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａと、第１銅プレート層１０ａ上に配置された半田層３ｂと、第１銅プレート層１０ａ上に配置され、半田層３ｂを介して第１銅プレート層１０ａと接続された半導体デバイスＱとを備える。
第１の実施の形態に係るパワーモジュール半導体装置１において、金属板２１は、図１に示すように、台形形状を備え、金属板２１上に半導体デバイスＱが搭載される部分の面積Ｓ１に対して、金属板２１が第１銅プレート層１０と接する部分の面積Ｓ２は、Ｓ２＞Ｓ１の関係が成り立つ。
一方、比較例に係るパワーモジュール半導体装置１ａにおいては、図２に示すように、セラミック基板１０上に半導体デバイスＱが搭載される部分の面積は、Ｓ１のままである。
第１の実施の形態に係るパワーモジュール半導体装置１においては、金属板２１を図１に示すような形状に形成することによって、半導体デバイスＱからセラミック基板１０への熱拡散効果を増大することができる。
また、半導体デバイスＱからセラミック基板１０への熱拡散において、セラミック基板１０を跨ぐ際の熱伝導有効面積を拡大することができる。
第１の実施の形態に係るパワーモジュール半導体装置１において、金属板２１は、それがない場合（比較例）と比較して、熱抵抗Ｒthが低くなる厚さＴＨ１に設定される。ここで、熱抵抗Ｒthが低くなる厚さＴＨ１については、後述する（図１４）。
尚、半導体デバイスＱは、金属板２１と半田層３ｂを介して接続される。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１に示すように、半導体デバイスＱ上に半田層３ａを介して配置された柱状電極２０と、柱状電極２０上に配置された上面板電極２２とを備える。
また、第１の実施の形態に係るパワーモジュール半導体装置１は、図１に示すように、トランスファモールド樹脂１２により被覆される。
また、第１の実施の形態に係るパワーモジュール半導体装置１において、接合層２１ｂは、例えば、金属粒子接合層で形成可能である。ここで、金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成可能である。また、導電性粒子は、金属微粒子であっても良い。更に詳細には、金属微粒子は、銀ナノ粒子、金ナノ粒子、ニッケルナノ粒子または銅ナノ粒子のいずれかで形成可能である。
また、接合層２１ｂは、例えば、固相拡散層で形成可能である。固相拡散層については、後述する（図１９、図２０および図２１）。
金属板２１は、ＣｕＭｏ若しくはＣｕで形成可能である。
セラミック基板２０は、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣで形成されていても良い。
柱状電極２０は、ＣｕＭｏ若しくはＣｕで形成されていても良い。
上面板電極２２は、ＣｕＭｏ若しくはＣｕで形成されていても良い。
半導体デバイスＱは、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスで形成可能である。具体的に、半導体デバイスＱ１・Ｑ２は、例えば、ＳｉＣ ＭＯＳＦＥＴ、半導体デバイスＤ１・Ｄ２は、ＳＢＤ（Schottky Barrier Diode）で構成可能である。
尚、半導体デバイスＱ１・Ｑ２同士、半導体デバイスＤ１・Ｄ２同士は、必ずしも隣接している必要はなく、熱抵抗を加味して、適宜配置替えをしても良い。
（変形例１）
第１の実施の形態の変形例１に係るパワーモジュール半導体装置１の模式的平面パターン構成は図３に示すように表され、図３のＩ−Ｉ線に沿う模式的断面構造は、図４に示すように表される。
第１の実施の形態の変形例１に係るパワーモジュール半導体装置１において、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２は、図３に示すように、複数の金属板２１1・２１2・２１3・２１4上にそれぞれ配置されている。ここで、金属板２１1・２１2の断面形状は、図４に示すように、矩形形状を有する。金属板２１3・２１4の断面形状も、図示は省略するが、同様に矩形形状を有する。
半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２は複数配置され、金属板２１1・２１2・２１3・２１4は、複数の半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２毎に個別に配置されている。すなわち、金属板２１1・２１2・２１3・２１4は、完全に個別に分かれていても良い。
金属板２１1・２１2・２１3・２１4は、図３に示すように、平面視で半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２よりも面積が大きく構成されている。
半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２のチップ面積よりも大きな金属板２１1・２１2・２１3・２１4を使用することによって、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散効果を増大することができる。
また、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散において、ＳｉＮ，ＡｌＳｉＣなどで形成されるセラミック基板１０を跨ぐ際の熱伝導有効面積を拡大することができる。
第１の実施の形態の変形例１に係るパワーモジュール半導体装置１は、図３および図４に示すように、半導体デバイスＱ１・Ｑ２上に配置された柱状電極２０1・２０2を備えていても良い。
また、第１の実施の形態の変形例１に係るパワーモジュール半導体装置１は、図３および図４に示すように、第１銅プレート層１０ａのパターン上に半導体デバイスＱ１・Ｑ２に隣接して配置されたダイオードＤ１・Ｄ２を備えていても良い。
また、第１の実施の形態の変形例１に係るパワーモジュール半導体装置１は、図３および図４に示すように、柱状電極２０1・２０2上に配置された上面板電極２２を備えていても良い。
金属板２１1・２１2・２１3・２１4は、ＣｕＭｏ若しくはＣｕで形成可能である。
また、セラミック基板２０は、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣで形成されていても良い。
柱状電極２０1・２０2は、ＣｕＭｏ若しくはＣｕで形成されていても良い。
上面板電極２２は、ＣｕＭｏ若しくはＣｕで形成されていても良い。
半導体デバイスＱ１・Ｑ２は、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスで形成可能である。具体的に、半導体デバイスＱ１・Ｑ２は、例えば、ＳｉＣ ＭＯＳＦＥＴ、半導体デバイスＤ１・Ｄ２は、ＳＢＤで構成可能である。
（変形例２）
第１の実施の形態の変形例２に係るパワーモジュール半導体装置１の模式的平面パターン構成は、図５に示すように表され、図５のＩＩ−ＩＩ線に沿う模式的断面構造は、図６に示すように表される。
第１の実施の形態の変形例２に係るパワーモジュール半導体装置１は、図５および図６に示すように、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２は、共通の金属板２１上に配置されている。ここで、金属板２１の断面形状は、図６に示すように、矩形形状を有する。
金属板２１は、図５に示すように、平面視で半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２よりも面積が大きく構成されている。
半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２のチップ面積よりも大きな金属板２１を使用することによって、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散効果を増大することができる。
また、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散において、セラミック基板１０を跨ぐ際の熱伝導有効面積を拡大することができる。その他の構成は、第１の実施の形態の変形例１と同様である。
（変形例３）
第１の実施の形態の変形例３に係るパワーモジュール半導体装置１の模式的断面構造は、図７に示すように表される。変形例３に係るパワーモジュール半導体装置１は、変形例１と同様の平面パターン構成を備えるため、図７は、図３（変形例１）のＩ−Ｉ線に沿う模式的断面構造に対応している。
半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２は、図３および図７に示すように、複数の金属板２１1・２１2・２１3・２１4上にそれぞれ配置されている。ここで、金属板２１1・２１2の断面形状は、図７に示すように、台形形状を有する。金属板２１3・２１4の断面形状も、図示は省略するが、同様に台形形状を有する。
金属板２１1・２１2・２１3・２１4は、図３に示すように、平面視で半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２よりも面積が大きく構成されている。
半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２のチップ面積よりも大きな金属板２１1・２１2・２１3・２１4を使用することによって、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散効果を増大することができる。
また、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散において、ＳｉＮ，ＡｌＳｉＣなどで形成されるセラミック基板１０を跨ぐ際の熱伝導有効面積を拡大することができる。その他の構成は、第１の実施の形態の変形例１と同様である。
（変形例４）
第１の実施の形態の変形例４に係るパワーモジュール半導体装置１の模式的断面構造は、図８に示すように表される。変形例４に係るパワーモジュール半導体装置１は、変形例２と同様の平面パターン構成を備えるため、図８は、図５（変形例２）のＩＩ−ＩＩ線に沿う模式的断面構造に対応している。
半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２は、図５および図８に示すように、共通の金属板２１上に配置されている。ここで、金属板２１の断面形状は、図８に示すように、台形形状を有する。
金属板２１は、図５に示すように、平面視で半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２よりも面積が大きく構成されている。
半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２のチップ面積よりも大きな金属板２１を使用することによって、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散効果を増大することができる。
また、半導体デバイスＱ１・Ｑ２・Ｄ１・Ｄ２からセラミック基板１０への熱拡散において、セラミック基板１０を跨ぐ際の熱伝導有効面積を拡大することができる。その他の構成は、第１の実施の形態の変形例１と同様である。
（変形例５）
第１の実施の形態の変形例５に係るパワーモジュール半導体装置の模式的平面パターン構成は、図９に示すように表され、図９のＩＩＩ−ＩＩＩ線に沿う模式的断面構造は、図１０に示すように表される。
第１の実施の形態の変形例５に係るパワーモジュール半導体装置１は、図９および図１０に示すように、半導体デバイスＱ１・Ｑ２は、共通の金属板２１上に配置されている。ここで、金属板２１の断面形状は、図１０に示すように、台形形状を有し、一部に熱干渉抑制用の溝部２１Ｇを有する。また、溝部２１Ｇも台形形状を有する。
すなわち、第１の実施の形態の変形例５に係るパワーモジュール半導体装置１は、図９および図１０に示すように、金属板２１上に半導体デバイスＱ１・Ｑ２は複数配置され、金属板２１は、複数の半導体デバイスＱ１・Ｑ２間の対向領域のすくなくとも一部に熱干渉抑制用の溝部２１Ｇを有する。
図１０に示すように、第１の実施の形態の変形例５に係るパワーモジュール半導体装置１において、金属板２１の厚さＴＨ１に対して、熱干渉抑制用の溝部２１Ｇの深さは、ＴＨ２であり、ＴＨ１＞＝ＴＨ２が成立する。
ここで、ＴＨ２＝ＴＨ１の場合には、溝部２１Ｇは、第１銅プレート層１０ａの表面まで貫通していることになる。
すなわち、溝部２１Ｇは、銅プレート層１０ａの表面まで貫通していても良い。
金属板２１は、図９に示すように、平面視で半導体デバイスＱ１・Ｑ２よりも面積が大きく構成されている。
半導体デバイスＱ１・Ｑ２のチップ面積よりも大きな金属板２１を使用することによって、半導体デバイスＱ１・Ｑ２からセラミック基板１０への熱拡散効果を増大することができる。
また、半導体デバイスＱ１・Ｑ２からセラミック基板１０への熱拡散において、セラミック基板１０を跨ぐ際の熱伝導有効面積を拡大することができる。
また、金属板２１に熱干渉抑制用の溝部２１Ｇを形成することによって、半導体デバイスＱ１・Ｑ２間の熱干渉を抑制することができる。その他の構成は、第１の実施の形態の変形例１と同様である。
（変形例６）
第１の実施の形態の変形例６に係るパワーモジュール半導体装置の模式的断面構造は、図１１に示すように表される。模式的平面パターン構成は、図９と同様に表され、図１１は、図９のＩＩＩ−ＩＩＩ線に沿う模式的断面構造に対応する。
半導体デバイスＱ１・Ｑ２は、図９および図１１に示すように、共通の金属板２１上に配置されている。ここで、金属板２１の断面形状は、図１１に示すように、矩形形状を有する。
すなわち、第１の実施の形態の変形例６に係るパワーモジュール半導体装置１は、図９および図１１に示すように、金属板２１上に半導体デバイスＱ１・Ｑ２は複数配置され、金属板２１は、複数の半導体デバイスＱ１・Ｑ２間の対向領域のすくなくとも一部に熱干渉抑制用の溝部２１Ｇを有する。また、溝部２１Ｇも矩形形状を有する。
金属板２１に熱干渉抑制用の溝部２１Ｇを形成することによって、半導体デバイスＱ１・Ｑ２間の熱干渉を抑制することができる。その他の構成は、第１の実施の形態の変形例５と同様である。
（変形例７）
第１の実施の形態の変形例７に係るパワーモジュール半導体装置の模式的平面パターン構成は、図１２に示すように表される。
第１の実施の形態の変形例７に係るパワーモジュール半導体装置１においては、金属板２１上に半導体デバイスＱ１・Ｑ２は複数配置され、金属板２１は、半導体デバイスＱ１の周辺部に熱干渉抑制用の溝部２１Ｇを有する。
金属板２１に熱干渉抑制用の溝部２１Ｇを形成することによって、半導体デバイスＱ１・Ｑ２間の熱干渉を抑制することができる。その他の構成は、第１の実施の形態の変形例５と同様である。
（金属板内における熱伝導の広がり）
第１の実施の形態に係るパワーモジュール半導体装置１において、金属板２１内における熱伝導の広がりを説明するための模式的平面パターン構成は、図１３（ａ）に示すように表され、図１３（ａ）のＩＶ−ＩＶ線に沿う模式的断面構造は、図１３（ｂ）に示すように表される。図１３においては、相対的に小さなチップ寸法を有する半導体デバイスＳＱと、相対的に大きなチップ寸法を有する半導体デバイスＬＱが金属板２１上に配置される例が示されている。半導体デバイスＳＱのチップ寸法は、例えばＸＳｘＹＳ、半導体デバイスＬＱのチップ寸法は、例えばＸＬｘＹＬである。
金属板２１の厚さをＴＨ１として、熱伝導の広がりは、相対的に大きなチップ寸法を有する半導体デバイスＬＱでは、例えば３ＹＬであるのに対して、相対的に小さなチップ寸法を有する半導体デバイスＳＱでは、例えば７ＹＳである。
図１３（ａ）および図１３（ｂ）から明らかなように、相対的に大きなチップ寸法を有する半導体デバイスＬＱに比べ、相対的に小さなチップ寸法を有する半導体デバイスＳＱの方が、熱伝導の広がり効果が大きい。
第１の実施の形態に係るパワーモジュール半導体装置１においては、熱伝導率の悪いセラミック基板１０を伝熱する前に、金属板２１において熱伝導有効面積を拡大することができ、相対的に小さなチップ寸法を有する半導体デバイスＳＱをマルチチップで、並列（パラレル）に配置する構造が適している。
また、第１の実施の形態の変形例５〜７に係るパワーモジュール半導体装置１においては、金属板２１に熱干渉抑制用の溝部２１Ｇを形成することによって、半導体デバイス間の熱干渉を抑制することができることから、このような溝部２１Ｇを有する構造は、小チップをマルチ―パラレルに配置する構造に適している構造である。
（シミュレーション結果）
第１の実施の形態に係るパワーモジュール半導体装置において、挿入する金属板の厚さＴＨ１と熱抵抗Ｒth(℃／Ｗ)との関係のシミュレーション結果は図１４（ａ）に示すように表される。また、図１４（ａ）のシミュレーションに用いたパワーモジュール半導体装置の模式的断面構造は、図１４（ｂ）に示すように表される。接合層２１ｂの厚さをｔ１としている。
図１４（ａ）において、曲線Ａは、金属板２１が存在しかつ金属板２１下の接合層２１ｂとして厚さｔ１＝０．０５ｍｍの半田層を有する場合である。曲線Ｂは、金属板２１が存在しかつ金属板２１下の接合層２１ｂとして厚さｔ１＝０．１ｍｍの半田層を有する場合である。破線Ｃは、ＴＨ１＝０、すなわち、金属板２１が存在しない場合であり、熱抵抗Ｒth＝０．３１(℃／Ｗ)である。曲線Ｄは、金属板２１が存在しかつ金属板２１下の接合層２１ｂとして固相拡散接合を適用する場合である。
図１４（ａ）から明らかなように、曲線Ｄの固相拡散接合を適用する場合が最も熱抵抗Ｒth(℃／Ｗ)を低減可能である。
接合温度をＴjmax、ケース温度をＴc、発熱量をＰth(Ｗ)とすると、実質的な熱抵抗熱抵抗Ｒth(℃／Ｗ)は次式で表される。すなわち、

Ｒth(℃／Ｗ)＝（Ｔjmax−Ｔc）／Ｐth （１）

金属板２１の厚さをＴＨ１、熱伝導率をχ、金属板２１と半導体デバイスとの接合面積をＳとすると、熱抵抗熱抵抗Ｒth(℃／Ｗ)は次式でも表すことができる。すなわち、

Ｒth(℃／Ｗ)＝ＴＨ１／χＳ （２）

第１の実施の形態に係るパワーモジュール半導体装置においては、接合層２１ｂの形成方法に合わせて適切な厚さＴＨ１の金属板２１を挿入することで、熱抵抗Ｒth(℃／Ｗ)を低減可能である。
セラミック基板１０上の銅プレート層（銅箔）１０ａと金属板２１との接合層２１ｂに銀ナノ粒子接合層や固相拡散層を使用することによって、接合部分の熱抵抗寄与を限界まで低減化可能である。さらに、溝部２１Ｇの存在で、チップ間の熱干渉を抑制可能であり、効果的に実効的な熱抵抗の低減を図ることができる。
第１の実施の形態に係るパワーモジュール半導体装置においては、金属板２１を挿入することによって、パワーモジュールの部品点数の増大、軽量化の妨げ、パワーモジュール厚の増加などのディメリットが存在するが、セラミック基板領域の熱抵抗の低減という大きなメリットを得ることができる。
尚、このシミュレーションは、隣接したチップとの熱干渉を無視しているので、金属板２１の厚さＴＨ１は、隣接する発熱体からの熱干渉に応じて適切に効果のある厚さに変更すると良い。
（変形例８）
第１の実施の形態の変形例８に係るパワーモジュール半導体装置１の模式的断面構造は、図１５に示すように表される。
第１の実施の形態の変形例８に係るパワーモジュール半導体装置１は、図７に示した変形例３に係るパワーモジュール半導体装置１において、金属板２１1の厚さＴＨ１1と金属板２１2の厚さＴＨ１2が異なる例を示す。このような場合には、柱状電極２０1と柱状電極２０2の高さを調整することによって、上面板電極２２をセラミック基板１０に対して平行に配置することができる。
すなわち、第１の実施の形態の変形例８に係るパワーモジュール半導体装置１においては、マルチチップの半導体デバイスＱを搭載する金属板２１の厚さが異なっていても良く、このような場合には、マルチチップの半導体デバイスＱ上の柱状電極２０の高さを調整することによって、上面板電極２２をセラミック基板１０に対して平行に配置することができる。その他の構成は、第１の実施の形態の変形例３と同様である。
（変形例９）
第１の実施の形態の変形例９に係るパワーモジュール半導体装置１の模式的断面構造は、図１６に示すように表される。
第１の実施の形態の変形例９に係るパワーモジュール半導体装置１においては、半導体デバイスＱ１・Ｑ２上に配置される柱状電極２０1・２０2が半導体デバイスＱ１・Ｑ２から上面板電極２２方向にテーパー状に広がった台形形状を備える。
第１の実施の形態の変形例９に係るパワーモジュール半導体装置１においては、台形形状の金属板２１1・２１2に加えて、柱状電極２０1・２０2が半導体デバイスＱ１・Ｑ２から上面板電極２２方向にテーパー状に広がった台形形状を備えるため、変形例３に比べて、更に上面板電極２２方向への熱放散を良好にすることができる。の他の構成は、第１の実施の形態の変形例３と同様である。
（変形例１０）
第１の実施の形態の変形例１０に係るパワーモジュール半導体装置１の模式的断面構造は、図１７に示すように表される。
第１の実施の形態の変形例１０に係るパワーモジュール半導体装置１においても、半導体デバイスＱ１・Ｑ２上に配置される柱状電極２０1・２０2が半導体デバイスＱ１・Ｑ２から上面板電極２２方向にテーパー状に広がった台形形状を備える。
第１の実施の形態の変形例１０に係るパワーモジュール半導体装置１においては、矩形形状の金属板２１1・２１2に加えて、柱状電極２０1・２０2が半導体デバイスＱ１・Ｑ２から上面板電極２２方向にテーパー状に広がった台形形状を備えるため、変形例１に比べて、更に上面板電極２２方向への熱放散を良好にすることができる。その他の構成は、第１の実施の形態の変形例１と同様である。
（銀ナノペーストおよびその焼結体）
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１において、接合層２１ｂは、導電性粒子を含むペースト材料を焼成して形成可能である。ペースト材料の焼成温度は、例えば、約２００〜４００℃である。
導電性粒子は、金属微粒子であり、例えば、銀粒子、金粒子またはニッケルや銅粒子などである。
例えば、金属微粒子として銀粒子を適用する場合、銀粒子の濃度は、例えば、約８０質量％〜約９５質量％である。また、銀ナノ粒子の場合の平均粒径は、約１０ｎｍ〜約１００ｎｍ程度である。
銀ナノペーストは、例えば、粒径約３０ｎｍ〜約１００ｎｍの銀ナノ粒子を所定の溶媒に拡散させたものである。溶媒としては、例えばテルピネオール等の極性溶媒、テトラデカン等の炭化水素系溶媒、水系溶媒、ケトン系溶媒等が適用される。
銀ナノ粒子は、核としての銀の微粒子の表面を、有機化合物等で構成されるシェル（有機殻）で覆った構成となっている。これにより、溶媒における分散性を向上させると共に、銀の微粒子の酸化を防ぐことができる。また、焼成処理を行う前工程において、銀ナノペーストから成るペースト層を加圧して、シェルを破砕することにより、銀の微粒子の密度を高めることができ、焼結体としての金属粒子接合層の緻密性を向上させることができる。具体的な加圧の仕方については、図１８を参照して後述する。
また、第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１においては、例えば、銀ナノ粒子の濃度が約８０質量％〜約９５質量％の比較的高濃度の銀ナノペーストを用いても良い。焼成によって析出される金属銀を緻密にして良好な導電性および接合性を確保するためである。
また、第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１においては、銀ナノペーストから成るペースト層の焼成温度は、例えば、約２００〜４００℃程度である。
この焼成処理により、高融点の金属銀（融点約９６０℃）が析出して、接合層２１ｂを形成する。この結果、接合層２１ｂを介して、金属板２１と銅プレート層１０ａとの間が強固に接合される。
しかも、この接合層２１ｂは、金属銀（Ａｇ）と同等の特性を発揮することから、電気的に低抵抗（１００℃で、約２．０８×１０−８［Ωｍ］）で、優れた熱伝導率（１００℃で、約１５０Ｗ／ｍＫ）を有し、融点約９６０℃という高い耐熱性を備えている。この熱伝導率の数値は、半田層の熱伝導率約３０Ｗ／ｍＫ〜約６０Ｗ／ｍＫに比べて十分に高い値である。
したがって、ＳｉＣデバイスを例えば約４００℃近くの高温で駆動した場合であっても、接合部が溶融することが無く、デバイス特性の信頼性、実装時の信頼性を向上することができる。
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１の製造方法の一工程において、塗布された金属粒子接合層として銀ナノペーストを加圧する前の状態は、図１８（ａ）に示すように模式的に表され、加圧後の銀ナノペーストの状態は、図１８（ｂ）に示すように模式的に表される。
図１８（ａ）において、各銀ナノ粒子２２０は、有機化合物等で構成されるシェル（有機殻）２００ａで被覆された形態で、例えば、テルピネオール等の溶媒２００中において拡散した状態となっている。
この状態からペースト層１８０を上下方向から圧力Ｐを加えて圧縮すると、図１８（ｂ）に示す状態に変化する。即ち、有機化合物等で構成されるシェル２００ａが加圧によって破砕され、各銀ナノ粒子２２０が密着した状態となる。これにより、ペースト層１８０の厚さは、Ｌ１からＬ２に縮まった状態となる。
金属粒子による接合層２１ｂを形成するペースト層１８０の塗布には、マスクおよびスキージ（ヘラ部材）を用いたスクリーン印刷の手法が適用される。
また、ペースト層１８０の厚さは、例えば約１０μｍ〜約５０μｍとされる。なお、金属粒子による接合層２１ｂの厚さは、焼成時の収縮によりペースト層１８０の厚さの半分程度となる。即ち、例えばペースト層１８０の厚さが約５０μｍの場合に、焼成後の金属粒子による接合層２１ｂの厚さは約２０μｍ〜約３０μｍ程度となることが実験により確認されている。
―加圧および加熱工程―
第１の実施の形態およびその変形例１〜１０において、金属粒子接合層２１ｂ（加熱・加圧前は、ペースト層１８０）を挟んで、セラミック基板１０上に金属板２１を載置し、その状態で、プレス加工機にセットして圧力を加える。
この際の圧力は、例えば、約２ＭＰａ〜約３０ＭＰａとされる。これにより、ペースト層１８０は、図１８（ａ）の状態から図１８（ｂ）のように、各銀ナノ粒子２２０が密着した状態となる。
尚、上記の加圧工程では、加圧と加熱を同時に行うために、所定のベーキング装置などによってパワーモジュール半導体装置１全体を約２００℃〜約４００℃で所定時間にわたって加熱する。
これにより、ペースト層１８０が焼成され、金属銀が析出して金属粒子接合層２１ｂが形成される。
この金属銀から成る金属粒子接合層２１ｂは、金属板２１とセラミック基板１０間を強固に接合し、セラミック基板１０の上に金属板２１が電気的に接合される。
第１の実施の形態およびその変形例１〜１０によれば、銀ナノペーストを塗布して焼成するという簡易な工程により高い耐熱性を備えた接合を形成することができる。
また、第１の実施の形態およびその変形例１〜１０によれば、銀ナノペーストの焼結体である金属銀によって金属粒子接合層を形成することにより、金属粒子接合層２１ｂの耐熱性、熱伝導性等を高めることができ、ＳｉＣ系ＦＥＴ、ＧａＮ系ＦＥＴなどの半導体デバイス等に適したパワーモジュール半導体装置１を提供することができる。
また、第１の実施の形態およびその変形例１〜１０によれば、金属粒子接合層は金属銀で形成され、鉛（Ｐｂ）を用いることが無いので、鉛フリーとなり公害対策に資することができる。
第１の実施の形態およびその変形例１〜１０によれば、低コストで高い耐熱性を有するパワーモジュール半導体装置およびその製造方法を提供することができる。
（固相拡散接合工程）
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１において、金属板２１をセラミック基板１０上の銅プレート層１０ａ上に形成するには、材料同士を固相拡散接合技術を用いて接合すれば、接合剤による特性悪化を除くことができる。この場合、固相拡散接合技術に適した表面処理（表面メッキ）などをしていることも必要である。
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１において、半導体デバイスは、マルチチップ構成を採用していても良い。すなわち、例えば、約５ｍｍ角の半導体デバイスチップを電流容量に応じて、複数個配置しても良い。
金属板２１の裏面上およびセラミック基板１０上の銅プレート層１０ａの表面上には、銀（Ａｇ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）などを形成しても良い。すなわち、金属板２１の裏面には、Ａｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層を、めっき技術、スパッタリング技術若しくは真空蒸着技術などを用いて形成し、同様に、セラミック基板１０上の銅プレート層１０ａの表面上にＡｇ、Ａｕ、Ｔｉ、Ｎｉなどからなる金属層を、めっき技術、スパッタリング技術若しくは真空蒸着技術などを用いて形成し、両者の間で、固相拡散により接合層２１ｂを形成しても良い。
例えば、金属板２１は、例えば、低ＣＴＥの電極材料ＣｕＭｏ、若しくは高熱伝導率で高電気伝導率の電極材料Ｃｕで形成可能である。なお、固相拡散接合層を形成する際には、加熱工程と同時に加圧する。接合部に加圧する圧力は、約１ＭＰａ以上約１００ＭＰａ以下であり、加熱温度は、約２００℃以上約３５０℃以下であることが望ましい。
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１の製造方法に適用する固相拡散接合工程の説明であって、２つの金属材料Ｍ１・Ｍ２が互いに対向した様子を示す模式的断面構造は、図１９（ａ）に示すように表され、２つの金属材料Ｍ１・Ｍ２が互いに対向して接触し、高圧下で、接触界面ＢＦが塑性変形した様子を示す模式的断面構造は、図１９（ｂ）に示すように表され、接触界面ＢＦが完全に消失し、１つの境界面ＢＳのみが形成された様子を示す模式的断面構造は、図１９（ｃ）に示すように表され、原子拡散によって、境界面ＢＳが除去されてシームレスな固相拡散接合が形成された様子を示す模式的断面構造は、図１９（ｄ）に示すように表される。
（ａ）まず、図１９（ａ）に示すように、２つの金属材料Ｍ１・Ｍ２を互いに対向して近接させる。
（ｂ）次に、２つの金属材料Ｍ１・Ｍ２を互いに対向して接触させ、例えば、約１ＭＰａ以上約１００ＭＰａ以下の高い圧力を印加すると、図１９（ｂ）に示すように、接触界面ＢＦが塑性変形する。
（ｃ）次に、上記の高圧下において、加熱工程を実施すると、図１９（ｃ）に示すように、接触界面ＢＦが完全に消失し、１つの境界面ＢＳのみが形成される。このときの加熱温度は、例えば、約２００℃以上約３５０℃以下である。
（ｄ）さらに上記の高圧下において、加熱工程を実施し続けると、図１９（ｄ）に示すように、原子拡散によって、２つの金属材料Ｍ１・Ｍ２の境界面ＢＳが除去されてシームレスな固相拡散接合が形成される。
固相拡散接合工程における温度プロファイル例および圧力プロファイル例は、図２０に示すように表される。図２０の例では、初期状態において、圧力を約９０ＭＰａ印加し、この圧力を保持したままで、約５分以内で、常温から３５０℃まで昇温する。その後、約２０分間にわたり約９０ＭＰａの圧力と、約３５０℃の加熱温度を保持させる。その後、約２５分間で、圧力を約９０ＭＰａから大気圧まで降下させると共に、加熱温度を約３５０℃から約２００℃まで降下する。その後、約２５分間で、加熱温度を約２００℃から常温まで降下する。図２０から明らかなように、加圧・加熱プロセス時間は、約１時間で終了しており、プロセス時間の短縮化が実現されている。
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置において適用されるセラミック基板１０は、表面および裏面に金属層１０ａ・１０ｂを形成した構造を備えている。ここで、金属層１０ａ・１０ｂは、ＤＢＣ（Direct Bonding Copper）基板、ＤＢＡ（Direct Brazed Aluminum）若しくはＡＭＢ（Active Metal Brazed, Active Metal Bond）基板などの実装基板の表面上のＣｕ電極やＡｌ電極で形成されていても良い。特に、ＡＭＢ基板は、ロウ付けで形成されるため、クッション効果が大きく、温度変化による応力を吸収し易いため、高温動作に適している。
また、基板の平坦性が要求される場合には、セラミック基板１０の代わりに、シリコンウェハなどの半導体基板も適用可能である。
（半導体デバイスの構成例）
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１に適用する半導体デバイス１００の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２０に示すように、ｎ-高抵抗層からなる半導体基板２６と、半導体基板２６の表面側に形成されたｐベース領域２８と、ｐベース領域２８の表面に形成されたソース領域３０と、ｐベース領域２８間の半導体基板２６の表面上に配置されたゲート絶縁膜３２と、ゲート絶縁膜３２上に配置されたゲート電極３８と、ソース領域３０およびｐベース領域２８に接続されたソース電極３４と、半導体基板２６の表面と反対側の裏面に配置されたｎ+ドレイン領域２４と、ｎ+ドレイン領域２４に接続されたドレインパッド電極３６とを備える。
図２０では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
更には、第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、バンドギャップエネルギーが、例えば、１．１ｅＶ〜８ｅＶの半導体を用いることができる。
第１の実施の形態およびその変形例１〜１０に係るパワーモジュール半導体装置１に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２１に示すように表される。ゲートパッド電極ＧＰは、ゲート絶縁膜３２上に配置されたゲート電極３８に接続され、ソースパッド電極ＳＰは、ソース領域３０およびｐベース領域２８に接続されたソース電極３４に接続される。
また、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰは、図２１に示すように、半導体デバイス１００の表面を覆うパッシベーション用の層間絶縁膜４４上に配置される。尚、ゲートパッド電極ＧＰおよびソースパッド電極ＳＰの下方の半導体基板２６内には、図２１の構成例では、図示を省略しているが、図２０或いは、図２１の中央部と同様に、微細構造のトランジスタ構造が形成されていても良い。
さらに、図２１に示すように、中央部のトランジスタ構造においても、パッシベーション用の層間絶縁膜４４上にソースパッド電極ＳＰが延在して配置されていても良い。
第１の実施によれば、薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置を提供することができる。
[第２の実施の形態]
（半導体装置の構成）
第２の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュール（2 in 1 Module）の模式的鳥瞰構成は、図２２に示すように表される。
また、樹脂層１２を形成前の模式的鳥瞰構成は、図２３に示すように表される。
第２の実施の形態に係るパワーモジュール半導体装置１は、図２２および図２３に示すように、樹脂層１２に被覆されたセラミック基板１０の第１の辺に配置された正側電源入力端子Ｐおよび負側電源入力端子Ｎと、第１の辺に隣接する第２の辺に配置された信号端子群Ｓ１・Ｇ１・Ｔ１と、第１の辺に対向する第３の辺に配置された出力端子Ｏおよびサーミスタ接続端子Ｂ１・Ｂ２と、第２の辺に対向する第４の辺に配置された信号端子群Ｓ２・Ｇ２・Ｔ２とを備える。ここで、信号端子群Ｓ１・Ｇ１・Ｔ１は、図３２に示す半導体デバイスＱ１のソースセンス端子・ゲート信号端子・電流センス端子に対応し、信号端子群Ｓ２・Ｇ２・Ｔ２は、図３２に示す半導体デバイスＱ４のソースセンス端子・ゲート信号端子・電流センス端子に対応する。また、負側電源入力端子Ｎは、第１電源入力端子に対応し、正側電源入力端子Ｐは、第２電源入力端子に対応する。
また、第２の実施の形態に係るパワーモジュール半導体装置１に適用する上面板電極２２1・２２4の模式的平面パターン構成は、図２４に示すように表される。
さらに、上面板電極２２1・２２4を形成前の模式的鳥瞰構成は、図２５に示すように表される。
第２の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュールの模式的平面パターン構成は、図２６に示すように表され、図２６のＶ−Ｖ線に沿う模式的断面構造は、図２７に示すように表される。
図２５においては、煩雑となるため詳細構造は省略されているが、図２６および図２７から明らかなように、半導体デバイスＱ４・ＤＩ４は、金属板２１4上に配置されている。同様に、半導体デバイスＱ１・ＤＩ１は、金属板２１4上に配置されている。図２７に示す例では、金属板２１4は、断面が矩形形状を有し、しかもセラミック基板１０上に完全に分離されて配置されている。
また、図２６のＶ−Ｖ線に沿う別の模式的断面構造は、図２８に示すように表される。図２８に示す例では、金属板２１4は、断面が台形形状を有し、しかもセラミック基板１０上に完全に分離されて配置されている。
図２６のＶ−Ｖ線に沿う他の模式的断面構造は、図２９に示すように表される。図２９に示す例では、金属板２１は、断面が台形形状を有し、金属板２１上に半導体デバイスＱ４・Ｑ４・ＤＩ４は複数配置され、金属板２１は、複数の半導体デバイスＱ４・Ｑ４・ＤＩ４間の対向領域のすくなくとも一部に熱干渉抑制用の溝部２１Ｇを有する。また、溝部２１Ｇも断面が台形形状を有する。
図２６のＶ−Ｖ線に沿うさらに別の模式的断面構造は、図３０に示すように表される。図３０に示す例では、金属板２１は、断面が矩形形状を有し、金属板２１上に半導体デバイスＱ４・Ｑ４・ＤＩ４が配置され、金属板２１は、半導体デバイスＱ４・Ｑ４・ＤＩ４間の対向領域のすくなくとも一部に熱干渉抑制用の溝部２１Ｇを有する。また、溝部２１Ｇも断面が矩形形形状を有する。
図２９および図３０の例では、金属板２１に熱干渉抑制用の溝部２１Ｇを形成することによって、半導体デバイスＱ４・Ｑ４・ＤＩ４間の熱干渉を抑制することができる。
第２の実施の形態に係るパワーモジュール半導体装置１であって、ツーインワンモジュールの模式的裏面外観構成は、図３１に示すように表される。セラミック基板１０の裏面上に配置される第２銅プレート層１０ｂは、ヒートスプレッダとして機能する。
また、第２の実施の形態に係るパワーモジュール半導体装置1であって、ツーインワンモジュールの模式的回路表現は、図３２に示すように表される。
第２の実施の形態に係るパワーモジュール半導体装置１は、ツーインワンモジュルの構成を備える。すなわち、２個のＭＯＳＦＥＴＱ１・Ｑ４が１つのモジュールに内蔵されている。
ツーインワンモジュールの片側には、一例として４チップ（ＭＯＳトランジスタ×３、ダイオード×１）搭載可能であり、それぞれのＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４は、３個まで並列接続可能である。ここで、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４は例えば、約５ｍｍ×約５ｍｍのサイズを有する。
第２の実施の形態に係るパワーモジュール半導体装置１は、図２２〜図２７に示すように、ＳｉＣ ＴＰＭ（Transfer mold Power Module）において、上面板電極２２1・２２4とセラミック基板１０上の電極パターン（ＥＰ・Ｄ（Ｋ４））とを電気的に接続する柱状接続電極１８o・１８nの役割を兼用する負側電源入力端子Ｎ・出力端子Ｏを備える。負側電源入力端子Ｎ・出力端子Ｏはパワー端子として作用する。柱状接続電極１８oには、図２３に示すように、柱状延長電極２５が接続されていても良い。
第２の実施の形態に係るパワーモジュール半導体装置１は、図２２〜図２７に示すように、信号端子群（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）若しくは正側電源入力端子Ｐ・負側電源入力端子Ｎ・出力端子Ｏのいずれかがパッケージモジュールの４辺の全辺（全側面）から出ている構造において、対向する辺の信号端子群（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）が互い違いに配置される。
また、第２の実施の形態に係るパワーモジュール半導体装置１において、上面板電極２２1・２２4は、図２６に示すように、半導体デバイスのチップ上から延伸したボンディングワイヤの直上には覆い被さらないように配置される。
第２の実施の形態に係るパワーモジュール半導体装置１においては、上面板電極２２1・２２4とセラミック基板１０上の電極パターン（ＥＰ・Ｄ（Ｋ４））とを電気的に接続する柱状接続電極１８o・１８nの役割を兼用する負側電源入力端子Ｎ・出力端子Ｏを備えることにより、部材点数を削減することができ、パワーモジュールサイズの縮小化し、パワーモジュールのパワー密度の向上化を図ることができる。その結果、製造コストの削減を図ることができる。
また、第２の実施の形態に係るパワーモジュール半導体装置１においては、対向する辺の信号端子群（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）が互い違いに配置されることにより、３相インバータを組む場合など、パワーモジュールを並列に並べた際、信号端子群（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）同士が当たらないため、パワーモジュールサイズの省スペース化を図ることができる。
また、第２の実施の形態に係るパワーモジュール半導体装置１においては、上面板電極２２1・２２4は、半導体デバイスのチップ上から延伸したボンディングワイヤの直上には覆い被さらないように配置されることにより、柱状接続電極１８o・１８n、柱状延長電極２５、柱状電極２０1・２０4の設計がボンディングワイヤの存在に制限されなくなるため、上面板電極２２1・２２4が、半導体デバイスＱ１・Ｑ４のチップ上から延伸したボンディングワイヤの直上に配置される構造に比べ、柱状接続電極１８o・１８n、柱状延長電極２５、柱状電極２０1・２０4の高さを相対的に薄く設定可能である。この結果、パワーモジュールを構成する部材の低コスト化を図ることができる。
第２の実施の形態に係るパワーモジュール半導体装置１においては、構成部材の数が低減化され、その結果としてチップ数を増加することができる。
各部材の接合構造の形成には、半田接合、金属粒子接合、固相拡散接合、液相拡散（ＴＬＰ：Transient Liquid Phase）接合などの技術を適用可能である。
出力端子Ｏは、ＭＯＳＦＥＴＱ１を介して正側電源入力端子Ｐに接続され、ＭＯＳＦＥＴＱ４を介して負側電源入力端子Ｎに接続される。ここで、出力端子Ｏは、柱状接続電極１８o・柱状延長電極２５を兼用しており、負側電源入力端子Ｎは、柱状接続電極１８nを兼用している。
正側電源入力端子Ｐは、柱状電極構造を備えず、直接第３パターンＤ（Ｋ１）に接続されている。ここで、正側電源入力端子Ｐも負側電源入力端子Ｎと同様に、柱状電極構造を兼用していても良い。
第２の実施の形態に係るパワーモジュール半導体装置１は、図２２〜図３０に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａの第１パターンＤ（Ｋ４）と、第１パターンＤ（Ｋ４）上に配置された半導体デバイスＱ４と、第１パターンＤ（Ｋ４）上に配置された第１柱状接続電極１８oと、第１柱状接続電極１８oに接続された出力端子Ｏとを備える。
また、第１銅プレート層１０ａの第２パターンＥＰと、第２パターンＥＰ上に配置された第２柱状接続電極１８nと、第２柱状接続電極１８nに接続された負側電源入力端子Ｎとを備えていても良い。
また、第１柱状接続電極１８oは、第１パターンＤ（Ｋ４）上に配置された柱状延長電極２５を備えていても良い。特に、第１柱状接続電極１８oが配置される第１パターンＤ（Ｋ４）部分は、幅が狭く形成されるため、抵抗値が上昇しやすい。この抵抗値は、半導体デバイスＱ４のドレインと出力端子Ｏとの間に配置されるため、半導体デバイスＱ４のドレインに接続される寄生直列抵抗および寄生直列インダクタンスとなる。第１パターンＤ（Ｋ４）上に柱状延長電極２５を配置することにより、このような寄生直列抵抗および寄生直列インダクタンスを低減化することができる。
また、半導体デバイスＱ４上に配置された第１柱状電極２０4を備えていても良い。
また、第１パターンＤ（Ｋ４）上に半導体デバイスＱ４に隣接して配置された第１ダイオードＤ４を備えていても良い。
また、第１柱状電極２０4上に配置され、かつ第１ダイオードＤ４のアノード電極Ａ４に接続された第１上面板電極２２1を備えていても良い。
また、第１銅プレート層１０ａの第３パターンＤ（Ｋ１）上に配置された半導体デバイスＱ１を備えていても良い。
また、第３パターンＤ（Ｋ１）上に半導体デバイスＱ１に隣接して配置された第２ダイオードＤ１を備えていても良い。
また、半導体デバイスＱ１上に配置された第２柱状電極２０1を備えていても良い。
また、第２柱状電極２０1上に配置され、かつ第２ダイオードＤ１のアノード電極Ａ１に接続された第２上面板電極２２4を備えていても良い。
第１上面板電極２２1および第２上面板電極２２4は、図２３および図２４に示すように、平面視で内側の角部に湾曲凹状のＬ字構造を有することが望ましい。ボンディングワイヤとの接触を回避しつつ、かつ電気的な抵抗を低減するためである。特に、図２４に示すように、Ｌ字構造の角部と湾曲部との最小距離は、Ｗ１に設定されている。
また、第２の実施の形態に係るパワーモジュール半導体装置１は、第３パターンＤ（Ｋ１）に接続された正側電源入力端子Ｐを備えていても良い。
また、第２の実施の形態に係るパワーモジュール半導体装置１は、図２６に示すように、セラミック基板１０の第４辺に配置され、半導体デバイスＱ４に第１ボンディングワイヤ群を介して接続された第１信号端子群（Ｓ４・Ｇ４・Ｔ４）と、セラミック基板１０の第４辺に対向する第２辺に配置され、半導体デバイスＱ１に第２ボンディングワイヤ群を介して接続された第２信号端子群（Ｓ１・Ｇ１・Ｔ１）とを備える。ここで、第１信号端子群（Ｓ４・Ｇ４・Ｔ４）と第２信号端子群（Ｓ１・Ｇ１・Ｔ１）は、互い違いに配置される。
また、第１信号端子群（Ｓ４・Ｇ４・Ｔ４）および第２信号端子群（Ｓ１・Ｇ１・Ｔ１）は、図２３、図２５および図２６に示すように、Ｌ字構造を備えていても良い。
さらに、図２３、図２５および図２６に示すように、セラミック基板１０の厚み方向から見た平面視で、第１上面板電極２２1は、半導体デバイスＱ４から延伸した第１ボンディングワイヤ群の直上には覆い被さらないように配置され、第２上面板電極２２4は、半導体デバイスＱ１から延伸した第２ボンディングワイヤ群の直上には覆い被さらないように配置されている。
また、上面板電極２２1・２２4がＬ字構造になることで、寄生インダクタンスが増加するが、この背反事項への対策として、上面板電極２２1・２２4の断面積を広げるための延長部を別途設けても良い。ここで、延長部は、上面板電極２２1・２２4の幅若しくは厚みを増すための構成を備える。
信号端子群（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）をＬ字に形成することによって、３チップのＭＯＳトランジスタからのボンディングワイヤの配線を短距離でかつクロス配置無しで配置することが可能となり、さらに、上面板電極２２1・２２4は、半導体デバイスＱ１・Ｑ４のチップ上から延伸したボンディングワイヤの直上には覆い被さらないように配置可能となる。
また、図２３、図２５および図２６に示すように、半導体デバイスＱ４、第１ダイオードＤ４、第１上面板電極２２4および第１信号端子群（Ｓ４・Ｇ４・Ｔ４）と、半導体デバイスＱ１、第２ダイオードＤ１、第２上面板電極２２4および第２信号端子群（Ｓ１・Ｇ１・Ｔ１）は、セラミック基板１０の厚み方向から見た平面視で、セラミック基板１０の中心に対して点対称に配置されていても良い。
また、図２７〜図３０に示すように、出力端子Ｏ、負側電源入力端子Ｎ、第１上面板電極２２1および第２上面板電極２２4は、面一に配置可能である。
第１銅プレート層１０ａの第１パターンＤ（Ｋ４）は、セラミック基板１０の表面上に配置されている。半導体デバイスＱ４は、第１パターンＤ（Ｋ４）上に配置されている。第２銅プレート層１０ｂは、セラミック基板１０の裏面上に配置されている。第１柱状電極２０4は、半導体デバイスＱ４上に配置されている。樹脂層１２は、セラミック基板１０の表面上に、第１銅プレート層１０ａ、半導体デバイスＱ１・Ｑ４、ダイオードＤ１・Ｄ４、上面板電極２２1・２２4、柱状電極２０1・２０4、柱状接続電極１８o・１８n、柱状延長電極２５などを被覆し、セラミック基板１０の裏面上に、第２銅プレート層１０ｂを被覆して配置されている。
第２の実施の形態に係るパワーモジュール半導体装置１において、半導体デバイスＱ１・Ｑ４は、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤ１・４は、例えば、ＳｉＣ ＳＢＤで形成されている。また、セラミック基板１０上のサーミスタ接続端子Ｂ１・Ｂ２間には、サーミスタが接続され、第２の実施の形態に係るパワーモジュール半導体装置１の温度検出に利用される。
例えば、セラミック基板１０は、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣなどで形成されていても良い。
また、樹脂層１２は、トランスファモールド樹脂で形成されていても良い。樹脂層１２は、エポキシ系樹脂若しくはシリコーン系樹脂で形成されていても良い。
半導体デバイスＱ１・Ｑ４の複数のチップは、セラミック基板１０の表面上に、セラミック基板１０の厚み方向から見た平面視で離間した位置に配置され、樹脂層１２により樹脂モールドされている。
また、柱状接続電極１８o・１８nは、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
上面板電極２２１・２２4部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
ソース柱状電極２０１・２０4部分は、ＣＴＥの値が相対的に小さい電極材料、例えば、ＣｕＭｏ、Ｃｕなどで形成されていても良い。
線熱膨張係数（ＣＴＥ：Coefficient of Thermal Expansion）の値が同等である同じ大きさの材料を比較すると、発生応力は、ヤング率の値が大きい材料の方が大きくなる。このため、ヤング率×ＣＴＥの数値が、より小さい材料を選定することによって、発生応力の値の小さな部材を達成することができる。
ＣｕＭｏは、このような利点を有している。また、ＣｕＭｏは、Ｃｕには劣るが、電気抵抗率も相対的に低い。
ここで、上面板電極２２１・２２4間の表面に沿った離隔距離は、沿面距離と呼ばれる。沿面距離の値は、例えば、約６ｍｍである。
パワーモジュール半導体装置１の小型・軽量化のための第１の手段として、ＳｉＣ ＭＯＳＦＥＴを使用して、チップを小型化することができる。ＳｉＣ ＭＯＳＦＥＴでは、規格化オン抵抗がＳｉ ＭＯＳＦＥＴの約１／１０である。このため、同じオン抵抗を有するデバイスを比較すると、ＳｉＣ ＭＯＳＦＥＴのチップ面積は、Ｓｉ ＭＯＳＦＥＴの約１／１０となる。
パワーモジュール半導体装置１の小型・軽量化のための第２の手段として、セラミック基板の薄型化を図ることができる。一般に使用されているセラミック基板としてＡｌＮでは、曲げ強度が小さく、薄くすると割れてしまう。また、熱抵抗や電気抵抗改善の目的で接着する銅箔の厚さを厚くすると、熱サイクル試験で剥れてしまうため、信頼性を確保することが難しい。したがって、セラミック基板としてＳｉＮを使用することが望ましい。ＳｉＮのメリットとして、曲げ強度が大きく、薄くしても割れにくいという特徴がある。一方、ディメリットとして、ＳｉＮは熱伝導率がＡｌＮよりも悪く、ＣＴＥがＡｌＮよりも大きい。ここで、具体的な数値例をあげると、ＡｌＮの曲げ強度は、約４００ＧＰａであるのに対して、ＳｉＮの曲げ強度は、約８５０ＧＰａである。一方、ＳｉＮの熱伝導率は、約３５Ｗ／ｍＫであるのに対して、ＡｌＮの熱伝導率は、約１７０Ｗ／ｍＫである。また、ＳｉＮのＣＴＥは、約８５０ｐｐｍ／℃であるのに対して、ＡｌＮのＣＴＥは、約５．７ｐｐｍ／℃である。
（半導体装置を適用した応用例）
次に、図３３を参照して、第２の実施の形態に係るパワーモジュール半導体装置１を用いて構成した３相交流インバータについて説明する。
図３３に示すように、３相交流インバータは、ゲートドライブ部５０と、ゲートドライブ部５０に接続されたパワーモジュール部５２と、３相交流モータ部５４とを備える。パワーモジュール部５２は、３相交流モータ部５４のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相、Ｖ相、Ｗ相のインバータが接続されている。ここで、ゲートドライブ部５０は、図３３では、ＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４に接続されているが、図示は省略するが、同様に、ＳｉＣ ＭＯＳＦＥＴＱ２・Ｑ５、およびＱ３・Ｑ６にも接続されている。
パワーモジュール部５２は、蓄電池（Ｅ）４６の接続されたコンバータ４８が接続されたプラス端子（＋）とマイナス端子（−）間に、インバータ構成のＳｉＣ ＭＯＳＦＥＴＱ１・Ｑ４、Ｑ２・Ｑ５、およびＱ３・Ｑ６が接続されている。さらに、ＳｉＣ ＭＯＳＦＥＴＱ１〜Ｑ６のソース・ドレイン間には、ダイオードＤ１〜Ｄ６がそれぞれ逆並列に接続されている。
第２の実施の形態に係るパワーモジュール半導体装置１では、図３３のＵ相部分に対応する単相インバータの構造について説明されていたが、Ｖ相、Ｗ相に対応しても同様に形成して、３相パワーモジュール部５２を形成することもできる。
第２の実施の形態に係るパワーモジュール半導体装置１では、第１信号端子群（Ｇ４・Ｓ４・Ｔ４）および第２信号端子群（Ｇ１・Ｓ１・Ｔ１）は、セラミック基板１０の厚み方向に折り曲げた構成を備えていても良い。
また、第２の実施の形態に係るパワーモジュール半導体装置１では、パワーモジュール半導体装置は、複数個並列に配置されていても良い。
（３相交流インバータ駆動）
３相交流インバータを駆動するために第２の実施の形態に係るパワーモジュール半導体装置１を３個並列に配置した模式的平面構成は、図３４に示すように表される。
また、第２の実施の形態に係るパワーモジュール半導体装置１において、信号端子を折り曲げた模式的鳥瞰構成は、図３５に示すように表される。また、第２の実施の形態に係るパワーモジュール半導体装置１を３個並列に配置し、３相交流インバータを駆動する模式的回路構成は、図３６に示すように表される。
第２の実施の形態に係るパワーモジュール半導体装置１においては、信号端子（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）若しくは正側電源入力端子Ｐ・負側電源入力端子Ｎ・出力端子Ｏのいずれかがパッケージモジュールの４辺の全辺（全側面）から出ている構造において、対向する辺の信号端子（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）が互い違いに配置されているため、図３４に示すように、パワーモジュール半導体装置１を並列配置した場合の占有面積を縮小化可能となる。さらに、図３５に示すように、信号端子（Ｇ１・Ｓ１・Ｔ１）・（Ｇ４・Ｓ４・Ｔ４）を折り曲げることによって、図３４および図３６に示すように、パワーモジュール半導体装置１を並列配置した場の占有面積を縮小化可能となる。このため、装置全体の省スペース化、小型化を図ることができる。
第２の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２０と同様に表される。図２０では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、第２の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００（Ｑ）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
第２の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
第２の実施の形態に係るパワーモジュール半導体装置１に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２１と同様に表される。
第２の実施によれば、ツーインワン薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置を提供することができる。
[第３の実施の形態]
第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュール（1 in 1 Module）の模式的回路表現は、図３７に示すように表される。また、第２の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの詳細回路表現は、図３８に示すように表される。
第３の実施の形態に係るパワーモジュール半導体装置２は、ワンインワンモジュールの構成を備える。すなわち、１個のＭＯＳＦＥＴＱが１つのモジュールに内蔵されている。一例として６チップ（ＭＯＳトランジスタ×６）搭載可能であり、それぞれのＭＯＳＦＥＴＱは、６個まで並列接続可能である。尚、６チップの内、一部をダイオードＤＩ用として搭載することも可能である。
図３７には、ＭＯＳＦＥＴＱに逆並列接続されるダイオードＤＩが示されている。ＭＯＳＦＥＴＱの主電極は、ドレイン端子ＤＴおよびソース端子ＳＴで表される。
さらに詳細には、図３８に示すように、ＭＯＳＦＥＴＱに並列にセンス用ＭＯＳＦＥＴＱｓが接続される。センス用ＭＯＳＦＥＴＱｓは、ＭＯＳＦＥＴＱと同一チップ内に、微細トランジスタとして形成されている。なお、第１の実施の形態においても半導体デバイスＱ１・Ｑ４には、センス用ＭＯＳＦＥＴＱｓが同一チップ内に、微細トランジスタとして形成されている。
第３の実施の形態に係るパワーモジュール半導体装置２は、図３９に示すように、樹脂層１２に被覆されたセラミック基板１０の第１の辺に配置されたドレイン端子ＤＴおよびソース端子ＳＴと、第１の辺に対向の辺に配置された信号端子群ＳＳ・Ｇ・ＣＳ・Ｂ１・Ｂ２とを備える。ここで、信号端子群ＳＳ・Ｇ・ＣＳは、の半導体デバイスＱのソースセンス端子・ゲート信号端子・電流センス端子に対応し、信号端子群Ｂ１・Ｂ２は、サーミスタ接続端子に対応する。ここで、ソース端子ＳＴは、第１電源入力端子に対応し、ドレイン端子ＤＴは、第２電源入力端子に対応する。
また、樹脂層１２を形成前の模式的鳥瞰構成は、図４０に示すように表される。
さらに、上面板電極２２を形成前の模式的鳥瞰構成は、図４１に示すように表される。
また、第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的平面パターン構成は、図４２に示すように表され、図４２のＶＩ−ＶＩ線に沿う模式的断面構造は、図４４に示すように表される。
図４１においては、煩雑となるため詳細構造は省略されているが、図４２および図４４から明らかなように、複数の半導体デバイスＱは、それぞれ別々の金属板２１上に配置されている。
図４４に示す例では、金属板２１は、断面が矩形形状を有し、しかもセラミック基板１０上に完全に分離されて配置されている。
また、図４２のＶＩ−ＶＩ線に沿う別の模式的断面構造は、図４５に示すように表される。図４５に示す例では、複数の金属板２１は、断面が台形形状を有し、しかもセラミック基板１０上に完全に分離されて配置されている。
図４２のＶＩ−ＶＩ線に沿う他の模式的断面構造は、図４６に示すように表される。図４６に示す例では、金属板２１は、断面が台形形状を有し、金属板２１上に半導体デバイスＱが複数配置され、金属板２１は、複数の半導体デバイスＱ間の対向領域のすくなくとも一部に熱干渉抑制用の溝部２１Ｇを有する。また、溝部２１Ｇも断面が台形形状を有する。
図４２のＶＩ−ＶＩ線に沿うさらに別の模式的断面構造は、図４７に示すように表される。図４７に示す例では、金属板２１は、断面が矩形形状を有し、金属板２１上に半導体デバイスＱが複数配置され、金属板２１は、複数の半導体デバイスＱ間の対向領域のすくなくとも一部に熱干渉抑制用の溝部２１Ｇを有する。また、溝部２１Ｇも断面が矩形形形状を有する。
図４６および図４７の例では、金属板２１に熱干渉抑制用の溝部２１Ｇを形成することによって、複数の半導体デバイスＱ間の熱干渉を抑制することができる。
また、第３の実施の形態に係るパワーモジュール半導体装置２であって、ワンインワンモジュールの模式的裏面外観構成は、図４３に示すように表される。セラミック基板１０の裏面上に配置される第２銅プレート層１０ｂは、ヒートスプレッダとして機能する。
第３の実施の形態に係るパワーモジュール半導体装置２は、図３９〜図４７に示すように、ＳｉＣ ＴＰＭにおいて、上面板電極２２とセラミック基板１０上の電極パターンＥＰとを電気的に接続する柱状接続電極１８nの役割を兼用する負側電源入力端子Ｎを備える。また、ドレイン端子ＤＴとセラミック基板１０上の電極パターンＤとを電気的に接続する柱状接続電極１８pの役割を兼用するドレイン端子ＤＴを備える。ソース端子ＳＴ・ドレイン端子ＤＴはパワー端子として作用する。
第３の実施の形態に係るパワーモジュール半導体装置２においては、上面板電極２２とセラミック基板１０上の電極パターンＥＰとを電気的に接続する柱状接続電極１８nの役割を兼用するソース端子ＳＴと、ドレイン端子ＤＴとセラミック基板１０上の電極パターンＤとを電気的に接続する柱状接続電極１８pの役割を兼用するドレイン端子ＤＴとを備えることにより、部材点数を削減することができ、パワーモジュールサイズの縮小化し、パワーモジュールのパワー密度の向上化を図ることができる。その結果、製造コストの削減を図ることができる。
第３の実施の形態に係るパワーモジュール半導体装置２においては、構成部材が低減化され、その結果としてチップ数を増加することができる。
各部材の接合構造の形成には、半田接合、金属粒子接合、固相拡散接合、液相拡散接合などの技術を適用可能である。
第３の実施の形態に係るパワーモジュール半導体装置２は、図３９〜図４７に示すように、セラミック基板１０と、セラミック基板１０の表面上に配置された第１銅プレート層１０ａの第１パターンＤと、第１パターンＤ上に配置された半導体デバイスＱと、第１パターンＤ上に配置された第１柱状接続電極１８pと、第１柱状接続電極１８pに接続されたドレイン端子ＤＴとを備える。
また、第１銅プレート層１０ａの第２パターンＥＰと、第２パターンＥＰ上に配置された第２柱状接続電極１８nと、第２柱状接続電極１８nに接続されたソース端子ＳＴとを備えていても良い。
また、半導体デバイスＱ上に配置された柱状電極２０を備えていても良い。
また、ここで、図示は省略されているが、第１パターンＤ上に半導体デバイスＱに隣接して配置された第１ダイオードＤＩを備えていても良い。さらに、場合によっては、第１パターンＤ上には、すべてのチップにダイオードＤＩが配置されていても良い。
また、柱状電極２０上に配置された上面板電極２２を備えていても良い。
また、図示は省略されているが、柱状電極２０上に配置され、かつダイオードＤＩのアノード電極Ａに接続された上面板電極２２を備えていても良い。
上面板電極２２は、図４０に示すように、平面視で内側の角部に湾曲凹状のＬ字構造を有することが望ましい。電気的な抵抗を低減するためである。
第３の実施の形態に係るパワーモジュール半導体装置２においても、半導体デバイスＱは、例えば、ＳｉＣ ＭＯＳＦＥＴで形成され、ダイオードＤＩは、例えば、ＳｉＣ ＳＢＤで形成される。また、セラミック基板１０上のサーミスタ接続端子Ｂ１・Ｂ２間には、サーミスタが接続され、第３の実施の形態に係るパワーモジュール半導体装置２の温度検出に利用される。
その他の構成は、第２の実施の形態に係るパワーモジュール半導体装置１と同様であるため、重複説明は省略する。
第３の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００（Ｑ）の例として、ＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２０と同様に表される。図２０では、半導体デバイス１００は、プレーナゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴで構成されているが、トレンチゲート型ｎチャネル縦型ＳｉＣ ＭＯＳＦＥＴなどで構成されていても良い。
また、第３の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００（Ｑ）には、ＳｉＣ ＭＯＳＦＥＴの代わりに、ＧａＮ系ＦＥＴなどを適用することもできる。
第３の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００には、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスを適用可能である。
第３の実施の形態に係るパワーモジュール半導体装置２に適用する半導体デバイス１００の例であって、ソースパッド電極ＳＰ、ゲートパッド電極ＧＰを含むＳｉＣ ＭＯＳＦＥＴの模式的断面構造は、図２１と同様に表される。
第３の実施によれば、ワンインワン薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置を提供することができる。
以上説明したように、本発明によれば、薄型ＳｉＣパワーモジュールの熱抵抗を改善可能なパワーモジュール半導体装置を提供することができる。
[その他の実施の形態]
上記のように、第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明のパワーモジュール半導体装置は、ＳｉＣパワー半導体モジュール、インテリジェントパワーモジュールなどパワーデバイス全般に利用可能であり、特に、小型・軽量化が求められている分野、車載・太陽電池・産業機器・民生機器向けのインバータ、コンバータなど幅広い応用分野に適用可能である。
１、１ａ、２…パワーモジュール半導体装置
３ａ、３ｂ…半田層
１０…セラミック基板
１０ａ、１０ｂ…銅プレート層
１２…樹脂層
１８o、１８n、１８p、１８n…柱状接続電極
２０、２０1、２０4…柱状電極
２１、２１1、２１2、２１3、２１4…金属板
２１ｂ…接合層
２１Ｇ…溝部
２２、２２1、２２4…上面板電極
２４…ｎ+ドレイン領域
２５…柱状延長電極
２６…半導体基板
２８…ｐベース領域
３０…ソース領域
３２…ゲート絶縁膜
３４…ソース電極
３６…ドレイン電極
３８…ゲート電極
４４…層間絶縁膜
４６…蓄電池（Ｅ）
４８…コンバータ
５０…ゲートドライブ部
５２…パワーモジュール部
５４…三相モータ部
１００、Ｑ、Ｑ１〜Ｑ６…半導体デバイス（ＳｉＣ ＭＯＳＦＥＴ、半導体チップ）
１８０…ペースト層
２００…溶媒
２００ａ…シェル
２２０…銀ナノ粒子
Ｄ１〜Ｄ６、ＤＩ…ダイオード
ＧＰ…ゲートパッド電極
ＳＰ…ソースパッド電極
Ｐ…正側電源入力端子（第２電源入力端子）
Ｎ…負側電源入力端子（第１電源入力端子）
ＤＴ…ドレイン端子（第２電源入力端子）
ＳＴ…ソース端子（第１電源入力端子）
Ｏ、Ｕ、Ｖ、Ｗ…出力端子
Ｇ、Ｇ１、Ｇ４…ゲート信号端子
Ｓ１、Ｓ４、ＳＳ…ソースセンス端子
ＣＳ、Ｔ１、Ｔ４…電流センス端子
Ｂ１、Ｂ２…サーミスタ接続端子
Ａ１、Ａ４…アノード電極
Ｋ１、Ｋ４…カソード電極
Ｄ、Ｄ（Ｋ１）、Ｄ（Ｋ４）…ドレイン電極パターン
ＥＰ…接地パターン
ＴＨ１、ＴＨ１1、ＴＨ１2…金属板の厚さ
ＴＨ２…溝部の深さ

Claims (23)

  1. セラミック基板と、
    前記セラミック基板の表面上に配置された第１銅プレート層と、
    前記第１銅プレート層上に配置された接合層と、
    前記第１銅プレート層上に配置され、前記接合層を介して前記第１銅プレート層と接続された金属板と、
    前記金属板上に配置された第１半導体デバイスと
    を備え、
    前記金属板は、それがない場合と比較して、熱抵抗が低くなる厚さに設定されたことを特徴とするパワーモジュール半導体装置。
  2. 前記金属板は、平面視で前記第１半導体デバイスよりも面積が大きいことを特徴とする請求項１に記載のパワーモジュール半導体装置。
  3. 前記第１半導体デバイスは複数配置され、前記金属板は、前記複数の第１半導体デバイス間の対向領域のすくなくとも一部に熱干渉抑制用の溝部を有することを特徴とする請求項１に記載のパワーモジュール半導体装置。
  4. 前記溝部は、前記金属第１銅プレート層表面まで貫通していることを特徴とする請求項２に記載のパワーモジュール半導体装置。
  5. 前記第１半導体デバイスは複数配置され、前記金属板は、前記複数の第１半導体デバイス毎に個別に配置されることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  6. 前記接合層は、金属粒子接合層であることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  7. 前記接合層は、固相拡散層であることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  8. 前記金属粒子接合層は、導電性粒子を含むペースト層を焼成して形成されたことを特徴とする請求項６に記載のパワーモジュール半導体装置。
  9. 前記導電性粒子は、金属微粒子であることを特徴とする請求項８に記載のパワーモジュール半導体装置。
  10. 前記金属微粒子は、銀ナノ粒子、金ナノ粒子、ニッケルナノ粒子または銅ナノ粒子のいずれかであることを特徴とする請求項９に記載のパワーモジュール半導体装置。
  11. 前記第１半導体デバイス上に配置された第１柱状電極を備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  12. 前記第１銅プレート層の第１パターン上に前記第１半導体デバイスに隣接して配置された第１ダイオードを備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  13. 前記第１柱状電極上に配置され、かつ前記第１ダイオードのアノード電極に接続された第１上面板電極を備えることを特徴とする請求項１２に記載のパワーモジュール半導体装置。
  14. 前記第１銅プレート層の第３パターン上に配置された第２半導体デバイスを備えることを特徴とする請求項１に記載のパワーモジュール半導体装置。
  15. 前記第３パターン上に前記第２半導体デバイスに隣接して配置された第２ダイオードを備えることを特徴とする請求項１４に記載のパワーモジュール半導体装置。
  16. 前記第２半導体デバイス上に配置された第２柱状電極を備えることを特徴とする請求項１４または１５に記載のパワーモジュール半導体装置。
  17. 前記第２柱状電極上に配置され、かつ前記第２ダイオードのアノード電極に接続された第２上面板電極を備えることを特徴とする請求項１６に記載のパワーモジュール半導体装置。
  18. 前記金属板は、ＣｕＭｏ若しくはＣｕで形成されることを特徴とする請求項１〜１７のいずれか１項に記載のパワーモジュール半導体装置。
  19. 前記セラミック基板は、Ａｌ2Ｏ3、ＡｌＮ、ＳｉＮ、ＡｌＳｉＣ、若しくは少なくとも表面が絶縁性のＳｉＣで形成されることを特徴とする請求項１〜１８のいずれか１項に記載のパワーモジュール半導体装置。
  20. 前記第１柱状電極および前記第２柱状電極は、ＣｕＭｏ若しくはＣｕであることを特徴とする請求項１〜１９のいずれか１項に記載のパワーモジュール半導体装置。
  21. 前記第１上面板電極および前記第２上面板電極は、ＣｕＭｏ若しくはＣｕであることを特徴とする請求項１〜２０のいずれか１項に記載のパワーモジュール半導体装置。
  22. 前記パワーモジュール半導体装置は、トランスファモールド樹脂により被覆されることを特徴とする請求項１〜２１のいずれか１項に記載のパワーモジュール半導体装置。
  23. 前記半導体デバイスは、ＳｉＣ系、ＧａＮ系、若しくはＡｌＮ系のいずれかのパワーデバイスであることを特徴とする請求項１〜２２のいずれか１項に記載のパワーモジュール半導体装置。
JP2012160165A 2012-07-19 2012-07-19 パワーモジュール半導体装置 Active JP6077773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012160165A JP6077773B2 (ja) 2012-07-19 2012-07-19 パワーモジュール半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012160165A JP6077773B2 (ja) 2012-07-19 2012-07-19 パワーモジュール半導体装置

Publications (2)

Publication Number Publication Date
JP2014022579A true JP2014022579A (ja) 2014-02-03
JP6077773B2 JP6077773B2 (ja) 2017-02-08

Family

ID=50197126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012160165A Active JP6077773B2 (ja) 2012-07-19 2012-07-19 パワーモジュール半導体装置

Country Status (1)

Country Link
JP (1) JP6077773B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207747A (ja) * 2014-04-17 2015-11-19 政宏 星野 ワイドバンドギャップ半導体デバイス
WO2016152258A1 (ja) * 2015-03-23 2016-09-29 株式会社日立製作所 半導体装置
JP2016178152A (ja) * 2015-03-19 2016-10-06 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2017204575A (ja) * 2016-05-12 2017-11-16 株式会社日立製作所 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2018116995A (ja) * 2017-01-17 2018-07-26 三菱マテリアル株式会社 パワーモジュールの製造方法
JP2020017671A (ja) * 2018-07-26 2020-01-30 Ｊｘ金属株式会社 半導体デバイス
WO2020085377A1 (ja) * 2018-10-24 2020-04-30 ローム株式会社 半導体装置
CN112567482A (zh) * 2018-08-10 2021-03-26 罗姆股份有限公司 电阻器
WO2022019089A1 (ja) * 2020-07-21 2022-01-27 住友ベークライト株式会社 パワーモジュール
WO2022044541A1 (ja) * 2020-08-28 2022-03-03 富士電機株式会社 半導体装置
EP4095901A1 (en) * 2021-05-26 2022-11-30 Infineon Technologies Austria AG A semiconductor device with improved performance in operation and improved flexibility in the arrangement of power chips

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP2008124158A (ja) * 2006-11-10 2008-05-29 Fuji Electric Device Technology Co Ltd 絶縁基板およびその製造方法、ならびに半導体装置の製造方法
JP2008194707A (ja) * 2007-02-09 2008-08-28 Fuji Electric Device Technology Co Ltd レーザ溶接用治具およびそれを用いた半導体装置の製造方法
JP2010067650A (ja) * 2008-09-09 2010-03-25 Sharp Corp 半導体装置、その半導体装置の製造方法及びパワーモジュール
WO2012042907A1 (ja) * 2010-09-30 2012-04-05 三洋電機株式会社 金属の接合方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
JP2006352080A (ja) * 2005-05-16 2006-12-28 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
JP2008124158A (ja) * 2006-11-10 2008-05-29 Fuji Electric Device Technology Co Ltd 絶縁基板およびその製造方法、ならびに半導体装置の製造方法
JP2008194707A (ja) * 2007-02-09 2008-08-28 Fuji Electric Device Technology Co Ltd レーザ溶接用治具およびそれを用いた半導体装置の製造方法
JP2010067650A (ja) * 2008-09-09 2010-03-25 Sharp Corp 半導体装置、その半導体装置の製造方法及びパワーモジュール
WO2012042907A1 (ja) * 2010-09-30 2012-04-05 三洋電機株式会社 金属の接合方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207747A (ja) * 2014-04-17 2015-11-19 政宏 星野 ワイドバンドギャップ半導体デバイス
JP2016178152A (ja) * 2015-03-19 2016-10-06 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2016152258A1 (ja) * 2015-03-23 2016-09-29 株式会社日立製作所 半導体装置
JPWO2016152258A1 (ja) * 2015-03-23 2017-09-28 株式会社日立製作所 半導体装置
US10410945B2 (en) 2015-03-23 2019-09-10 Hitachi, Ltd. Semiconductor device
JP2017204575A (ja) * 2016-05-12 2017-11-16 株式会社日立製作所 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2018116995A (ja) * 2017-01-17 2018-07-26 三菱マテリアル株式会社 パワーモジュールの製造方法
JP2020017671A (ja) * 2018-07-26 2020-01-30 Ｊｘ金属株式会社 半導体デバイス
WO2020021853A1 (ja) * 2018-07-26 2020-01-30 Ｊｘ金属株式会社 半導体デバイス
CN112567482A (zh) * 2018-08-10 2021-03-26 罗姆股份有限公司 电阻器
WO2020085377A1 (ja) * 2018-10-24 2020-04-30 ローム株式会社 半導体装置
CN112997298A (zh) * 2018-10-24 2021-06-18 罗姆股份有限公司 半导体装置
JPWO2020085377A1 (ja) * 2018-10-24 2021-09-30 ローム株式会社 半導体装置
JP7273055B2 (ja) 2018-10-24 2023-05-12 ローム株式会社 半導体装置
US11728237B2 (en) 2018-10-24 2023-08-15 Rohm Co., Ltd. Semiconductor device with a supporting member and bonded metal layers
CN112997298B (zh) * 2018-10-24 2024-03-01 罗姆股份有限公司 半导体装置
WO2022019089A1 (ja) * 2020-07-21 2022-01-27 住友ベークライト株式会社 パワーモジュール
WO2022044541A1 (ja) * 2020-08-28 2022-03-03 富士電機株式会社 半導体装置
JPWO2022044541A1 (ja) * 2020-08-28 2022-03-03
JP7428261B2 (ja) 2020-08-28 2024-02-06 富士電機株式会社 半導体装置
EP4095901A1 (en) * 2021-05-26 2022-11-30 Infineon Technologies Austria AG A semiconductor device with improved performance in operation and improved flexibility in the arrangement of power chips

Also Published As

Publication number Publication date
JP6077773B2 (ja) 2017-02-08

Similar Documents

Publication Publication Date Title
JP6077773B2 (ja) パワーモジュール半導体装置
JP6765469B2 (ja) パワーモジュール半導体装置
US10483216B2 (en) Power module and fabrication method for the same
EP3026701B1 (en) Power module and manufacturing method thereof
US10366957B2 (en) Semiconductor device
EP3107120B1 (en) Power semiconductor module
JP6097013B2 (ja) パワーモジュール半導体装置
US20190035771A1 (en) Power module
TW201820586A (zh) 電子裝置
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
EP3026700B1 (en) Power module and manufacturing method thereof
JP7494271B2 (ja) 半導体装置及びパワーモジュール
US11996344B2 (en) Semiconductor device
WO2021181831A1 (ja) 電気回路体、電力変換装置、および電気回路体の製造方法
JP6148830B2 (ja) パワーモジュール半導体装置
JP2014120639A (ja) パワーモジュール半導体装置
JP2014120638A (ja) パワーモジュール半導体装置およびその製造方法
JP2012182250A (ja) 半導体装置
JPWO2018181417A1 (ja) パワーモジュールおよびその製造方法
JP2014053403A (ja) パワーモジュール半導体装置
WO2018047485A1 (ja) パワーモジュールおよびインバータ装置
JP2017011028A (ja) 半導体装置
JP2018107481A (ja) パワーモジュール半導体装置
JP2015026667A (ja) 半導体モジュール
WO2023203688A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161101

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170113

R150 Certificate of patent or registration of utility model

Ref document number: 6077773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250