JP2017204575A - パワーモジュール、電力変換装置、及びパワーモジュールの製造方法 - Google Patents

Abstract

【課題】 複数のＳｉＣ−ＭＯＳＦＥＴが並列接続されたパワーモジュールにおいて、内蔵ダイオード利用時の電流バラツキを抑制する。
【解決手段】 第１のＳｉＣ−ＭＯＳＦＥＴチップ、および第２のチップのオン電圧、および内蔵ダイオードの順方向電圧のそれぞれの差が所定の閾値以内に収まる組合せのうち、前記第１のチップのオン電圧、および内蔵ダイオードの順方向電圧と比較して、前記第２のチップのオン電圧は高く、および内蔵ダイオードの順方向電圧は低くなる実装チップの組合せを選定して、同一の絶縁基板上に実装してパワーモジュールを製造する。
【選択図】図１

Description

本発明は、パワーモジュール、電力変換装置、及びパワーモジュールの製造方法に関する。

電力変換装置のスイッチング素子として、高電圧、大電流を扱うのが特徴である電力用半導体素子のチップが搭載されている。電力用半導体素子の材料にはシリコン（Ｓｉ）が一般的に用いられてきた。例えば、鉄道車両用の駆動装置などの大容量負荷では、耐圧及び電流容量の観点からスイッチング素子にＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。一方、近年では化合物半導体であるシリコンカーバイド（ＳｉＣ）などのワイドバンドギャップ半導体を材料とした半導体素子の研究開発が進められている。例えば、シリコンのＩＧＢＴ（Ｓｉ−ＩＧＢＴ）と同程度の耐圧で導通時の電気抵抗を小さくできるＳｉＣを材料としたＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）（以下、ＳｉＣ−ＭＯＳＦＥＴと表す）の開発が盛んである。

電力用半導体素子を１つのパッケージに収めるパワーモジュールに搭載するＳｉＣ−ＭＯＳＦＥＴの構造はｎチャネルＤＭＯＳ(Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｉｏｎ ＭＯＳＦＥＴ)が一般的である。ｎチャネルＤＭＯＳは構造上、ソースをアノード、ドレインをカソードとする内蔵ダイオードを備えており、前記内蔵ダイオードを活用することにより個別のダイオードチップが不要となるメリットを有する。同一のチップがＭＯＳＦＥＴとダイオードの２つの役割を担うため、ＭＯＳＦＥＴがオン状態で定格電流が流れる際のドレインソース間電圧を「オン電圧」、ＭＯＳＦＥＴがオフ状態で定格電流が流れる際のソースドレイン間電圧（内蔵ダイオードのアノードカソード間電圧）を「順方向電圧」と区別して表記する。

特許文献１には、同じ半導体ウエハから取得した半導体チップであっても、製造上のバラツキにより半導体チップ毎に電気的特性が異なることが示され、特性が近似している複数の半導体チップをモータ制御装置の回路基板に組付ける技術が開示されている。

非特許文献１には、ＳｉＣのｐｎ接合に通電することで、通電時間の経過と共に順方向電圧が増大することが記載されている。非特許文献２には、順方向電圧増大の原因がＢＰＤ（Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ：基底面転位）であることが記載されている。

特開２０１０−１９９３６２号公報

M. Skowronski and S. Ha，"Degradation of hexagonal silicon−carbide−based bipolar devices" Journal of Applied Physics 99，011101 (2006) Z.Zhang and T.S.Sudarshan，"Basal plane dislocation−free epitaxy of silicon carbide"，Appl. Phys. Lett. 87, 151913 (2005)

パワーモジュール内に、ＳｉＣ−ＭＯＳＦＥＴのチップを複数実装する場合が想定される。例えば、１つの半導体デバイスのチップの電流容量以上の電流容量が必要となる場合は、複数のチップを並列に接続することでパワーモジュールとしての許容電流を確保することになる。

並列接続された複数のチップで順方向電圧が異なる場合、各チップを流れる電流にバラツキが生じる。この電流バラツキによって各チップの発熱量が異なるため、チップ間に温度差が生じる。内蔵ダイオードは温度が高くなるほど順方向電圧が低くなる特性であるため、さらに電流が集中し、過熱状態になったチップは破壊に至る可能性がある。チップ１つの破壊でも電源や負荷の短絡等が起こり、電力変換器全体や電力設備、負荷等の故障を招く可能性がある。

特許文献１に開示の技術では、特性が近似している複数のチップを実装した場合においても、特定のチップで順方向電圧及びオン電圧の両方が最も低い等の偏りがあった場合に、チップ間に温度差が生じる可能性がある。また、非特許文献１に記載のように、通電によって順方向電圧が増大した場合にもチップ間に温度差が生じる可能性がある。

本発明は、パワーモジュールに実装されている複数のＳｉＣ−ＭＯＳＦＥＴチップ間の動作中の温度差を抑制することを目的とする。

上記課題を解決するために本発明のパワーモジュールを、基板上に２個のＳｉＣ−ＭＯＳＦＥＴが、ゲート電極が接続され、及びソース−ドレイン経路に並列に接続されて搭載されたパワーモジュールであって、第１のＳｉＣ−ＭＯＳＦＥＴのオン電圧、および内蔵ダイオードの順方向電圧と比較して、第２のＳｉＣ−ＭＯＳＦＥＴのオン電圧は高く、および内蔵ダイオードの順方向電圧は低くなるように構成する。

また、本発明の他の特徴として、前記パワーモジュールにおいて、前記第１のＳｉＣ−ＭＯＳＦＥＴと前記第２のＳｉＣ−ＭＯＳＦＥＴのオン電圧の差が、前記第１のＳｉＣ−ＭＯＳＦＥＴと前記第２のＳｉＣ−ＭＯＳＦＥＴの順方向電圧の差よりも大きくなるように構成する。

また、本発明の更に他の特徴として、前記パワーモジュールの各ＳｉＣ−ＭＯＳＦＥＴに電流センス素子および温度検出素子を内蔵して、前記パワーモジュールを搭載し、前記電流センス素子および温度検出素子からの検出信号を入力して、過熱、過電流の発生を検出する制御回路と、前記制御回路の制御信号により各ＳｉＣ−ＭＯＳＦＥＴのゲート駆動電圧の制御、オフ制御を行うゲート駆動回路とを有する保護システムを備える電力変換装置を構成する。

また、上記課題を解決するために本発明のパワーモジュールの製造方法を、第１導電型のＳｉＣ基板上の第１導電型のＳｉＣのエピタキシャル層内にＢＰＤの分布を測定する工程と、前記エピタキシャル層上にＳｉＣ−ＭＯＳＦＥＴ素子を形成する工程と、前記ＳｉＣ−ＭＯＳＦＥＴ素子のチップダイシング後、チップ毎の通電試験の前後において、オン電圧の増加を測定する工程と、良品チップのオン電圧、および内蔵ダイオードの順方向電圧を測定する工程と、第１のチップ、および第２のチップのオン電圧、および内蔵ダイオードの順方向電圧のそれぞれの差が所定の閾値以内に収まる組合せのうち、前記第１のチップのオン電圧、および内蔵ダイオードの順方向電圧と比較して、前記第２のチップのオン電圧は高く、および内蔵ダイオードの順方向電圧は低くなる実装チップの組合せを選定する工程と、前記選定された実装チップを同一の絶縁基板上に実装する工程とを有して構成する。

本発明によれば、パワーモジュールに実装されている複数のＳｉＣ−ＭＯＳＦＥＴチップ間の動作中の温度差を抑制するができる。ひいては、パワーモジュール及び電流変換装置の信頼性が向上する。

実施例１のパワーモジュールの平面図である。 図１のパワーモジュールの回路図である。 実施例１のパワーモジュールにおいて、主要な効果を示す波形図である。 （ａ）図１のパワーモジュールに実装されているＳｉＣ−ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴの場合）の例の断面図である。（ｂ）図１のパワーモジュールに実装されているＳｉＣ−ＭＯＳＦＥＴ（トレンチ構造ＭＯＳＦＥＴの場合）の例の断面図である。 実施例１のパワーモジュール製造のプロセスフローである。 ＰＬ解析結果の例である。 （ａ）ＢＰＤ個数に対するオン電圧増加量の一例である。（ｂ）ＢＰＤ個数に対する順方向電圧増加量の一例である。 実施例１の通電試験工程のプロセスフローである。 順方向電圧の温度特性の一例である。 オン電圧の増加量と順方向電圧の増加量の相関の一例である。 実施例１の車両用駆動装置の回路図である。 実施例１の電力変換装置の保護システムのブロック図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。

図１はパワーモジュール１００の内部構成を示す平面図である。パワーモジュール１００は、放熱ベース１０１と絶縁基板１０２とを有する。絶縁基板１０２は放熱ベース１０１上にはんだ等で接合されている。また、図示していないが絶縁基板１０２を被覆する封止樹脂を有する。絶縁基板１０２には、図示していない金属パターン上に絶縁層１０３が形成されており、絶縁層１０３上にゲート配線パターン１０４、ソースセンス配線パターン１０５、ドレイン配線パターン１０６、及びソース配線パターン１０７が形成されている。ドレイン配線パターン１０６上には、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと、第２のＳｉＣ−ＭＯＳＦＥＴと、がはんだ等で接合されている。ドレイン配線パターン１０６上に、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂと、を焼結金属で接合することもできる。なお、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂを区別する必要がない場合は、ＳｉＣ−ＭＯＳＦＥＴ１０８と表記する。

図１では放熱ベース１０１に搭載されている絶縁基板１０２の数は１つ、ドレイン配線パターン１０６上に接合されているＳｉＣ−ＭＯＳＦＥＴ１０８の数は２つであるが、電力変換装置に必要な電流容量に応じて、絶縁基板１０２の数を２以上、ＳｉＣ−ＭＯＳＦＥＴ１０８の数を３以上にすることで、パワーモジュール１００の電流容量を増加させることができる。また、複数のパワーモジュール１００を並列接続することで電力変換器の電流容量を増加させることも可能である。

第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂは、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと近い特性のものを選定するが、完全に一致させることは困難である。第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂには、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりもオン電圧が高く、内蔵ダイオードの順方向電圧が低いものを選定する(選定理由は後述する)。ここで、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａ及び第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂのオン電圧及び順方向電圧の大小は、それぞれの固有のオン電圧及び順方向電圧の比較に基づくものであり、例えば同じ温度の条件下において、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂは第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりもオン電圧は高く、順方向電圧は低い。室温下と高温下で特性値の大小が逆転する可能性もあり、電力変換装置の動作時は発熱により高温となっているため、高温（例えば150℃）における特性で比較することが望ましい。

各ＳｉＣ−ＭＯＳＦＥＴ１０８は、ゲートワイヤ１０９、ソースセンスワイヤ１１０、およびソースワイヤ１１１を通じて、ゲート配線パターン１０４、ソースセンス配線パターン１０５、およびソース配線パターン１０７と接続される。絶縁基板１０２上の２つのＳｉＣ−ＭＯＳＦＥＴ１０８で、共通のゲート配線パターン１０４、共通のソースセンス配線パターン１０５、共通のドレイン配線パターン１０６、および共通のソース配線パターン１０７を用いることで、絶縁基板１０２上の２つのＳｉＣ−ＭＯＳＦＥＴ１０８は並列接続される。ＳｉＣ−ＭＯＳＦＥＴ１０８は内蔵ダイオードを有しているため、ＳｉＣ−ＭＯＳＦＥＴ１０８の内蔵ダイオードを還流ダイオードとして用いることができ、外付けの還流ダイオードを実装することなく電力変換装置を動作させることができる。

図２に、図１のパワーモジュール１００の回路図を示す。図２のパワーモジュール２００では、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａ及び第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂのゲート電極が制御端子２０１に接続されている。主回路端子２０２および主回路端子２０３は、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａ及び第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂのソース−ドレイン経路に接続されている。

電力変換装置を動作させるとＳｉＣ−ＭＯＳＦＥＴ１０８で電力損失が発生し、電力損失は熱エネルギーとして放出される。ＳｉＣ−ＭＯＳＦＥＴ１０８から放出された熱は、熱伝導によって接合用はんだ、ドレイン配線パターン１０６、絶縁層１０３、および放熱ベース１０１に伝わり、放熱ベース１０１の背面からヒートシンク等に放熱される。

図３は本実施例のパワーモジュールにおいて、主要な効果を示す素子特性の波形図である。図３（ａ）は、比較例として、仮に、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂは第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりもオン電圧及び順方向電圧が低いとした場合の波形図である。Ｑ１，Ｔｊ１は第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａの発熱、温度であり、Ｑ２，Ｔｊ２は第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂの発熱、温度である。ＴｏｎはＭＯＳＦＥＴがオン状態で電流が流れている期間、ＴｆｗはＭＯＳＦＥＴはオフ状態であるが内蔵ダイオードに電流が流れている期間、ＴｏｆｆはＭＯＳＦＥＴがオフ状態であり内蔵ダイオードにも電流が流れていない期間である。ＭＯＳＦＥＴがオフ状態の際に内蔵ダイオードに電流が流れるか否かは電力変換装置の動作状態による。

ｔ１〜ｔ２の間はＴｊ１＝Ｔｊ２であるとする。Ｔｏｎの期間はオン電圧と通流電流の積に相当する熱が発生する。第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂは第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりもオン電圧が低いため、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂには第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりも多くの電流が流れ、発熱はＱ１＜Ｑ２となる。Ｔｆｗの期間は順方向電圧と通流電流の積に相当する熱が発生する。第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂの方が第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりも順方向電圧が低いため、Ｔｆｗの期間も発熱はＱ１＜Ｑ２となる。内蔵ダイオードに通電される場合はｐｎ接合を介するため、順方向電圧はオン電圧よりも高く、Ｔｆｗの期間はＴｏｎの期間よりも発熱が大きくなる。Ｔｏｆｆの期間はリーク電流が微小であるため発熱はほとんど発生しない。

ｔ２〜ｔ３の間の各ＳｉＣ−ＭＯＳＦＥＴ１０８の温度は、ｔ１〜ｔ２の間の発熱を考慮する。周囲温度に対する温度上昇は１秒あたりの発熱量に比例する。数百Ｈｚ〜数ｋＨｚ以上の周波数でスイッチングを行う場合、Ｔｏｎ，Ｔｆｗ，Ｔｏｆｆの期間は数ミリ秒以下であるため、Ｔｏｆｆの期間にＳｉＣ−ＭＯＳＦＥＴ１０８が冷めることはない。ｔ１〜ｔ２の間に発熱が生じるＴｏｎ，Ｔｆｗの期間でＱ１＜Ｑ２であるため、ｔ２〜ｔ３の間はＴｊ１＜Ｔｊ２となる。

ＭＯＳＦＥＴは温度が高いほどオン電圧が高くなる特性であるため、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂのオン電圧の差は、ｔ１〜ｔ２の間より小さくなるか、あるいは逆転する。このためＴｏｎの期間は、Ｑ１とＱ２の差がｔ１〜ｔ２の間よりも小さくなるか、Ｑ１＞Ｑ２となる。図３（ａ）では、Ｑ１とＱ２との差が小さくなるが、未だＱ１＜Ｑ２であるとしている。一方、内蔵ダイオードは温度が高いほど順方向電圧が低くなる特性であるため、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂの順方向電圧の差は、ｔ１〜ｔ２の間より大きくなる。このためＴｆｗの期間はＱ１＜Ｑ２であり、その差はｔ１〜ｔ２の間より大きくなる。

ｔ３〜ｔ４の間の各ＳｉＣ−ＭＯＳＦＥＴ１０８の温度は、ｔ２〜ｔ３の間の発熱を考慮する。オン電圧よりも順方向電圧の方が大きいため、Ｔｏｎの期間の発熱よりもＴｆｗの期間の発熱の方が温度上昇に大きく影響する。そのため、例えＴｏｎの期間にＱ１＞Ｑ２と逆転したとしても、Ｔｆｗの期間はＱ１＜Ｑ２であり、その差がｔ１〜ｔ２の間よりも大きくなっているため、ｔ３〜ｔ４の間もＴｊ１＜Ｔｊ２であり、温度差はｔ２〜ｔ３の間よりも大きくなる。

ｔ３〜ｔ４の間のＱ１，Ｑ２は、ｔ２〜ｔ３の間と同様、Ｔｏｎの期間はＱ１とＱ２の差がｔ２〜ｔ３の間よりも小さくなるかＱ１＞Ｑ２であり、Ｔｆｗの期間はＱ１＜Ｑ２でその差はｔ２〜ｔ３の間より大きくなる。ｔ４以降も同様のことが繰り返され、Ｔｊ２は非常に高い温度になってしまう。

図３（ｂ）は、本実施例を適用し、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂは第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりもオン電圧が高く、順方向電圧が低いチップを組み合わせて、パワーモジュール１００を構成した場合の波形図である。

ｔ１〜ｔ２の間はＴｊ１＝Ｔｊ２であるとする。Ｔｏｎの期間は、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂは第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりもオン電圧が高いため、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂの方が第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりも流れる電流は小さく、Ｑ２＜Ｑ１となる。Ｔｆｗの期間は、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂが第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりも順方向電圧が低いため、第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂの方が第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａよりも多くの電流が流れ、Ｑ１＜Ｑ２となる。

前記したように、順方向電圧の方がオン電圧よりも高いため、第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂのオン電圧の差と順方向電圧の差が等しく、ＴｏｎとＴｆｗの長さも同じである場合はＴｊ１＜Ｔｊ２となる。オン電圧の差が順方向電圧の差よりも大きい場合はＴｊ１とＴｊ２の差が小さくなるため、Ｔｊ１とＴｊ２の差がほとんどなくなるように第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂを選定することも可能である。その場合は、図３（ｂ）に示すようにｔ２以降もｔ１〜ｔ２におけるＴｊ１とＴｊ２の差がほとんど無い状態が継続し、電流バラツキの悪化や過度の温度上昇を抑えることができる。また、電力変換装置の動作によってはＴｏｎとＴｆｗの長さが異なるため、その場合は、ＴｏｎとＴｆｗの長さの差も考慮して第１のＳｉＣ−ＭＯＳＦＥＴ１０８ａと第２のＳｉＣ−ＭＯＳＦＥＴ１０８ｂを選定する。

図４（ａ）および図４（ｂ）は、ＳｉＣ−ＭＯＳＦＥＴ１０８の断面図である。図４（ａ）はＤＭＯＳ（Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｉｏｎ ＭｅｔａｌＯｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する縦型ＭＯＳＦＥＴの場合の例で、図４（ｂ）はトレンチ構造を有する縦型ＭＯＳＦＥＴの場合の例である。

図４（ａ）および図４（ｂ）のＳｉＣ−ＭＯＳＦＥＴでは、ソース電極４０１に、Ｎ＋層４０２およびＰ層４０３が接続される。また、図４（ａ）および図４（ｂ）のＳｉＣ−ＭＯＳＦＥＴでは、Ｐ層４０３はゲート絶縁膜４０４および耐圧確保を担うＮ−層４０５に接し、ゲート絶縁膜４０４はゲート電極４０６に接し、Ｎ−層４０５はＮ＋基板層４０７上に形成されている。Ｎ＋基板層４０７はドレイン電極４０８と接続されている。本実施例では、Ｎ＋基板層４０７はＮ＋型の炭化珪素基板であり、Ｎ−層４０５はＮ−型の炭化珪素のエピタキシャル層であり、 Ｐ層４０３はＰ型のボディ領域である。

図４（ａ）および図４（ｂ）のＳｉＣ−ＭＯＳＦＥＴでは、ゲート電極４０６とソース電極４０１の間に閾値電圧以上の正電圧が印加されると、Ｐ層４０３のゲート絶縁膜４０４近傍にＮチャネル領域が形成され、ドレイン電極４０８とソース電極４０１間に電流が流れるようになる。この際、ドレイン電極４０８とソース電極４０１間の電気抵抗によって電位差が発生する。これをオン電圧と呼び、電流が流れることによって電力損失が発生するためＳｉＣ−ＭＯＳＦＥＴは発熱する。電気抵抗は主に、ゲート酸化膜４０４近傍に形成されるＮチャネル領域の抵抗、２つのＰ層４０３に挟まれている領域の寄生ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ ＦＥＴ）による抵抗、Ｎ−層４０５におけるドリフト抵抗である。オン電圧が高いほどドレイン電極４０８とソース電極４０１間の電気抵抗が大きいため、並列接続されている複数のＳｉＣ−ＭＯＳＦＥＴ１０８間でオン電圧が異なる場合は電流バラツキが生じる。ここで、同一の製造プロセスで複数のＳｉＣ−ＭＯＳＦＥＴを製造した場合においても、個体差によって固有のオン電圧が異なる場合がある。また、閾値電圧を高くすることや、図４（ａ）に示すＪＦＥＴ領域長Ｌを長くすることで、オン電圧を高くすることができるため、閾値電圧やＪＦＥＴ領域長Ｌを変更することによって、固有のオン電圧が異なるＳｉＣ−ＭＯＳＦＥＴを意図的に製造することも可能である。

ドレイン電極４０８とソース電極４０１の間に負電圧が印加されると、Ｎ＋基板層４０７およびＮ−層４０５に対してＰ層４０３の電位が高くなるため、ソース電極４０１からドレイン電極４０８に向かって電流が流れる。したがって、ＳｉＣ−ＭＯＳＦＥＴ１０８はソースをアノード、ドレインをカソードとする内蔵ダイオードとして働く。内蔵ダイオードに電流が流れた場合においても電力損失が発生し、ＳｉＣ−ＭＯＳＦＥＴ１０８は発熱する。内蔵ダイオードの電気抵抗は主に、Ｐ層４０３とＮ−層４０５間のｐｎ接合の電位障壁による抵抗、Ｎ−層４０５におけるドリフト抵抗である。オン電圧同様、並列接続されている複数のＳｉＣ−ＭＯＳＦＥＴ１０８間で順方向電圧が異なる場合においても電流バラツキが生じる。

図４（ｂ）に示すトレンチ構造は、寄生ＪＦＥＴが形成されないようにしてオン電圧を低くし、ドレイン電極４０８とゲート電極４０６の間の静電容量を小さくすることでスイッチングに要する時間を短縮し、電力損失を低減することができる。しかし、オン電圧やスイッチング損失が低いため順方向電圧による発熱の影響が大きくなり、並列接続されている複数のＳｉＣ−ＭＯＳＦＥＴ１０８間で順方向電圧が異なる場合に電流バラツキが悪化しやすくなる。このように、電力損失の低減と電流バラツキの抑制はトレードオフの関係にあるが、本実施例では、内蔵ダイオード還流時の順方向電圧の違いによる発熱の差を、ＭＯＳＦＥＴ導通時のオン電圧の違いによる発熱の差で補償することによってトレードオフを解消し、電力損失の低減と電流バラツキの抑制を両立させることができる。したがって、ＳｉＣ−ＭＯＳＦＥＴ１０８がトレンチ型のＳｉＣ−ＭＯＳＦＥＴである場合には、さらにパワーモジュール１００の性能を向上させることができる。

図５は本実施例のパワーモジュール製造のプロセスフローである。
ステップＳ１０１において、まず、Ｎ＋基板層上にＮ−型のエピタキシャル層が形成されている状態でＰＬ（Ｐｈｏｔｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）解析を行う。これにより、Ｎ−型のエピタキシャル層内のＢＰＤ（基底面転位）を観測する。Ｎ−型のエピタキシャル層内にＢＰＤがある場合、内蔵ダイオード還流時、ｐｎ接合に通電される際の再結合エネルギーによって積層欠陥に成長する。積層欠陥は電気抵抗として働き、Ｎ−層のドリフト抵抗が増加するため、ＢＰＤが含まれるＳｉＣ−ＭＯＳＦＥＴチップを用いてモジュールを製造した場合、動作中にオン電圧及び順方向電圧が高くなる特性劣化が発生する。特性劣化の度合いはチップ中のＢＰＤの個数や位置によって決まるため、チップ毎に劣化の度合いが異なる。このため、積層欠陥の成長によるオン電圧及び順方向電圧の増大はチップ間の電流バラツキの原因となる。ＰＬ解析によって積層欠陥成長の原因であるＢＰＤを観測し、例えばＢＰＤが含まれないチップのみを利用することによって、パワーモジュール動作中のオン電圧及び順方向電圧の増大、及びそれに伴う電流バラツキを防ぐことができる。図５ではＰＬ解析後にＭＯＳＦＥＴ製造(Ｓ１０２)となっているが、ＰＬ解析はＭＯＳＦＥＴの製造工程中においても電極形成前であれば行うことができ、ＢＰＤのみならず異物の検査も可能である。

ステップＳ１０２において、例えば、Ｎ＋基板層上にＮ−型のエピタキシャル層が形成されたエピタキシャル基板上に、図４（ａ）または図４（ｂ）に示すＭＯＳＦＥＴ構造を形成する。

ステップＳ１０３において、ＭＯＳＦＥＴ製造後、良品検査を行う。ウエハ状態において全自動で行うと時間的効率が良い。全自動の場合はＰＬ解析結果に関わらず全チップに対して行う。検査内容は電気特性の測定、リーク電流や耐圧の確認、ゲート絶縁膜の信頼性試験等がある。

ステップＳ１０４において、良品検査後、ダイシングを行い、複数のＳｉＣ−ＭＯＳＦＥＴが形成されているウエハをチップ状態にする。
その後、ステップＳ１０５において、良品チップを選別し、ＰＬ解析工程でＢＰＤが含まれていたチップ、良品検査で不良判定となったチップを振るい落とす。

ステップＳ１０６において、良品選別後、チップ状態で内蔵ダイオードの通電試験を行い、積層欠陥の成長が発生しないか確認する。通電試験をチップ状態で行う理由は、ダイシング工程で傷がついた場合、その傷が積層欠陥に成長する可能性があるためである。
その後、ステップＳ１０７において、通電試験の良品選別を行い、積層欠陥が成長したと思われるチップを振るい落とす。

ステップＳ１０８において、通電試験の良品選別後、各良品チップをチップ状態でオン電圧、順方向電圧などの電気特性の測定を行う。

ステップＳ１０９において、Ｓ１０８で測定したオン電圧、および順方向電圧のそれぞれが、例えば所定の閾値以内の近い値を持つチップ同士のうち、第１のチップのオン電圧、および順方向電圧に対して、第２のチップのオン電圧が高く、および順方向電圧が低くなるチップの組合せを実装チップとして選定する。
または、Ｓ１０８で測定したオン電圧、および順方向電圧のそれぞれが、例えば所定の閾値以内の近い値を持つチップ同士のうち、第１のチップのオン電圧、および順方向電圧に対して、第２のチップのオン電圧が高く、および順方向電圧が低くなり、かつ第１のチップと第２のチップのオン電圧の差が、第１のチップと第２のチップの順方向電圧の差よりも大きくなるチップの組合せを実装チップとして選定する。

ステップＳ１１０において、Ｓ１０９で選定した各実装チップの組合せをパワーモジュールに実装して、パワーモジュールを製造する。

図６はＰＬ解析結果の一例である。図６（ａ）はウエハ６０１全体を示したものである。点線はダイシングの目印となるスクライブライン６０２であり、点線で囲まれた区間が１つのチップ領域となる。ＰＬ解析ではウエハ上でのＢＰＤの平面座標位置が分かるため、スクライブラインの座標位置を組み合わせることによって各チップ領域内のＢＰＤの有無が分かる。図６（ｂ）は１つのチップ領域６０３のＰＬ解析結果の例である。このように、ＢＰＤ６０４は線状の結晶欠陥のような形で観測される。

図７にチップ内に含まれるＢＰＤ個数に対する特性劣化量の一例を示す。図７（ａ）はＢＰＤ個数に対するオン電圧増加量の一例、図７（ｂ）はＢＰＤ個数に対する順方向電圧増加量の一例であり、増加量は百分率で示している。このように、ＢＰＤ個数が多いほど特性劣化も大きくなる傾向があるため、ＢＰＤが多いチップは通電試験をせずに振るい落とすことで通電試験の時間短縮を図ることができる。また、ＢＰＤが含まれていても特性が劣化しない場合もあるため、ＢＰＤが含まれていても個数が少なければ通電試験を実施し、通過となればモジュール実装に使用することで歩留向上を図ることができる。ただし、この場合、電気特性に現れていないが積層欠陥が成長している可能性があるため、事前に信頼性試験を実施しておく等の注意を要する。

図８に本実施例の通電試験工程(Ｓ１０６)のプロセスフローを示す。まずＭＯＳＦＥＴのオン電圧を測定し(Ｓ２０１)、内蔵ダイオードの通電(Ｓ２０２)後、再度オン電圧を測定し(Ｓ２０３)、通電前後のオン電圧を比較する(Ｓ２０４)。ここで、内蔵ダイオード通電によって一定以上のオン電圧の増加があれば不良品とする。良品と不良品とを区別するオン電圧増加量の閾値は事前検討で決定する。

順方向電圧ではなくオン電圧の測定で判別を行う理由は、精度向上のためである。図９に順方向電圧の温度特性の一例を示す。実線が積層欠陥成長前の特性、点線が積層欠陥成長後の特性である。１００℃以下の領域では積層欠陥成長前後の順方向電圧の差が大きい一方で、１５０℃を超える高温になるとほとんど差がない。このため、通電試験を１５０℃以上の高温で行った場合、順方向電圧をモニタリングしていたとしても積層欠陥が成長したか否か判別できない。図１０にオン電圧の増加量と順方向電圧の増加量の相関の一例を示す。順方向電圧に対してオン電圧の増加量の方が大きい。積層欠陥はＮ−層に形成されるため、積層欠陥が成長するとドリフト抵抗が増加する。内蔵ダイオードにはｐｎ接合による電位障壁があるため、全体の抵抗に占めるドリフト抵抗の割合が少ない。オン電圧の方が積層欠陥成長の影響が顕著に現れるため、内蔵ダイオードの通電とは別にオン電圧の測定を行って特性劣化の有無を判別する。

図１１に、本実施例のパワーモジュール１００を備えた車両用駆動装置の回路図を示す。図１１に示した車両用駆動装置は、電力変換装置１１０１と、負荷としてモータ１１０２とを有する。モータ１１０２は、鉄道車両や自動車の駆動輪を回転させることができる。電力変換装置１１０１は、回路としては、スイッチング素子群Ｓ１〜Ｓ６、ダイオード、および供給される電源電圧ＶＣＣの安定化のためのコンデンサＣを有する。ダイオードはＳｉＣ−ＭＯＳＦＥＴ群Ｓ１〜Ｓ６に内蔵されている。図１１には、インダクタが図示されていないが、負荷であるモータ１１０２が持つインダクタンスを利用できる。

ＳｉＣ−ＭＯＳＦＥＴ群Ｓ１〜Ｓ６は、それぞれが複数のＳｉＣ−ＭＯＳＦＥＴ１０８を並列接続することによって構成されたＳｉＣ−ＭＯＳＦＥＴ群である。なお、図１１では、ＳｉＣ−ＭＯＳＦＥＴ群Ｓ３〜Ｓ６については、図の分かり易さのために１つのＳｉＣ−ＭＯＳＦＥＴを代表して記載している。ゲート駆動回路ＧＤ１〜ＧＤ６は、各ＳｉＣ−ＭＯＳＦＥＴ群Ｓ１〜Ｓ６を駆動するゲート駆動回路である。

ＳｉＣ−ＭＯＳＦＥＴ群Ｓ１〜Ｓ６はゲート駆動回路ＧＤ１〜ＧＤ６から出力された信号によってオンとオフとを繰返す。２つのＳｉＣ−ＭＯＳＦＥＴ群が直列接続されたものが３組あり、電源電圧ＶＣＣに対して並列に接続されている。各組のスイッチング素子群の間の接続点から負荷であるモータ１１０２に配線が接続されている。

直列接続された２つのＳｉＣ−ＭＯＳＦＥＴ群（例えばＳ１とＳ２）が同時にオンすることはない。ＳｉＣ−ＭＯＳＦＥＴ群Ｓ１がターンオフすると、デッドタイムと呼ばれる一定の時間が経過した後にＳｉＣ−ＭＯＳＦＥＴ群Ｓ２がターンオンする。デッドタイム期間中は、負荷電流の向きに応じてＳｉＣ−ＭＯＳＦＥＴ群Ｓ１あるいはＳｉＣ−ＭＯＳＦＥＴ群Ｓ２の内蔵ダイオードに電流が流れる。ＳｉＣ−ＭＯＳＦＥＴ群Ｓ３とＳ４、ＳｉＣ−ＭＯＳＦＥＴ群Ｓ５とＳ６についても同様である。

電力変換装置１１０１は、直流電力を三相交流電力に変換し、負荷であるモータ１１０２へ電力を供給する。ＳｉＣ−ＭＯＳＦＥＴ群Ｓ１〜Ｓ６のうち１つでも動作が不安定になると、電力変換装置１１０１は負荷であるモータ１１０２に合った電力を供給することができなくなる。本実施例の電力変換装置１１０１では、ＳｉＣ−ＭＯＳＦＥＴ群Ｓ１〜Ｓ６が上述の電流バラツキの補償により安定して動作するため、電力変換装置および車両用駆動装置の高信頼化を実現できる。

図１２に、本実施例の電力変換装置１１０１の保護システムのブロック図を示す。電力変換装置１１０１では、ＳｉＣ−ＭＯＳＦＥＴ１０８の温度や電流が検出されて制御回路に入力され、演算結果に基づいてアラーム出力やゲート駆動電圧の制御が行われる。例えば、過熱や過電流が発生した場合に、全てのＳｉＣ−ＭＯＳＦＥＴ１０８をオフにすることで電力変換装置１１０１の動作を停止させることができる。電流検出には、シャント抵抗器や変流器（ＣＴ）などの電流検出器を用いることができる。電流検出器からは、ソースセンス配線パターン１０５を通して、ドレイン配線パターン１０６とソース配線パターン１０７の間を流れるメイン電流の数千〜数万分の１程度のセンス電流が出力される。電流検出器を用いてセンス電流を検出することにより、メイン電流を推定することができる。また、各ＳｉＣ−ＭＯＳＦＥＴ１０８に電流センス素子および温度検出素子を内蔵させることで、保護システムが、並列接続されているＳｉＣ−ＭＯＳＦＥＴ１０８間の電流バラツキや温度差の補償の状況をモニタすることが可能である。

１００ パワーモジュール
１０１ 放熱ベース
１０２ 絶縁基板
１０３ 絶縁層
１０４ ゲート配線パターン
１０５ ソースセンス配線パターン
１０６ ドレイン配線パターン
１０７ ソース配線パターン
１０８ ＳｉＣ−ＭＯＳＦＥＴ
１０８ａ 第１のＳｉＣ−ＭＯＳＦＥＴ
１０８ｂ 第２のＳｉＣ−ＭＯＳＦＥＴ
１０９ ゲートワイヤ
１１０ ソースセンスワイヤ
１１１ ソースワイヤ
２００ パワーモジュール
２０１ 制御端子
２０２，２０３ 主回路端子
４０１ ソース電極
４０２ Ｎ＋層
４０３ Ｐ層
４０４ ゲート絶縁膜
４０５ Ｎ−層
４０６ ゲート電極
４０７ Ｎ＋基板層
４０８ ドレイン電極
６０１ ウエハ
６０２ スクライブライン
６０３ チップ領域
６０４ ＢＰＤ
１１０１ 電力変換装置
１１０２ モータ
Ｃ コンデンサ
ＧＤ１〜ＧＤ６ ゲート駆動回路
Ｓ１〜Ｓ６ パワーモジュール（ＳｉＣ−ＭＯＳＦＥＴ群）
ＶＣＣ 電源電圧

Claims (8)

1. 基板上に２個のＳｉＣ−ＭＯＳＦＥＴが、ゲート電極が接続され、及びソース−ドレイン経路に並列に接続されて搭載されたパワーモジュールであって、
   第１のＳｉＣ−ＭＯＳＦＥＴのオン電圧、および内蔵ダイオードの順方向電圧と比較して、第２のＳｉＣ−ＭＯＳＦＥＴのオン電圧は高く、および内蔵ダイオードの順方向電圧は低いことを特徴とするパワーモジュール。
2. 請求項１に記載のパワーモジュールにおいて、
   前記第１のＳｉＣ−ＭＯＳＦＥＴと前記第２のＳｉＣ−ＭＯＳＦＥＴのオン電圧の差が、前記第１のＳｉＣ−ＭＯＳＦＥＴと前記第２のＳｉＣ−ＭＯＳＦＥＴの順方向電圧の差よりも大きいことを特徴とするパワーモジュール。
3. 請求項１に記載のパワーモジュールにおいて、
   前記第１のＳｉＣ−ＭＯＳＦＥＴのゲート電極と前記第２のＳｉＣ−ＭＯＳＦＥＴのゲート電極とが電気的に短絡されており、同一のゲート駆動回路に接続されていることを特徴とするパワーモジュール。
4. 請求項１に記載のパワーモジュールを有し、前記第１のＳｉＣ−ＭＯＳＦＥＴの内蔵ダイオード及び前記第２のＳｉＣ−ＭＯＳＦＥＴの内蔵ダイオードが還流ダイオードであることを特徴とする電力変換装置。
5. 請求項１に記載のパワーモジュールの各ＳｉＣ−ＭＯＳＦＥＴに電流センス素子および温度検出素子を内蔵して、前記パワーモジュールを搭載し、
   前記電流センス素子および温度検出素子からの検出信号を入力して、過熱、過電流の発生を検出する制御回路と、前記制御回路の制御信号により各ＳｉＣ−ＭＯＳＦＥＴのゲート駆動電圧の制御、オフ制御を行うゲート駆動回路とを有する保護システムを備えたことを特徴とする電力変換装置。
6. 第１導電型のＳｉＣ基板上の第１導電型のＳｉＣのエピタキシャル層内にＢＰＤの分布を測定する工程と、
   前記エピタキシャル層上にＳｉＣ−ＭＯＳＦＥＴ素子を形成する工程と、
   前記ＳｉＣ−ＭＯＳＦＥＴ素子のチップダイシング後、チップ毎の通電試験の前後において、オン電圧の増加を測定する工程と、
   良品チップのオン電圧、および内蔵ダイオードの順方向電圧を測定する工程と、
   第１のチップ、および第２のチップのオン電圧、および内蔵ダイオードの順方向電圧のそれぞれの差が所定の閾値以内に収まる組合せのうち、前記第１のチップのオン電圧、および内蔵ダイオードの順方向電圧と比較して、前記第２のチップのオン電圧は高く、および内蔵ダイオードの順方向電圧は低くなる実装チップの組合せを選定する工程と、
   前記選定された実装チップを同一の絶縁基板上に実装する工程と、
   を有することを特徴とするパワーモジュールの製造方法。
7. 前記実装チップの組合せを選定する工程が、
   第１のチップ、および第２のチップのオン電圧、および内蔵ダイオードの順方向電圧のそれぞれの差が所定の閾値以内に収まる組合せのうち、前記第１のチップのオン電圧、および内蔵ダイオードの順方向電圧と比較して、前記第２のチップのオン電圧は高く、および内蔵ダイオードの順方向電圧は低くなり、かつ前記第１のチップと前記第２のチップのオン電圧の差が、前記第１のチップと前記第２のチップの順方向電圧の差よりも大きくなる実装チップの組合せを選定する工程であることを特徴とする請求項６に記載のパワーモジュールの製造方法。
8. 前記チップ毎の通電試験の前後において、オン電圧の増加を測定する工程が、
   前記ＳｉＣ−ＭＯＳＦＥＴ素子のチップダイシング後、チップ毎に内蔵ダイオードの通電試験の前後においてオン電圧を測定し、通電前後のオン電圧を比較して内蔵ダイオード通電によって一定以上のオン電圧の増加があれば不良品と判定する工程であることを特徴とする請求項６に記載のパワーモジュールの製造方法。

Images