JP2020150181A - 炭化珪素半導体装置の選別方法 - Google Patents

炭化珪素半導体装置の選別方法 Download PDF

Info

Publication number
JP2020150181A
JP2020150181A JP2019047714A JP2019047714A JP2020150181A JP 2020150181 A JP2020150181 A JP 2020150181A JP 2019047714 A JP2019047714 A JP 2019047714A JP 2019047714 A JP2019047714 A JP 2019047714A JP 2020150181 A JP2020150181 A JP 2020150181A
Authority
JP
Japan
Prior art keywords
silicon carbide
semiconductor device
voltage
carbide semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019047714A
Other languages
English (en)
Other versions
JP7293749B2 (ja
Inventor
真樹 宮里
Maki Miyasato
真樹 宮里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019047714A priority Critical patent/JP7293749B2/ja
Priority to CN202010106325.3A priority patent/CN111766490A/zh
Priority to US16/806,614 priority patent/US11262399B2/en
Priority to DE102020105508.0A priority patent/DE102020105508A1/de
Publication of JP2020150181A publication Critical patent/JP2020150181A/ja
Application granted granted Critical
Publication of JP7293749B2 publication Critical patent/JP7293749B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode

Abstract

【課題】順方向電圧の変化率による選別より感度のよい測定で選別することができる炭化珪素半導体装置の選別方法を提供する。【解決手段】ＭＯＳゲート構造を有する炭化珪素半導体装置５０を選別する。まず、炭化珪素半導体装置５０のオン電圧を測定する。次に、炭化珪素半導体装置５０の内蔵ダイオードに順方向電流を流す。次に、順方向電流を流した後の炭化珪素半導体装置５０のオン電圧を測定する。次に、第１工程で測定したオン電圧と第３工程で測定したオン電圧とから炭化珪素半導体装置５０のオン電圧の変化率を算出する。次に、算出した変化率が３％より低い炭化珪素半導体装置５０を選別する。【選択図】図１

Description

この発明は、炭化珪素半導体装置の選別方法に関する。
従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン（Ｓｉ）が用いられている。パワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ)、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。
例えば、バイポーラトランジスタやＩＧＢＴは、ＭＯＳＦＥＴに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数ｋＨｚ程度のスイッチング周波数での使用が限界であり、ＩＧＢＴは数十ｋＨｚ程度のスイッチング周波数での使用が限界である。一方、パワーＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに比べて電流密度が低く大電流化が難しいが、数ＭＨｚ程度までの高速スイッチング動作が可能である。
しかしながら、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。パワー半導体装置の観点からシリコンに代わる半導体材料が検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製（製造）可能な半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。
その背景には、ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる点が挙げられる。また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性大であることからパワー半導体用途、特にＭＯＳＦＥＴでは今後の伸長が大きく期待される。特にそのオン抵抗が小さいことが期待されている。高耐圧特性を維持したままより一層の低オン抵抗を有する縦型ＳｉＣ−ＭＯＳＦＥＴが期待できる。
従来の炭化珪素半導体装置の構造について、縦型ＭＯＳＦＥＴを例に説明する。図５は、従来の炭化珪素半導体装置の構造を示す断面図である。図５は、トレンチ型ＭＯＳＦＥＴ１５０の例である。図５に示すように、ｎ+型炭化珪素基板１０１のおもて面にｎ型バッファ層１１８が堆積され、ｎ型バッファ層１１８のおもて面にｎ-型炭化珪素エピタキシャル層１０２が堆積されている。
ｎ-型炭化珪素エピタキシャル層１０２の内部にｎ+型領域１１７、第１ｐ+型ベース領域１０３、第２ｐ+型ベース領域１０４、ｎ型高濃度領域１０５、ｐ型ベース層１０６が選択的に設けられる。また、ｐ型ベース層１０６の表面にｎ++型ソース領域１０７、ｐ++型コンタクト領域１０８が選択的に設けられる。
また、ｎ++型ソース領域１０７およびｐ型ベース層１０６を貫通して、ｎ型高濃度領域１０５に達するトレンチ１１６が設けられ、トレンチ１１６の内壁に沿って、トレンチ１１６の底部および側壁にゲート絶縁膜１０９が設けられ、トレンチ１１６内のゲート絶縁膜１０９の内側にゲート電極１１０が設けられている。ｐ++型コンタクト領域１０８およびｎ++型ソース領域１０７の表面に、ソース電極１１２が設けられ、ソース電極１１２上には、ソース電極パッド１１５が設けられている。また、炭化珪素半導体基体の第１主面側の全面に、トレンチ１１６に埋め込まれたゲート電極１１０を覆うように層間絶縁膜１１１が設けられている。ソース電極１１２と層間絶縁膜１１１との間に、バリアメタル１１４が設けられている。また、ｎ+型炭化珪素基板１０１の裏面には、裏面電極１１３が設けられている。
このような構造の縦型ＭＯＳＦＥＴは、ソース−ドレイン間にボディーダイオードとしてｐ型ベース層１０６とｎ型高濃度領域１０５とで形成される寄生ｐｎダイオードを内蔵する。この寄生ｐｎダイオードは、ソース電極１１２に高電位を印加することで動作させることができ、図５において矢印Ａで示す方向に電流が流れる。このように、ＭＯＳＦＥＴではＩＧＢＴと異なり、寄生ｐｎダイオードを内蔵しているため、インバータに用いる還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）を省略することができ、低コスト化および小型化に貢献する。これ以降、ＭＯＳＦＥＴの寄生ｐｎダイオードを内蔵ダイオードと称する。
しかしながら、炭化珪素半導体装置では、ｎ+型炭化珪素基板１０１の結晶に欠陥がある場合がある。この場合、内蔵ダイオードに電流が流れると、ｐ++型コンタクト領域１０８からホールが注入され、ｎ-型炭化珪素エピタキシャル層１０２またはｎ+型炭化珪素基板１０１中で電子およびホールの再結合が発生する。このときに発生するバンドギャップ相当の再結合エネルギー（３ｅＶ）により、ｎ+型炭化珪素基板１０１に存在する結晶欠陥の一種である基底面転位が移動し、２つの基底面転位に挟まれる積層欠陥が拡張する。
積層欠陥が拡張すると、積層欠陥は電流を流しにくいため、ＭＯＳＦＥＴのオン抵抗および内蔵ダイオードの順方向電圧が上昇する。このような動作が継続すると積層欠陥は累積的に拡張するため、インバータ回路に発生する損失は経時的に増加し、発熱量も大きくなるため、装置故障の原因となる。この問題を防ぐためにＭＯＳＦＥＴと逆並列にＳｉＣ−ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ショットキーバリアダイオード）を接続し、電流がＭＯＳＦＥＴの内蔵ダイオードに流れないように対策することができる。
炭化珪素半導体装置の通電検査技術として、バイポーラ半導体素子の温度を１５０℃以上２３０℃以下に設定して、電流密度が１２０Ａ／ｃｍ2以上４００Ａ／ｃｍ2以下の順方向電流を継続して流し、順方向抵抗が飽和状態になった場合に、順方向抵抗の変化度合いが閾値未満であるか否かで判定する技術が公知である（例えば、特許文献１参照）。また、炭化珪素半導体装置の検査方法として、ダイオードにパルス電流を流し、パルス電流を流す前後における当該ダイオードのオン抵抗を求め、オン抵抗のパルス電流を流す前後における変化に基づいて半導体装置の不良を判定する技術が公知である（例えば、特許文献２参照）。
国際公開第２０１４／１４８２９４号 特開２０１５−６５２５０号公報
しかしながら、ＳｉＣ−ＳＢＤをＭＯＳＦＥＴと逆並列に接続された場合でも、ＭＯＳＦＥＴがオンからオフに切り替わった瞬間に、ＭＯＳＦＥＴの内蔵ダイオードに電流が流れる場合があり、ＭＯＳＦＥＴの積層欠陥が拡張することがある。このため、従来は、炭化珪素半導体装置のスクリーニングを行い、積層欠陥の無い炭化珪素半導体装置を選別していた。
図６は、従来の炭化珪素半導体装置の選別方法を示すフローチャートである。図６に示すように、まず、ＭＯＳＦＥＴの温度を設定する（ステップＳ１０１）。例えば、使用環境を考慮して、ＭＯＳＦＥＴの温度を１００℃以上２５０℃以下に設定する。次に、初期状態の順方向電圧を測定する（ステップＳ１０２）。基板の積層欠陥の成長を順方向電圧の変化で判断するため、初期状態の順方向電圧を測定しておく。次に、ＭＯＳＦＥＴの内蔵ダイオードに順方向電流を通電する（ステップＳ１０３）。具体的には、ＭＯＳＦＥＴのゲート電極とソース電極を短絡させ、ソース電極に正の電圧を印加し、ドレイン電極の電位を０にする。ここで測定した電圧をＶｆ0とする。
次に、順方向電圧を測定する（ステップＳ１０４）。ここで測定した電圧をＶｆ1とする。次に、順方向電圧の変化率を算出する（ステップＳ１０５）。順方向電圧の変化率ΔＶｆとは、初期状態での順方向電圧からの変化率である。例えば、順方向電圧の変化率ΔＶｆは、ΔＶｆ＝（Ｖｆ1−Ｖｆ0）／Ｖｆ0より求められる。
次に、順方向電圧の変化率ΔＶｆ＜０．０３（３％より小さい）であるか否かを判定する（ステップＳ１０６）。ここで、順方向電圧の変化率ΔＶｆ＜０．０３であると判定した場合（ステップＳ１０６：Ｙｅｓ）、ＭＯＳＦＥＴを適格品として選別する（ステップＳ１０７）。また、順方向電圧の変化率Ｖｆ＜０．０３でないと判定した場合（ステップＳ１０６：Ｎｏ）、ＭＯＳＦＥＴを不適格品として選別する（ステップＳ１０８）。
しかしながら、順方向電圧の変化率ΔＶｆによる選別では、変化率ΔＶｆが小さいため、誤選別による不適格品が出荷される場合があり、炭化珪素半導体装置の信頼性が低下してしまう。
この発明は、上述した従来技術による問題点を解消するため、順方向電圧の変化率による選別より感度のよい測定で選別することができる炭化珪素半導体装置の選別方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の選別方法は、次の特徴を有する。ＭＯＳゲート構造を有する炭化珪素半導体装置の選別方法であって、まず、前記炭化珪素半導体装置のオン電圧を測定する第１工程を行う。次に、前記炭化珪素半導体装置の内蔵ダイオードに順方向電流を流す第２工程を行う。次に、前記順方向電流を流した後の前記炭化珪素半導体装置のオン電圧を測定する第３工程を行う。次に、前記第１工程で測定したオン電圧と前記第３工程で測定したオン電圧とから前記炭化珪素半導体装置のオン電圧の変化率を算出する第４工程を行う。次に、前記算出した変化率が３％より低い前記炭化珪素半導体装置を選別する第５工程を行う。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記第１工程および前記第３工程では、定格電流、または定格電流よりも低い電流で前記オン電圧を測定することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記炭化珪素半導体装置は、炭化珪素基板のおもて面に設けられた第１導電型の第１半導体層と、前記第１半導体層の、前記炭化珪素基板側に対して反対側に設けられた第２導電型の第２半導体層と、前記第２半導体層の内部に選択的に設けられた、前記炭化珪素基板よりも不純物濃度の高い第１導電型の第１半導体領域と、前記第２半導体層を貫通して、前記第１半導体層に達するトレンチと、前記トレンチの内部にゲート絶縁膜を介して設けられているゲート電極と、前記第１半導体領域と前記第２半導体層の表面に設けられた第１電極と、前記炭化珪素基板の裏面に設けられた第２電極と、を備えることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記第１工程および前記第３工程では、前記第１電極から前記第２電極に電流を流して、前記オン電圧を測定することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の選別方法は、上述した発明において、前記第５工程では、前記算出した変化率が飽和し、かつ、前記算出した変化率が３％より低い前記炭化珪素半導体装置を選別することを特徴とする。
上述した発明によれば、炭化珪素半導体装置に順方向電流を流し、オン電圧の変化率が３％より低い炭化珪素半導体装置を選別している。これにより、順方向電圧の変化率で選別する場合より、感度のよい選別が可能になり、誤識別による不適格品が流出されることを削減でき、炭化珪素半導体装置の信頼性を向上させることができる。
本発明にかかる炭化珪素半導体装置の選別方法によれば、順方向電圧の変化率による選別より感度のよい測定で選別することができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の選別方法を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 炭化珪素半導体装置のオン電圧の変動量と順方向電圧の変動量の比較を示すグラフである。 実施の形態にかかる炭化珪素半導体装置の選別方法でのオン電圧の変化量を示すグラフである。 従来の炭化珪素半導体装置の構造を示す断面図である。 従来の炭化珪素半導体装置の選別方法を示すフローチャートである。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の選別方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
（実施の形態）
図１は、実施の形態にかかる炭化珪素半導体装置の選別方法を示すフローチャートである。以下では、炭化珪素半導体装置として、ＭＯＳＦＥＴを例に説明するが、ＭＯＳゲート構造を有する他の炭化珪素半導体装置でも同様である。最初に、実施の形態にかかる炭化珪素半導体装置について説明する。図２は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
図２に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ+型炭化珪素基板１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ-型炭化珪素エピタキシャル層（第１導電型の第１半導体層）２が堆積されている。
また、ｎ+型炭化珪素基板１とｎ-型炭化珪素エピタキシャル層２の間にｎ型バッファ層１８を設けてもよい。ｎ型バッファ層１８は、例えばｎ+型炭化珪素基板１のおもて面に設けられた、窒素（Ｎ）をｎ+型炭化珪素基板１より低濃度にドーピングした炭化珪素エピタキシャル層（ｎ型低濃度バッファ層１８ａ）と、ｎ型低濃度バッファ層１８ａのおもて面に設けられた、窒素をｎ+型炭化珪素基板１より高濃度にドーピングした炭化珪素エピタキシャル層（ｎ型高濃度バッファ層１８ｂ）との２層からなる。ｎ型バッファ層１８により、ｐｎ界面で発生したホールがｎ型バッファ層１８内で再結合し、ｎ+型炭化珪素基板１に到達することが防止され、ｎ+型炭化珪素基板１からの積層欠陥の発生を防ぐことができる。
ｎ+型炭化珪素基板１は、炭化珪素単結晶基板である。ｎ-型炭化珪素エピタキシャル層２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば低濃度ｎ型ドリフト層である。ｎ-型炭化珪素エピタキシャル層２の、ｎ+型炭化珪素基板１側に対して反対側の表面には、ｎ型高濃度領域５が設けられていてもよい。ｎ型高濃度領域５は、ｎ+型炭化珪素基板１よりも低くｎ-型炭化珪素エピタキシャル層２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。
ｎ-型炭化珪素エピタキシャル層２の、ｎ+型炭化珪素基板１側に対して反対側の表面側には、ｐ型ベース層（第２導電型の第２半導体層）６が設けられている。以下、ｎ+型炭化珪素基板１とｎ-型炭化珪素エピタキシャル層２とｐ型ベース層６とを併せて炭化珪素半導体基体とする。
ｎ+型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極１３となるドレイン電極が設けられている。裏面電極１３の表面には、ドレイン電極パッド（不図示）が設けられている。
炭化珪素半導体基体の第１主面側（ｐ型ベース層６側）には、トレンチ構造が形成されている。具体的には、トレンチ１６は、ｐ型ベース層６のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ型ベース層６を貫通してｎ型高濃度領域５（ｎ型高濃度領域５を設けない場合にはｎ-型炭化珪素エピタキシャル層２、以下単に（２））に達する。トレンチ１６はストライプ状の平面パターンを有する。トレンチ１６の内壁に沿って、トレンチ１６の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１６内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ-型炭化珪素エピタキシャル層２およびｐ型ベース層６と絶縁されている。ゲート電極１０の一部は、トレンチ１６の上方（ソース電極パッド１５が設けられている側）からソース電極パッド１５側に突出していてもよい。
ｎ型高濃度領域５（２）のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、第２ｐ+型ベース領域４が選択的に設けられている。トレンチ１６の下に第１ｐ+型ベース領域３が形成されており、第１ｐ+型ベース領域３の幅はトレンチ１６の幅よりも広い。第１ｐ+型ベース領域３と第２ｐ+型ベース領域４は、例えばアルミニウムがドーピングされている。図２では、第１ｐ+型ベース領域３は、トレンチ１６の底部と接しているが、トレンチ１６の底部より深い位置に設けられてもよい。第１ｐ+型ベース領域３は、トレンチ１６の底部よりもドレイン側に深い位置にまで達している。
第１ｐ+型ベース領域３および第２ｐ+型ベース領域４を設けることで、トレンチ１６の底部と深さ方向（ソース電極１２から裏面電極１３への方向）に近い位置に、第１ｐ+型ベース領域３および第２ｐ+型ベース領域４とｎ型高濃度領域５（２）とのｐｎ接合を形成することができる。このように、第１ｐ+型ベース領域３および第２ｐ+型ベース領域４とｎ型高濃度領域５（２）とのｐｎ接合を形成することで、トレンチ１６の底部のゲート絶縁膜９に高電界が印加されることを防止することができる。このため、ワイドバンドギャップ半導体を半導体材料として用いた場合においても高耐電圧化が可能となる。
実施の形態では、ｎ-型炭化珪素エピタキシャル層２内に、トレンチ１６間の、第２ｐ+型ベース領域４よりも深い位置にｎ型高濃度領域５（２）よりピーク不純物濃度が高いｎ+型領域（第１導電型の第１半導体領域）１７が設けられる。ｎ+型領域１７はピーク不純物濃度がｎ型高濃度領域５（２）の不純物濃度より高ければよく、ｎ+型領域１７のすべての領域でｎ型高濃度領域５（２）より不純物濃度が高くなくてもよい。また、ｎ型高濃度領域５が設けられない形態では、ｎ+型領域１７はピーク不純物濃度がｎ-型炭化珪素エピタキシャル層２の不純物濃度より高い。さらに、ｎ+型領域１７は不純物濃度が第２ｐ+型ベース領域４の不純物濃度より低いことが好ましい。
ｎ+型領域１７により、素子の耐圧を決定する部位を、トレンチ１６の底部の第１ｐ+型ベース領域３ではなく、トレンチ１６間の第２ｐ+型ベース領域４とすることができる。すなわち、トレンチ１６の底部の第１ｐ+型ベース領域３の耐圧をトレンチ１６間の第２ｐ+型ベース領域４の耐圧よりも高くすることができる。
また、ｐ型ベース層６の内部には、炭化珪素半導体基体の第１主面側にｎ++型ソース領域（第１導電型の第１半導体領域）７が選択的に設けられている。ｐ++型コンタクト領域８を選択的に設けてもよい。また、ｎ++型ソース領域７およびｐ++型コンタクト領域８は互いに接する。また、ｐ++型コンタクト領域８は、トレンチ１６のストライプ状に延びる方向に選択的に設けられていてもよい。
層間絶縁膜１１は、炭化珪素半導体基体の第１主面側の全面に、トレンチ１６に埋め込まれたゲート電極１０を覆うように設けられている。ソース電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ++型ソース領域７およびｐ++型コンタクト領域８（ｐ++型コンタクト領域８を設けない場合はｐ型ベース層６）に接する。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１２上には、ソース電極パッド１５が設けられている。ソース電極１２と層間絶縁膜１１との間に、例えばソース電極１２からゲート電極１０側への金属原子の拡散を防止するバリアメタル１４が設けられていてもよい。
図２では、１つのセル（トレンチ１６、ゲート絶縁膜９、ゲート電極１０、層間絶縁膜１１およびソース電極１２からなる構造）のみを図示しているが、さらに多くのセルのＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造が並列に配置されていてもよい。
図１に戻り、炭化珪素半導体装置の選別方法において、まず、ＭＯＳＦＥＴの温度を設定する（ステップＳ１）。実施の形態では、ＭＯＳＦＥＴの温度を１００℃以上２５０℃以下に設定する。１２５℃以上で使用できるＭＯＳＦＥＴを選別するため、マージンを取って最低温度を１００℃以上としている。また、３００℃より高いと、半導体モジュールに用いられる高温はんだが耐えられなくなるためである。はんだの濡れ性を考慮すると２５０℃以下に設定することが好ましい。
また、ＭＯＳＦＥＴの温度の設定は、ＭＯＳＦＥＴの内蔵ダイオードに通電することにより行うことができる。例えば、一定の電流密度の順方向電流をＭＯＳＦＥＴが上記の温度範囲になるまで通電することにより行う。ここで、順方向電流とは、ソース電極からドレイン電極に流れる電流のことである。また、実施の形態にかかる炭化珪素半導体装置の選別方法では、選別精度は温度に依存しないため、ＭＯＳＦＥＴの温度を設定することなく、室温、例えば２５℃程度で選別を行ってもよい。
次に、初期状態のオン電圧を測定する（ステップＳ２）。基板の積層欠陥の成長をオン電圧の変化で判断するため、初期状態のオン電圧を測定しておく。オン電圧はＭＯＳＦＥＴがオン状態、つまり、ドレイン電極に正の電圧を印加した状態でゲート電圧を徐々に大きくし、ドレイン電極からソース電極に電流が流れている状態、またはソース電極からドレイン電極に電流が流れている状態での、ドレイン電極とソース電極間の電位差である。ここで測定したオン電圧をＶｏｎ0とする。
例えば、ＭＯＳＦＥＴのオン電圧は、ソース電極の電位を０にした状態で、ドレイン電極に正の電圧を印加してドレイン電極からソース電極へ所定の電流値の電流を流したときのソース−ドレイン間の電圧Ｖｄｓｏｎを特定することにより測定することができる。この際、電流は、上述した図２の経路Ａを流れる。
ここで、選別の精度を上げるために、所定の電流値として、ＭＯＳＦＥＴの定格電流よりも低い電流とすることが好ましい。例えば、所定の電流値として３０Ａ以上５０Ａ以下を用いることができる。また、ゲート電極に負の電圧として、−３Ｖ以上−７Ｖ以下の負の電圧を印加し、ドレイン電極に正の電圧として＋１５Ｖを印加してもよい。
または、ドレイン電極の電位を０にした状態で、ソース電極に負の電圧を印加してソース電極からドレイン電極へ所定の電流値の電流を流したときのソース−ドレイン間の電圧Ｖｓｄｏｎを特定することにより測定してもよい。この際、電流は、上述した図２の経路Ａと逆方向に流れる。
ここでも、選別の精度を上げるために、所定の電流値として、ＭＯＳＦＥＴの定格電流よりも低い電流とすることが好ましい。例えば、所定の電流値として３０Ａ以上５０Ａ以下を用いることができる。また、ゲート電極に負の電圧として、−３Ｖ以上−７Ｖ以下の負の電圧を印加し、ソース電極に負の電圧として−１５Ｖを印加してもよい。
ここで、通常のＶｄｓｏｎでは、ｐｎ接合（例えば、第１ｐ+型ベース領域３とｎ-型炭化珪素エピタキシャル層２とのｐｎ接合）が逆バイアスになり、ｐｎ接合から空乏層が延び、電流経路が狭くなる。このため、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）抵抗の影響が大きくなる。ＪＦＥＴ抵抗とは、ｎ型ドリフト層のｐ型領域間（例えば、以下の図２のＲ）の抵抗のことである。このＪＦＥＴ抵抗が、積層欠陥の拡張による抵抗の増加によるオン電圧の変動の測定に影響を与えてしまう。
一方、逆導通のＶｓｄｏｎでは、ｐｎ接合が順バイアスになり、ｐｎ接合から空乏層が延びず、電流経路が狭くなることがない。このため、ＪＦＥＴ抵抗の影響が少なくなり、余分な抵抗成分が無いため、通常のＶｄｓｏｎより精度の高い選別を行うことができる。
次に、ＭＯＳＦＥＴの内蔵ダイオードに順方向電流を通電する（ステップＳ３）。具体的には、ＭＯＳＦＥＴのゲート電極とソース電極を短絡、または負バイアスを印加させ、ソース電極に正の電圧を印加し、ドレイン電極の電位を０にする。また、実施の形態では、ＤＣまたは周波数が１００ｋＨｚ以下の順方向電流を流す。内蔵ダイオードの順方向電流は、ＭＯＳＦＥＴのソース−ドレイン間に形成されるダイオードにソース電極からドレイン電極へ流れる電流である。また、内蔵ダイオードの順方向電流は、ソース電極の電位を０にした状態で、ドレイン電極に負の電圧を印加することにより流すこともできる。
次に、オン電圧を測定する（ステップＳ４）。ステップＳ２と同様の方法でオン電圧を測定する。ここで測定した電圧をＶｏｎ1とする。次に、オン電圧の変化率を算出する（ステップＳ５）。オン電圧の変化率ΔＶｏｎとは、初期状態でのオン電圧からの変化率である。例えば、オン電圧の変化率ΔＶｏｎは、ΔＶｏｎ＝（Ｖｏｎ1−Ｖｏｎ0）／Ｖｏｎ0より求められる。
次に、オン電圧の変化率＜０．０３（３％より小さい）であるか否かを判定する（ステップＳ６）。ここで、オン電圧の変化率＜０．０３であると判定した場合（ステップＳ６：Ｙｅｓ）、ＭＯＳＦＥＴを適格品として選別する（ステップＳ７）。一方、オン電圧の変化率＜０．０３でないと判定した場合（ステップＳ６：Ｎｏ）、ＭＯＳＦＥＴを不適格品として選別する（ステップＳ８）。このように、実施の形態では、オン電圧の変化率ΔＶｏｎによりＭＯＳＦＥＴを選別している。
ここで、オン電圧の変化率ΔＶｏｎによりＭＯＳＦＥＴを選別することによる効果を説明する。図３は、炭化珪素半導体装置のオン電圧の変動量と順方向電圧の変動量の比較を示すグラフである。図３において、横軸は炭化珪素半導体装置のサンプルを示し、縦軸はオン電圧または順方向電圧の変動量を示す。また、変動量とは、内蔵ダイオード通電後のオン電圧または順方向電圧と、初期状態でのオン電圧または順方向電圧との差である。つまり、Ｖｏｎ1−Ｖｏｎ0またはＶｆ1−Ｖｆ0である。
図３は、炭化珪素半導体装置に、異なる条件で内蔵ダイオードに順方向電流を流して、オン電圧の変動量と順方向電圧の変動量とを測定した結果である。例えば、Ｓ１からＳ５に行くに従い、電流値を大きくして、積層欠陥が多く成長するようにしている。
図３に示すように、順方向電圧の変動量が大きいほど、オン電圧の変動量が大きくなり、さらに、オン電圧の変動量は、すべての場合で順方向電圧の変動量より大きくなっている。このため、オン電圧の変化率で炭化珪素半導体装置を選別することで、順方向電圧の変化率で選別する場合より感度の高い評価ができる。例えば、順方向電圧の変化率＜０．０３とした場合、オン電圧の変化率≧０．０３の炭化珪素半導体装置を不適格品として選別できる。このため、誤識別による不適格品が流出されることを削減でき、炭化珪素半導体装置の信頼性を向上させることができる。
また、実施の形態では、オン電圧の変化率を、１回の測定により判断しているが、オン電圧の変化率が複数回変化しないことにより判断してもよい。オン電圧が変化することは、基板の積層欠陥が成長してオン抵抗が増加していることを意味する。積層欠陥がさらに成長して、オン電圧の変化率≧０．０３となる可能性があるため、オン電圧の測定を、オン電圧の変化率が飽和するまで複数回行い、オン電圧の変化率が飽和し、かつ、オン電圧変化率が３％より低いＭＯＳＦＥＴを選別することでさらに精度がよいＭＯＳＦＥＴを選別することができる。
オン電圧の変化率が３％以上のＭＯＳＦＥＴを、当該ＭＯＳＦＥＴと逆並列にＳｉＣ−ＳＢＤを接続したインバータ回路に用いて、高温で長期間運用すると、基板の積層欠陥が成長して、ＭＯＳＦＥＴの特性が劣化する。このため、このＭＯＳＦＥＴを不適格品として判断している。一方、オン電圧の変化率が３％未満のＭＯＳＦＥＴを、上記インバータ回路に用いて２３０℃以上の高温で長期間運用しても、基板の積層欠陥の成長が少なく、ＭＯＳＦＥＴの特性が劣化することなく、長期間の使用に耐えることができる。ここでは、判断基準として、３％を用いているがより緩い条件である５％や１０％を用いることも可能である。
これにより、本フローチャートによる一連の処理は終了する。本フローチャートを実行することにより、ＭＯＳＦＥＴにダイオードを逆並列に接続したインバータ回路で高温長時間使用しても、信頼性が低下することがないＭＯＳＦＥＴをスクリーニングできる。
図４は、実施の形態にかかる炭化珪素半導体装置の選別方法でのオン電圧の変化量を示すグラフである。図４において、横軸はソース−ドレイン間のオン電圧Ｖｄの絶対値を示し、単位はＶである。縦軸はソース−ドレイン間の電流Ｉｄの絶対値を示し、単位はＡである。点線のグラフは、初期状態のオン電圧と電流の関係であり、実線のグラフは、ＭＯＳＦＥＴの内蔵ダイオードに順方向電流を通電した後のオン電圧と電流の関係である。順方向電流に通電により積層欠陥が拡張し、オン抵抗が増加しているため、実線のグラフは、点線のグラフより傾きが小さくなっている。
図４では、オン時に５０Ａの電流が流れる電圧を測定して、初期状態のオン電圧Ｖｏｎ0と内蔵ダイオードに順方向電流を通電した後のオン時の電圧Ｖｏｎ1とから、変化量ΔＶからオン電圧の変化率ΔＶｏｎ求めている。
以上、説明したように、実施の形態にかかる炭化珪素半導体装置の選別方法によれば、炭化珪素半導体装置に順方向電流を流し、オン電圧の変化率が３％より低い炭化珪素半導体装置を選別している。これにより、順方向電圧の変化率で選別する場合より、感度のよい選別が可能になり、誤識別による不適格品が流出されることを削減でき、炭化珪素半導体装置の信頼性を向上させることができる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の選別方法には、炭化珪素半導体装置にダイオードを逆並列に接続したインバータ回路で用いられる炭化珪素半導体装置に有用である。
１、１０１ ｎ+型炭化珪素基板
２、１０２ ｎ-型炭化珪素エピタキシャル層
３、１０３ 第１ｐ+型ベース領域
４、１０４ 第２ｐ+型ベース領域
５、１０５ ｎ型高濃度領域
６、１０６ ｐ型ベース層
７、１０７ ｎ++型ソース領域
８、１０８ ｐ++型コンタクト領域
９、１０９ ゲート絶縁膜
１０、１１０ ゲート電極
１１、１１１ 層間絶縁膜
１２、１１２ ソース電極
１３、１１３ 裏面電極
１４、１１４ バリアメタル
１５、１１５ ソース電極パッド
１６、１１６ トレンチ
１７、１１７ ｎ+型領域
１８、１１８ ｎ型バッファ層
１８ａ ｎ型低濃度バッファ層
１８ｂ ｎ型高濃度バッファ層
５０、１５０ トレンチ型ＭＯＳＦＥＴ

Claims (5)

  1. ＭＯＳゲート構造を有する炭化珪素半導体装置の選別方法であって、
    前記炭化珪素半導体装置のオン電圧を測定する第１工程と、
    前記炭化珪素半導体装置の内蔵ダイオードに順方向電流を流す第２工程と、
    前記順方向電流を流した後の前記炭化珪素半導体装置のオン電圧を測定する第３工程と、
    前記第１工程で測定したオン電圧と前記第３工程で測定したオン電圧とから前記炭化珪素半導体装置のオン電圧の変化率を算出する第４工程と、
    前記算出した変化率が３％より低い前記炭化珪素半導体装置を選別する第５工程と、
    を含むことを特徴とする炭化珪素半導体装置の選別方法。
  2. 前記第１工程および前記第３工程では、定格電流または、定格電流よりも低い電流で前記オン電圧を測定することを特徴とする請求項１に記載の炭化珪素半導体装置の選別方法。
  3. 前記炭化珪素半導体装置は、
    炭化珪素基板のおもて面に設けられた第１導電型の第１半導体層と、
    前記第１半導体層の、前記炭化珪素基板側に対して反対側に設けられた第２導電型の第２半導体層と、
    前記第２半導体層の内部に選択的に設けられた、前記炭化珪素基板よりも不純物濃度の高い第１導電型の第１半導体領域と、
    前記第２半導体層を貫通して、前記第１半導体層に達するトレンチと、
    前記トレンチの内部にゲート絶縁膜を介して設けられているゲート電極と、
    前記第１半導体領域と前記第２半導体層の表面に設けられた第１電極と、
    前記炭化珪素基板の裏面に設けられた第２電極と、
    を備えることを特徴とする請求項１または２に記載の炭化珪素半導体装置の選別方法。
  4. 前記第１工程および前記第３工程では、前記第１電極から前記第２電極に電流を流して、前記オン電圧を測定することを特徴とする請求項３に記載の炭化珪素半導体装置の選別方法。
  5. 前記第５工程では、前記算出した変化率が飽和し、かつ、前記算出した変化率が３％より低い前記炭化珪素半導体装置を選別することを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の選別方法。
JP2019047714A 2019-03-14 2019-03-14 炭化珪素半導体装置の選別方法 Active JP7293749B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019047714A JP7293749B2 (ja) 2019-03-14 2019-03-14 炭化珪素半導体装置の選別方法
CN202010106325.3A CN111766490A (zh) 2019-03-14 2020-02-21 碳化硅半导体装置的筛选方法
US16/806,614 US11262399B2 (en) 2019-03-14 2020-03-02 Method of determining whether a silicon-carbide semiconductor device is a conforming product
DE102020105508.0A DE102020105508A1 (de) 2019-03-14 2020-03-02 Verfahren zum bestimmen, ob eine siliciumcarbid-halbleitervorrichtung ein konformes produkt ist

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019047714A JP7293749B2 (ja) 2019-03-14 2019-03-14 炭化珪素半導体装置の選別方法

Publications (2)

Publication Number Publication Date
JP2020150181A true JP2020150181A (ja) 2020-09-17
JP7293749B2 JP7293749B2 (ja) 2023-06-20

Family

ID=72289583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019047714A Active JP7293749B2 (ja) 2019-03-14 2019-03-14 炭化珪素半導体装置の選別方法

Country Status (4)

Country Link
US (1) US11262399B2 (ja)
JP (1) JP7293749B2 (ja)
CN (1) CN111766490A (ja)
DE (1) DE102020105508A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202076A1 (ja) * 2021-03-24 2022-09-29 株式会社日立パワーデバイス 通電検査装置、半導体装置の製造方法および通電方法
WO2023058491A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 炭化ケイ素の積層欠陥を低減する方法及びその方法により作製された構造
US11693044B2 (en) 2021-01-05 2023-07-04 Fuji Electric Co., Ltd. Method of inspecting silicon carbide semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204575A (ja) * 2016-05-12 2017-11-16 株式会社日立製作所 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2018205250A (ja) * 2017-06-08 2018-12-27 富士電機株式会社 炭化珪素半導体装置の選別方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0555047B1 (en) * 1992-02-03 1997-05-14 Fuji Electric Co., Ltd. Semiconductor gated switching device
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP2006173571A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun 半導体素子のトランジスタ及びその製造方法
JP4380726B2 (ja) * 2007-04-25 2009-12-09 株式会社デンソー ブリッジ回路における縦型ｍｏｓｆｅｔ制御方法
US9874596B2 (en) * 2013-03-19 2018-01-23 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor apparatus, and energization test apparatus
JP6183087B2 (ja) * 2013-09-13 2017-08-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6075257B2 (ja) * 2013-09-25 2017-02-08 富士電機株式会社 炭化珪素半導体装置の検査方法及び検査装置
JP6210152B2 (ja) * 2014-04-10 2017-10-11 富士電機株式会社 半導体基板の処理方法及び該処理方法を用いる半導体装置の製造方法
WO2016132089A1 (en) * 2015-02-18 2016-08-25 The University Of Warwick Power semiconductor device
JP6711100B2 (ja) * 2016-04-15 2020-06-17 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法
EP3236503A1 (en) * 2016-04-18 2017-10-25 IMEC vzw Method for fabricating fully self-aligned dual-gate thin film transistors
JP6542174B2 (ja) * 2016-09-21 2019-07-10 株式会社東芝 半導体装置及び半導体装置の制御方法
CN110301034B (zh) * 2017-02-20 2023-07-11 株式会社博迈立铖 碳化硅层叠基板及其制造方法
JP7013684B2 (ja) * 2017-06-08 2022-02-01 富士電機株式会社 炭化珪素半導体装置の選別方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204575A (ja) * 2016-05-12 2017-11-16 株式会社日立製作所 パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP2018205250A (ja) * 2017-06-08 2018-12-27 富士電機株式会社 炭化珪素半導体装置の選別方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11693044B2 (en) 2021-01-05 2023-07-04 Fuji Electric Co., Ltd. Method of inspecting silicon carbide semiconductor device
WO2022202076A1 (ja) * 2021-03-24 2022-09-29 株式会社日立パワーデバイス 通電検査装置、半導体装置の製造方法および通電方法
DE112022000179T5 (de) 2021-03-24 2023-07-27 Hitachi Power Semiconductor Device, Ltd. Energiezufuhrkontrollvorrichtung, verfahren zur herstellung einer halbleitervorrichtung und energiezufuhrverfahren
GB2619415A (en) * 2021-03-24 2023-12-06 Hitachi Power Semiconductor Device Ltd Electric connection inspection device, and manufacturing method and electric connection method for semiconductor device
WO2023058491A1 (ja) * 2021-10-05 2023-04-13 学校法人関西学院 炭化ケイ素の積層欠陥を低減する方法及びその方法により作製された構造

Also Published As

Publication number Publication date
DE102020105508A1 (de) 2020-09-17
CN111766490A (zh) 2020-10-13
US20200292612A1 (en) 2020-09-17
JP7293749B2 (ja) 2023-06-20
US11262399B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
US10475920B2 (en) Semiconductor device and semiconductor device manufacturing method
US6967374B1 (en) Power semiconductor device
US11637182B2 (en) Silicon carbide semiconductor device
JP6711100B2 (ja) 炭化珪素半導体装置、炭化珪素半導体装置の製造方法および炭化珪素半導体装置の制御方法
JPWO2017208734A1 (ja) 半導体装置
KR20160134882A (ko) 반도체 장치
US11262399B2 (en) Method of determining whether a silicon-carbide semiconductor device is a conforming product
JPWO2018037701A1 (ja) 半導体装置
JP7013684B2 (ja) 炭化珪素半導体装置の選別方法
JP6550869B2 (ja) 半導体装置
JP7013683B2 (ja) 炭化珪素半導体装置の選別方法
JP2022094415A (ja) 炭化珪素からなるトレンチゲート構造の縦型ｍｏｓｆｅｔ
JP2013219306A (ja) 半導体ダイオード装置
JP2019161079A (ja) 炭化珪素半導体装置および炭化珪素半導体回路装置
JP7119521B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2019195007A (ja) 半導体装置およびその製造方法
JP7013685B2 (ja) 炭化珪素半導体装置の選別方法
JP2023530711A (ja) ハイブリッド・ゲート構造を有するパワー・デバイス
Zhang et al. AlGaN/GaN lateral CRDs with hybrid trench cathodes
US20220254916A1 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP7192338B2 (ja) 炭化珪素半導体装置の選別方法
JP7276407B2 (ja) 炭化珪素半導体装置
JP2019057674A (ja) 半導体装置
Shenai True figure of merit (FOM) of a power semiconductor switch
US20220254915A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230522

R150 Certificate of patent or registration of utility model

Ref document number: 7293749

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150