JP6104363B2 - 炭化珪素半導体装置の製造方法および通電検査装置 - Google Patents

炭化珪素半導体装置の製造方法および通電検査装置 Download PDF

Info

Publication number
JP6104363B2
JP6104363B2 JP2015506707A JP2015506707A JP6104363B2 JP 6104363 B2 JP6104363 B2 JP 6104363B2 JP 2015506707 A JP2015506707 A JP 2015506707A JP 2015506707 A JP2015506707 A JP 2015506707A JP 6104363 B2 JP6104363 B2 JP 6104363B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor device
bipolar semiconductor
current
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015506707A
Other languages
English (en)
Other versions
JPWO2014148294A1 (ja
Inventor
昭裕 渡辺
昭裕 渡辺
皓洋 小山
皓洋 小山
茂久 山本
茂久 山本
中尾　之泰
之泰 中尾
和也 小西
和也 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2014148294A1 publication Critical patent/JPWO2014148294A1/ja
Application granted granted Critical
Publication of JP6104363B2 publication Critical patent/JP6104363B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2648—Characterising semiconductor materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体の検査工程を含む炭化珪素半導体装置の製造方法および通電検査装置に関するものである。
炭化珪素等の半導体よりなる半導体装置においてＰＮダイオードに順方向電流を流すことによって、電子と正孔との再結合により核生成を促進し、半導体基板に存在する基底面転位から積層欠陥が成長する。これによって当該領域が高抵抗領域となってしまう問題がある。
このように発生する積層欠陥の有無を検査する方法としては、ＰＮダイオードの順方向に電流密度１００［Ａ／ｃｍ２］で１時間通電し、順方向電圧の劣化（電圧の増大）が発生することを検出する方法がある（特許文献１参照）。
順方向電圧の劣化に対する対策が施されている製品であっても、電流密度２００［Ａ／ｃｍ２］以上あるいは２００℃を超える高温下において、電流密度１００［Ａ／ｃｍ２］で通電すると、順方向電圧の劣化が発生する場合があることが示されている（特許文献２参照）。
他の例では、電流密度６００［Ａ／ｃｍ２］で４．５時間通電することにより、順方向電圧の劣化が発生し、欠陥に起因してエレクトロルミネッセンス（ＥＬ）の発光が見られない箇所が確認された、との報告がある（非特許文献１参照）。
特開２００５−１６７０３５号公報 特開２０１１−１０９０１８号公報
「ｐｎダイオードの劣化現象におけるＳｉＣ結晶欠陥の影響」、ＳｉＣおよび関連ワイドギャップ半導体研究会第１１回講演会予稿集、２００２年１１月２０−２２日、ｐ１３
半導体材料の１つとして、４周期六方晶炭化珪素（４Ｈ−ＳｉＣ）の単結晶が一般に知られている。ｎ型である場合には、少数キャリアは正孔である。
４Ｈ−ＳｉＣを用いたバイポーラ動作でＰＮダイオード（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）のボディダイオードを含む）の順方向に電流を流すと、結晶中に存在する基底面転位における少数キャリアの正孔が電子と再結合する際のエネルギーにより、ドリフト層に積層欠陥が発生することが知られている。
ドリフト層に形成された積層欠陥は高抵抗領域となり、順方向電圧を上昇させてしまう。よって、積層欠陥が形成されることにより半導体装置の信頼性が低下し、損失増大をもたらしていた。
なお、上記の少数キャリアの正孔が電子と再結合する際におけるエネルギーの発生の仕方により、基底面転位からの積層欠陥の成長具合が異なってくる。基底面転位がなく、正孔が電子と再結合しなければ、そもそも再結合の際のエネルギーが発生しないため、積層欠陥は成長しないと考えられる。
上記のような事情から、半導体装置の信頼性に影響を及ぼす積層欠陥の有無を検査する工程が必要である。
積層欠陥の有無を検査する他の方法として、ＰＮダイオード（ＭＯＳＦＥＴのボディダイオードを含む）の順方向に電流を流し（電流密度は６００［Ａ／ｃｍ２］、通電時間は４から５時間程度）、その後、フォトルミネッセンス（ＰＬ）によって積層欠陥の有無を検査する方法がある（非特許文献１参照）。当該方法において発光する箇所は積層欠陥の発生箇所に相当するため、発光の有無により積層欠陥の有無が検査できる。
また、従来技術では、順方向電流の電流密度は室温では１００［Ａ／ｃｍ２］の電流設定範囲が知られていたが、順方向電圧の劣化（増大）の判定に、通電時間で１時間以上を要していた（特許文献１参照）。
電流密度２００［Ａ／ｃｍ２］以上あるいは２００℃を超える高温下において、電流密度１００［Ａ／ｃｍ２］で通電すると、順方向電圧の劣化が発生する場合があることが示されている（特許文献２参照）。
積層欠陥の有無を判定するには、電流密度が１００［Ａ／ｃｍ２］以上の電流を流す必要があるため、従来技術では、チップ状態で評価することは困難であった。よって、積層欠陥の有無を判定するためには、モジュール化する必要があった。
すなわち、チップ毎に積層欠陥の有無を検査するためには、チップに長い間（例えば１時間以上）順方向電流を流す必要があったため、検査に長い時間を必要とし、結果として製造コストを増大させるという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、比較的短時間で、半導体チップのＰＮダイオードにおける積層欠陥の有無を検査する検査工程を含む炭化珪素半導体装置の製造方法および通電検査装置を提供することを目的とする。
本発明の一態様に関する炭化珪素半導体装置の製造方法は、炭化珪素からなるバイポーラ半導体素子の温度を１５０℃以上２３０℃以下に設定する設定工程と、前記バイポーラ半導体素子に、電流密度が１２０［Ａ／ｃｍ２］以上４００［Ａ／ｃｍ２］以下の順方向電流を継続して流す通電工程と、前記順方向電流が流れている前記バイポーラ半導体素子の順方向抵抗が飽和状態となった場合、前記順方向抵抗の変化度合いを算出する算出工程と、算出した前記変化度合いが閾値未満であるか否かを判定する判定工程とを備え、前記順方向抵抗の前記変化度合いを算出する算出工程が、前記順方向電流が流れている前記バイポーラ半導体素子の前記順方向抵抗が増加したのち、飽和状態となった場合に、前記順方向抵抗の前記変化度合いを算出する工程である。
また、本発明の別の態様に関する炭化珪素半導体装置の製造方法は、炭化珪素からなるバイポーラ半導体素子の温度を１５０℃以上２３０℃以下に設定する設定工程と、前記バイポーラ半導体素子に、電流密度が１２０［Ａ／ｃｍ ２ ］以上４００［Ａ／ｃｍ ２ ］以下の順方向電流を継続して流す通電工程と、前記順方向電流が流れている前記バイポーラ半導体素子の順方向抵抗が飽和状態となった場合、前記順方向抵抗の変化度合いを算出する算出工程と、算出した前記変化度合いが閾値未満であるか否かを判定する判定工程とを備え、前記通電工程において、前記バイポーラ半導体素子に流される前記順方向電流の電流密度をＪ［Ａ／ｃｍ ２ ］とし、前記設定工程において、前記バイポーラ半導体素子に設定される温度をＴ［℃］とした場合、前記バイポーラ半導体素子に前記順方向電流を流す時間ｔ［ｍｉｎ］が、
Figure 0006104363
 で表される。
本発明の一態様に関する通電検査装置は、上記の炭化珪素半導体装置の製造方法において、表裏に電極を有する前記バイポーラ半導体素子の表面電極および裏面電極の間に前記順方向電流を流す通電検査装置であって、前記バイポーラ半導体素子の前記裏面電極に接触して配置され、かつ、前記バイポーラ半導体素子を冷却する冷却板と、前記バイポーラ半導体素子の前記表面電極に接触して配置され、かつ、前記バイポーラ半導体素子に圧力を加える加圧板とを備える。
本発明の上記態様によれば、電流密度が１２０［Ａ／ｃｍ２］以上４００［Ａ／ｃｍ２］以下の順方向電流を継続して流すことによって飽和状態となった、順方向抵抗の変化度合いを用いることで、短時間でバイポーラ半導体素子の積層欠陥の有無を検査することができる。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施形態に関する炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 電流密度３００［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 電流密度４００［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 電流密度５００［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 電流密度６００［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 電流密度１０００［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 順方向電流の電流密度と飽和状態の有無との関係を示す図である。 積層欠陥の成長速度の温度依存性を示す図である。 温度を変化させた場合のＮｉ／Ａｕ比を示す図である。 積層欠陥の成長速度から算出した検査時間が１０分以下になる温度および電流範囲を示した図である。 電流密度２００［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 電流密度２５０［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 電流密度３００［Ａ／ｃｍ２］の場合の、順方向電圧の変化率を示す図である。 評価チップの歩留まり率および通電試験後の良品率の関係を示す図である。 実施形態に関する通電検査装置の断面図である。 実施形態に関する通電検査装置の断面図である。 半導体デバイスの上面図である。 実施形態に関する通電検査装置の断面図である。 半導体デバイスの裏面電極を示す図である。 オージェ分光によるＮｉピーク強度の比較を行った結果を示す図である。 半導体デバイスの表面電極を示す図である。 半導体デバイスの表面電極を示す図である。 半導体デバイスの表面電極を示す図である。
以下、添付の図面を参照しながら実施形態について説明する。
＜実施形態＞
＜検査工程＞
以下は、炭化珪素半導体装置としてはＳｉＣ−ＰＮダイオードを作製した場合に限らず、ＳｉＣ−ＭＯＳＦＥＴを作製した場合でも、内蔵するボディダイオードを検査する検査工程を含む製造方法として適用できる。以下では、ＳｉＣ−ＭＯＳＦＥＴのボディダイオード（バイポーラ半導体素子）を例にとって述べる。
始めに、半導体装置作製から通電試験、さらには選別工程までの概要について図１を参照しつつ説明する。
まず、ＳｉＣ基板上に、ＳｉＣエピタキシャル層を成長させる（ステップＳ１）。
次に、ＳｉＣエピタキシャル層およびその上に形成される各種層に、位置基準となるマーカーを形成する（ステップＳ２）。
次に、電極等を形成することによって半導体装置を作製する（ステップＳ３）。
次に、電気的特性等を検査するウエハテストを行う（ステップＳ４）。
次に、ウエハをダイシングして半導体チップを形成する（ステップＳ５）。
次に、半導体チップの電気的特性等を検査するチップテストを行う（ステップＳ６）。
次に、半導体チップに対して通電試験を行う（ステップＳ７）。
次に、通電試験で良品と判定された半導体チップを選別する（ステップＳ８）。良品として選別したチップのみを用いて、出荷する。
図１においては示されていないが、出荷される半導体チップは、樹脂封止されるモールド工程をへて、モジュールの組み立てを行う。つまり、本実施形態に示される半導体装置には、半導体チップ以外にも、モールド工程を経た半導体チップも含まれる。
本発明では特に、上記のチップテストにおいて良品を判定する際に、積層欠陥の有無を短時間で検査する工程を含んだ製造方法を提供することを目的としている。
＜電流密度依存性１＞
ボディダイオードは、ソースからドレインに電流が流れる方向を順方向とする。室温において、ＤＣ順方向電流の電流密度を３００［Ａ／ｃｍ２］さらには４００［Ａ／ｃｍ２］に設定して順方向電圧の初期値に対する変化率Ｖｓｄを測定する。そして、各電流印加時間における変化率Ｖｓｄを計測する。当該結果を図２（３００［Ａ／ｃｍ２］の場合）および図３（４００［Ａ／ｃｍ２］の場合）に示す。各図においては、縦軸が順方向電圧の初期値に対する変化率Ｖｓｄ［％］を示し、横軸が印加時間［分］を示している。
これらの図においては、変化率Ｖｓｄの初期値を０％として順方向電圧の初期値に対する変化率Ｖｓｄ［％］を示している。図２（３００［Ａ／ｃｍ２］の場合）では、変化率Ｖｓｄはおよそ４分で飽和状態となる。図３（４００［Ａ／ｃｍ２］の場合）では、変化率Ｖｓｄはおよそ２分で飽和状態となる。
電流密度が大きくなると基底面転位から積層欠陥になる成長速度が大きくなるために、積層欠陥の飽和状態となるまでの時間は小さくなると考えられる。
ＤＣ電流密度が３００［Ａ／ｃｍ２］（図２）、および、４００［Ａ／ｃｍ２］（図３）の順方向電流を流す場合には、基底面転位から積層欠陥に成長すると変化率Ｖｓｄが増大するが、しだいに変化率Ｖｓｄに飽和傾向が現れる。そして、飽和状態となった変化率Ｖｓｄを測定することにより、積層欠陥密度（面積）の定量評価が可能である。
変化率Ｖｓｄが飽和状態となることは、積層欠陥の成長が飽和した（止まった）ことを示している。少数キャリアの正孔と電子との再結合エネルギーが小さいので、基底面転位が積層欠陥に成長する箇所と積層欠陥に成長しない箇所ができ、積層欠陥の発生に飽和現象が起こると考えられる。飽和状態となった変化率Ｖｓｄを各半導体デバイスで比較することにより、積層欠陥密度に起因する半導体デバイスの良否が精度よく検査できる。積層欠陥密度が小さく、変化率Ｖｓｄの増大が小さければ、信頼性評価試験でも特性劣化は発生しない良品と判定できる。
＜電流密度依存性２＞
次に、さらに電流密度を増大させて、電流密度が５００［Ａ／ｃｍ２］（図４）の場合、電流密度が６００［Ａ／ｃｍ２］（図５）の場合、電流密度が１０００［Ａ／ｃｍ２］（図６）の場合の変化率Ｖｓｄが、それぞれ図４、図５および図６に示されている。各図においては、縦軸が順方向電圧の初期値に対する変化率Ｖｓｄ［％］を示し、横軸が印加時間［分］を示している。ここで、図５および図６においては、複数の半導体デバイスに対して行った検査の結果を重ねて示している。
各図に示された場合において、半導体デバイスの温度は室温に設定されている。また、順方向電流はパルスで印加され、図４の場合にはパルス幅１［ｍｓ］、デューティ８０％であり、図５の場合にはパルス幅１［ｍｓ］、デューティ２５％であり、図６の場合にはパルス幅１［ｍｓ］、デューティ１０％である。
図４、図５および図６では、変化率Ｖｓｄが印加時間とともに増大しており、飽和特性は示されていない。すなわち、図４、図５および図６に示された時間範囲（１２分程度まで）においては、印加時間が経過しても飽和状態は見られない。また、変化率Ｖｓｄは３０から４０％と大きく、積層欠陥が成長し積層欠陥密度が大きくなっている様子が読み取れる。
変化率Ｖｓｄが飽和状態となっていないということは、積層欠陥が成長を続けており積層欠陥密度が飽和していないことを意味している。順方向電流の電流密度が大きいと、少数キャリアと電子との再結合エネルギーが大きくなるので、基底面転位から積層欠陥の成長が継続され、積層欠陥の成長に飽和が起こりにくくなるものと考えられる。
電流密度が小さい場合には基底面転位で積層欠陥に成長する箇所と成長しない箇所とに分かれたが、電流密度が大きいと成長しない基底面転位が少なく、積層欠陥発生に飽和は起こりにくくなると考えられる。さらに変化率Ｖｓｄの値も大きく、積層欠陥による半導体デバイスの劣化が進んでいることを意味している。積層欠陥の成長が継続して進んでいるので、信頼性評価では特性劣化が発生する。
このように、順方向電流の電流密度によって変化率Ｖｓｄの傾向が２つに分かれ、電流密度が０［Ａ／ｃｍ２］より大きく４００［Ａ／ｃｍ２］以下では変化率Ｖｓｄは飽和特性を示し、電流密度５００［Ａ／ｃｍ２］以上では変化率Ｖｓｄは飽和特性を示さないことが分かる。飽和特性を示さない場合は、積層欠陥が成長を継続し積層欠陥密度が大きくなっていく。
ここで、個々の半導体デバイスにおける積層欠陥の成長速度にはばらつきがあり、変化率Ｖｓｄに飽和特性が示されない場合には、電圧印加時間を長くすると順方向電圧が上昇し、積層欠陥密度が大きくなるので、半導体デバイスの故障が発生してチップ評価としては好ましくない。
しかし、変化率Ｖｓｄに飽和特性が示される場合には、上記のような成長速度の個体差に左右されることがないので、飽和特性が示された時点で積層欠陥密度を精度よく判定することができる。上記のように飽和特性が示されるまでの時間は数分程度であるため、当該判定を短時間で行うことができる。
ここで、図７において、順方向電流の電流密度［Ａ／ｃｍ２］と飽和状態の有無との関係をまとめる。図７に示されるように、上記の例の他に電流密度２００［Ａ／ｃｍ２］の場合についても、飽和特性が示された。
＜温度依存性＞
次に、順方向電流を流す際の半導体デバイスの設定温度依存性についても述べる。積層欠陥の成長速度の温度依存性を図８に示す。図８においては、縦軸に積層欠陥の成長速度［μｍ／分］、横軸に温度［℃］をそれぞれ示す。
図８において示された温度範囲は６０℃から２３０℃であり、グラフは電流密度１２０［Ａ／ｃｍ２］、電流密度３００［Ａ／ｃｍ２］の場合をそれぞれ示す。
図８に示されるように、どちらの電流密度の場合であっても、温度が高くなるにつれて積層欠陥の成長速度が速くなることが分かる。積層欠陥の成長速度が速くなれば、積層欠陥が飽和するまでの時間が短くなるという利点がある。
ここで、半導体デバイスと基板との間の半田ぬれ性について言及する。
図９は、高温で半導体デバイスを保持し、さらに温度を変化させた場合のオージェ電子分光法（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ、ＡＥＳ）によるＮｉ／Ａｕ比を示す図である。これは、半導体デバイスの温度を変化させた場合の半田ぬれ性を評価するためのものである。縦軸のＮｉ／Ａｕ比は、合格基準値との相対値で示している。横軸は温度［℃］を示している。
図によれば、２３０℃付近で急激にＮｉ／Ａｕ比が増加して合格基準値を超えてしまうことが分かる。よって、上記の順方向電流を流す検査においても、半導体デバイスと基板との間の半田ぬれ性が低下することを防ぐためには、半導体デバイスの設定温度としては２３０℃を上限とするのが望ましい。すなわち、半田ぬれ性の観点から、半導体デバイスの温度の最大値は２３０℃である。
図１０は、積層欠陥の成長速度から算出した検査時間が１０分以下になる温度および電流範囲を示した図である。図１０において、縦軸は電流密度［Ａ／ｃｍ２］、横軸は温度［℃］をそれぞれ示している。積層欠陥の成長速度を実験から求めることにより、積層欠陥が半導体デバイス全面に拡張する時間ｔを求めると、
Figure 0006104363
 となる。
この式（１）において、Ｊは半導体デバイスに流される順方向電流の電流密度［Ａ／ｃｍ２］、Ｔは半導体デバイスに設定される温度［℃］を示している。
この関係式から、時間ｔが１０分以下となる温度Ｔおよび電流密度Ｊの範囲を算出すると、図１０中の斜線で示された範囲に対応することとなる。なお、この斜線で示された範囲は、上記の温度２３０℃以下、および、電流密度４００［Ａ／ｃｍ２］以下の制限が課されている。
図１０に示されるように、温度Ｔは１５０℃以上２３０℃以下、電流密度Ｊは１２０［Ａ／ｃｍ２］以上４００［Ａ／ｃｍ２］以下で、式（１）で規定される曲線より上の範囲が、検査時間（半導体デバイスに順方向電流を流す時間）が１０分以下となる設定範囲である。
電流密度の上限値は、順方向電流が飽和を示す温度により決定され、電流密度の下限値は、設定可能な最大温度である２３０℃において、時間ｔが１０分以内に収まる電流値である。
温度の上限値は、半田ぬれ性が２３０℃以上では低下してしまうことから決定されている。ただし、温度Ｔは１５０℃以上２３０℃以下、電流密度Ｊは１２０［Ａ／ｃｍ２］以上４００［Ａ／ｃｍ２］以下でなくても、式（１）においてｔが１０分以下となれば、本実施形態の効果は得られる。すなわち、図１０において、式（１）から求められる実線の延長線上においても、当該延長線よりも上の範囲にあれば、本実施形態の効果は得られる。従来技術においては、順方向電圧の判定に１時間以上要していたのが、図１０に示される範囲の電流密度および温度に半導体デバイスを保持することにより、１０分以下で半導体デバイスの判定を行うことができる。当該判定を行った上でチップを選別することができるため、製造コストを低減させることができる。
温度の上限値は、半田ぬれ性が２３０℃以上では低下してしまうことから決定されている。従来技術においては、順方向電圧の判定に１時間以上要していたのが、図１０に示される範囲の電流密度および温度に半導体デバイスを保持することにより、１０分以下で半導体デバイスの判定を行うことができる。当該判定を行った上でチップを選別することができるため、製造コストを低減させることができる。
＜判定動作例＞
上記より、半導体デバイスの温度を２３０℃に設定し、ＤＣ順方向電流の電流密度を４００［Ａ／ｃｍ２］以下において望ましい電流密度と考えられる、２００［Ａ／ｃｍ２］、２５０［Ａ／ｃｍ２］または３００［Ａ／ｃｍ２］に設定した場合の変化率Ｖｓｄの時間変化を、図１１、図１２および図１３に示す。各図においては、縦軸が順方向電圧の初期値に対する変化率Ｖｓｄ［％］を示し、横軸が印加時間［分］を示している。ここで、各図においては、複数の半導体デバイスに対して行った検査の結果を重ねて示している。
図１１、図１２および図１３によれば、２００［Ａ／ｃｍ２］では変化率Ｖｓｄが飽和状態となるまでにかかる時間はおよそ３分、２５０［Ａ／ｃｍ２］では変化率Ｖｓｄが飽和状態となるまでにかかる時間はおよそ２分、３００［Ａ／ｃｍ２］では変化率Ｖｓｄが飽和状態となるまでにかかる時間はおよそ１．５分となっている。ここで、図１１および図１２においては、各半導体デバイスの順方向電圧値が飽和状態となるまでの間、各半導体デバイスの間で変化率Ｖｓｄの大小が変動している。これは、各半導体デバイスにおける積層欠陥の成長速度の個体差が反映されたものである。一方で、各半導体デバイスの順方向電圧値が飽和状態となった後は、各半導体デバイスの間で変化率Ｖｓｄの大小は変動せず、一定に保たれていることが分かる。
電流密度を増大させることにより飽和状態となるまでの時間が短くなっているので、半導体デバイスの検査時間が減少することになる。
特に、電流密度３００［Ａ／ｃｍ２］の順方向電流をボディダイオードに流した場合の、順方向電圧の時間変化が示された図１３を参照しつつ、以下手順等を説明する。なお、半導体デバイスの温度は２３０℃に設定される。
半導体デバイスの温度を求めるためには、あらかじめ、一定の電流密度（例えば１００［Ａ／ｃｍ２］）となる順方向電圧Ｖｆを測定し、順方向電圧Ｖｆと温度との相関特性を測定しておくことが必要となる。ここで順方向電圧Ｖｆとは、一定の電流密度（例えば１００［Ａ／ｃｍ２］）となるように通電したときのソースとドレインとの間の電圧値である。順方向電圧Ｖｆを測定することにより、上記の相関特性に基づいて半導体デバイスの温度を測定することができる。
実際に電流を流す前に順方向電圧Ｖｆを測定し、設定温度（２３０℃）になるように水温を調整する。
次に、一定の電流密度（３００［Ａ／ｃｍ２］）になるように順方向電流を流す。ここで、電流による自己発熱が発生しにくいように、パルス幅をＯＮ時５［ｍｓ］、ＯＦＦ時４５［ｍｓ］、デューティ１０％の条件に設定するとよい。
そして、通電時間の経過とともに変化率Ｖｓｄ［％］を測定していく。
３００［Ａ／ｃｍ２］の電流を中断して、電流密度を例えば１００［Ａ／ｃｍ２］に設定して順方向電流を流したときの順方向電圧Ｖｆを測定することにより、半導体デバイスの温度を算出し確認する。当該算出には、半導体デバイスの温度と順方向電圧Ｖｆとの相関特性を参照する。半導体デバイスの温度は、循環する水温を調整することにより制御する。
これを繰り返して、パルス電流を３００［Ａ／ｃｍ２］の電流密度で２０分間通電する。デューティが１／１０であるので、ＤＣ印加時間はそのうちの２分に相当する。
電流密度および設定温度に応じて要する時間は異なるが、順方向電圧Ｖｆが飽和特性を示し、順方向電圧Ｖｆが飽和した時点で通電を止める。もしくは、あらかじめ飽和状態になると予測される時間で通電を止める。この時の変化率Ｖｓｄを測定することにより、積層欠陥の評価ができる。
変化率Ｖｓｄの初期状態からの増大が大きいほど積層欠陥による劣化が進んでいることを示している。よって、変化率Ｖｓｄが一定値を越えた時点で劣化が生じている（ＮＧ）と判定し、通電を中止してもよい。この場合、変化率Ｖｓｄが飽和していなくても、変化率Ｖｓｄが初期値に比べて十分大きいと判定している。
このように、チップテスト（図１におけるステップＳ６）後の通電試験（図１におけるステップＳ７）での結果から、変化率Ｖｓｄの大きさにより半導体デバイスにおける積層欠陥による劣化が生じているか否かを判定できる。例えば、順方向電圧Ｖｆの増大が、初期値と比較して３％未満、望ましくは１％未満である半導体デバイスを良品として選定することにより、通電試験でボディダイオードの特性劣化が生じたか否かを判定できる。
また、飽和特性が示された時点での変化率Ｖｓｄを用いて積層欠陥密度を判定することで、個々の半導体デバイスにおける積層欠陥の成長速度のばらつきによらず、積層欠陥密度を短時間で精度よく判定することができる。
ここで、３００［Ａ／ｃｍ２］の電流密度で順方向電流を流した場合に１．５分で変化率Ｖｓｄが飽和状態となった半導体デバイス（設定温度２３０℃）のうち、変化率Ｖｓｄが初期比で１％未満となった半導体デバイスに対し通電試験を実施したところ、通電試験において不良が発生しなかった。したがって、変化率Ｖｓｄが初期比で１％未満である半導体デバイスを良品の半導体装置を選別する判定基準として決めることができる。
図１４は、変化率Ｖｓｄが初期比で１％未満である半導体デバイスの歩留まり率［％］、および、通電試験後の良品率［％］の関係を示した図である。
図１４に示されるように、通電試験において変化率Ｖｓｄが１％未満の各半導体デバイスは、良品率１００％となっている。よって、いずれの歩留まり率でも変化率Ｖｓｄが例えば１％未満である場合には、通電試験におけるボディダイオードの特性劣化はなく良品として選定できることが分かる。
なお、図１４では変化率Ｖｓｄが１％未満である場合を良品としたが、半導体デバイスの用途によっては１％ではなく、１％以上（例えば３％）の値を良品か否かの基準値としてもよい。
本実施形態では、半導体デバイスの温度を順方向電圧の測定することにより算出する例を示したが、半導体デバイスの温度を赤外線カメラで計測してもよい。または、放射温度計で計測してもよいし、熱電対をあらかじめ半導体デバイスに貼り付けておいて計測してもよい。
＜通電検査装置＞
図１５は、本実施形態に関する通電検査装置の断面図である図１５に示されるように、通電検査装置は、半導体デバイス１を位置決めする位置決め板１３と、位置決め板１３の裏面に配置された冷却板２と、冷却板２上に配置され、冷却板２の法線方向に延びて配置された複数のシャフト１１と、複数のシャフト１１に跨がって配置された加圧板保持板１０と、加圧板保持板１０に保持され、半導体デバイス１と向かい合う位置に配置された加圧板３と、加圧板保持板１０の、加圧板３を保持する側と反対側に配置された加圧用シャフト４とを備えている。
半導体デバイス１は検査の対象物であり、少なくとも表面と裏面とに電極を有している。半導体デバイス１は、例えば、炭化珪素を用いたショットキーバリアダイオード（Ｓｃｈｏｔｔｋｙ ｂａｒｒｉｅｒ ｄｉｏｄｅ（ＳＢＤ））、または、ＭＯＳＦＥＴ等である。
冷却板２は、半導体デバイス１の裏面電極に接触しており、半導体デバイス１の裏面電極と通電用電源との接続を行っている。また、冷却板２は、通電時の冷却も行う。
また、冷却板２は、通電用電源の正極または負極と接続されている。冷却板２の材質は、ステンレス、銅またはアルミニウム等の金属、または、カーボン等の熱伝導率の高い物質であればよい。
冷却板２の内部に水路を設け、水または熱媒体の液温を管理しながら循環させるチラー等によって、冷却水等の媒体を流して熱交換を行う構造としてもよい。また、半導体デバイス１の裏面と接する面とは反対側の面に、スリット状の構造等（空気と効率よく熱交換する構造）を設け、ファン等によって空気等を流して熱交換を行う構造としてもよい。
ただし、冷却板２をどのような構造とするかは、通電による発熱量に応じて選択する必要があり、おおむね、電力量が１００［Ｗ］以下である場合には空冷を、それを超える場合には水冷を選択することが望ましい。
冷却板２の、半導体デバイス１の裏面と接する面は、検査の対象物との接触が均一となるように、研磨されているものとし、その表面粗さＲａが５［μｍ］以下、望ましくは２［μｍ］以下にする。また、通電時の半導体デバイス１の面内温度分布が均一となるように、図１６に示されるように、冷却板２は、半導体デバイス１の裏面と接触する面に冷却板テラス４１（突出部）を設け、その周りを第２金属５で取り囲むことが望ましい。
ここで、冷却板テラス４１の大きさは、例えば図１７に示されるような構造の半導体デバイスである場合、当該半導体デバイスの電流が流れる領域３６と同じ、または、当該領域３６より大きく、半導体デバイスの基板３０の大きさの１２０％以下にすることが望ましい。
また、図１８に示されるように、冷却板テラス４１の周りを第２金属５で覆わない構造にしてもよい。
図１９および図２０は、通電後の半導体デバイス１の裏面電極３７について、Ａ点、Ｂ点、Ｃ点およびＤ点（図１９参照）でオージェ分光によるＮｉピーク強度の比較を行った結果（図２０参照）を示している。図２０においては、縦軸が、オージェ分光によるＮｉピーク強度（任意単位）、横軸が比較を行った各地点をそれぞれ示している。
半導体デバイス１の裏面電極３７は、通常、ニッケル（Ｎｉ）の上に金（Ａｕ）が積層された構造を有しており、オージェ分光によるＮｉのピークは現れないが、加熱されると、Ａｕ中をＮｉ原子が拡散して、Ａｕ表面にＮｉ原子が現れる。このため、オージェ分光によるＮｉピーク強度を比較すれば、通電時の半導体デバイス１の面内温度分布の均一性を確認することができる。
図２０の丸印は、冷却板テラス４１を有しない銅製の冷却板２を用いた場合の結果を、三角印は、高さが１［ｍｍ］、大きさが基板３０と同じ冷却板テラス４１を有し、その周りを第２金属５としてのステンレスで取り囲まれた銅製の冷却板２を用いた場合の結果を、四角印は、高さが１［ｍｍ］、大きさが基板３０と同じ冷却板テラス４１を有し、第２金属５は有しない銅製の冷却板２を用いた場合の結果を、それぞれ示している。冷却板テラス４１の高さは１［ｍｍ］としているが、０．５［ｍｍ］以上であればよい。
図２０によれば、冷却板テラス４１がない場合、半導体デバイス１の裏面電極３７の中央の温度が高くなり、Ｎｉの拡散が進んでいることがわかる。これに対して、冷却板テラス４１がある場合は、全面でＮｉの拡散が抑制されており、面内の温度分布が均一化されていることがわかる。
なお、冷却板２の酸化を抑制するため、その表面を貴金属、特に金または白金でコーティングするとよい。ただし、半導体デバイス１の裏面電極３７の表面がＡｕで形成されている場合、冷却板２の表面をＡｕでコーティングすると、通電時の発熱によって、冷却板２と裏面電極３７とが密着してしまうため、その場合はＡｕを用いてはならない。
加圧板３は、通電用電源のうちの、冷却板２と接続された極とは反対側の極に接続されており、半導体デバイス１への通電のため、半導体デバイス１の表面電極に接触する。加圧板３の材質は、ステンレス、アルミニウム、銅またはＳＵＳ等の金属、または、カーボン等を用いることが望ましい。また、加圧板３の材質が銅である場合、その表面は、通電時の発熱による酸化を抑制するために、貴金属、特に金または白金でコーティングすることが望ましい。ただし、半導体デバイス１の表面電極の表面がＡｕで形成されている場合、加圧板３をＡｕでコーティングすると、通電時の発熱によって、加圧板３と表面電極とが密着してしまうため、その場合はＡｕを用いてはならない。
また、図２１、図２２および図２３に示されるように、半導体デバイス１の表面電極３２が周辺にポリイミド３１を有する場合、加圧板３によりポリイミド３１が変形したり傷ついたりしないように、図１６および図１８に示されるような加圧板テラス４０（突出部）を設けてもよい。加圧板テラス４０の加圧板テラス上面形状３３は、図２１、図２２および図２３に示されるように、半導体デバイス１の表面構造によって異なっており（ゲート電極３４の配置によっても異なる）、表面電極３２部分にのみ接触するように形成する。また、加圧板テラス４０の高さは、０．５［ｍｍ］以上であればよい。また、加圧板テラス４０の表面粗さＲａは５［μｍ］以下、望ましくは２［μｍ］以下にする。
位置決め板１３は、半導体デバイス１を冷却板２の適切な位置に設置できるように配置されている。すなわち、位置決め板１３は、半導体デバイス１を冷却板２に対して位置決めする。
また、加圧板保持板１０は、冷却板２と加圧板３とを電気的に絶縁するために、ポリエーテルエーテルケトン（ｐｏｌｙｅｔｈｅｒｅｔｈｅｒｋｅｔｏｎｅ、ＰＥＥＫ（登録商標））材、ポリイミド材またはテフロン（登録商標）材等の絶縁体で全部ないし一部が構成されている。
また、加圧板保持板１０は、容易に上下移動（冷却板２に近づく方向および遠ざかる方向に移動）できるように調整されており、加圧用シャフト４を介して一定圧力で冷却板２上の半導体デバイス１に加圧板３を押し当てることができる。
加圧用シャフト４は、油圧ジャッキ等により一定圧力で加圧できるように固定されている。このときの加圧の範囲は特に制限されないが、ＳｉＣデバイスの場合、冷却板２および加圧板３を半導体デバイス１に接触させるために面積１［ｃｍ２］あたり３０［ｋｇ重］以上の荷重を加えることが望ましい。ただし、半導体デバイス１を破壊しないために面積１［ｃｍ２］あたり５０［ｋｇ重］以下に荷重を抑えることが望ましい。
また、シャフト１１は、位置決め板１３、冷却板２および加圧板保持板１０の相対的な位置を決めている。また、シャフト１１は、少なくとも４本で構成されており図１５、図１６および図１８の各図では、図示された２本以外に２本のシャフトが紙面垂直方向の位置に配置されている。
また、位置決め板１３、冷却板２および加圧板保持板１０の相対的な位置を決めるためにシャフト１１以外の構造を用いる場合としては、例えば、加圧用シャフト４と加圧板保持板１０とを接続して、加圧用シャフト４が接続されている図示されない加圧部を、位置決め板１３および冷却板２との相対的な位置が固定されるように構成することが考えられる。
また、半導体デバイス１の温度制御のための放熱手段としては、水冷での制御手段を示したが、空冷制御する場合であってもよい。また温度を上昇させるために、加圧板３にヒータを設置して所望の温度に設定してもよい。
温度制御は、温度測定を手動で行い、手動で水温を調整してもよいし、温度測定出力に制御装置を付加し自動で制御させてもよい。
一定の電流密度を印加するために、半導体デバイス１に流れる電流を電流測定装置で計測し、それを参酌することで電流値を制御してもよいし、半導体デバイス１に印加される電圧を制御してもよい。
また、本実施形態では、チップ検査に適用する場合について述べてきたが、ダイシング前の半導体基板検査にも同様に適用できる。
本実施形態では、半導体装置作製時の素子の検査する場合について示したが、半導体装置作製後のモジュールについて検査する場合であってもよいし、ディスクリート素子について検査する場合であってもよい。
本実施形態では、電流はパルスで印加する場合を示したが、ＤＣを印加してもよい。パルスで印加する場合は、パルスのデューティ分の逆数分だけ印加時間が長くなる。
３００［Ａ／ｃｍ２］の電流密度でパルスの順方向電圧を印加してＶｓｄを計測することも可能であるが、ＤＣ印加の場合に比べて電流印加時間が増大する。基本的には、パルスのＯＮになっている積算時間がＤＣ印加時間相当になるように印加電流設定時間を必要とする。
＜効果＞
本実施形態によれば、炭化珪素半導体装置の製造方法が、炭化珪素からなるバイポーラ半導体素子の温度を１５０℃以上２３０℃以下に設定する設定工程と、バイポーラ半導体素子に、電流密度が１２０［Ａ／ｃｍ２］以上４００［Ａ／ｃｍ２］以下の順方向電流を継続して流す通電工程と、順方向電流が流れているバイポーラ半導体素子の順方向抵抗が飽和状態となった場合、順方向抵抗の変化度合いを算出する算出工程と、算出した変化度合いが閾値未満であるか否かを判定する判定工程とを備える。
このような構成によれば、電流密度が１２０［Ａ／ｃｍ２］以上４００［Ａ／ｃｍ２］以下の順方向電流を継続して流すことによって飽和状態となった、順方向抵抗の変化度合いを用いることで、短時間でバイポーラ半導体素子の積層欠陥の有無を検査することができる。
飽和状態となった変化度合いを用いているため、積層欠陥の成長速度の個体差に左右されることがないので、閾値を用いた変化度合いの判定を精度よく行うことができる。また、順方向電圧が飽和しているので、素子を破壊せずに通電試験が実施できる。
また、本実施形態によれば、通電検査装置において、バイポーラ半導体素子の裏面電極３７に接触して配置され、かつ、バイポーラ半導体素子を冷却する冷却板２と、バイポーラ半導体素子の表面電極３２に接触して配置され、かつ、バイポーラ半導体素子に圧力を加える加圧板３とを備える。
上記実施形態では、各構成要素の材質、材料または実施の条件等についても記載しているが、これらはすべての局面において例示であって、本発明が記載したものに限られるものではない。よって、例示されていない無数の変形例（任意の構成要素の変形または省略、さらには、異なる実施形態間の自由な組み合わせを含む）が、本発明の範囲内において想定され得る。
１ 半導体デバイス、２ 冷却板、３ 加圧板、４ 加圧用シャフト、５ 第２金属、１０ 加圧板保持板、１１ シャフト、１３ 位置決め板、３０ 基板、３１ ポリイミド、３２ 表面電極、３３ 加圧板テラス上面形状、３４ ゲート電極、３６ 領域、３７ 裏面電極、４０ 加圧板テラス、４１ 冷却板テラス。

Claims (12)

  1. 炭化珪素からなるバイポーラ半導体素子の温度を１５０℃以上２３０℃以下に設定する設定工程と、
    前記バイポーラ半導体素子に、電流密度が１２０［Ａ／ｃｍ ２ ］以上４００［Ａ／ｃｍ ２ ］以下の順方向電流を継続して流す通電工程と、
    前記順方向電流が流れている前記バイポーラ半導体素子の順方向抵抗が飽和状態となった場合、前記順方向抵抗の変化度合いを算出する算出工程と、
    算出した前記変化度合いが閾値未満であるか否かを判定する判定工程とを備え、
    前記順方向抵抗の前記変化度合いを算出する算出工程が、前記順方向電流が流れている前記バイポーラ半導体素子の前記順方向抵抗が増加したのち、飽和状態となった場合に、前記順方向抵抗の前記変化度合いを算出する工程である、
    炭化珪素半導体装置の製造方法。
  2. 炭化珪素からなるバイポーラ半導体素子の温度を１５０℃以上２３０℃以下に設定する設定工程と、
    前記バイポーラ半導体素子に、電流密度が１２０［Ａ／ｃｍ ２ ］以上４００［Ａ／ｃｍ ２ ］以下の順方向電流を継続して流す通電工程と、
    前記順方向電流が流れている前記バイポーラ半導体素子の順方向抵抗が飽和状態となった場合、前記順方向抵抗の変化度合いを算出する算出工程と、
    算出した前記変化度合いが閾値未満であるか否かを判定する判定工程とを備え、
    前記通電工程において、前記バイポーラ半導体素子に流される前記順方向電流の電流密度をＪ［Ａ／ｃｍ２］とし、
    前記設定工程において、前記バイポーラ半導体素子に設定される温度をＴ［℃］とした場合、
    前記バイポーラ半導体素子に前記順方向電流を流す時間ｔ［ｍｉｎ］が、
    Figure 0006104363
     で表される、
    炭化珪素半導体装置の製造方法。
  3. 前記判定工程の後、前記バイポーラ半導体素子を樹脂封止するモールド工程をさらに備える、
    請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記通電工程は、前記バイポーラ半導体素子に電流密度が２００［Ａ／ｃｍ２］以上３００［Ａ／ｃｍ２］以下の順方向電流を継続して流す工程である、
    請求項１から請求項３のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記バイポーラ半導体素子は、ＭＯＳＦＥＴにおけるボディダイオードである、
    請求項１から請求項４のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記閾値は、３％である、
    請求項１から請求項５のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  7. 前記閾値は、１％である、
    請求項１から請求項５のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法。
  8. 請求項１から請求項７のうちのいずれか１項に記載の炭化珪素半導体装置の製造方法において、表裏に電極を有する前記バイポーラ半導体素子の表面電極および裏面電極の間に前記順方向電流を流す通電検査装置であって、
    前記バイポーラ半導体素子の前記裏面電極に接触して配置され、かつ、前記バイポーラ半導体素子を冷却する冷却板と、
    前記バイポーラ半導体素子の前記表面電極に接触して配置され、かつ、前記バイポーラ半導体素子に圧力を加える加圧板とを備える、
    通電検査装置。
  9. 前記加圧板および前記冷却板の少なくとも一方は、前記バイポーラ半導体素子に接触する箇所に突出部を有し、
    前記突出部は、前記バイポーラ半導体素子と接触しない他の箇所よりも、０．５［ｍｍ］以上突出している、
    請求項８に記載の通電検査装置。
  10. 前記加圧板および前記冷却板の少なくとも一方は、前記突出部の前記バイポーラ半導体素子と接触する面の表面粗さＲａが２［μｍ］以下である、
    請求項９に記載の通電検査装置。
  11. 前記加圧板の材質および前記冷却板の材質が、ステンレス、アルミニウム、または、表面が金または白金でコーティングされた銅である、
    請求項８から請求項１０のうちのいずれか１項に記載の通電検査装置。
  12. 前記加圧板は、前記バイポーラ半導体素子に１［ｃｍ２］あたり３０［ｋｇ重］以上５０［ｋｇ重］以下の圧力を加える、
    請求項８から請求項１１のうちのいずれか１項に記載の通電検査装置。
JP2015506707A 2013-03-19 2014-03-10 炭化珪素半導体装置の製造方法および通電検査装置 Active JP6104363B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013055838 2013-03-19
JP2013055838 2013-03-19
PCT/JP2014/056165 WO2014148294A1 (ja) 2013-03-19 2014-03-10 炭化珪素半導体装置の製造方法および通電検査装置

Publications (2)

Publication Number Publication Date
JPWO2014148294A1 JPWO2014148294A1 (ja) 2017-02-16
JP6104363B2 true JP6104363B2 (ja) 2017-03-29

Family

ID=51579981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015506707A Active JP6104363B2 (ja) 2013-03-19 2014-03-10 炭化珪素半導体装置の製造方法および通電検査装置

Country Status (4)

Country Link
US (1) US9874596B2 (ja)
JP (1) JP6104363B2 (ja)
DE (1) DE112014001553B4 (ja)
WO (1) WO2014148294A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186460A (ja) * 2018-04-13 2019-10-24 富士電機株式会社 炭化珪素半導体装置及びその製造方法
US10546933B2 (en) 2017-11-14 2020-01-28 Toyota Jidosha Kabushiki Kaisha Switching element and method of manufacturing the same
JP2020155660A (ja) * 2019-03-22 2020-09-24 富士電機株式会社 半導体装置および半導体装置の検査方法
US11156654B2 (en) 2017-08-23 2021-10-26 Kabushiki Kaisha Toshiba Semiconductor device inspection apparatus, semiconductor device inspection method, program thereof, semiconductor apparatus, and manufacturing method therefor

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6702911B2 (ja) 2017-04-21 2020-06-03 三菱電機株式会社 半導体装置およびその製造方法
JP7013685B2 (ja) * 2017-06-08 2022-02-01 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7013684B2 (ja) * 2017-06-08 2022-02-01 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7013683B2 (ja) * 2017-06-08 2022-02-01 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7192338B2 (ja) * 2018-09-14 2022-12-20 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7293749B2 (ja) * 2019-03-14 2023-06-20 富士電機株式会社 炭化珪素半導体装置の選別方法
JP7192683B2 (ja) * 2019-07-04 2022-12-20 富士電機株式会社 炭化珪素半導体装置の選別方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194405A (ja) 1992-12-24 1994-07-15 Nec Corp 半導体レーザエージング装置
JP3719323B2 (ja) * 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
JP2002110751A (ja) 2000-10-03 2002-04-12 Hitachi Ltd 半導体集積回路装置の検査装置および製造方法
JP4591084B2 (ja) 2002-12-09 2010-12-01 日本電気株式会社 配線用銅合金、半導体装置及び半導体装置の製造方法
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7915143B2 (en) 2008-04-30 2011-03-29 The United States Of America As Represented By The Secretary Of The Navy Method of mediating forward voltage drift in a SiC device
JP2011109018A (ja) 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP5637916B2 (ja) 2011-03-31 2014-12-10 トヨタ自動車株式会社 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11156654B2 (en) 2017-08-23 2021-10-26 Kabushiki Kaisha Toshiba Semiconductor device inspection apparatus, semiconductor device inspection method, program thereof, semiconductor apparatus, and manufacturing method therefor
US10546933B2 (en) 2017-11-14 2020-01-28 Toyota Jidosha Kabushiki Kaisha Switching element and method of manufacturing the same
JP2019186460A (ja) * 2018-04-13 2019-10-24 富士電機株式会社 炭化珪素半導体装置及びその製造方法
JP7119521B2 (ja) 2018-04-13 2022-08-17 富士電機株式会社 炭化珪素半導体装置及びその製造方法
JP2020155660A (ja) * 2019-03-22 2020-09-24 富士電機株式会社 半導体装置および半導体装置の検査方法
JP7334435B2 (ja) 2019-03-22 2023-08-29 富士電機株式会社 半導体装置および半導体装置の検査方法

Also Published As

Publication number Publication date
WO2014148294A1 (ja) 2014-09-25
DE112014001553B4 (de) 2021-10-21
US9874596B2 (en) 2018-01-23
DE112014001553T5 (de) 2015-11-26
US20160003889A1 (en) 2016-01-07
JPWO2014148294A1 (ja) 2017-02-16

Similar Documents

Publication Publication Date Title
JP6104363B2 (ja) 炭化珪素半導体装置の製造方法および通電検査装置
JP6075257B2 (ja) 炭化珪素半導体装置の検査方法及び検査装置
Gong et al. Optical power degradation mechanisms in AlGaN-based 280nm deep ultraviolet light-emitting diodes on sapphire
US9384981B2 (en) Method of manufacturing silicon carbide semiconductor device
JP5980024B2 (ja) 炭化珪素半導体装置の製造方法
Ugur et al. Aging assessment of discrete SiC MOSFETs under high temperature cycling tests
EP2988326A1 (en) Semiconductor device testing apparatus, semiconductor device testing method, and semiconductor device manufacturing method
Kato et al. Observation of carrier recombination in single Shockley stacking faults and at partial dislocations in 4H-SiC
JP5637204B2 (ja) シリコンカーバイトウエハの検査方法及び検査装置
JP6988219B2 (ja) 半導体装置、半導体モジュール及び半導体装置の試験方法
CN111771120A (zh) 基板评价用芯片和基板评价装置
JP2014183136A (ja) 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法
Sozzi et al. OCVD lifetime measurements on 4H-SiC bipolar planar diodes: Dependences on carrier injection and diode area
Brosselard et al. Bipolar conduction impact on electrical characteristics and reliability of 1.2-and 3.5-kV 4H-SiC JBS diodes
JP7119521B2 (ja) 炭化珪素半導体装置及びその製造方法
Li et al. Investigation of conductivity modulation in vertical GaN-on-GaN PiN diode under high current density
Levinshtein et al. Self-heating and loss of thermal stability under a single current surge pulse in high-voltage 4H-SiC rectifier diodes
JP7447392B2 (ja) ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
JP2022122039A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の検査方法
JP2017212317A (ja) 通電検査装置、および、通電検査方法
Pavlidis et al. Steady state and transient thermal characterization of vertical GaN PIN diodes
Yates et al. Electrical and thermal analysis of vertical GaN-on-GaN PN diodes
JP2022016168A (ja) 半導体装置の製造方法、半導体装置の検査方法および半導体検査装置
JP2020187102A (ja) 半導体装置の検査方法および検査装置
Puzzanghera et al. Forward current of Al+ implanted 4H-SiC diodes: A study on periphery and area components

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170228

R150 Certificate of patent or registration of utility model

Ref document number: 6104363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250