JP5637916B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5637916B2
JP5637916B2 JP2011080794A JP2011080794A JP5637916B2 JP 5637916 B2 JP5637916 B2 JP 5637916B2 JP 2011080794 A JP2011080794 A JP 2011080794A JP 2011080794 A JP2011080794 A JP 2011080794A JP 5637916 B2 JP5637916 B2 JP 5637916B2
Authority
JP
Japan
Prior art keywords
trench
region
insulating layer
semiconductor device
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011080794A
Other languages
English (en)
Other versions
JP2012216675A (ja
Inventor
秀史 高谷
秀史 高谷
松木　英夫
英夫 松木
巨裕 鈴木
巨裕 鈴木
石川　剛
剛 石川
成雅 副島
成雅 副島
渡辺　行彦
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2011080794A priority Critical patent/JP5637916B2/ja
Publication of JP2012216675A publication Critical patent/JP2012216675A/ja
Application granted granted Critical
Publication of JP5637916B2 publication Critical patent/JP5637916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Description

本願は、半導体装置の耐圧を向上する技術に関する。特に、トレンチ型の電極を用いた半導体構造（例えば、ＭＯＳＦＥＴ構造、ＩＧＢＴ構造あるいはダイオード構造等）が作り込まれている半導体装置の耐圧を向上することができる技術に関する。
第２導電型（例えばｎ型）のドリフト領域の表面に、第１導電型（例えばｐ型）のボディ領域が積層されている半導体基板に、半導体装置として機能する半導体構造（ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード等）を作り込む技術が発達している。この種の半導体装置では、トレンチ型電極が用いられることがある。従来、トレンチ底部を埋める絶縁膜を厚くして、トレンチ底部における電界緩和を実施することで、半導体装置の耐圧を高める技術が知られている。なお、上記技術に関連して、特許文献１および２が開示されている。
特表平８−５０５４９２号公報 特開平１０−９８１８８号公報
トレンチ底部を埋める絶縁膜の厚さを厚くする場合において、トレンチ底部を埋める絶縁膜の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置する必要がある。これは、トレンチ型電極に向かい合う領域において、ボディ領域に反転層を形成して、チャネルを形成する必要があるためである。すると、ドリフト領域とボディ領域との境界面と、トレンチ底部を埋める絶縁膜の上面との間に、トレンチ底部と比較して絶縁膜が薄い領域が存在することになる。そして、ドリフト領域とボディ領域との境界面はＰＮ接合となるため、当該境界面近傍の電界が高くなる。すると、トレンチ底部を埋める絶縁膜の上面と境界面との間に存在する、絶縁膜が薄い領域において、電界を十分に緩和することができずに絶縁膜が破壊されてしまうことがある。
本願の技術は、上記の問題を解決するために創案された。すなわち、本願は、トレンチ型の電極を用いた半導体装置において、耐圧を高めることができる耐圧構造を提供する。
本願に開示される半導体装置は、少なくとも１つのトレンチが形成されている半導体基板を備えており、半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、トレンチの底部は第１の絶縁層で被覆されており、トレンチの側壁は第２の絶縁層で被覆されており、第１の絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、第２の絶縁層の膜厚は、前記境界面よりも上方側の少なくとも一部の領域において第１膜厚とされているとともに、第１の絶縁層の上面から前記境界面までの領域において第１膜厚よりも厚くされていることを特徴とする。
本願の半導体装置では、第１の絶縁層の上面と境界面との間の領域において、トレンチの側壁を被覆している第２の絶縁層の膜厚が、境界面よりも上方側の少なくとも一部の領域を被覆する絶縁層の厚さ（第１膜厚）よりも厚くされている。このため、ドリフト領域とボディ領域との境界面がＰＮ接合となることで当該境界面近傍の電界が高くなっても、第１の絶縁層の上面と境界面との間の領域において、第２の絶縁層にかかる電界をより緩和することができる。その結果、第２の絶縁層が破壊されてしまう事態を抑制することができる。
また、本願に開示される半導体装置では、第２の絶縁層の膜厚は、境界面よりも上方側の何れかの位置を第１位置として、第１位置よりも上方側において第１膜厚とされており、第２の絶縁層の膜厚は、第２の絶縁層と第１の絶縁層の上面との境界となる第２位置において第１膜厚よりも厚い第２膜厚とされており、第２の絶縁層の膜厚は、第２位置から第１位置まで連続的に減少していることが好ましい。
第２位置から第１位置までの領域において、第２の絶縁層の膜厚が、第１膜厚よりも厚くされている。そして、この膜厚が厚くされている領域内に、ドリフト領域とボディ領域との境界面が位置している。これにより、ドリフト領域とボディ領域との境界面近傍の電界が高くなっても、第２の絶縁層にかかる電界を緩和することが可能となる。
また、ドリフト領域とボディ領域の境界面よりも上方側の領域では、第２の絶縁層を厚くするほど、チャネルが形成されにくくなり、半導体装置のオン抵抗が増加してしまう。本願の半導体装置では、ドリフト領域とボディ領域との境界面と第１位置との間の領域における第２の絶縁層の膜厚は、トレンチ底部を埋める第１の絶縁層のトレンチ側壁に垂直な方向の膜厚に比較して薄くなっている。これにより、半導体装置のオン抵抗の増加を、半導体装置を実際に駆動することが可能な程度に抑えることが可能となる。
また、本願に開示される半導体装置では、半導体基板の材料はＳｉＣであり、トレンチの側壁を形成している面は、（０３−３８）面とされていることが好ましい。ＳｉＣは、代表的な４Ｈ型では、六方晶の結晶構造を有している。そして、結晶面ごとにチャネルを流れる電子の移動度が変わり、（０３−３８）面で高い移動度が得られることが知られている。また、本願の半導体装置では、トレンチ内に形成されている電極にオン電位が印加されることによって、トレンチの側壁にチャネルが形成される。よって、トレンチの側壁を（０３−３８）面で形成することにより、電子の移動度をより高めることができるため、半導体装置のオン抵抗をさらに低減することが可能となる。
また、本願に開示される半導体装置では、少なくとも１つのトレンチが形成されているＳｉＣの半導体基板を備えており、半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、トレンチの第１の側壁と第２の側壁とが、トレンチの底部において互いに９０°の角度を有して接合しており、トレンチの底部および側壁は絶縁層で被覆されており、トレンチの底部を被覆している絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、第１の側壁と第２の側壁の結晶面は、（１１−２０）と（１−１００）の組合せ、（１１−２０）と（０００−１）の組合せ、（１−１００）と（０００−１）の組合せ、の何れかとされていることが好ましい。
電界は、トレンチの底部に集中する。本願の半導体装置では、トレンチがＶ字型形状とされているため、通常のＩ字型のトレンチに比して、トレンチ底部の面積が狭くなる。よって、トレンチ底部への電界集中が緩和され、半導体装置の耐圧を高めることが可能となる。
また、第１の側壁と第２の側壁の結晶面は、（１１−２０）と（１−１００）の組合せ、（１１−２０）と（０００−１）の組合せ、（１−１００）と（０００−１）の組合せとされている。これらの結晶面では、チャネルを流れる電子の移動度が高い。よって、半導体装置のオン抵抗をさらに低減することが可能となる。
また、本願に開示される半導体装置の製造方法は、少なくとも１つのトレンチを備えており、半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、トレンチの底部は第１の絶縁層で被覆されており、トレンチの側壁は第２の絶縁層で被覆されており、第１の絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、第２の絶縁層の膜厚は、前記境界面よりも上方側の少なくとも一部の領域において第１膜厚とされているとともに、第１の絶縁層の上面から前記境界面までの領域において第１膜厚よりも厚くされている半導体装置を製造する方法であって、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも１つのトレンチを形成するトレンチ形成工程と、半導体基板の表面にトレンチ幅の半分以上であってトレンチ幅以下の膜厚を有する絶縁層を形成する第１の絶縁層形成工程と、トレンチ内部において、第１の絶縁層形成工程で形成された絶縁層の上面のうちの最下点がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第１の絶縁層形成工程で形成された絶縁層を異方性エッチングによりエッチングするエッチング工程と、トレンチの側壁に絶縁層を形成する第２の絶縁層形成工程と、を備えることを特徴とする。
第１の絶縁層形成工程では、絶縁層の厚さがトレンチ幅の半分以上であってトレンチ幅以下の膜厚とされる。これにより、トレンチ内部は絶縁層によって完全に埋められる。そして、トレンチ開口部の上方における、絶縁層の堆積形状は、トレンチの幅方向の中心位置が最も薄くなり、側壁方向に行くに従って厚くなる形状となる。これは、側壁に堆積する絶縁層が、トレンチの両側壁からトレンチの幅方向の中心位置へ向かって成長し、幅方向の中心位置で接合するためである。エッチング工程では、トレンチの幅方向の中心位置が最も薄くされている堆積形状が維持されながら、トレンチ内の絶縁層の厚さが薄くされる。よって、堆積形状を転写することができる。
これにより、絶縁層の上面のうちの最下点から、ドリフト領域とボディ領域との境界面までの領域において、絶縁層の膜厚を第１膜厚よりも厚くすることができる。その結果、第２の絶縁層形成工程を実行することで、トレンチの底部を第１の絶縁層で被覆すると共に、トレンチの側壁を第２の絶縁層で被覆することができる。よって、ドリフト領域とボディ領域との境界面近傍において、第２の絶縁層にかかる電界を十分に緩和することができる。
また、本願に開示される半導体装置の製造方法では、第２の絶縁層の膜厚は、境界面よりも上方側の何れかの位置を第１位置として、第１位置よりも上方側において第１膜厚とされており、第２の絶縁層の膜厚は、第２の絶縁層と第１の絶縁層の上面との境界となる第２位置において第１膜厚よりも厚い第２膜厚とされており、第２の絶縁層の膜厚は、第２位置から第１位置まで連続的に減少しており、第１の絶縁層の上面の位置が、第１の絶縁層形成工程及びエッチング工程の製造ばらつきによって高位側位置と低位側位置の間の範囲内で変動する場合に、第１の絶縁層形成工程及びエッチング工程は、高位側位置がドリフト領域とボディ領域との境界面よりも下方側に位置すると共に第２位置と第１位置との間の距離がドリフト領域とボディ領域との境界面と低位側位置との間の距離以上となるように、第１の絶縁層を製造する際の設定膜厚が設定されていることが好ましい。
第１の絶縁層の上面の高位側位置が、ドリフト領域とボディ領域との境界面よりも下方側に位置することによって、製造ばらつきによって第１の絶縁層が最も厚くなってしまった場合においても、ボディ領域にチャネルを形成することが可能となる。そして、第２位置と第１位置との間の距離が、ドリフト領域とボディ領域との境界面と低位側位置との間の距離以上とされることによって、製造ばらつきによって第１の絶縁層が最も薄くなってしまった場合においても、ドリフト領域とボディ領域との境界面よりも上方側に第１位置を位置させることができる。よって、第１の絶縁層の上面と境界面（ドリフト領域とボディ領域との境界面）との間の領域において、第２の絶縁層の膜厚を第１膜厚よりも厚くすることができる。これにより、第１の絶縁層の膜厚ばらつきに対して、半導体装置の製造マージンを持たせることが可能となる。
また、本願に開示される半導体装置の製造方法は、少なくとも１つのトレンチを備えており、半導体基板の材料はＳｉＣであり、半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、トレンチの底部は第１の絶縁層で被覆されており、トレンチの側壁は第２の絶縁層で被覆されており、第１の絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、第２の絶縁層の膜厚は、前記境界面よりも上方側の少なくとも一部の領域において第１膜厚とされているとともに、第１の絶縁層の上面から前記境界面までの領域において第１膜厚よりも厚くされている半導体装置を製造する方法であって、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも１つのトレンチを形成するトレンチ形成工程と、半導体基板の表面に絶縁層を形成する第１の絶縁層形成工程と、トレンチ内部において第１の絶縁層形成工程で形成された絶縁層の上面がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第１の絶縁層形成工程で形成された絶縁層をエッチングによりエッチングするエッチング工程と、トレンチの側壁に絶縁層を形成する熱酸化工程と、を備え、トレンチ形成工程で形成されるトレンチの側壁の結晶面は（０３−３８）面とされていることを特徴とする。
本願では、ＳｉＣの半導体基板を用いて、トレンチ側壁の結晶面を（０３−３８）面で形成している。すると、トレンチ側壁と第１の絶縁層の上面とが接合するコーナー部には、トレンチ側壁および絶縁層の上面に対して傾き角度を有する結晶面が表出する。傾き角度の範囲は、例えば、トレンチ側壁と３５°の角度を有するとともに絶縁層の上面と５５°の角度を有する傾き角度から、トレンチ側壁と５５°の角度を有するとともに絶縁層の上面と３５°の角度を有する傾き角度までの範囲内の値とすることができる。そして、この傾き角度の範囲内では、他の面に比して酸化レートが高い結晶面が存在する。よって、熱酸化工程を行うことにより、コーナー部では、酸化レートが高い面に沿って高いレートで酸化するため、コーナー部の第２の絶縁層の膜厚を、トレンチ側壁の第２の絶縁層の膜厚よりも厚くすることができる。これにより、第１の絶縁層の上面と境界面（ドリフト領域とボディ領域との境界面）との間の領域において、第２の絶縁層にかかる電界を十分に緩和することができる。
また、本願に開示される半導体装置の製造方法は、少なくとも１つのトレンチを備えており、半導体基板の材料はＳｉＣであり、半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、トレンチの第１の側壁と第２の側壁とが、トレンチの底部において互いに９０°の角度を有して接合しており、トレンチの底部および側壁は絶縁層で被覆されており、トレンチの底部を被覆している絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置している半導体装置を製造する方法であって、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも１つのトレンチを形成するトレンチ形成工程と、トレンチの底部および側壁に絶縁層を形成する熱酸化工程と、を備え、第１の側壁と第２の側壁の結晶面は、（１１−２０）と（１−１００）の組合せ、（１１−２０）と（０００−１）の組合せ、（１−１００）と（０００−１）の組合せ、の何れかとされていることを特徴とする。
第１の側壁と第２の側壁の結晶面は、（１１−２０）と（１−１００）の組合せ、（１１−２０）と（０００−１）の組合せ、（１−１００）と（０００−１）の組合せとされている。これらの結晶面では、酸化レートが高い。よって熱酸化工程によって厚い絶縁層を容易に形成することができる。また、トレンチの第１の側壁と第２の側壁とが、トレンチの底部において接合している。この接合部では、第１の側壁と第２の側壁の両方から絶縁層が成長するため、絶縁層の形成レートが高い。よって、トレンチの底部を厚い絶縁層で被覆することが可能となる。また、熱酸化膜による絶縁層は、ＣＶＤなどの堆積法による絶縁層に比して、ボイドがないなどの安定した膜質を有しているため、絶縁層の耐圧をより高めることが可能となる。
本願の実施例１の半導体装置を示す平面図である。 図１のII−II線の断面図である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その１）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その２）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その３）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その４）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その５）である。 本願の実施例１に係る製造ばらつきを示す図（その１）である。 本願の実施例１に係る製造ばらつきを示す図（その２）である。 従来の半導体装置を示す平面図である。 本願の実施例２の半導体装置の断面図である。 ＳｉＣの結晶構造を説明する図（その１）である。 ＳｉＣの結晶構造を説明する図（その２）である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その１）である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その２）である。 本願の実施例３の半導体装置の断面図である。 ＳｉＣの結晶構造を説明する図（その３）である。 本願の実施例３に係る半導体装置の製造プロセスを示す図（その１）である。 本願の実施例３に係る半導体装置の製造プロセスを示す図（その２）である。
以下に説明する実施例の主要な特徴を列記しておく。
（特徴１）セルエリアに形成されている半導体構造はＭＯＳＦＥＴ構造である。
（特徴２）セルエリアに形成されている半導体構造はＩＧＢＴ構造である。
以下、図面を参照しつつ本発明を具現化した半導体装置の実施例を詳細に説明する。図１は、第１実施例の半導体装置１００の平面図である。図２は、図１のII−II線の断面図である。半導体装置１００は、図１に示すように、外周１０４を有する半導体基板１０２を利用して製造されている。半導体基板１０２は、トランジスタ動作をする半導体構造が作り込まれているセルエリア１０５（図１中の破線で示す枠Ｘ内）と、そのセルエリア１０５を取り囲む終端エリア１０７に区分されている。セルエリア１０５には、６本のトレンチ１１３が、図１の上下方向に伸びるように形成されている。なおトレンチ１１３の本数は６本に限られず、任意の数に設定することが可能である。
図２を参照して、半導体装置１００の内部構造を説明する。半導体装置１００は、シリコンカーバイド（以下、ＳｉＣと略す）が用いられた半導体装置である。図２に示すように、半導体基板１０２は、裏面側から表面側（図の下側から上側）に向けて、ｎ＋ドレイン領域１１１、ｎ−ドリフト領域１１２、ｐ−ボディ領域１４１の順に積層されている。ＳｉＣは、Ｓｉに比して不純物の拡散係数が小さいため、不純物拡散によりボディ領域１４１を形成することは困難である。よってボディ領域１４１は、エピタキシャル成長法により形成されている。
トレンチ１１３は、半導体基板１０２の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している。トレンチ１１３の底部は酸化膜１７１で被覆されている。トレンチ１１３の側壁は、酸化膜１７１およびゲート酸化膜１７２で被覆されている。酸化膜１７１の上面１７１ａは、ドリフト領域１１２とボディ領域１４１との境界面Ｂ１よりも下方側に位置している。ここで、酸化膜１７１とゲート酸化膜１７２とが接合している位置を、第１位置Ｐ１と定義する。第１位置Ｐ１は、境界面Ｂ１よりも上方側に位置する。ゲート酸化膜１７２の膜厚は、第１位置Ｐ１よりも上方側において、第１膜厚ｔ１とされている。また、酸化膜１７１の、トレンチ１１３の側壁に対して垂直方向の膜厚は、上面１７１ａの同一平面内に位置する第２位置Ｐ２において、第１膜厚ｔ１よりも厚い第２膜厚ｔ２とされている。トレンチ１１３の側壁を被覆している領域における酸化膜１７１の膜厚は、第２位置Ｐ２から第１位置Ｐ１まで連続的に減少している。また、酸化膜１７１の上面１７１ａと境界面Ｂ１との間の領域を、領域Ａ１と定義する。
なお、酸化膜１７１において、第２位置Ｐ２より下側の部分（トレンチ１１３の底部を被覆している部分）を、第１の絶縁層とみなすことができる。また、酸化膜１７１のうち第２位置Ｐ２よりも上側の部分（トレンチ１１３の側壁を被覆している部分）と、ゲート酸化膜１７２とを合わせて、第２の絶縁層とみなすことができる。
トレンチ１１３には、ゲート酸化膜１７２および酸化膜１７１によって半導体基板１０２から絶縁された状態で、ゲート電極１２２が埋め込まれている。ゲート電極１２２の材料は、ポリシリコンである。ゲート電極１２２は、ボディ領域１４１の表面からボディ領域１４１を貫通して、ドリフト領域１１２に達している。
半導体基板１０２の表面１０１において、トレンチ１１３に隣接する位置には、ｎ＋ソース領域１３１が形成されている。また、ソース領域１３１同士の間隙には、ｐ＋ボディコンタクト領域１３２が形成されている。ソース領域１３１とボディコンタクト領域１３２の表面には、ソース電極１３３が形成されている。ソース電極１３３はソース配線Ｓに接続されている。
ゲート電極１２２は、ゲート配線Ｇに接続されている。ゲート電極１２２にはゲート電圧が印加される。ゲート電極１２２は、ソース電極１３３とソース配線Ｓから絶縁されている。ゲート電圧は、セルエリア１０５に電流を流すか否かを制御するための電圧である。ｎ＋ドレイン領域１１１は、ドレイン配線Ｄに接続されている。ドレイン配線Ｄはプラスの電位に接続され、ソース配線Ｓは接地されて用いられる。セルエリア１０５内には、ソース領域１３１とボディ領域１４１とドリフト領域１１２とドレイン領域１１１とゲート電極１２２によって、縦型のパワーＭＯＳＦＥＴトランジスタ構造が形成されている。
半導体装置１００の動作を説明する。半導体装置１００は、ソース配線Ｓが接地されてＧＮＤ電位に維持され、ドレイン配線Ｄに正の電圧が印加された状態で用いられる。ゲート電極１２２に正の電圧を加えると、ゲート電極１２２に向かい合う領域において、ボディ領域１４１が反転し、チャネルが形成され、ソース領域１３１とドレイン領域１１１の間が導通する。ゲート電極１２２に正の電圧を加えなければ、ソース領域１３１とドレイン領域１１１の間に電流が流れない。これにより半導体装置１００は、トランジスタ動作をする。
本願の半導体装置１００の効果を説明する。図１０に示す従来の半導体装置５００では、酸化膜５７１の上面５７１ａと、ドリフト領域５１２とボディ領域５４１との境界面Ｂ１１との間の領域Ａ１１において、トレンチ５１３の側壁を被覆している酸化膜５７１の膜厚が、ゲート酸化膜５７２の厚さ（第１膜厚ｔ１）と同等とされている。すると、境界面Ｂ１１と、酸化膜５７１の上面５７１ａとの間に、ゲート酸化膜５７２の厚さと同等の厚さである絶縁膜が薄い領域が存在することになる。そして、ドリフト領域５１２とボディ領域５４１との境界面Ｂ１１はＰＮ接合となるため、当該境界面Ｂ１１近傍の電界が高くなる。すると、酸化膜５７１の上面５７１ａと境界面Ｂ１１との間に存在する、絶縁膜が薄い領域Ａ１１において、電界を十分に緩和することができずに絶縁膜が破壊されてしまうことがある。
一方、図２に示す本願の半導体装置１００では、酸化膜１７１の上面１７１ａと境界面Ｂ１との間の領域Ａ１において、トレンチ１１３の側壁を被覆している酸化膜１７１の膜厚が、第１位置Ｐ１よりも上方側の領域を被覆するゲート酸化膜１７２の厚さ（第１膜厚ｔ１）よりも厚くされている。このため、ドリフト領域１１２とボディ領域１４１との境界面Ｂ１がＰＮ接合となることで、当該境界面Ｂ１近傍の電界が高くなっても、酸化膜１７１の上面１７１ａと境界面Ｂ１との間の領域Ａ１において、酸化膜１７１にかかる電界を、図１０の従来の半導体装置５００に比して十分に緩和することができる。その結果、酸化膜１７１が破壊されてしまう事態を防止できる。
また、ドリフト領域１１２とボディ領域１４１の境界面Ｂ１よりも上方側の領域では、酸化膜１７１を厚くするほど、チャネルが形成されにくくなり、半導体装置１００のオン抵抗が増加してしまう。本願の半導体装置では、境界面Ｂ１と第１位置Ｐ１との間の領域における酸化膜１７１の膜厚は、トレンチ１１３底部を埋める酸化膜１７１のトレンチ１１３側壁に垂直な方向の膜厚ｔ３に比較して薄くなっている。これにより、半導体装置１００のオン抵抗の増加を、半導体装置１００を実際に駆動することが可能な程度に抑えることが可能となる。
次に、半導体装置１００の製造プロセスを図３ないし図７を用いて説明する。図３ないし図７は、図１のII−II線の断面図に相当する。まず、ドリフト領域１１２上に、ボディ領域１４１をエピタキシャル成長により形成する。これにより、図３に示すような、ドリフト領域１１２上にエピタキシャル層のボディ領域１４１を有する半導体基板１０２が作製される。
次に、半導体基板１０２にソース領域１３１およびボディコンタクト領域１３２を形成する。そして、この半導体基板１０２の表面１０１に、ＣＶＤ（Chemical Vapor Deposition）法によって酸化膜層（不図示）を形成し、酸化膜層の上面にレジスト層（不図示）を形成する。そしてフォトエッチング技術により、トレンチ１１３に対応した開口部（不図示）を酸化膜層に形成する。なお、フォトエッチング技術とは、フォトリソグラフィからＲＩＥ（Reactive Ion Etching）等のエッチングまでの一連の処理を意味する。フォトエッチング技術では従来公知の方法を用いることができるため、ここでは詳細な説明を省略する。次に、酸化膜層をマスクとして、ボディ領域１４１およびドリフト領域１１２に対するドライエッチングを行う。これにより図４に示すように、半導体基板の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している、トレンチ１１３が形成される。
次に図５に示すように、ＣＶＤ法によって、半導体基板１０２の表面１０１の全面に、堆積厚さｔ４を有する酸化膜１７１が堆積される。堆積厚さｔ４の値は、トレンチ１１３の幅Ｗ１の半分以上から、幅Ｗ１以下の範囲内とされる。これにより、トレンチ１１３の内部に、酸化膜１７１が埋め込まれる。酸化膜１７１は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）、ＢＰＳＧ（Boron Phosphor Silicate Glass）、ＳＯＧ（Spin on Glass）を原料として用いても良い。
次に、図６に示すように、酸化膜１７１のエッチングが行われる。エッチングは、異方性エッチング（ＲＩＥ）により行われる。これにより、セルエリア１０５内のボディ領域１４１の表面が露出される。また、トレンチ１１３内に充填されている酸化膜１７１の高さ調節が行なわれる。高さ調節は、トレンチ１１３内部において、酸化膜１７１の上面１７１ａのうちの最下点が、ドリフト領域１１２とボディ領域１４１との境界面Ｂ１よりも下方側（図６の下側）に位置するように行われる。
エッチング後の酸化膜１７１の上面１７１ａの断面形状は、図６の範囲Ｓ１に示す形状となる。すなわち、トレンチ１１３の側壁を被覆している領域における酸化膜１７１の膜厚は、第１位置Ｐ１から第２位置Ｐ２まで連続的に厚くなっている。
酸化膜１７１の上面１７１ａを、図６の範囲Ｓ１に示す形状に形成することができる理由を説明する。図５の堆積工程では、酸化膜１７１の堆積厚さｔ４が、トレンチ１１３の幅Ｗ１の半分以上から幅Ｗ１以下の範囲内とされる。これにより、トレンチ１１３内部は酸化膜１７１によって完全に埋められる。そして、トレンチ１１３開口部の上方における、酸化膜１７１の堆積形状は、トレンチ１１３の幅方向の中心位置Ｐ３が最も薄くなり、トレンチ１１３の側壁方向に行くに従って厚くなる形状となる。これは、側壁に堆積する酸化膜１７１が、トレンチ１１３の両側壁からトレンチの幅方向の中心位置Ｐ３へ向かって成長し、中心位置Ｐ３で接合するためである。図６のエッチング工程では、トレンチ１１３の幅方向の中心位置Ｐ３が最も薄くされている堆積形状が維持されながら、トレンチ１１３内の酸化膜１７１の高さが低くされる。よって、図５の堆積工程で形成された範囲Ｓ２に示す形状に基づいて、図６の範囲Ｓ１に示す形状を形成することができる。
また、図６のエッチング工程によって、酸化膜１７１の上面の形状は、図５の範囲Ｓ２に示す形状から、図６の範囲Ｓ１に示す形状へ変化する。これは、図６のエッチング工程時における、反射現象によるものである。反射現象により、酸化膜１７１のエッチングレートは、中心位置Ｐ３近傍に比して側壁側の方が高くなる。反射現象により、中心側に比して側壁側の方がエッチングレートが早くなる理由は、イオンによるスパッタ作用で後退したマスクの端部で散乱されて斜めに入射するイオンが存在することや、エッチングの際に副生する堆積物がトレンチ１１３底面の中央部付近に厚く堆積することなどが挙げられる。
図７に示すように、トレンチ１１３の壁面に、熱酸化工程によってゲート酸化膜１７２が形成される。次に、半導体基板１０２の表面にポリシリコンが堆積される。そして、フォトエッチング技術により、トレンチ１１３以外の部分のポリシリコンが除去される。トレンチ１１３がポリシリコンで充填されることで、ゲート電極１２２が形成される。最後にソース電極およびドレイン電極を形成することにより、図２に示した半導体装置１００が完成される。
本願の半導体装置１００の製造プロセスにより得られる効果を説明する。当該製造プロセスにより、酸化膜１７１の上面１７１ａを、図６の範囲Ｓ１に示す形状に形成することができる。これにより、酸化膜１７１の上面１７１ａのうちの最下点から、ドリフト領域１１２とボディ領域１４１との境界面Ｂ１までの領域Ａ１において、トレンチ１１３の側壁を被覆する絶縁膜の膜厚を、ゲート酸化膜１７２の第１膜厚ｔ１よりも厚くすることができる。よって、領域Ａ１において、酸化膜１７１にかかる電界を十分に緩和することができる。
また、酸化膜１７１の上面１７１ａの位置は、製造ばらつきによって高位側位置Ｐ４（図８）と低位側位置Ｐ５（図９）の間の範囲内で変動する。この製造ばらつきに対応するために、図８に示すように、高位側位置Ｐ４がドリフト領域１１２とボディ領域１４１との境界面Ｂ１よりも下方側に位置するように、酸化膜１７１の堆積厚さｔ４および図６のエッチング工程のエッチング条件を設定することが好ましい。これにより、製造ばらつきによって酸化膜１７１が最も厚くなってしまった場合においても、ゲート電極１２２に向かい合う領域において、ボディ領域１４１にチャネルを形成することが可能となる。
また、上記の製造ばらつきに対応するために、図９に示すように、第２位置Ｐ２と第１位置Ｐ１との間の距離Ｄ１は、境界面Ｂ１と低位側位置Ｐ５との間の距離Ｄ２以上に設定されることが好ましい。これにより、製造ばらつきによって酸化膜１７１が最も薄くなってしまった場合においても、境界面Ｂ１よりも上方側に第１位置Ｐ１を位置させることができる。よって、酸化膜１７１の上面１７１ａと境界面Ｂ１との間の領域Ａ１において、トレンチ１１３の側壁を被覆する絶縁膜の膜厚を、第１膜厚ｔ１よりも必ず厚くすることができる。以上より、トレンチ１１３の底部を被覆する酸化膜１７１の膜厚ばらつきに対して、半導体装置１００の製造マージンを持たせることが可能となる。
実施例２は、Ｖ字形状のトレンチを備える半導体装置２００についての実施例である。図１１を参照して、半導体装置２００の内部構造を説明する。図１１は、実施例１の図２と同様のトレンチ断面図である。半導体装置２００は、ＳｉＣが用いられた半導体装置である。図２に示すように、半導体基板２０２は、裏面側から表面側（図の下側から上側）に向けて、ｎ＋ドレイン領域２１１、ｎ−ドリフト領域２１２、ｐ−ボディ領域２４１の順に積層されている。
トレンチ２１３は、半導体基板２０２の表面２０１からボディ領域２４１を貫通してドリフト領域２１２に達している。トレンチ２１３の第１の側壁２１３ａと第２の側壁２１３ｂとは、トレンチ２１３の底部において互いに９０°の角度を有して接合している。トレンチ２１３の底部および側壁は、酸化膜２７１で被覆されている。トレンチ２１３の底部を被覆している酸化膜２７１の上面２７１ａは、ドリフト領域２１２とボディ領域２４１との境界面Ｂ２１よりも下方側に位置している。
トレンチ２１３には、酸化膜２７１によって半導体基板２０２から絶縁された状態で、ゲート電極２２２が埋め込まれている。ゲート電極２２２の材料は、ポリシリコンである。ゲート電極２２２は、ボディ領域２４１の表面からボディ領域２４１を貫通して、ドリフト領域２１２に達している。なお、半導体装置２００のその他の構造や、半導体装置２００の動作は、実施例１の半導体装置１００（図２）と同様である。よって、ここでは詳細な説明は省略する。
トレンチ２１３の構造について説明する。図１１に示すトレンチゲート型ＭＯＳＦＥＴでは、４Ｈ−ＳｉＣ基板の表面層にトレンチ２１３が形成されている。トレンチ２１３では、第１の側壁２１３ａと第２の側壁２１３ｂの結晶面は、それぞれ（１１−２０）と（１−１００）の組合せとされている。ここでは、数字の前に負号を付けることで、結晶学上の負の指数（数字の上のバー）を表している。
図１２および図１３を用いて、トレンチ２１３の側壁の結晶面を、上記の組合せに制御する形態について説明する。図１２は４Ｈ−ＳｉＣの六方晶の斜視図であり、図１３は（０００１）面の上面図である。図１２において、太線で囲った面が、それぞれ（１１−２０）面と（１−１００）に該当する。そして、ウェハの表面２０１を、図１２および図１３に示す面Ｆ１となるように設定する。図１２では、面Ｆ１は、斜線でハッチングした面に該当する。また図１３では、面Ｆ１は、Ｆ１の符号が付された直線を通り、紙面に垂直な方向（第１方向Ｃ１）に伸びる面に該当する。そして、トレンチ２１３を、第１方向Ｃ１に伸びるように形成する。このようにトレンチ２１３を形成することにより、トレンチ２１３の第１の側壁２１３ａおよび第２の側壁２１３ｂには、（１１−２０）面と（１−１００）面の結晶面が表出される。なお、（１１−２０）面と（１−１００）面に酸化膜を形成する際の酸化速度はほぼ等しいため、酸化膜２７１の膜厚が異なるという問題は生じない。
本願の半導体装置２００の効果を説明する。半導体装置２００の実使用時において、電界は、トレンチ２１３の底部に集中する。本願の半導体装置２００では、トレンチ２１３がＶ字型形状とされているため、半導体装置１００（図２）に示すＩ字型のトレンチ１１３に比して、トレンチ底部の面積が狭くなる。よって、トレンチ底部への電界集中が緩和され、Ｉ字型のトレンチを用いる半導体装置に比して、半導体装置２００の耐圧をより高めることができる。
また、第１の側壁２１３ａと第２の側壁２１３ｂの結晶面は、（１１−２０）と（１−１００）の組合せとされている。これらの結晶面では、チャネルを流れる電子の移動度が高い。よって、半導体装置２００のオン抵抗をさらに低減することが可能となる。
次に、半導体装置１００の製造プロセスを図１４および図１５を用いて説明する。ドリフト領域２１２上にボディ領域２４１を有する半導体基板２０２に対してドライエッチングを行うことにより、図１４に示すように、半導体基板の表面２０１からボディ領域２４１を貫通してドリフト領域２１２に達している、Ｖ字型のトレンチ２１３が形成される。
次に、熱酸化工程が行なわれることで、トレンチ２１３の底部および側壁に酸化膜２７１が形成される。第１の側壁２１３ａと第２の側壁２１３ｂの結晶面は、（１１−２０）と（１−１００）の組合せとされている。これらの結晶面では、他の結晶面に比して酸化レートが高い。よって図１５に示すように、熱酸化工程によって、厚い酸化膜２７１を第１の側壁２１３ａおよび第２の側壁２１３ｂに容易に形成することができる。また、トレンチ２１３の第１の側壁２１３ａと第２の側壁２１３ｂとが、トレンチ２１３の底部において接合している構造を有している。すると、第１の側壁２１３ａと第２の側壁２１３ｂの両方から酸化膜２７１が成長し、この接合部で両酸化膜が接合する。よって、酸化膜２７１の形成レートは、トレンチ２１３の側壁に比して、トレンチ２１３の底部の方が高い。これにより、図１５に示すように、トレンチ２１３の底部を厚い酸化膜２７１で被覆することが可能となる。なお、半導体装置２００のその他の製造プロセスは、実施例１の半導体装置１００（図２）と同様であるため、ここでは詳細な説明は省略する。
本願の半導体装置２００の製造プロセスにより得られる効果を説明する。本願の半導体装置２００では、熱酸化膜である酸化膜２７１によって、トレンチ２１３の底部を覆うことができる。熱酸化膜は、ＣＶＤなどの堆積法による酸化膜に比して、ボイドがないなどの安定した膜質を有している。よって、酸化膜２７１の耐圧をより高めることが可能となる。
図１６を参照して、実施例３に係る半導体装置３００の内部構造を説明する。図１６は、実施例１の図２と同様のトレンチ断面図である。半導体装置３００は、ＳｉＣが用いられた半導体装置である。トレンチ３１３は、半導体基板３０２の表面３０１からボディ領域３４１を貫通してドリフト領域３１２に達している。トレンチ３１３の側壁を形成している面は、（０３−３８）面とされている。トレンチ３１３の底部は、酸化膜３７１で被覆されている。トレンチ３１３の側壁は、ゲート酸化膜３７２で被覆されている。酸化膜３７１の上面３７１ａは、ドリフト領域３１２とボディ領域３４１との境界面Ｂ３１よりも下方側に位置している。
ここで、ゲート酸化膜３７２の厚さが厚くなり始める位置を、第１位置Ｐ３１と定義する。第１位置Ｐ３１は、境界面Ｂ１よりも上方側に位置する。ゲート酸化膜３７２の膜厚は、第１位置Ｐ３１よりも上方側において、第１膜厚ｔ３１とされている。また、ゲート酸化膜３７２が酸化膜３７１と接合する位置である第２位置Ｐ３２において、ゲート酸化膜３７２は、第１膜厚ｔ１よりも厚い第２膜厚ｔ３２とされている。ゲート酸化膜３７２の膜厚は、第２位置Ｐ３２から第１位置Ｐ３１まで連続的に減少している。また、酸化膜３７１の上面３７１ａと境界面Ｂ３１との間の領域を、領域Ａ３１と定義する。なお、半導体装置３００のその他の構造や、半導体装置３００の動作は、実施例１の半導体装置１００（図２）と同様である。よって、ここでは詳細な説明は省略する。
トレンチ３１３の構造について説明する。図１６に示すトレンチゲート型ＭＯＳＦＥＴでは、４Ｈ−ＳｉＣ基板の表面層にトレンチ３１３が形成されている。トレンチ３１３では、側壁を形成している面は、（０３−３８）面とされている。図１７を用いて、トレンチ３１３の側壁の結晶面を、（０３−３８）面に制御する形態について説明する。図１７は４Ｈ−ＳｉＣの六方晶の斜視図である。図１７において、面Ｆ２（斜線でハッチングした面）が、（０３−３８）面に該当する。そして、ウェハの表面３０１が、面Ｆ２に垂直な面となるように設定する。また、トレンチ３１３を、面Ｆ２と平行に伸びるように形成する。このようにトレンチ３１３を形成することにより、トレンチ３１３の側壁に、（０３−３８）面の結晶面を表出させることができる。
次に、半導体装置３００の製造プロセスを、図１８および図１９を用いて説明する。ドリフト領域３１２上にボディ領域３４１を有する半導体基板３０２に対してドライエッチングを行うことにより、半導体基板の表面３０１からボディ領域３４１を貫通してドリフト領域３１２に達している、トレンチ３１３が形成される。次に、ＣＶＤ法によって、半導体基板３０２の表面３０１の全面に、酸化膜３７１が堆積される。そして、酸化膜３７１のエッチングが行われる。これにより、トレンチ３１３内に充填されている酸化膜３７１の高さ調節が行なわれる。高さ調節は、トレンチ３１３内部において、酸化膜３７１の上面３７１ａが、ドリフト領域３１２とボディ領域３４１との境界面Ｂ３１よりも下方側に位置するように行われる。これにより、図１８に示すように、底面が酸化膜３７１で覆われたトレンチ３１３が形成される。
次に、熱酸化工程が行なわれることで、トレンチ３１３の側壁に酸化膜３７１が形成される。トレンチ３１３の側壁には、ＳｉＣの（０３−３８）面の結晶面が表出している。そして、トレンチ３１３の側壁と酸化膜３７１の上面３７１ａとが接合するコーナー部Ｃ３１およびＣ３２（図１９）には、トレンチ３１３の側壁および上面３７１ａに対して傾き角度を有する結晶面が表出する。この結晶面の傾き角度は、トレンチ３１３の側壁と３５°の角度を有するとともに上面３７１ａと５５°の角度を有する傾き角度から、トレンチ３１３の側壁と５５°の角度を有するとともに上面３７１ａと３５°の角度を有する傾き角度までの範囲内とすることが好ましい。この傾き角度の範囲内では、他の面に比して酸化レートが高い結晶面が存在する。例えば、図１９では、トレンチ３１３の側壁と４５°の角度を有するとともに、上面３７１ａと４５°の角度を有する結晶面（（０００−１）面および（１−１００）面）が表出する場合を説明している。（０００−１）面および（１−１００）面は、他の面に比して酸化レートが高い。よって、熱酸化工程を行うことにより、コーナー部Ｃ３１およびＣ３２では、（０００−１）面および（１−１００）面に沿って、他の面よりも高いレートで酸化膜が成長する。これにより、図１９に示すように、ゲート酸化膜３７２の膜厚が、第２位置Ｐ３２から第１位置Ｐ３１まで連続的に減少している形状を形成することが可能となる。
本願の半導体装置３００により得られる効果を説明する。本願の半導体装置３００では、コーナー部Ｃ３１およびＣ３２のゲート酸化膜３７２の膜厚を、第１膜厚ｔ３１よりも厚くすることができる。これにより、酸化膜３７１の上面３７１ａと境界面Ｂ３１との間の領域Ａ３１において、ゲート酸化膜３７２にかかる電界を十分に緩和することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
実施例１に係る半導体装置１００において、使用される半導体はＳｉＣに限らない。Ｓｉ、ＧａＮ、ＧａＡｓ等の他の種類の半導体であってもよい。また、本実施形態はパワーＭＯＳＦＥＴ構造について説明したが、この形態に限られない。本願の技術をＩＧＢＴ構造に適用しても、同様の効果を得ることができる。
実施例２に係る半導体装置２００において、第１の側壁２１３ａと第２の側壁２１３ｂの結晶面は、（１１−２０）と（０００−１）の組合せ、（１−１００）と（０００−１）の組合せ、とすることもできる。これらの結晶面の組合せも、他の結晶面に比して酸化レートが高い特性や、チャネルを流れる電子の移動度が高い特性を有しているため、本願の効果を得ることができる。
また、各半導体領域については、Ｐ型とＮ型とを入れ替えてもよい。また、絶縁領域については、酸化膜に限らず、窒化膜等の他の種類の絶縁膜でもよいし、複合膜でもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１００、２００、３００：半導体装置
１１１：ドレイン領域
１１２：ドリフト領域
１１３：トレンチ
１２２：ゲート電極
１４１：ボディ領域
１７１：酸化膜
１７２：ゲート酸化膜
Ｂ１：境界面
Ｐ１：第１位置
Ｐ２：第２位置

Claims (2)

  1. 少なくとも１つのトレンチが形成されているＳｉＣの半導体基板を備えており、
    半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、
    トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
    トレンチの第１の側壁と第２の側壁とが、トレンチの底部において互いに９０°の角度を有して接合しており、
    トレンチの底部および側壁は絶縁層で被覆されており、
    トレンチの底部を被覆している絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、
    第１の側壁と第２の側壁の結晶面は、（１１−２０）と（１−１００）の組合せ、（１１−２０）と（０００−１）の組合せ、（１−１００）と（０００−１）の組合せ、の何れかとされていることを特徴とする半導体装置。
  2. 少なくとも１つのトレンチを備えており、
    半導体基板の材料はＳｉＣであり、
    半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、
    トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
    トレンチの第１の側壁と第２の側壁とが、トレンチの底部において互いに９０°の角度を有して接合しており、
    トレンチの底部および側壁は絶縁層で被覆されており、
    トレンチの底部を被覆している絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置している半導体装置を製造する方法であって、
    第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも１つのトレンチを形成するトレンチ形成工程と、
    トレンチの底部および側壁に絶縁層を形成する熱酸化工程と、
    を備え、
    第１の側壁と第２の側壁の結晶面は、（１１−２０）と（１−１００）の組合せ、（１１−２０）と（０００−１）の組合せ、（１−１００）と（０００−１）の組合せ、の何れかとされていることを特徴とする半導体装置の製造方法。
JP2011080794A 2011-03-31 2011-03-31 半導体装置及びその製造方法 Active JP5637916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011080794A JP5637916B2 (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011080794A JP5637916B2 (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012216675A JP2012216675A (ja) 2012-11-08
JP5637916B2 true JP5637916B2 (ja) 2014-12-10

Family

ID=47269184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011080794A Active JP5637916B2 (ja) 2011-03-31 2011-03-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5637916B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148294A1 (ja) 2013-03-19 2014-09-25 三菱電機株式会社 炭化珪素半導体装置の製造方法および通電検査装置
CN105074933B (zh) * 2013-03-19 2018-01-23 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP2014207403A (ja) * 2013-04-16 2014-10-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6131689B2 (ja) 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015072944A (ja) * 2013-10-01 2015-04-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US20150108568A1 (en) * 2013-10-21 2015-04-23 Vishay-Siliconix Semiconductor structure with high energy dopant implantation
CN107078161A (zh) 2014-08-19 2017-08-18 维西埃-硅化物公司 电子电路
JP6453634B2 (ja) * 2014-12-10 2019-01-16 トヨタ自動車株式会社 半導体装置
WO2016136230A1 (ja) * 2015-02-25 2016-09-01 株式会社デンソー 半導体装置
JP6720569B2 (ja) * 2015-02-25 2020-07-08 株式会社デンソー 半導体装置
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6666671B2 (ja) * 2015-08-24 2020-03-18 ローム株式会社 半導体装置
CN111370473A (zh) * 2020-03-24 2020-07-03 成都森未科技有限公司 一种沟槽型器件及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JPH1098188A (ja) * 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
JP3719323B2 (ja) * 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
JP4073176B2 (ja) * 2001-04-02 2008-04-09 新電元工業株式会社 半導体装置およびその製造方法
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
JP4414863B2 (ja) * 2004-10-29 2010-02-10 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
US7382019B2 (en) * 2005-04-26 2008-06-03 Fairchild Semiconductor Corporation Trench gate FETs with reduced gate to drain charge
JP4929621B2 (ja) * 2005-06-15 2012-05-09 富士電機株式会社 Ｍｏｓゲート型炭化珪素半導体装置
JP5017855B2 (ja) * 2005-12-14 2012-09-05 富士電機株式会社 半導体装置の製造方法
JP4735414B2 (ja) * 2006-05-24 2011-07-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP4798119B2 (ja) * 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP5298691B2 (ja) * 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5446297B2 (ja) * 2009-02-06 2014-03-19 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012216675A (ja) 2012-11-08

Similar Documents

Publication Publication Date Title
JP5637916B2 (ja) 半導体装置及びその製造方法
US8952430B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2018225600A1 (ja) 半導体装置および電力変換装置
JP5586887B2 (ja) 半導体装置及びその製造方法
US7586151B2 (en) Insulated gate semiconductor device
US7812392B2 (en) Semiconductor device
US8080846B2 (en) Semiconductor device having improved breakdown voltage and method of manufacturing the same
JP4669191B2 (ja) 横形超接合半導体デバイス
US8476134B2 (en) Method of manufacturing super-junction semiconductor device
US10431681B2 (en) Semiconductor devices and a method for forming a semiconductor device
JP5878331B2 (ja) 半導体装置及びその製造方法
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
JP7472477B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法
JP5463725B2 (ja) 炭化珪素半導体装置およびその製造方法
US8399915B2 (en) Semiconductor device
WO2013175880A1 (ja) 炭化珪素半導体装置およびその製造方法
US11282929B2 (en) Semiconductor device
JP5402220B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
JP4622905B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2020167333A (ja) 半導体装置
JP2013021077A (ja) 半導体装置および半導体装置の製造方法
US9478639B2 (en) Electrode-aligned selective epitaxy method for vertical power devices
KR101760688B1 (ko) 파워 반도체 디바이스 및 그 제조방법
TWI804303B (zh) 寄生接面場效電晶體阻抗的降低方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141021

R151 Written notification of patent or utility model registration

Ref document number: 5637916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250