JP2012216675A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012216675A JP2012216675A JP2011080794A JP2011080794A JP2012216675A JP 2012216675 A JP2012216675 A JP 2012216675A JP 2011080794 A JP2011080794 A JP 2011080794A JP 2011080794 A JP2011080794 A JP 2011080794A JP 2012216675 A JP2012216675 A JP 2012216675A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- insulating layer
- region
- film thickness
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 181
- 238000004519 manufacturing process Methods 0.000 title claims description 45
- 210000000746 body region Anatomy 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000013078 crystal Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 28
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 100
- 229910010271 silicon carbide Inorganic materials 0.000 description 20
- 230000005684 electric field Effects 0.000 description 18
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 16
- 238000000151 deposition Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置100は、半導体基板102を備えている。半導体基板は、n型のドリフト領域112の表面に、p型のボディ領域141が積層されている。トレンチ113は、半導体基板102の表面からボディ領域141を貫通してドリフト領域112に達している。トレンチ113の底部は、酸化膜171で被覆されている。トレンチ113の側壁は、酸化膜171およびゲート酸化膜172で被覆されている。酸化膜171の上面171aは、ドリフト領域112とボディ領域141との境界面B1よりも下方側に位置している。ゲート酸化膜172の膜厚は、境界面B1よりも上方側の少なくとも一部の領域において第1膜厚t1とされている。酸化膜171の膜厚は、上面171aから境界面B1までの領域A1において、第1膜厚t1よりも厚くされている。
【選択図】 図2
Description
(特徴1)セルエリアに形成されている半導体構造はMOSFET構造である。
(特徴2)セルエリアに形成されている半導体構造はIGBT構造である。
111:ドレイン領域
112:ドリフト領域
113:トレンチ
122:ゲート電極
141:ボディ領域
171:酸化膜
172:ゲート酸化膜
B1:境界面
P1:第1位置
P2:第2位置
Claims (8)
- 少なくとも1つのトレンチが形成されている半導体基板を備えており、
半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、
トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
トレンチの底部は第1の絶縁層で被覆されており、
トレンチの側壁は第2の絶縁層で被覆されており、
第1の絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、
第2の絶縁層の膜厚は、前記境界面よりも上方側の少なくとも一部の領域において第1膜厚とされているとともに、
第1の絶縁層の上面から前記境界面までの領域において第1膜厚よりも厚くされていることを特徴とする半導体装置。 - 第2の絶縁層の膜厚は、境界面よりも上方側の何れかの位置を第1位置として、第1位置よりも上方側において第1膜厚とされており、
第2の絶縁層の膜厚は、第2の絶縁層と第1の絶縁層の上面との境界となる第2位置において第1膜厚よりも厚い第2膜厚とされており、
第2の絶縁層の膜厚は、第2位置から第1位置まで連続的に減少していることを特徴とする請求項1に記載の半導体装置。 - 半導体基板の材料はSiCであり、
トレンチの側壁を形成している面は、(03−38)面とされていることを特徴とする請求項1または2に記載の半導体装置。 - 少なくとも1つのトレンチが形成されているSiCの半導体基板を備えており、
半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、
トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
トレンチの第1の側壁と第2の側壁とが、トレンチの底部において互いに90°の角度を有して接合しており、
トレンチの底部および側壁は絶縁層で被覆されており、
トレンチの底部を被覆している絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、
第1の側壁と第2の側壁の結晶面は、(11−20)と(1−100)の組合せ、(11−20)と(000−1)の組合せ、(1−100)と(000−1)の組合せ、の何れかとされていることを特徴とする半導体装置。 - 少なくとも1つのトレンチを備えており、
半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、
トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
トレンチの底部は第1の絶縁層で被覆されており、
トレンチの側壁は第2の絶縁層で被覆されており、
第1の絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、
第2の絶縁層の膜厚は、前記境界面よりも上方側の少なくとも一部の領域において第1膜厚とされているとともに、
第1の絶縁層の上面から前記境界面までの領域において第1膜厚よりも厚くされている半導体装置を製造する方法であって、
第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも1つのトレンチを形成するトレンチ形成工程と、
半導体基板の表面にトレンチ幅の半分以上であってトレンチ幅以下の膜厚を有する絶縁層を形成する第1の絶縁層形成工程と、
トレンチ内部において、第1の絶縁層形成工程で形成された絶縁層の上面のうちの最下点がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第1の絶縁層形成工程で形成された絶縁層を異方性エッチングによりエッチングするエッチング工程と、
トレンチの側壁に絶縁層を形成する第2の絶縁層形成工程と、
を備えることを特徴とする半導体装置の製造方法。 - 第2の絶縁層の膜厚は、境界面よりも上方側の何れかの位置を第1位置として、第1位置よりも上方側において第1膜厚とされており、
第2の絶縁層の膜厚は、第2の絶縁層と第1の絶縁層の上面との境界となる第2位置において第1膜厚よりも厚い第2膜厚とされており、
第2の絶縁層の膜厚は、第2位置から第1位置まで連続的に減少しており、
第1の絶縁層の上面の位置が、第1の絶縁層形成工程及びエッチング工程の製造ばらつきによって高位側位置と低位側位置の間の範囲内で変動する場合に、
第1の絶縁層形成工程及びエッチング工程は、高位側位置がドリフト領域とボディ領域との境界面よりも下方側に位置すると共に第2位置と第1位置との間の距離がドリフト領域とボディ領域との境界面と低位側位置との間の距離以上となるように、第1の絶縁層を製造する際の設定膜厚が設定されていることを特徴とする請求項5に記載の半導体装置の製造方法。 - 少なくとも1つのトレンチを備えており、
半導体基板の材料はSiCであり、
半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、
トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
トレンチの底部は第1の絶縁層で被覆されており、
トレンチの側壁は第2の絶縁層で被覆されており、
第1の絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置しており、
第2の絶縁層の膜厚は、前記境界面よりも上方側の少なくとも一部の領域において第1膜厚とされているとともに、
第1の絶縁層の上面から前記境界面までの領域において第1膜厚よりも厚くされている半導体装置を製造する方法であって、
第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも1つのトレンチを形成するトレンチ形成工程と、
半導体基板の表面に絶縁層を形成する第1の絶縁層形成工程と、
トレンチ内部において第1の絶縁層形成工程で形成された絶縁層の上面がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第1の絶縁層形成工程で形成された絶縁層をエッチングによりエッチングするエッチング工程と、
トレンチの側壁に絶縁層を形成する熱酸化工程と、
を備え、
トレンチ形成工程で形成されるトレンチの側壁の結晶面は(03−38)面とされていることを特徴とする半導体装置の製造方法。 - 少なくとも1つのトレンチを備えており、
半導体基板の材料はSiCであり、
半導体基板は、第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されており、
トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
トレンチの第1の側壁と第2の側壁とが、トレンチの底部において互いに90°の角度を有して接合しており、
トレンチの底部および側壁は絶縁層で被覆されており、
トレンチの底部を被覆している絶縁層の上面は、ドリフト領域とボディ領域との境界面よりも下方側に位置している半導体装置を製造する方法であって、
第2導電型のドリフト領域の表面に第1導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも1つのトレンチを形成するトレンチ形成工程と、
トレンチの底部および側壁に絶縁層を形成する熱酸化工程と、
を備え、
第1の側壁と第2の側壁の結晶面は、(11−20)と(1−100)の組合せ、(11−20)と(000−1)の組合せ、(1−100)と(000−1)の組合せ、の何れかとされていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011080794A JP5637916B2 (ja) | 2011-03-31 | 2011-03-31 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011080794A JP5637916B2 (ja) | 2011-03-31 | 2011-03-31 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012216675A true JP2012216675A (ja) | 2012-11-08 |
JP5637916B2 JP5637916B2 (ja) | 2014-12-10 |
Family
ID=47269184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011080794A Active JP5637916B2 (ja) | 2011-03-31 | 2011-03-31 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5637916B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014171211A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
WO2014171210A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
WO2015049925A1 (ja) * | 2013-10-01 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2016111283A (ja) * | 2014-12-10 | 2016-06-20 | トヨタ自動車株式会社 | 半導体装置 |
CN105723516A (zh) * | 2013-10-21 | 2016-06-29 | 维西埃-硅化物公司 | 采用高能量掺杂剂注入技术的半导体结构 |
JP2016157934A (ja) * | 2015-02-25 | 2016-09-01 | 株式会社デンソー | 半導体装置 |
WO2016136230A1 (ja) * | 2015-02-25 | 2016-09-01 | 株式会社デンソー | 半導体装置 |
JP2016164906A (ja) * | 2015-03-06 | 2016-09-08 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
JPWO2014148294A1 (ja) * | 2013-03-19 | 2017-02-16 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および通電検査装置 |
JP2017045776A (ja) * | 2015-08-24 | 2017-03-02 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2018088527A (ja) * | 2013-03-19 | 2018-06-07 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
CN111370473A (zh) * | 2020-03-24 | 2020-07-03 | 成都森未科技有限公司 | 一种沟槽型器件及其制备方法 |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08505492A (ja) * | 1992-11-24 | 1996-06-11 | クリー・リサーチ・インコーポレーテッド | 炭化ケイ素におけるパワーmosfet |
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JPH10308512A (ja) * | 1997-03-05 | 1998-11-17 | Denso Corp | 炭化珪素半導体装置 |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
US20010000033A1 (en) * | 1999-05-28 | 2001-03-15 | Baliga Bantval Jayant | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein |
JP2002299619A (ja) * | 2001-04-02 | 2002-10-11 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2005510087A (ja) * | 2001-11-15 | 2005-04-14 | ゼネラル セミコンダクター,インク. | ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
US20060237781A1 (en) * | 2005-04-26 | 2006-10-26 | Marchant Bruce D | Structure and method for forming trench gate FETs with reduced gate to drain charge |
JP2006351743A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Mosゲート型炭化珪素半導体装置およびその製造方法 |
JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007317779A (ja) * | 2006-05-24 | 2007-12-06 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2009117593A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2009260271A (ja) * | 2008-03-28 | 2009-11-05 | Toshiba Corp | 半導体装置及びdc−dcコンバータ |
JP2010040564A (ja) * | 2008-07-31 | 2010-02-18 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
JP2010182912A (ja) * | 2009-02-06 | 2010-08-19 | Toyota Motor Corp | 半導体装置の製造方法 |
-
2011
- 2011-03-31 JP JP2011080794A patent/JP5637916B2/ja active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08505492A (ja) * | 1992-11-24 | 1996-06-11 | クリー・リサーチ・インコーポレーテッド | 炭化ケイ素におけるパワーmosfet |
JPH1098188A (ja) * | 1996-08-01 | 1998-04-14 | Kansai Electric Power Co Inc:The | 絶縁ゲート半導体装置 |
JPH10308512A (ja) * | 1997-03-05 | 1998-11-17 | Denso Corp | 炭化珪素半導体装置 |
US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
US20010000033A1 (en) * | 1999-05-28 | 2001-03-15 | Baliga Bantval Jayant | Methods of forming power semiconductor devices having tapered trench-based insulating regions therein |
JP2002299619A (ja) * | 2001-04-02 | 2002-10-11 | Shindengen Electric Mfg Co Ltd | 半導体装置およびその製造方法 |
JP2005510087A (ja) * | 2001-11-15 | 2005-04-14 | ゼネラル セミコンダクター,インク. | ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタ |
JP2006128507A (ja) * | 2004-10-29 | 2006-05-18 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
US20060237781A1 (en) * | 2005-04-26 | 2006-10-26 | Marchant Bruce D | Structure and method for forming trench gate FETs with reduced gate to drain charge |
JP2006351743A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Electric Holdings Co Ltd | Mosゲート型炭化珪素半導体装置およびその製造方法 |
JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
JP2007317779A (ja) * | 2006-05-24 | 2007-12-06 | Toyota Motor Corp | 絶縁ゲート型半導体装置およびその製造方法 |
JP2009117593A (ja) * | 2007-11-06 | 2009-05-28 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2009260271A (ja) * | 2008-03-28 | 2009-11-05 | Toshiba Corp | 半導体装置及びdc−dcコンバータ |
JP2010040564A (ja) * | 2008-07-31 | 2010-02-18 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
JP2010182912A (ja) * | 2009-02-06 | 2010-08-19 | Toyota Motor Corp | 半導体装置の製造方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014148294A1 (ja) * | 2013-03-19 | 2017-02-16 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および通電検査装置 |
JP2018088527A (ja) * | 2013-03-19 | 2018-06-07 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US9874596B2 (en) | 2013-03-19 | 2018-01-23 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor apparatus, and energization test apparatus |
WO2014171210A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
WO2014171211A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US9793365B2 (en) | 2013-04-16 | 2017-10-17 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device having trench |
US9627487B2 (en) | 2013-04-16 | 2017-04-18 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
US9893177B2 (en) | 2013-10-01 | 2018-02-13 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing the same |
JP2015072944A (ja) * | 2013-10-01 | 2015-04-16 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
WO2015049925A1 (ja) * | 2013-10-01 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
CN105723516A (zh) * | 2013-10-21 | 2016-06-29 | 维西埃-硅化物公司 | 采用高能量掺杂剂注入技术的半导体结构 |
US10527654B2 (en) | 2014-08-19 | 2020-01-07 | Vishay SIliconix, LLC | Vertical sense devices in vertical trench MOSFET |
US10444262B2 (en) | 2014-08-19 | 2019-10-15 | Vishay-Siliconix | Vertical sense devices in vertical trench MOSFET |
US10234486B2 (en) | 2014-08-19 | 2019-03-19 | Vishay/Siliconix | Vertical sense devices in vertical trench MOSFET |
JP2016111283A (ja) * | 2014-12-10 | 2016-06-20 | トヨタ自動車株式会社 | 半導体装置 |
JP2016157934A (ja) * | 2015-02-25 | 2016-09-01 | 株式会社デンソー | 半導体装置 |
WO2016136230A1 (ja) * | 2015-02-25 | 2016-09-01 | 株式会社デンソー | 半導体装置 |
JP2016164906A (ja) * | 2015-03-06 | 2016-09-08 | 豊田合成株式会社 | 半導体装置およびその製造方法ならびに電力変換装置 |
CN105938795A (zh) * | 2015-03-06 | 2016-09-14 | 丰田合成株式会社 | 半导体装置及其制造方法以及电力转换装置 |
JP2017045776A (ja) * | 2015-08-24 | 2017-03-02 | ローム株式会社 | 半導体装置およびその製造方法 |
CN111370473A (zh) * | 2020-03-24 | 2020-07-03 | 成都森未科技有限公司 | 一种沟槽型器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5637916B2 (ja) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5637916B2 (ja) | 半導体装置及びその製造方法 | |
US8952430B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
WO2018225600A1 (ja) | 半導体装置および電力変換装置 | |
JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
US7586151B2 (en) | Insulated gate semiconductor device | |
US7812392B2 (en) | Semiconductor device | |
US6861702B2 (en) | Semiconductor device | |
US8178920B2 (en) | Semiconductor device and method of forming the same | |
JP4669191B2 (ja) | 横形超接合半導体デバイス | |
US8476134B2 (en) | Method of manufacturing super-junction semiconductor device | |
WO2013114477A1 (ja) | 半導体装置及びその製造方法 | |
JP5878331B2 (ja) | 半導体装置及びその製造方法 | |
JP2013171931A (ja) | 半導体装置及び半導体装置の製造方法 | |
US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
JP7472477B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法 | |
JP5463725B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017228679A (ja) | 半導体装置およびその製造方法 | |
US8399915B2 (en) | Semiconductor device | |
WO2013175880A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5402220B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
TWI808020B (zh) | 碳化矽半導體功率電晶體及其製造方法 | |
WO2023088013A1 (zh) | 碳化硅半导体器件及其制作方法 | |
TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
JP2020167333A (ja) | 半導体装置 | |
KR101760688B1 (ko) | 파워 반도체 디바이스 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141021 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5637916 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |