JP2007317779A - 絶縁ゲート型半導体装置およびその製造方法 - Google Patents

絶縁ゲート型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007317779A
JP2007317779A JP2006144109A JP2006144109A JP2007317779A JP 2007317779 A JP2007317779 A JP 2007317779A JP 2006144109 A JP2006144109 A JP 2006144109A JP 2006144109 A JP2006144109 A JP 2006144109A JP 2007317779 A JP2007317779 A JP 2007317779A
Authority
JP
Japan
Prior art keywords
trench
region
gate
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006144109A
Other languages
English (en)
Other versions
JP4735414B2 (ja
Inventor
Kyosuke Miyagi
恭輔 宮城
Kimimori Hamada
公守 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006144109A priority Critical patent/JP4735414B2/ja
Publication of JP2007317779A publication Critical patent/JP2007317779A/ja
Application granted granted Critical
Publication of JP4735414B2 publication Critical patent/JP4735414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Abstract

【課題】ゲート電極の下端近傍の局所的な電界集中を回避した絶縁ゲート型半導体装置，およびその絶縁ゲート型半導体装置を高精度でかつ容易に作製することができる製造方法を提供すること。
【解決手段】半導体装置１００は，ゲート絶縁膜２４と絶縁層２３との間（すなわち，ゲート電極２２の下側の角部周辺）に，ゲート絶縁膜２４よりも幅が大きい拡張絶縁領域２４１を有している。ゲートトレンチ２１の側部は，拡張絶縁領域２４１の外形に沿ってゲート電極２２の下端付近で外側に膨らんだ形状となっている。また，ゲート電極２２の下側の角部は，拡張絶縁領域２４１の外形に沿って内側に窪む形状となっている。そのため，ゲート電極２２の底部は，拡張絶縁層２４１の外形に沿って角部が傾斜した形状をなしている。
【選択図】 図１

Description

本発明は，トレンチゲート構造を有する絶縁ゲート型半導体装置およびその製造方法に関する。さらに詳細には，ドリフト領域中にドリフト領域と異なる導電型の拡散層を設けることによってドリフト層にかかる電界を緩和する絶縁ゲート型半導体装置およびその製造方法に関するものである。
従来から，パワーデバイス用の絶縁ゲート型半導体装置として，トレンチゲート構造を有するトレンチゲート型半導体装置が提案されている。このトレンチゲート型半導体装置では，一般的に高耐圧化と低オン抵抗化とがトレードオフの関係にある。
この問題に着目したトレンチゲート型半導体装置として，本願出願人は図６に示すような絶縁ゲート型半導体装置を提案している（特許文献１）。この絶縁ゲート型半導体装置９００は，Ｎ+ ソース領域３１と，Ｎ+ ドレイン領域１１と，Ｐ- ボディ領域４１と，Ｎ- ドリフト領域１２とが設けられている。また，半導体基板の上面側の一部を掘り込むことによりＰ- ボディ領域４１を貫通するゲートトレンチ２１が形成されている。また，ゲートトレンチ２１の底部には，絶縁物の堆積による絶縁層２３が形成されている。さらに，絶縁層２３上には，ゲート電極２２が形成されている。そして，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，Ｎ+ ソース領域３１およびＰ- ボディ領域４１と対面している。さらに，Ｎ- ドリフト領域１２内には，フローティング状態のＰ拡散領域５１が形成されている。そして，ゲートトレンチ２１の下端は，Ｐ拡散領域５１内に位置している。
この絶縁ゲート型半導体装置９００は，Ｎ- ドリフト領域１２内にフローティング状態のＰ拡散領域５１が設けられている（以下，このような構造を「フローティング構造」とする）ことにより，次のような特性を有する。
この絶縁ゲート型半導体装置９００では，ゲート電圧のオフ時に，Ｎ- ドリフト領域１２とＰ- ボディ領域４１との間のＰＮ接合箇所から空乏層が広がる。そして，その空乏層がＰ拡散領域５１にまで到達することで，Ｐ拡散領域５１がパンチスルー状態となって電位が固定される。さらに，Ｐ拡散領域５１とのＰＮ接合箇所からも空乏層が広がるため，Ｐ- ボディ領域４１との間のＰＮ接合箇所とは別に，Ｐ拡散領域５１とのＰＮ接合箇所も電界強度のピークが形成される。すなわち，電界強度のピークを２箇所に形成でき，最大ピーク値を低減することができる。従って，高耐圧化が図られる。また，高耐圧であることから，Ｎ- ドリフト領域１２の不純物濃度を上げて低オン抵抗化を図ることができる。
なお，特許文献１のように電界強度のピークを２箇所に形成して電界集中を緩和する構造とは異なるが，例えば特許文献２にゲート酸化膜よりも膜厚が厚い酸化膜をトレンチの底部に形成することにより，トレンチの底部の電界集中を緩和する技術が開示されている。また，フローティング構造とは異なるが，例えば特許文献３にゲート絶縁膜の下部の厚さを徐々に厚くすることでＭＯＳＦＥＴの性能劣化を抑制する技術が開示されている。
特開２００５−１１６８２２号公報 特開平１０−９８１８８号公報 特開２００４−５０７０９２号公報
しかしながら，前記したトレンチゲート構造の絶縁ゲート型半導体装置には，次のような問題があった。すなわち，トレンチゲート構造の絶縁ゲート型半導体装置９００では，ゲート電極２２が深さ方向に対して急激に終端する形状になっている。そのため，ゲート電極２２の底部近傍では，等電位線の間隔が狭く，局所的な電界集中が生じる。よって，本来，２箇所の電界強度のピーク位置（図７のＸ１，Ｘ２）に合わせた耐圧となるはずであるが，ゲート電極２２の底部近傍の部位（図７のＹ）が耐圧を決定することとなり，設計耐圧が得られない。
また，ウェットエッチングのような等方的なエッチングを利用して，底部に丸みを有するゲート電極２２を形成することが考えられる。しかし，ウェットエッチングを行うと次のような問題がある。すなわち，通常，ゲート電極２２下の絶縁層２３の中心部分は，両側壁部から堆積した絶縁膜を張り合わせてなる部分であり，シームやボイドが生じている。そのため，ウェットエッチングを行うと，シーム等が発生している部分はエッチングレートが早いことから，絶縁層２３の中央部分にくさび状の溝が形成される。そして，くさび状の溝内にゲート材が進入することで，ゲート電圧のスイッチオフ時における空乏層の伸び方が設計と異なってしまう。その結果，所望の電界分布が形成されず，耐圧の低下を招いてしまう。また，このくさび状の溝の形状には再現性がないため，安定した形状のゲート電極２２を形成することが困難となる。
また，特許文献２にはゲートトレンチおよびゲート電極の底部に丸みを有する角部が開示されているが，具体的にゲートトレンチの底部の角部に丸みを設ける方法が開示されていない。そのため，実際には，絶縁ゲート型半導体装置９００と同様に急激に終端する形状となるか，あるいは複雑な製造工程が必要となると考えられる。
また，特許文献３には，ゲートトレンチの壁面上および底面上に酸化膜を形成し，さらにゲートトレンチの側壁の酸化膜上に窒化膜を形成し，その状態で熱酸化することで，ゲートトレンチの底部の酸化膜の膜厚を側壁部の膜厚よりも厚くすることが開示されている。しかしながら，この方法では，ゲートトレンチの底部の酸化膜の膜厚が均等に厚くなり，ゲート電極が深さ方向に対して急激に終端する形状となることには変わりない。よって，設計耐圧が得られない。
また，ゲートトレンチの全体形状をテーパ状にすることでゲート電極の急激な終端を回避することも考えられるが，Ｐ拡散領域５１を形成する際のイオン注入で，トレンチの底部の他に側壁部にも不純物が打ち込まれてしまう。そのため，フローティング構造の半導体装置を製造する上で，全体をテーパ状にすることは好ましくない。
本発明は，前記した従来のトレンチゲート構造の絶縁ゲート型半導体装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，ゲート電極の下端近傍の局所的な電界集中を回避した絶縁ゲート型半導体装置，およびその絶縁ゲート型半導体装置を高精度でかつ容易に作製することができる製造方法を提供することにある。
この課題の解決を目的としてなされた絶縁ゲート型半導体装置の製造方法は，トレンチゲート構造を有する絶縁ゲート型半導体装置の製造方法であって，半導体基板の上面にトレンチ部を形成するトレンチ部形成工程と，トレンチ部内を絶縁物で充填し，その後のエッチバックによりトレンチ部内の絶縁物を所望の深さまで除去し，トレンチ部の底上に絶縁層を形成する絶縁層形成工程と，絶縁層形成工程後に，トレンチ部を閉塞しない膜厚の酸化保護膜を形成する保護膜形成工程と，酸化保護膜のうち，トレンチ部の側壁上に位置する部分を残したまま絶縁層上に位置する部分を除去する保護膜エッチバック工程と，保護膜エッチバック工程後に，熱酸化処理を行う熱酸化工程と，熱酸化工程後に，トレンチ部内にゲート電極層を形成するゲート電極層形成工程と含むことを特徴としている。
すなわち，本発明の製造方法では，トレンチ部内に絶縁物を堆積させて，トレンチ部内を絶縁物で充填する。そして，その後の絶縁物のエッチバックにより，トレンチ部の底上に，ある程度の膜厚を有する絶縁層を形成する。例えば，フローティング構造を有する半導体装置では，トレンチ部の底部がフローティング領域内に位置することから，フローティング領域の略中心部からボディ領域の下面付近までを絶縁物で充填する絶縁層を形成する。絶縁層の基板厚さ方向の膜厚は，フローティング領域の位置や後の熱酸化工程の酸化条件によって異なるが，少なくとも後の熱酸化工程時にトレンチ部の底部近傍のシリコンを酸化させない程度の厚さとする。
その後，エッチバックによって再開口したトレンチ部を閉塞しない膜厚の酸化保護膜を形成する。この酸化保護膜は，トレンチ部の側壁上および絶縁層の上面上に形成される。酸化保護膜としては，例えばＳｉＮ膜が適用可能である。なお，酸化保護膜は，シリコンの直上である必要はない。例えば，酸化保護膜を形成する前にゲート絶縁膜を形成した場合には，そのゲート絶縁膜を介してトレンチ部の側壁上に形成してもよい。
次に，異方性ドライエッチング等の手法によって，トレンチ部の側壁上に位置する酸化保護膜を残したまま絶縁層上に位置する酸化保護膜を除去する。その後，酸化保護膜がトレンチ部の側壁を保護した状態で，熱酸化処理を行う。このとき，トレンチ部の側壁は，酸化保護膜で覆われているために酸化されない。また，トレンチ部の底部は，膜厚が厚い絶縁層が存在するために酸化されない。一方，絶縁層の上面の端部近傍では，シリコン部分から露出面までの距離が近い。そのため，絶縁層の上面の端部近傍では，シリコンが酸化され，絶縁層の上面の端部に膜厚が厚い拡張絶縁領域が形成される。
この拡張絶縁領域は，絶縁層の上面の端部近傍（酸化保護膜の下端近傍）のシリコンを集中して酸化することによってなる領域であるため，絶縁領域をトレンチ部の外側に拡張する。つまり，トレンチ部の側壁（すなわち，シリコンと絶縁物領域との界面）を，絶縁層の上面近傍にてトレンチ部の外側に膨らんだ形状にする。つまり，局所的に電界集中の生じ易い部位（図７のＹ）に膜厚が厚い酸化膜領域が形成される。これにより，当該部位での絶縁破壊が抑制される。また，拡張絶縁領域は，絶縁層の上面近傍の絶縁領域をトレンチ部の内側にも拡張する。そのため，ゲート電極層の下面の両角部を拡張絶縁領域の外形に沿って内側に窪む形状とすることができる。これにより，ゲート電極層の底部が深さ方向に対してゆるやかに終端する形状となる。よって，ゲート電極層の下面の角部での局所的な電界集中が緩和される。
また，本発明の製造方法では，熱酸化工程後であってゲート電極層形成工程前に，酸化保護膜を除去する保護膜除去工程を含むこととするとよりよい。すなわち，絶縁層上に位置する酸化保護膜を除去する際，トレンチ部の側壁上に位置する酸化保護膜に付着物が生じる。そのため，酸化保護膜を除去することで，清浄な界面を確保することができる。また，ゲート絶縁膜を薄くすることができる。よって，閾値電圧特性が安定する。
また，本発明の製造方法のゲート電極形成工程では，トレンチ部の側壁に酸化保護膜を残したままゲート電極層を形成することとしてもよい。すなわち，酸化保護膜をゲート絶縁膜として利用してもよい。酸化保護膜を除去しないことで，製造プロセスの短縮化が図られる。
また，本発明の製造方法では，保護膜エッチバック工程後であって熱酸化工程前に，絶縁層を所望の深さまで掘り下げる第２絶縁層エッチバック工程を含むこととするとよりよい。すなわち，酸化保護膜のエッチバック後に絶縁層を掘り下げて，絶縁層の上面と酸化保護膜の下端との隙間を広くする。これにより，酸化可能なシリコン領域が広くなり，熱酸化処理によって形成される拡張絶縁領域をより大きくすることができる。また，絶縁層の上面と酸化保護膜の下端との隙間を広げることで，拡張絶縁領域の膨張に伴う応力増大の影響を緩和することができる。
また，本発明は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，そのボディ領域の下面と接し第２導電型半導体であるドリフト領域と，そのドリフト領域に囲まれるとともに第１導電型半導体であるフローティング領域と，半導体基板の上面からボディ領域を貫通し，底部がフローティング領域内に位置するトレンチ部とを有し，フローティング領域とドリフト領域との接合箇所での電界強度がボディ領域とドリフト領域との接合箇所での電界強度と同等となる位置にフローティング領域が配置されている絶縁ゲート型半導体装置の製造方法において，半導体基板の上面にトレンチ部を形成するトレンチ部形成工程と，トレンチ部の底部から不純物を注入する不純物注入工程と，トレンチ部内を絶縁物で充填し，その後のエッチバックによりトレンチ部内の絶縁物を所望の深さまで除去し，トレンチ部の底上に絶縁層を形成する絶縁層形成工程と，絶縁層形成工程後に，トレンチ部を閉塞しない膜厚の酸化保護膜を形成する保護膜形成工程と，酸化保護膜のうち，トレンチ部の側壁上に位置する部分を残したまま絶縁層上に位置する部分を除去する保護膜エッチバック工程と，保護膜エッチバック工程後に，熱酸化処理を行う熱酸化工程と，熱酸化工程後に，トレンチ部内にゲート電極層を形成するゲート電極層形成工程と含むことを特徴とする絶縁ゲート型半導体装置の製造方法を含んでいる。
また，本発明は，半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，ボディ領域の下面と接し第２導電型半導体であるドリフト領域と，半導体基板の上面からボディ領域を貫通するトレンチ部とを有する絶縁ゲート型半導体装置であって，トレンチ部の底上に位置し，絶縁物にて構成される絶縁層と，トレンチ部内であって絶縁層の上方に位置するゲート電極層と，ボディ領域とゲート電極層との間に位置するゲート絶縁膜と，ゲート絶縁膜の下端および絶縁層の上面と接し，トレンチ部の幅方向の膜厚がゲート絶縁膜よりも厚い拡張絶縁領域とを有し，トレンチ部の側壁は，拡張絶縁領域の外形に沿ってトレンチ部の外側に膨らんだ形状をなし，ゲート電極層の下面の両角部は，拡張絶縁領域と接するとともに拡張絶縁領域の外形に沿って内側に窪む形状をなしていることを特徴とする絶縁ゲート型半導体装置を含んでいる。
本発明によれば，ゲート電極の下端近傍の局所的な電界集中を回避した絶縁ゲート型半導体装置，およびその絶縁ゲート型半導体装置を高精度でかつ容易に作製することができる製造方法が実現されている。
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。なお，本実施の形態は，絶縁ゲートへの電圧印加により，ドレイン−ソース間の導通をコントロールするパワーＭＯＳに本発明を適用したものである。
実施の形態に係る絶縁ゲート型半導体装置１００（以下，「半導体装置１００」とする）は，図１の断面図に示す構造を有している。なお，本明細書においては，出発基板と，出発基板上にエピタキシャル成長により形成した単結晶シリコンの部分とを合わせた全体を半導体基板と呼ぶこととする。
半導体装置１００では，半導体基板内における図１中の上面側に，Ｎ+ ソース領域３１が設けられている。一方，下面側にはＮ+ ドレイン領域１１が設けられている。それらの間には上面側から順に，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２が設けられている。また，半導体基板の上面側の一部を掘り込むことによりゲートトレンチ２１が形成されている。ゲートトレンチ２１は，Ｎ+ ソース領域３１およびＰ- ボディ領域４１を貫通している。
ゲートトレンチ２１の底上には，絶縁層２３が形成されている。具体的に，本形態の絶縁層２３は，２層構造をなしており，ゲートトレンチ２１の側壁側から，熱酸化処理によって形成されたシリコン酸化膜２３１（以下，「熱酸化膜２３１」とする）と，ＣＶＤ法によって堆積させたシリコン酸化膜２３２（以下，「ＣＶＤ酸化膜２３２」とする）とが順に積層されている。
さらに，絶縁層２３上には，ゲート電極２２が形成されている。また，ゲート電極２２は，ゲートトレンチ２１の壁面に形成されているゲート絶縁膜２４を介して，半導体基板のＮ+ ソース領域３１およびＰ- ボディ領域４１と対面している。すなわち，ゲート電極２２は，ゲート絶縁膜２４によりＮ+ ソース領域３１およびＰ- ボディ領域４１から絶縁されている。
このような構造を持つ半導体装置１００では，ゲート電極２２への電圧印加によりＰ- ボディ領域４１にチャネル効果を生じさせ，もってＮ+ ソース領域３１とＮ+ ドレイン領域１１との間の導通をコントロールしている。
また，ゲート絶縁膜２４と絶縁層２３との間（すなわち，ゲート電極２２の下側の角部周辺）には，トレンチの幅方向の膜厚がゲート絶縁膜２４の膜厚よりも大きい拡張絶縁領域２４１が形成されている。この拡張絶縁領域２４１により，ゲートトレンチ２１の側部（すなわち，シリコンと絶縁物領域との界面）は，ゲート電極２２の下端付近で拡張絶縁層２４１の形状に合わせて外側に膨らんだ形状となっている。つまり，局所的に電界集中の生じ易い部位（図７のＹ）に膜厚が厚い絶縁領域が形成されている。また，ゲート電極２２の下側の角部は，拡張絶縁層２４１の形状に合わせて内側に窪む形状となっている。そのため，ゲート電極２２は深さ方向に対して徐々に幅が狭くなる，つまり徐々に終端する形状になっている。
さらに，半導体装置１００には，ゲートトレンチ２１の底部の周囲に，Ｎ- ドリフト領域１２に囲まれ，フローティング状態のＰ拡散領域５１が形成されている。Ｐ拡散領域５１はゲートトレンチ２１の底面から不純物を注入することにより形成された領域である。半導体装置１００の製造方法についての詳細は後述する。Ｐ拡散領域５１の断面は，各トレンチの底部を中心とした略円形形状となっている。なお，フローティング構造にて高耐圧化を図るには，ゲート電圧のオフ時の電界強度のピークがＰ- ボディ領域４１とＮ- ドリフト領域１２のＰＮ接合箇所と，Ｐ拡散領域５１とＮ- ドリフト領域１２のＰＮ接合箇所との２箇所（図７のＸ１，Ｘ２）に形成される位置に埋め込み領域であるＰ拡散領域５１を配置する。さらに好ましくは，両ピーク値が同等となるように配置する。
続いて，半導体装置１００の製造プロセスについて，図２，図３，図４を基に説明する。まず，あらかじめ，Ｎ+ ドレイン領域１１となるＮ+ 基板上に，Ｎ- 型シリコン層をエピタキシャル成長により形成しておく。このＮ- 型シリコン層（エピタキシャル層）は，Ｎ- ドリフト領域１２，Ｐ- ボディ領域４１，Ｎ+ ソース領域３１，コンタクトＰ+ 領域３２の各領域となる部分である。なお，Ｐ- ボディ領域４１およびＮ- ドリフト領域１２を合わせた領域（以下，「エピタキシャル層」とする）の厚さは，８０Ｖ耐圧でおよそ７．０μｍ（そのうち，Ｐ- ボディ領域４１の厚さは，およそ１．２μｍ）である。なお，耐圧に応じて寸法が異なるのは言うまでもない。
次に，半導体基板の上面側に，イオン注入等によってＰ- ボディ領域４１を形成する。これにより，図２（Ａ）に示すように，基板上面にＰ- ボディ領域４１を有する半導体基板が形成される。
次に，半導体基板上にパターンマスク９１を形成し，トレンチドライエッチングを行う。このトレンチドライエッチングにより，図２（Ｂ）に示すように，Ｎ+ ソース領域３１およびＰ- ボディ領域４１を貫通するゲートトレンチ２１が形成される。なお，ゲートトレンチ２１は，その深さが２．３μｍ〜３．０μｍであり，その幅が０．４μｍ〜０．５μｍである。また，トレンチ側壁のテーパ角度は，８６．５度〜８９．０度である。その後，適当な洗浄処理を行い，さらにケミカルドライエッチング法等の等方性エッチング手法を利用してゲートトレンチ２１の壁面を平滑化する。
次に，所望の厚さの熱酸化膜（犠牲酸化膜）を形成する。その後，イオン注入により各トレンチの底面から不純物を打ち込む。その後，熱拡散処理を行うことにより，図２（Ｃ）に示すように，Ｐ拡散領域５１が形成される。なお，熱拡散処理は，後述の絶縁層２３を形成する際に行ってもよい。その後，犠牲酸化膜およびパターンマスク９１を除去し，清浄なシリコン表面を露出させる。
次に，熱酸化処理により，図２（Ｄ）に示すように，清浄なシリコン表面に薄層の熱酸化膜２３１を形成する。具体的に熱酸化膜２３１の成膜条件としては，例えば反応ガスをＯ2，Ｈ2Ｏ，あるいはＯ2 を含む混合ガスとし，酸化温度を８００℃〜１１００℃とし，２０ｎｍ〜１００ｎｍの膜厚の熱酸化膜を形成する。熱酸化膜２３１は，後の工程でゲートトレンチ２１内に埋め込まれるＣＶＤ酸化膜とシリコン界面との安定化を図るため，ＣＶＤ酸化膜の下地として形成する。なお，本熱酸化工程を省略し，後の犠牲酸化工程における埋め込み酸化膜界面の再酸化により熱酸化膜を形成してもよい。
次に，ＣＶＤ（Chemical Vapor Deposition）法により，図２（Ｅ）に示すように，熱酸化膜２３１上にゲートトレンチ２１内を充填するＣＶＤ酸化膜２３２を堆積する。ＣＶＤ酸化膜２３２としては，例えばＳｉＨ4 を原料とし，成膜温度を７５０℃〜８２５℃とした減圧ＣＶＤによって形成された３００ｎｍ〜７００ｎｍの膜厚のＳｉＯ2 膜が該当する。またこの他，ＴＥＯＳ（Tetra-Ethyl-Orso-Silicate）を原料とし，成膜温度を６００℃〜７００℃とした減圧ＣＶＤ法によって形成されるＳｉＯ2 膜，あるいはオゾンとＴＥＯＳとを原料としたＣＶＤ法によって形成されるＳｉＯ2 膜が該当する。
次に，ＲＩＥ（Reactive Ion Etching）法等の異方性ドライエッチングにより，図３（Ｆ）に示すように，熱酸化膜２３１およびＣＶＤ酸化膜２３２，つまり絶縁層２３の一部を除去する。具体的には，ドライエッチングより，絶縁層２３の上面がＰ- ボディ領域４１の下面と同等の位置になるまで絶縁層２３をエッチバックする。これにより，ゲート電極２２を内蔵するためのスペースが確保される。ドライエッチングでは，酸化膜の疎密性やＳｉ−Ｏ結合力の強弱に関わらず異方的にエッチングされる。そのため，ＣＶＤ酸化膜２３２の張り合わせ面に存在するボイドはエッチバックに影響しない。また，膜種間のエッチング速度差も極めて小さい。よって，絶縁層２３は均等にエッチバックされ，その上面は平坦である。
次に，特開２００５−３４０５５２号公報に開示されているように，酸化性雰囲気下でアニール処理を行うことにより，図３（Ｇ）に示すように，シリコンの露出面，特にゲートトレンチ２１の側壁に酸化膜９４を形成する。具体的に酸化膜９４の成膜条件としては，例えば反応ガスをＯ2，Ｈ2Ｏ，あるいはＯ2 を含む混合ガスとし，酸化温度を８００℃〜１１００℃とし，２０ｎｍ〜１００ｎｍの膜厚の犠牲酸化膜を形成する。この酸化アニール処理は，ＣＶＤ酸化膜２３２の張り合わせ面におけるシームの解消，シリコン原子の未結合子が酸素と反応することによる化学的結合力の強化等の役割を有する。
次に，ウェットエッチングにより，ゲートトレンチ２１の側壁の酸化膜９４を除去し，図３（Ｈ）に示すように，清浄なシリコン面を露出させる。具体的にエッチバックの条件としては，薬液を希フッ酸あるいはバッファドフッ酸とし，熱酸化膜に対して１００ｎｍ〜３００ｎｍの厚さ分のエッチバックを行う。エッチバック後は，清浄なシリコン表面を得るために適当な洗浄処理を行う。
次に，図３（Ｉ）に示すように，熱酸化処理またはＣＶＤ法による成膜処理あるいはこれらの兼用により，ゲート絶縁膜２４を形成する。具体的に熱酸化処理を行う場合には，例えば反応ガスをＯ2，Ｈ2Ｏ，あるいはＯ2 を含む混合ガスとし，酸化温度を８００℃〜１１００℃とした熱酸化処理によって形成される熱酸化膜が該当する。また，ＣＶＤ法による酸化膜を形成する場合には，例えばＳｉＨ4 を原料とし，成膜温度を７５０℃〜８２５℃とした減圧ＣＶＤによって形成されたＳｉＯ2 膜が該当する。またこの他，ＴＥＯＳを原料とし，成膜温度を６００℃〜７００℃とした減圧ＣＶＤ法によって形成されるＳｉＯ2 膜が該当する。本形態のゲート絶縁膜２４の膜厚は，５０ｎｍ〜１００ｎｍの範囲内とする。
次に，ＣＶＤ法により，図３（Ｊ）に示すように，ゲート酸化膜２４上および絶縁層２３上に膜厚が１０ｎｍ〜３０ｎｍのＣＶＤ窒化膜２４４を堆積する。ＣＶＤ窒化膜２４４としては，例えばＳｉＮを原料とし，成膜温度を７００℃〜８００℃とした減圧ＣＶＤによって形成されたＳｉＮ膜が該当する。
次に，ＲＩＥ法等の異方性ドライエッチングにより，図４（Ｋ）に示すように，基板表面上および絶縁層２３上のＣＶＤ窒化膜２４４を除去する。具体的には，ドライエッチングより，絶縁層２３の上面が露出するまでＣＶＤ窒化膜２４４をエッチバックする。異方的にエッチバックすることにより，チャネル領域と対向する部分，すなわちトレンチの側壁上のＣＶＤ窒化膜２４４は残留する。なお，基板表面上の酸化膜は，必ずしも残留させる必要はない。エッチバック後は，適当な洗浄処理を行う。
次に，熱酸化処理により，図４（Ｌ）に示すように，ゲート絶縁膜２４と絶縁層２３との間に，ゲート絶縁膜２４よりも幅が大きい拡張絶縁領域２４１を形成する。すなわち，チャネル領域となるトレンチの側壁は，ＣＶＤ窒化膜２４４によって保護されているため，酸化膜厚は増大しない。そのため，閾値電圧を増大させる問題は生じない。一方，基板表面や絶縁層２３の上面では，ＣＶＤ窒化膜２４４が除去されているため，酸素の供給が可能である。しかし，絶縁層２３上面の中央部分では基板の厚さ方向に厚い酸化膜が存在するため，ゲートトレンチ２１の底部のシリコンは酸化されない。一方，絶縁層２３上面の両端部分では，露出面からシリコン部分までの距離が近い。そのため，ＳｉＯ2 領域が増大する。すなわち，ゲートトレンチ２１の側壁をＣＶＤ窒化膜２４４で覆うことで，局所的に電界が集中し易い絶縁層２３の上面（ゲート電極２２の下面）の両端部付近を強調して酸化する。この拡張絶縁領域２４４は，絶縁層２３の上面の端部近傍のシリコンを集中して酸化するため，端部近傍の絶縁領域をゲートトレンチ２１の外側に拡張する。つまり，ゲートトレンチ２１の側壁（すなわち，シリコンと絶縁物領域との界面）を，その端部（ゲート絶縁膜２４と絶縁層２３との繋ぎ目部分）にてゲートトレンチ２１の外側に膨らんだ形状にする。また，拡張絶縁領域２４１は，端部近傍の絶縁領域をゲートトレンチ２１の内側にも拡張する。具体的に拡張絶縁領域２４１の形成条件としては，例えば反応ガスをＯ2，Ｈ2Ｏ，あるいはＯ2 を含む混合ガスとし，酸化温度を８００℃〜１１００℃とし，トレンチの幅方向の膜厚が５０ｎｍ〜３００ｎｍの拡張絶縁領域２４１を形成する。
次に，ウェットエッチングにより，ゲートトレンチ２１の側壁のＣＶＤ窒化膜２４４を除去し，図４（Ｍ）に示すように，ゲートトレンチ２１の側壁にゲート絶縁膜２４を露出させる。具体的にエッチバックの条件としては，薬液を熱リン酸としてエッチバックを行う。すなわち，ＣＶＤ窒化膜２４４をドライエッチングにてエッチバックする際，残されたＣＶＤ窒化膜２４４に付着物が生じる。そのため，ＣＶＤ窒化膜２４４を完全に除去することで，界面を清浄化する。また，ＣＶＤ窒化膜２４４を除去することで，ゲート絶縁膜２４を薄くすることができる。よって，閾値電圧特性が安定する。
次に，図４（Ｎ）に示すように，絶縁層２３のエッチバックにて確保したスペースに対し，ゲート材２２を堆積する。具体的にゲート材２２の成膜条件としては，例えば反応ガスをＳｉＨ4 を含む混合ガスとし，成膜温度を５８０℃〜６４０℃とし，常圧ＣＶＤ法によって８００ｎｍ程度の膜厚のポリシリコン膜を形成する。ポリシリコン膜２２の下面は，拡張絶縁領域２４１がスペースの内側に突出した形状になっていることから，ゲートトレンチ２１の幅方向の中央部に向かってゆるやかに傾斜する形状をなす。すなわち，ポリシリコン膜２２は深さ方向に対してゆるやかに終端する形状になっている。
次に，ポリシリコン膜２２に対してエッチングを行う。これにより，ゲート電極２２が形成される。その後，そのＰ- ボディ領域４１が形成されている部分に，ボロンやリン等のイオン注入およびその後の熱拡散処理によりＮ+ ソース領域３１およびコンタクトＰ+ 領域３２を形成する。なお，ゲートトレンチ２１の形成前に，Ｎ+ ソース領域３１およびコンタクトＰ+ 領域３２をあらかじめ形成しておいてもよい。さらに，半導体基板上に層間絶縁膜等を形成し，最後に，ソース電極，ドレイン電極を形成することにより，図１に示したトレンチゲート型の半導体装置１００が作製される。
なお，本形態では，ゲート絶縁膜２４の保護膜であるＣＶＤ窒化膜２４４を熱リン酸によって除去しているが，そのまま残留させてゲート絶縁膜の一部として利用してもよい。すなわち，ゲート絶縁膜を酸化膜，窒化膜，酸化膜の多層構造としてもよい。ＣＶＤ窒化膜２４４を残すことで窒化膜のウェットエッチング工程（図４（Ｍ））を省くことができ，製造が簡便になる。
また，本形態では，ゲート電極２２下の絶縁層２３が熱酸化膜２３１とＣＶＤ酸化膜２３２との２層構造であるが，単層構造であってもよい。すなわち，ゲートトレンチ２１の形成後の，熱酸化膜２３１の形成のための熱酸化処理（図２（Ｄ））を省略してもよい。
また，ＣＶＤ窒化膜２４４の一部を除去するドライエッチング工程（図４（Ｋ））と，拡張絶縁領域２４１を形成する熱酸化工程（図４（Ｌ））との間に，図５に示すように，酸化膜のウェットエッチング工程（図５（Ｋ’））を追加してもよい。酸化膜である絶縁膜２３のウェットエッチングを行うことで，絶縁膜２３の上面が下方に下がり，絶縁膜２３の上面とＣＶＤ窒化膜２４４の下端との間に大きな隙間が生じる。これにより，ゲート電極２２の下面の角部周辺のシリコンを酸化し易くなり，より幅広の拡張絶縁領域２４１を形成することができる。また，拡張絶縁領域２４１は，絶縁膜２３の上面とＣＶＤ窒化膜２４４の下端との隙間から膨張することから，隙間が殆ど無い実施の形態と比較して膨張による応力増大の影響が少ない。
以上詳細に説明したように本形態の半導体装置１００は，ゲートトレンチ２１内に絶縁物を堆積し，その後の絶縁物のエッチバックにより，ゲートトレンチ２１内に基板厚さ方向の膜厚が厚い絶縁層２３を形成することとしている。絶縁層２３は，後の熱酸化工程でゲートトレンチ２１の底部近傍のシリコンを酸化させない膜厚を有している。その後，エッチバックによって再開口したゲートトレンチ２１の側壁にゲート絶縁膜２４（熱酸化膜）を形成し，さらにそのゲート絶縁膜２４上に薄膜のＣＶＤ窒化膜２４４を形成することとしている。さらにそのＣＶＤ窒化膜２４４を，異方性ドライエッチングによって除去することとしている。これにより，ＣＶＤ窒化膜２４４のうち，ゲート絶縁膜２４上に位置するＣＶＤ窒化膜２４４を残したまま絶縁層２３上に位置するＣＶＤ窒化膜２４４が除去される。
その後，ＣＶＤ窒化膜２４４がゲート絶縁膜２４（すなわち，チャネル領域）を保護した状態で，熱酸化処理を行うこととしている。このとき，ゲートトレンチ２１の側壁は，ＣＶＤ窒化膜２４４によって酸化が抑制されている。また，ゲートトレンチ２１の底部は，膜厚が厚い絶縁層２３によって酸化が抑制されている。一方，絶縁層２３の上面の端部近傍（ＣＶＤ窒化膜２４４の下端近傍）では，露出面とシリコン部分との距離が近く，シリコンが酸化される。つまり，ＣＶＤ窒化膜２４４と絶縁層２３とにより，絶縁層２３の上面の両端部分を強調して酸化することができ，その両端部分でゲート絶縁膜２４よりも膜厚が厚い拡張絶縁領域２４１が形成される。
この拡張絶縁領域２４１は，絶縁層２３の上面とゲート絶縁膜２４の下端との繋ぎ目近傍のシリコンを酸化することによってなる領域であり，絶縁層２３およびゲート絶縁膜２４と一体の絶縁領域となる。そして，拡張絶縁領域２４１は，繋ぎ目付近のシリコンを集中して酸化することによってなるため，その繋ぎ目近傍の絶縁領域をゲートトレンチ２１の外側に拡張する。つまり，ゲートトレンチ２１の側壁（すなわち，シリコンと絶縁物領域との界面）を，その繋ぎ目部分にてトレンチの外側に膨らんだ形状にする。つまり，局所的に電界集中の生じ易い部位（図７のＹ）に膜厚が厚い酸化膜領域が形成される。これにより，当該部位での絶縁破壊が抑制される。また，拡張絶縁領域２４１は，繋ぎ目近傍の絶縁領域をゲートトレンチ２１の内側にも拡張する。そのため，ゲート電極２２の下面の両角部を拡張絶縁領域２４１の外形に沿って内側に窪む形状とすることができる。これにより，ゲート電極２２の底部が深さ方向に対してゆるやかに終端する形状となる。よって，ゲート電極２２の下面の角部での局所的な電界集中が緩和される。従って，ゲート電極の下端近傍の局所的な電界集中を回避した絶縁ゲート型半導体装置，およびその絶縁ゲート型半導体装置を高精度でかつ容易に作製することができる製造方法が実現している。
特に，ゲートトレンチ２１の底部からイオン注入することでＰフローティング領域５１を形成する半導体装置１００では，Ｐフローティング領域５１を形成するための深さが深い（アスペクト比が大きい）ゲートトレンチ２１と，ゲートトレンチ２１の底部からゲート電極２２の下端までの間を充填する膜厚が厚い絶縁層２３とを備えた構成となる。そのため，このようなフローティング構造を有する半導体装置に本発明を適用することは特に有用である。
なお，本実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって本発明は当然に，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。例えば，各半導体領域については，Ｐ型とＮ型とを入れ替えてもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また，実施の形態の絶縁ゲート型半導体装置は，ＩＧＢＴに対しても適用可能である。
実施の形態にかかる絶縁ゲート型半導体装置の構造を示す断面図である。 実施の形態にかかる絶縁ゲート型半導体装置の製造工程を示す図（その１）である。 実施の形態にかかる絶縁ゲート型半導体装置の製造工程を示す図（その２）である。 実施の形態にかかる絶縁ゲート型半導体装置の製造工程を示す図（その３）である。 変形例にかかる絶縁ゲート型半導体装置の製造工程を示す図である。 従来の絶縁ゲート型半導体装置の構造を示す断面図である。 フローティング構造を有する絶縁ゲート型半導体装置の電界集中箇所を示す図である。
符号の説明
１１ Ｎ+ ドレイン領域
１２ Ｎ- ドリフト領域
２１ ゲートトレンチ（トレンチ部）
２２ ゲート電極（ゲート電極層）
２３ 絶縁層
２４ ゲート絶縁膜
２４１ 拡張絶縁領域
２４４ ＣＶＤ窒化膜（酸化保護膜）
３１ Ｎ+ ソース領域
４１ Ｐ- ボディ領域
５１ Ｐ拡散領域
１００ 絶縁ゲート型半導体装置

Claims (8)

  1. トレンチゲート構造を有する絶縁ゲート型半導体装置の製造方法において，
    半導体基板の上面にトレンチ部を形成するトレンチ部形成工程と，
    前記トレンチ部内を絶縁物で充填し，その後のエッチバックにより前記トレンチ部内の絶縁物を所望の深さまで除去し，前記トレンチ部の底上に絶縁層を形成する絶縁層形成工程と，
    前記絶縁層形成工程後に，前記トレンチ部を閉塞しない膜厚の酸化保護膜を形成する保護膜形成工程と，
    前記酸化保護膜のうち，前記トレンチ部の側壁上に位置する部分を残したまま前記絶縁層上に位置する部分を除去する保護膜エッチバック工程と，
    前記保護膜エッチバック工程後に，熱酸化処理を行う熱酸化工程と，
    前記熱酸化工程後に，前記トレンチ部内にゲート電極層を形成するゲート電極層形成工程と含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
  2. 請求項１に記載する絶縁ゲート型半導体装置の製造方法において，
    前記熱酸化工程後であって前記ゲート電極層形成工程前に，前記酸化保護膜を除去する保護膜除去工程を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
  3. 請求項１に記載する絶縁ゲート型半導体装置の製造方法において，
    前記ゲート電極形成工程では，前記トレンチ部の側壁に前記酸化保護膜を残したまま前記ゲート電極層を形成することを特徴とする絶縁ゲート型半導体装置の製造方法。
  4. 請求項１から請求項３のいずれか１つに記載する絶縁ゲート型半導体装置の製造方法において，
    前記保護膜エッチバック工程後であって前記熱酸化工程前に，前記絶縁層を所望の深さまで掘り下げる第２絶縁層エッチバック工程を含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
  5. 請求項１から請求項４のいずれか１つに記載する絶縁ゲート型半導体装置の製造方法において，
    前記酸化保護膜を形成する前に，前記トレンチ部の側壁にゲート絶縁膜を形成するゲート絶縁膜形成工程を含み，
    前記保護膜形成工程では，前記ゲート絶縁膜上に前記酸化保護膜を形成することを特徴とする絶縁ゲート型半導体装置の製造方法。
  6. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下面と接し第２導電型半導体であるドリフト領域と，前記ドリフト領域に囲まれるとともに第１導電型半導体であるフローティング領域と，半導体基板の上面から前記ボディ領域を貫通し，底部が前記フローティング領域内に位置するトレンチ部とを有し，前記フローティング領域と前記ドリフト領域との接合箇所での電界強度が前記ボディ領域と前記ドリフト領域との接合箇所での電界強度と同等となる位置に前記フローティング領域が配置されている絶縁ゲート型半導体装置の製造方法において，
    半導体基板の上面にトレンチ部を形成するトレンチ部形成工程と，
    前記トレンチ部の底部から不純物を注入する不純物注入工程と，
    前記トレンチ部内を絶縁物で充填し，その後のエッチバックにより前記トレンチ部内の絶縁物を所望の深さまで除去し，前記トレンチ部の底上に絶縁層を形成する絶縁層形成工程と，
    前記絶縁層形成工程後に，前記トレンチ部を閉塞しない膜厚の酸化保護膜を形成する保護膜形成工程と，
    前記酸化保護膜のうち，前記トレンチ部の側壁上に位置する部分を残したまま前記絶縁層上に位置する部分を除去する保護膜エッチバック工程と，
    前記保護膜エッチバック工程後に，熱酸化処理を行う熱酸化工程と，
    前記熱酸化工程後に，前記トレンチ部内にゲート電極層を形成するゲート電極層形成工程と含むことを特徴とする絶縁ゲート型半導体装置の製造方法。
  7. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下面と接し第２導電型半導体であるドリフト領域と，半導体基板の上面から前記ボディ領域を貫通するトレンチ部とを有する絶縁ゲート型半導体装置において，
    前記トレンチ部の底上に位置し，絶縁物にて構成される絶縁層と，
    前記トレンチ部内であって前記絶縁層の上方に位置するゲート電極層と，
    前記ボディ領域と前記ゲート電極層との間に位置するゲート絶縁膜と，
    前記ゲート絶縁膜の下端および前記絶縁層の上面と接し，前記トレンチ部の幅方向の膜厚が前記ゲート絶縁膜の膜厚よりも厚い拡張絶縁領域とを有し，
    前記トレンチ部の側壁は，前記拡張絶縁領域の外形に沿って前記トレンチ部の外側に膨らんだ形状をなし，
    前記ゲート電極層の下面の両角部は，前記拡張絶縁領域と接するとともに前記拡張絶縁領域の外形に沿って内側に窪む形状をなしていることを特徴とする絶縁ゲート型半導体装置。
  8. 半導体基板内の上面側に位置し第１導電型半導体であるボディ領域と，前記ボディ領域の下面と接し第２導電型半導体であるドリフト領域と，前記ドリフト領域に囲まれるとともに第１導電型半導体であるフローティング領域と，半導体基板の上面から前記ボディ領域を貫通し，底部が前記フローティング領域内に位置するトレンチ部とを有し，前記フローティング領域と前記ドリフト領域との接合箇所での電界強度が前記ボディ領域と前記ドリフト領域との接合箇所での電界強度と同等となる位置に前記フローティング領域が配置されている絶縁ゲート型半導体装置において，
    前記トレンチ部の底上に位置し，絶縁物にて構成される絶縁層と，
    前記トレンチ部内であって前記絶縁層の上方に位置するゲート電極層と，
    前記ボディ領域と前記ゲート電極層との間に位置するゲート絶縁膜と，
    前記ゲート絶縁膜の下端および前記絶縁層の上面と接し，前記トレンチ部の幅方向の膜厚が前記ゲート絶縁膜の膜厚よりも厚い拡張絶縁領域とを有し，
    前記トレンチ部の側壁は，前記拡張絶縁領域の外形に沿って前記トレンチ部の外側に膨らんだ形状をなし，
    前記ゲート電極層の下面の両角部は，前記拡張絶縁領域と接するとともに前記拡張絶縁領域の外形に沿って内側に窪む形状をなしていることを特徴とする絶縁ゲート型半導体装置。
JP2006144109A 2006-05-24 2006-05-24 絶縁ゲート型半導体装置 Active JP4735414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006144109A JP4735414B2 (ja) 2006-05-24 2006-05-24 絶縁ゲート型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006144109A JP4735414B2 (ja) 2006-05-24 2006-05-24 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
JP2007317779A true JP2007317779A (ja) 2007-12-06
JP4735414B2 JP4735414B2 (ja) 2011-07-27

Family

ID=38851401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006144109A Active JP4735414B2 (ja) 2006-05-24 2006-05-24 絶縁ゲート型半導体装置

Country Status (1)

Country Link
JP (1) JP4735414B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141055A (ja) * 2007-12-05 2009-06-25 Toyota Motor Corp トレンチゲート型半導体装置の製造方法
JP2009164558A (ja) * 2007-12-10 2009-07-23 Toyota Central R&D Labs Inc 半導体装置とその製造方法、並びにトレンチゲートの製造方法
JP2011129667A (ja) * 2009-12-17 2011-06-30 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011258834A (ja) * 2010-06-10 2011-12-22 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2012216675A (ja) * 2011-03-31 2012-11-08 Toyota Motor Corp 半導体装置及びその製造方法
DE112009005299T5 (de) 2009-10-01 2012-12-27 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US9647108B2 (en) 2013-10-02 2017-05-09 Denso Corporation Silicon carbide semiconductor device
EP3951885A1 (en) * 2020-08-05 2022-02-09 Nexperia B.V. A semiconductor device and a method of manufacture of a semiconductor device
CN115172322A (zh) * 2022-09-08 2022-10-11 深圳芯能半导体技术有限公司 Mosfet的结构、制造方法及功率器件、电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
JP2005116822A (ja) * 2003-10-08 2005-04-28 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2008546189A (ja) * 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
JP2005116822A (ja) * 2003-10-08 2005-04-28 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2008546189A (ja) * 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141055A (ja) * 2007-12-05 2009-06-25 Toyota Motor Corp トレンチゲート型半導体装置の製造方法
JP2009164558A (ja) * 2007-12-10 2009-07-23 Toyota Central R&D Labs Inc 半導体装置とその製造方法、並びにトレンチゲートの製造方法
DE112009005299T5 (de) 2009-10-01 2012-12-27 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US8598652B2 (en) 2009-10-01 2013-12-03 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE112009005299B4 (de) * 2009-10-01 2015-08-06 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2011129667A (ja) * 2009-12-17 2011-06-30 Renesas Electronics Corp 半導体装置及びその製造方法
JP2011258834A (ja) * 2010-06-10 2011-12-22 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2012216675A (ja) * 2011-03-31 2012-11-08 Toyota Motor Corp 半導体装置及びその製造方法
US9647108B2 (en) 2013-10-02 2017-05-09 Denso Corporation Silicon carbide semiconductor device
EP3951885A1 (en) * 2020-08-05 2022-02-09 Nexperia B.V. A semiconductor device and a method of manufacture of a semiconductor device
CN115172322A (zh) * 2022-09-08 2022-10-11 深圳芯能半导体技术有限公司 Mosfet的结构、制造方法及功率器件、电子设备

Also Published As

Publication number Publication date
JP4735414B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
JP4414863B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4735414B2 (ja) 絶縁ゲート型半導体装置
JP5510309B2 (ja) 炭化珪素半導体装置およびその製造方法
JP4453671B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5075823B2 (ja) シールドゲート電界効果トランジスタにおけるインターポリ絶縁膜の構造および製造方法。
WO2017043606A1 (ja) 炭化珪素半導体装置
JP4735224B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5767857B2 (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP5298565B2 (ja) 半導体装置およびその製造方法
JP2018060924A (ja) 半導体装置および半導体装置の製造方法
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2004064063A (ja) 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法
JP2018046251A (ja) 半導体装置およびその製造方法
JP4447474B2 (ja) 半導体装置およびその製造方法
JP4500558B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2010258252A (ja) 半導体装置の製造方法
JP5446297B2 (ja) 半導体装置の製造方法
JP4491307B2 (ja) 半導体装置およびその製造方法
JP4622905B2 (ja) 絶縁ゲート型半導体装置の製造方法
WO2016076055A1 (ja) 炭化珪素半導体スイッチング素子およびその製造方法
JP2005252204A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP4447377B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5353174B2 (ja) 半導体装置の製造方法
JP2009054638A (ja) 半導体装置とその製造方法
JP2009026809A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R151 Written notification of patent or utility model registration

Ref document number: 4735414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3