JP2002299619A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002299619A JP2002299619A JP2001103197A JP2001103197A JP2002299619A JP 2002299619 A JP2002299619 A JP 2002299619A JP 2001103197 A JP2001103197 A JP 2001103197A JP 2001103197 A JP2001103197 A JP 2001103197A JP 2002299619 A JP2002299619 A JP 2002299619A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- film
- inner peripheral
- drain layer
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title description 30
- 230000002093 peripheral effect Effects 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 269
- 239000010410 layer Substances 0.000 description 95
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- -1 boron ions Chemical class 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
ン層との間の静電容量を小さくでき、かつゲート絶縁膜
の絶縁耐圧を確保することが可能な半導体装置を提供す
ること。 【解決手段】 溝10をその先端がN−エピタキシャル
層18の比較的浅い部位に達するように形成する。ま
た、ゲート絶縁膜11の底部16の膜厚を、ゲート絶縁
膜11の他の部分の膜厚よりも厚くなるように形成す
る。さらに、P型ボディ層19を形成する際に、P型ボ
ディ層19とN−エピタキシャル層18の境界面がゲー
ト電極膜11の下端部よりも深くなるようにする。
Description
法に係り、特に電源回路等に利用されるトレンチゲート
型パワーMOSFETの構成を有する半導体装置および
その製造方法に関するものである。
は、近年、DC−DCコンバータなど各種電源装置に幅
広く応用されている。図34は、従来技術に係るトレン
チゲート型パワーMOSFETの構成を有する半導体装
置の一例を示す説明図であり、(a)は半導体装置の平
面図であり、(b)はA−A線断面図である。図中、1
00a〜100eはセル、110は溝、111はゲート
電極膜、117はN+型シリコン基板、118はN−エ
ピタキシャル層、119はP型ボディ層、120はP+
型拡散領域、121はN+型ソース領域、122は層間
絶縁膜、124はソース電極膜、125はドレイン電極
膜、127はゲート絶縁膜、141は上部絶縁膜であ
る。
00a〜100eに示すように、表面側に多数のセルを
千鳥格子状に配置形成している。さらに、各セルは、例
えばセル100aに示したように、P+型拡散領域12
0の周辺にN+型ソース領域121を形成している。
34(b)に示すように、N+型シリコン基板117上
に、ドレイン層としてN−エピタキシャル層118を形
成し、さらにN−エピタキシャル層118上にP型ボデ
ィ層119を形成している。P型ボディ層119の内部
には、P+型拡散領域120およびN+型ソース領域1
21を形成している。さらに、セル100a〜100e
の間は、P型ボディ層119を貫通してN−エピタキシ
ャル層118内まで達する溝110を形成している。
せて、N−エピタキシャル層118内部にまで到達する
ように形成されている。この溝110の内周面および底
面には、ゲート絶縁膜127を密着形成しており、さら
にゲート絶縁膜127に囲まれる空間内にゲート電極膜
111を形成している。くわえて、ゲート絶縁膜127
およびゲート電極膜111上には上部絶縁膜141を形
成している。さらに、上部絶縁膜141およびN+型ソ
ース領域121の一部の上には、層間絶縁膜122を形
成している。
+型ソース領域121および層間絶縁膜122上には、
ソース電極膜124を形成している。くわえて、N+型
シリコン基板117のもう一方の面にはドレイン電極膜
125を形成している。
124とドレイン電極膜125との間に電圧を印加する
とともに、ゲート電極膜111とソース電極膜124と
の間に所定閾値以上の電圧を印加すると、P型ボディ層
119のゲート絶縁膜127との境界領域に反転層が形
成されてチャネルとなる。そして、ドレイン電極膜12
5からソース電極124へこのチャネルを通って電流が
流れる。
装置においては、ゲート絶縁膜127の底部の膜厚を他
の部分よりも厚く形成してゲート絶縁膜127の絶縁耐
圧を確保するために、溝110を深く掘り下げることに
よって図28(b)に示した溝110の深さDを大きく
し、ゲート絶縁膜127の底部の膜厚を確保するための
スペースを作るようにしている。また、溝110を深く
掘り下げれば、ゲート絶縁膜127の外周面の面積を増
やすことができるので、オン抵抗Ronを下げることも
できる。
積を大きくすると、ゲート電極膜111とN−エピタキ
シャル層118との間の静電容量Crssも大きくな
り、半導体装置のスイッチング特性が悪化することにな
る。また、深さDを大きくして行くと、ソース電極膜1
24とドレイン電極膜125との間に電圧を印加したと
きに、ゲート絶縁膜127の特定の部分に電界が集中す
るなどの悪影響を招くことになる。
を解決するために、オン抵抗を低くしつつゲート電極膜
とドレイン層との間の静電容量を小さくでき、かつゲー
ト絶縁膜の絶縁耐圧を確保することが可能な半導体装置
を提供することを目的とするものである。
の手段として、本発明は、半導体装置において、第1導
電型のドレイン層と、該ドレイン層上に該第1導電型と
は反対型の第2導電型の導電領域とを形成してなる半導
体基板と、前記導電領域を開口し、前記ドレイン層に達
して形成してなる溝と、前記導電領域内に配置されると
ともに、少なくとも一部を前記溝の内周面に露出させて
形成してなる第1導電型のソース領域と、前記溝の内周
面に形成されるとともに、内周底面が前記ソース領域よ
りも深くかつ前記ドレイン層と前記導電領域との境界面
よりも浅く位置するように形成してなるゲート絶縁膜
と、前記ゲート絶縁膜の内周面に形成してなるゲート電
極膜と、前記ゲート電極膜とは絶縁されるとともに、前
記ソース領域と接して形成してなるソース電極膜とを有
することを特徴とするものとした。
ゲート電極膜がドレイン層と前記導電領域との境界面よ
りも浅くなるように形成されるので、溝を従来技術に係
るものよりも浅く形成しても、ゲート絶縁膜の底面の膜
厚を従来技術に係るものと同等に確保することができ
る。また、ゲート電極膜の外周面の面積を小さくできる
ので、静電容量を小さくすることができる。さらに、溝
を従来技術に係るものより浅く形成しても、ゲート絶縁
膜の底面の膜厚を厚くすることが可能になるので、溝を
ドレイン層深く形成することによるゲート絶縁膜の特定
部位への電界集中などの問題を解消できる。なお、ゲー
ト電極膜は、必要かつ十分にオン抵抗を低くすることが
できる深さに形成することが好ましい。
1導電型のドレイン層と、該ドレイン層上に配置される
該第1導電型とは反対型の第2導電型の導電領域とを形
成してなる半導体基板と、前記導電領域を開口し、前記
ドレイン層に達して形成してなる溝と、前記導電領域内
に配置されるとともに、少なくとも一部を前記溝の内周
面に露出させて形成してなる第1導電型のソース領域
と、前記溝の内周面に形成されるとともに、所定深さよ
り深い部分の膜厚を他の部分より厚く形成してなるゲー
ト絶縁膜と、前記ゲート絶縁膜の内周面に形成してなる
ゲート電極膜と、前記ゲート電極膜とは絶縁されるとと
もに、前記ソース領域と接して形成してなるソース電極
膜とを有することを特徴とするとした。
所定深さより深い部分のゲート電極膜の膜厚が他の部
分、すなわち所定深さより浅い部分よりも薄くなるの
で、当該部分周辺の静電容量を低く押さえるとともに、
オン抵抗を一定程度低減することができる。
りも深くかつ前記ドレイン層と前記導電領域との境界面
よりも浅い範囲内とすることができる。
1導電型のドレイン層と、該ドレイン層上に配置される
該第1導電型とは反対型の第2導電型の導電領域とを形
成してなる半導体基板と、前記導電領域を開口し、前記
ドレイン層に達して形成してなる溝と、前記導電領域内
に配置されるとともに、少なくとも一部を前記溝の内周
面に露出して形成させてなる第1導電型のソース領域
と、前記溝の内周面に形成されてなるとともに、前記導
電領域の開口側に行くに従って膜厚が薄くなるように形
成してなるゲート絶縁膜と、前記ゲート絶縁膜の内周面
に形成してなるゲート電極膜と、前記ゲート電極膜とは
絶縁されるとともに、前記ソース領域と接して形成して
なるソース電極膜とを有することを特徴とするものとし
た。
所定深さより深い部分のゲート電極膜の膜厚が他の部
分、すなわち所定深さより浅い部分よりも薄くなるの
で、当該部分周辺の静電容量を低く押さえるとともに、
オン抵抗を一定程度低減することができる。
1導電型のドレイン層を形成した半導体基板の表面上に
第1のシリコン酸化膜を形成し、前記シリコン酸化膜の
所定部位を開口させて前記ドレイン層を露出させ、露出
した前記ドレイン層を開口させて前記ドレイン層に第1
の溝を形成し、前記半導体基板の表面および前記第1の
溝の内周面に第2のシリコン酸化膜を形成し、前記半導
体基板の表面および前記第1の溝の内周面を覆うシリコ
ン窒化膜を形成し、前記半導体基板の表面および前記第
1の溝の底面の前記シリコン窒化膜を除去し、前記半導
体基板の表面および前記第1の溝の底面の前記第2のシ
リコン酸化膜を露出させ、前記第1のシリコン酸化膜お
よび前記第2のシリコン酸化膜の少なくとも一部、なら
びに前記第1の溝の底面に露出した前記シリコン酸化膜
を除去し、前記第1の溝の底面の前記ドレイン層を露出
させ、前記第1の溝の底面に露出した前記ドレイン層を
開口して第2の溝を形成し、前記第2の溝周辺の前記ド
レイン層を酸化し、前記第1の溝の周側面の前記シリコ
ン窒化膜および前記第2のシリコン酸化膜を除去し、前
記半導体基板の表面ならびに前記第1の溝および前記第
2の溝の内周面に第3のシリコン酸化膜を形成し、前記
半導体基板の表面および前記第1の溝ならびに前記第2
の溝の内周面にポリシリコン膜を堆積形成し、前記第1
の溝ならびに前記第2の溝を埋め、前記半導体基板の表
面の前記ポリシリコン膜および前記第1の溝の一部の前
記ポリシリコン膜を除去し、前記半導体基板の表面およ
び前記第1の溝の内周面の一部の前記第3のシリコン酸
化膜を除去し、前記半導体基板の表面ならびに前記第1
の溝の内周面に第4のシリコン酸化膜を形成することを
特徴とするものとした。
形成することが可能になり、上部と下部とで膜厚のこと
なるゲート電極膜を形成することが可能になる。
に係る半導体装置を図面に基づいて詳細に説明する。図
1は、本発明の第1の実施の形態に係る半導体装置を示
す説明図であり、(a)は半導体装置のセルの配置を示
す平面図であり、(b)はB−B線断面図である。図
中、1a〜1eはセル、10は溝、11はゲート電極
膜、15は周側面部、16は底面部、17はN+型シリ
コン基板、18はN−エピタキシャル層、19はP型ボ
ディ層、20はP+型拡散領域、21はN+型ソース領
域、22は層間絶縁膜、24はソース電極膜、25はド
レイン電極膜、27はゲート絶縁膜、41は上部絶縁膜
である。
置の構造は、図1(a)に示すように、平面構成におい
てセル1a〜1eなどの各セルを千鳥格子状に配置して
いる。さらに、セル1aなど各セルは、P+型拡散領域
20の周辺にN+型ソース領域21を形成している。な
お、セル1a〜1eの配置は、図1(a)のパターンに
限られるものではなく、例えば図27に示すようにして
もよい。図27は、セルの別の配置の一例を示す平面図
である。セル1a,1bなどの各セルは、P+型拡散領
域20およびN+型ソース領域21をそれぞれ短冊状に
形成し、これらを平行に配置した例である。本実施の形
態においては、セルを円形などさらに別の形状とし、ま
た配置についても格子状など他の配置にしてもよい。
体装置の断面構造においては、N+型シリコン基板17
上に、ドレイン層であるN−エピタキシャル層18を形
成している。さらに、N−エピタキシャル層18上に、
P型ボディ層19を形成している。また、P型ボディ層
19の内部には、P+型拡散領域20およびN+型ソー
ス領域21を形成してセル1aを設けている。
N−エピタキシャル層18内部の比較的浅い部位に到達
するように溝10を形成している。溝10の周側面およ
び底面には、ゲート絶縁膜27を密着形成されている。
このゲート絶縁膜27は、その底面部16の膜厚を周側
面部15のそれよりも厚く形成している。また、ゲート
絶縁膜27の底面部16が、N−エピタキシャル層18
とP型ボディ層19との境界面より浅くなるように形成
している。さらに、ゲート絶縁膜27の内部空間には、
この内部空間を充填するようにゲート電極膜11を堆積
形成している。よって、ゲート電極膜11は、N−エピ
タキシャル層18とP型ボディ層19との境界面より浅
い部位に形成される。くわえて、ゲート電極膜11の上
には、上部絶縁膜41を形成している。
膜22を形成している。くわえて、P+型拡散領域20
およびN+型ソース領域21ならびに層間絶縁膜22上
には、ソース電極膜24を形成している。さらに、N+
型シリコン基板17のもう一方の面には、ドレイン電極
膜25を形成している。
電極膜24とドレイン電極膜25との間に電圧を印加す
るとともに、ゲート電極膜11とソース電極膜24との
間に所定閾値以上の電圧を印加すると、P型ボディ層1
9のゲート絶縁膜27との境界領域に反転層が形成され
てチャネルとなる。そして、ドレイン電極膜25からソ
ース電極膜24へこのチャネルを通って電流が流れる。
また、ゲート電極膜11とソース電極膜24との間の電
圧を所定閾値より低くすれば、この反転層が消滅して、
ドレイン電極膜25とソース電極膜24との間に電流は
流れない。
導体装置においては、ゲート電極膜11をN−エピタキ
シャル層18とP型ボディ層19との境界面より浅く、
すなわちゲート電極膜11の下端部がN−エピタキシャ
ル層18とP型ボディ層19との境界面よりも上方に位
置するように形成している。したがって、溝10をN −
エピタキシャル層18の比較的浅い部位に達する程度に
形成しても、ゲート絶縁膜27の底面部16の膜厚を厚
くして、ゲート絶縁膜27の絶縁耐圧を十分に確保する
ことが可能である。さらに、溝10を浅く形成できるの
で、ゲート絶縁膜27の特定の部分に電界が集中するよ
うな事態を回避することができる。
ピタキシャル層18とP型ボディ層19との境界面より
も上方に位置させても、オン抵抗Ronを十分に引き下
げることが可能である。図28は、本発明の第1の実施
の形態に係る半導体装置の実験例を示す説明図である。
図中、Aは溝10の幅、BはP型ボディ層19の厚さ、
Cは溝10の深さ、Dはゲート絶縁膜27の周側面部1
5の厚さ、Xは半導体装置の表面からゲート電極膜11
の下端部までの深さを示す変数である。なお、他の符号
は、図1のものと同じである。図28に示した実験例に
おいては、Aを0.8μm、Bを1.3μm、Cを1.
6μm、Dを50nmとした。そして、オン抵抗Ron
の測定においては、ソース電極膜24とドレイン電極膜
25との間に10V印加するとともに、ゲート電極膜1
1とソース電極膜24との間にも10V印加し、静電容
量Cissの測定においては、それぞれ0V、10Vず
つ印加するものとした。
る半導体装置の実験例におけるオン抵抗Ronと静電容
量Cissとの関係を示す説明図である。この図におい
ては、Xを1.55μmとしたときのオン抵抗Ronと
静電容量Cissとの積を1.0としている。なお、上
記の実験および以下に述べる実験においては、Crs s
ではなくCissを測定対象としているが、これらの実
験条件ではCGSはほぼ一定となり、Ciss=CGS
+CGD、Crss=CGDの関係にあることを勘案す
れば、X、Y、Zの各変数に対するCissの変化をC
rssの変化と見なせるのでCissを用いた。
て、オン抵抗Ronと静電容量Ci ssとの積は、Xを
ほぼ1.0μmないし1.2μmの範囲とした場合が最
も小さくなる。したがって、ゲート電極膜11の深さ
は、この範囲、すなわちゲート電極膜11の下端部がN
−エピタキシャル層18とP型ボディ層19との境界面
よりも上方に位置させることが有利と言える。
半導体装置を図面に基づいて詳細に説明する。図2は、
本発明の第2の実施の形態に係る半導体装置を示す断面
図である。図中、12はゲート電極膜上部、13はゲー
ト電極膜下部、14は下側周側面部、29は上側周側面
部である。その他の符号は、図1のものと同じである。
置の断面構造は、図2に示すように、ゲート絶縁膜27
において下側周側面部14の膜厚を上側周側面部29の
膜厚よりも厚くしている。したがって、ゲート電極膜上
部12の膜厚は、ゲート電極膜下部13の膜厚よりも厚
くなっている。その他の部分の構造は、上述の第1の実
施の形態のものと同じである。
おいては、ゲート絶縁膜27の底面部16の膜厚に加え
て、下側周側面部14の膜厚も他の部分より厚く形成す
ることにより、本発明の第1の実施の形態よりもオン抵
抗Ronの低減させている。なお、本発明の第2の実施
の形態においては、ゲート電極膜上部12をN−エピタ
キシャル層18とP型ボディ層19との境界面よりも上
方に位置させるとともに、ゲート電極膜下部13の下端
部がこの境界面よりも下方に位置するように形成しても
よい。また、ゲート電極膜下部13は、例えば中間部分
の膜厚を上下端部よりも厚くしたり、漏斗状やドーム状
に形成するなど他の形態にしても良い。
半導体装置の2つの実験例について説明する。図29
は、本発明の第2の実施の形態に係る半導体装置の第1
の実験例を示す説明図である。図中、Dはゲート電極膜
上部12に接するゲート絶縁膜27の上側周側面部29
の厚さ、Eはゲート電極膜下部13の下端部と溝10の
底面との距離、Fはゲート電極膜下部13の周側面と溝
10の周側面との距離、Yは半導体装置の表面からゲー
ト電極膜上部12の下端部までの深さを示す変数であ
る。なお、他の符号は、図28のものと同じである。図
29に示した実験例においては、Aを0.8μm、Bを
1.3μm、Cを1.6μm、Dを50nm、Eおよび
Fを0.25μmとした。この構成において、ソース電
極膜24とドレイン電極膜25との間、およびゲート電
極膜11とソース電極膜24との間に、図28に示した
実験と同様の電圧を印加した。
る半導体装置の第1の実験例におけるオン抵抗Ronと
静電容量Cissとの関係を示す説明図である。この図
においては、オン抵抗Ronと静電容量Cissとの積
を示す指標値は、図28における実験例と同じ数値を示
すものである。図32に示すように、図29の構成にお
いて、オン抵抗Ronと静電容量Cissとの積は、Y
をほぼ0.8μmないし1.0μmの範囲とした場合が
最も小さくなる。また、この値は、第1の実施の形態に
係る実験例における値よりもわずかに小さい。したがっ
て、ゲート電極膜11の中段近傍に段差を設け、ゲート
電極膜上部12の下端部の深さを溝10の深さに対して
概ね50%〜60%程度にした場合には、製造工程が複
雑にはなるが、図31に示した例よりもさらに好適なも
のが得られる。
る半導体装置の第2の実験例を示す説明図である。図
中、Gはゲート電極膜11の長さ、Zはゲート電極膜上
部12とゲート電極膜下部13との水平方向の膜厚差を
示す変数である。なお、他の符号は、図29のものと同
じである。図30に示した実験例においては、Aを0.
8μm、Bを1.3μm、Cを1.6μm、Dを50n
m、Eを0.25μmとした。したがって、この実験例
では、ゲート電極膜上部12の下端部は、N−エピタキ
シャル層18とP型ボディ層19との境界面よりも上方
に位置しているが、ゲート電極膜下部13の下端部はこ
の境界面よりも下方に位置している。この構成におい
て、ソース電極膜24とドレイン電極膜25との間、お
よびゲート電極膜11とソース電極膜24との間に、図
28に示した実験と同様の電圧を印加した。
る半導体装置の第2の実験例におけるオン抵抗Ronと
静電容量Cissとの関係を示す説明図である。図33
に示すように、図30の構成において、オン抵抗Ron
と静電容量Cissとの積は、Zをほぼ0.1μmない
し0.3μmの範囲とした場合が最も小さくなる。した
がって、ゲート電極膜上部12の膜厚に対してゲート電
極膜下部13の膜厚を概ね30〜85%程度とすること
が最も好ましいと言える。また、この実験例において
は、ゲート電極膜下部13の下端部がN−エピタキシャ
ル層18とP型ボディ層19との境界面よりも下方に位
置しているが、オン抵抗Ronと静電容量Cissとの
積から判断する限り、実験例1に対して特段不利になる
ことはなかった。したがって、ゲート電極膜11は、オ
ン抵抗Ronと静電容量Cissの双方を勘案する場
合、その長さを溝10の深さに対して概ね50%〜60
%程度とし、中段付近に段差を設け、ゲート電極膜上部
12の膜厚に対してゲート電極膜下部13の膜厚を概ね
30〜85%程度とすることが最も好ましいと言える。
半導体装置の製造工程について説明する。図5〜図26
は、本発明の第2の実施の形態に係る半導体装置の製造
工程を説明する断面図(a)〜本発明の第2の実施の形
態に係る半導体装置の製造工程を説明する断面図(v)
である。これらの図中、31,36,41,42はシリ
コン酸化膜、32,45はフォトレジスト膜、33,3
4は開口部、35は溝、37はシリコン窒化膜、38,
39,40は溝内周面、43はポリシリコン膜、44は
段差部である。
0−3Ω・cmとしたN+型シリコン基板17の表面上
に、エピタキシャル成長によって、ドレイン層として厚
さ4〜5μmで抵抗率を0.3Ω・cmのN−エピタキ
シャル層18を形成する。なお、これらの抵抗率を適宜
変更してもよい。
行なって、N−エピタキシャル層18の表面全体にシリ
コン酸化膜31を形成する。次に、図7に示すように、
シリコン酸化膜31の表面全体にフォトレジストを塗布
してフォトレジスト膜32を形成する。そして、フォト
レジスト膜32の露光、現像を行なって溝10を形成す
る部位に開口部33を設け、溝10を形成する部位のシ
リコン酸化膜31を露出させる。
膜32をマスクとしてシリコン酸化膜31をドライエッ
チングし、開口部34を形成して溝10を形成する部位
のN −エピタキシャル層18を露出させる。そして、図
9に示すように、シリコン酸化膜31をマスクとして溝
35を形成する。
を行なって、シリコン酸化膜31の表面全体および溝3
5の内周面にシリコン酸化膜を形成する。この処理によ
って、溝35の内周面に露出していたN−エピタキシャ
ル層18は、シリコン酸化膜36によって覆われる。続
けて、図11に示すように、CVD法によって、シリコ
ン酸化膜31および溝35の内周面のシリコン酸化膜3
6の表面全体にシリコン窒化膜37を堆積形成する。
膜37に対する異方性エッチングによって、シリコン酸
化膜31の表面および溝35の底面のシリコン窒化膜3
7を除去する。この処理によって、シリコン窒化膜37
は、溝35の周側面にのみ残る。さらに、図13に示す
ように、ドライエッチングによって、シリコン酸化膜3
1の上部および溝35の底面のシリコン酸化膜36の全
部を除去する。この処理によって、溝35の底面にN−
エピタキシャル層18が露出する。
面に露出したN−エピタキシャル層18に対する異方性
エッチングによって、溝35をN−エピタキシャル層1
8の内部にまで掘り下げる。この段階において、溝の掘
り下げが完了し、溝10が形成された状態になる。さら
に、図15に示すように、熱酸化処理を行なって、溝1
0の下部に露出しているN−エピタキシャル層18を酸
化する。
面に残ったシリコン窒化膜37をドライエッチングによ
って除去し、溝内周面38のシリコン酸化膜36を露出
させる。この状態において、溝10の内周面は、その全
体にわたってシリコン酸化膜が露出した状態になり、段
差部44を境にして幅の異なる上下2段の溝が形成され
た状態となる。そして、図17に示すように、ウェット
エッチングによって、N−エピタキシャル層18状のシ
リコン酸化膜31の一部および溝10の上段の内周面の
シリコン酸化膜36のすべてを除去し、溝内周面39を
露出させる。この処理によって、表面が荒れたシリコン
酸化膜が除去される。
処理を行なって、シリコン酸化膜31および溝10の内
周面にシリコン酸化膜42を形成する。この処理によっ
て、溝10の上段の内周面に再びシリコン酸化膜が形成
されて、溝内周面40がシリコン酸化膜で覆われる。次
に、図19に示すように、CVD法によって、リンをド
ープしたポリシリコンを溝10の内部空間およびシリコ
ン酸化膜31上に堆積してポリシリコン膜43を形成す
る。
ングによって、シリコン酸化膜31上のすべてのポリシ
リコン膜43を除去するとともに、溝10の内部のポリ
シリコン膜43のうちN−エピタキシャル層18の表面
よりわずかに深い部位から上方のものを除去する。この
処理によって、溝10の内部にゲート電極膜11が形成
される。また、溝10の段差部44によって、ゲート電
極膜上部12の膜厚は、ゲート電極膜下部13の膜厚よ
りも厚くなる。次に、図21に示すように、ドライエッ
チングによって、N−エピタキシャル層18上のすべて
のシリコン酸化膜31を除去するとともに、ゲート絶縁
膜42のうちゲート電極膜11の表面よりわずかに深い
部位から上方のものを除去する。
によって、N−エピタキシャル層18、ゲート電極膜1
1およびゲート絶縁膜42上にシリコン酸化膜41を形
成する。さらに、ホウ素イオン(B+)をN−エピタキ
シャル層18に注入し、N−エピタキシャル層18の内
部で拡散させてP型ボディ層19を形成する。この際、
P型ボディ層19とN−エピタキシャル層18との境界
面が溝10の段差部44よりも深くなるようにする。次
に、図23に示すように、シリコン酸化膜41の表面全
体にフォトレジストを塗布して露光、現像し、フォトレ
ジスト膜45を形成する。そして、フォトレジスト膜4
5をマスクとしてホウ素イオン(B+)をP型ボディ層
19に注入する。さらに、フォトレジスト膜45を除去
後に加熱処理を行ない、ホウ素イオン(B+)をP型ボ
ディ層19の内部で拡散させてP +型拡散領域20を形
成する。
フォトレジスト膜を形成し、露光、現像後に、これをマ
スクとして砒素イオン(As+)をP型ボディ層19に
注入する。そして、フォトレジスト膜を除去後に加熱処
理を行ない、拡散させてN+型ソース領域21を形成す
る。次に、図24に示すように、CVD法によって、シ
リコン酸化膜41の表面全体にPSG(Phoso−S
ilicate Glass)膜を堆積する。そして、
再びフォトレジストを塗布してフォトレジスト膜を形成
し、露光、現像する。次に、図25に示すように、この
フォトレジスト膜をマスクとして、上部絶縁膜41およ
びこのPSG膜の溝10を覆う部分とその近傍部分が残
るようにドライエッチングを行なう。残ったPSG膜
は、層間絶縁膜22となる。
22およびP型ボディ層19の表面にアルミニウムをス
パッタしてアルミニウム膜を形成し、フォトレジストを
塗布して露光、現像する。そして、図示しない不要部分
をドライエッチングによって除去し、ソース電極膜24
を形成する。さらに、N+型シリコン基板17の裏面側
に、金属薄膜を蒸着することによってドレイン電極膜2
5を形成する。
なるゲート電極膜11を容易に形成することができる。
なお、上述の工程においては、N−エピタキシャル層1
8をエピタキシャル成長によって形成するものとした
が、表面拡散法で形成してもよい。また、ソース電極膜
24をアルミニウムで形成するものとしたが、銅など他
の金属を用いて形成しても良い。
段で異なる構成としたが、さらに多段階で膜厚が異なる
ものとしても良い。図3は、本発明の第3の実施の形態
に係る半導体装置を示す断面図である。図中の符号は、
図1に用いたものと同じである。図3に示すように、本
発明の第3の実施の形態に係る半導体装置においては、
ゲート電極膜11の膜厚を上下3段階で変化させてい
る。
に基づいて詳細に説明する。図4は、本発明の第4の実
施の形態に係る半導体装置を示す断面図である。図中、
23はゲート電極膜の表面と溝の内周面との距離、26
はゲート電極膜の表面である。その他の符号は、図1に
用いたものと同じである。図4に示すように、本発明の
第4の実施の形態に係る半導体装置においては、ゲート
電極膜の表面26を曲面として形成し、ゲート電極膜の
表面と溝の内周面との距離23を連続的に変化するもの
としている。
かにも、例えば上部の膜厚一定にし、下部の膜厚を徐々
に薄くする、あるいは上部の膜厚を徐々に薄くし、下部
の膜厚を一定にするなど他の形態に形成しても良い。ま
た、以上説明した本発明の各実施の形態においては、N
チャネルトレンチゲート型パワーMOSFETの構成を
例として取り上げたが、Pチャネルトレンチゲート型パ
ワーMOSFETの場合においても同様に適用できる。
さらに、トレンチゲート型パワーMOSFETの構成を
有する半導体装置ばかりでなく、IGBTの構成を有す
る半導体装置にも好ましく適用できるものである。
の下端部をソース領域よりも深くかつドレイン層と導電
領域との境界面よりも浅い範囲内に位置するようにした
ことによって、オン抵抗を低くしつつゲート電極膜とド
レイン層との間の静電容量を小さくでき、かつゲート絶
縁膜の絶縁耐圧を確保することが可能になる。
であり、(a)は半導体装置のセルの配置を示す平面図
であり、(b)はB−B線断面図である。
示す断面図である。
示す断面図である。
示す断面図である。
製造工程を説明する断面図(a)である。
製造工程を説明する断面図(b)である。
製造工程を説明する断面図(c)である。
製造工程を説明する断面図(d)である。
製造工程を説明する断面図(e)である。
の製造工程を説明する断面図(f)である。
の製造工程を説明する断面図(g)である。
の製造工程を説明する断面図(h)である。
の製造工程を説明する断面図(i)である。
の製造工程を説明する断面図(j)である。
の製造工程を説明する断面図(k)である。
の製造工程を説明する断面図(l)である。
の製造工程を説明する断面図(m)である。
の製造工程を説明する断面図(n)である。
の製造工程を説明する断面図(o)である。
の製造工程を説明する断面図(p)である。
の製造工程を説明する断面図(q)である。
の製造工程を説明する断面図(r)である。
の製造工程を説明する断面図(s)である。
の製造工程を説明する断面図(t)である。
の製造工程を説明する断面図(u)である。
の製造工程を説明する断面図(v)である。
図である。
半導体装置の実験例を示す説明図である。
の第1の実験例を示す説明図である。
の第2の実験例を示す説明図である。
半導体装置の実験例におけるオン抵抗Ronと静電容量
Cissとの関係を示す説明図である。
の第1の実験例におけるオン抵抗Ronと静電容量C
issとの関係を示す説明図である。
の第2の実験例におけるオン抵抗Ronと静電容量C
issとの関係を示す説明図である。
SFET型の半導体装置の一例を示す説明図であり、
(a)は半導体装置の平面図であり、(b)はA−A線
断面図である。
Claims (5)
- 【請求項1】 第1導電型のドレイン層と、該ドレイン
層上に該第1導電型とは反対型の第2導電型の導電領域
とを形成してなる半導体基板と、 前記導電領域を開口し、前記ドレイン層に達して形成し
てなる溝と、 前記導電領域内に配置されるとともに、少なくとも一部
を前記溝の内周面に露出させて形成してなる第1導電型
のソース領域と、 前記溝の内周面に形成されるとともに、内周底面が前記
ソース領域よりも深くかつ前記ドレイン層と前記導電領
域との境界面よりも浅く位置するように形成してなるゲ
ート絶縁膜と、 前記ゲート絶縁膜の内周面に形成してなるゲート電極膜
と、 前記ゲート電極膜とは絶縁されるとともに、前記ソース
領域と接して形成してなるソース電極膜とを有すること
を特徴とする半導体装置。 - 【請求項2】 第1導電型のドレイン層と、該ドレイン
層上に配置される該第1導電型とは反対型の第2導電型
の導電領域とを形成してなる半導体基板と、 前記導電領域を開口し、前記ドレイン層に達して形成し
てなる溝と、 前記導電領域内に配置されるとともに、少なくとも一部
を前記溝の内周面に露出させて形成してなる第1導電型
のソース領域と、 前記溝の内周面に形成されるとともに、所定深さより深
い部分の膜厚を他の部分より厚く形成してなるゲート絶
縁膜と、 前記ゲート絶縁膜の内周面に形成してなるゲート電極膜
と、 前記ゲート電極膜とは絶縁されるとともに、前記ソース
領域と接して形成してなるソース電極膜とを有すること
を特徴とする半導体装置。 - 【請求項3】 前記所定深さは、前記ソース領域よりも
深くかつ前記ドレイン層と前記導電領域との境界面より
も浅い範囲内であることを特徴とする請求項2に記載の
半導体装置。 - 【請求項4】 第1導電型のドレイン層と、該ドレイン
層上に配置される該第1導電型とは反対型の第2導電型
の導電領域とを形成してなる半導体基板と、 前記導電領域を開口し、前記ドレイン層に達して形成し
てなる溝と、 前記導電領域内に配置されるとともに、少なくとも一部
を前記溝の内周面に露出して形成させてなる第1導電型
のソース領域と、 前記溝の内周面に形成されてなるとともに、前記導電領
域の開口側に行くに従って膜厚が薄くなるように形成し
てなるゲート絶縁膜と、 前記ゲート絶縁膜の内周面に形成してなるゲート電極膜
と、 前記ゲート電極膜とは絶縁されるとともに、前記ソース
領域と接して形成してなるソース電極膜とを有すること
を特徴とする半導体装置。 - 【請求項5】 第1導電型のドレイン層を形成した半導
体基板の表面上に第1のシリコン酸化膜を形成し、 前記シリコン酸化膜の所定部位を開口させて前記ドレイ
ン層を露出させ、 露出した前記ドレイン層を開口させて前記ドレイン層に
第1の溝を形成し、 前記半導体基板の表面および前記第1の溝の内周面に第
2のシリコン酸化膜を形成し、 前記半導体基板の表面および前記第1の溝の内周面を覆
うシリコン窒化膜を形成し、 前記半導体基板の表面および前記第1の溝の底面の前記
シリコン窒化膜を除去し、前記半導体基板の表面および
前記第1の溝の底面の前記第2のシリコン酸化膜を露出
させ、 前記第1のシリコン酸化膜および前記第2のシリコン酸
化膜の少なくとも一部、ならびに前記第1の溝の底面に
露出した前記シリコン酸化膜を除去し、前記第1の溝の
底面の前記ドレイン層を露出させ、 前記第1の溝の底面に露出した前記ドレイン層を開口し
て第2の溝を形成し、 前記第2の溝周辺の前記ドレイン層を酸化し、 前記第1の溝の周側面の前記シリコン窒化膜および前記
第2のシリコン酸化膜を除去し、 前記半導体基板の表面ならびに前記第1の溝および前記
第2の溝の内周面に第3のシリコン酸化膜を形成し、 前記半導体基板の表面および前記第1の溝ならびに前記
第2の溝の内周面にポリシリコン膜を堆積形成し、前記
第1の溝ならびに前記第2の溝を埋め、 前記半導体基板の表面の前記ポリシリコン膜および前記
第1の溝の一部の前記ポリシリコン膜を除去し、 前記半導体基板の表面および前記第1の溝の内周面の一
部の前記第3のシリコン酸化膜を除去し、 前記半導体基板の表面ならびに前記第1の溝の内周面に
第4のシリコン酸化膜を形成することを特徴とする半導
体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001103197A JP4073176B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体装置およびその製造方法 |
EP02006955A EP1248300A3 (en) | 2001-04-02 | 2002-03-26 | Power MOSFET having a trench gate electrode and method of making the same |
US10/112,056 US6809375B2 (en) | 2001-04-02 | 2002-04-01 | Semiconductor device having shallow trenches and method for manufacturing the same |
US10/924,808 US7397082B2 (en) | 2001-04-02 | 2004-08-25 | Semiconductor device having shallow trenches and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001103197A JP4073176B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299619A true JP2002299619A (ja) | 2002-10-11 |
JP4073176B2 JP4073176B2 (ja) | 2008-04-09 |
Family
ID=18956285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001103197A Expired - Fee Related JP4073176B2 (ja) | 2001-04-02 | 2001-04-02 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6809375B2 (ja) |
EP (1) | EP1248300A3 (ja) |
JP (1) | JP4073176B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005019668A (ja) * | 2003-06-26 | 2005-01-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005528796A (ja) * | 2002-05-31 | 2005-09-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ・ゲート半導体装置と製造方法 |
JP2005302925A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置 |
WO2006132284A1 (ja) * | 2005-06-08 | 2006-12-14 | Sharp Kabushiki Kaisha | トレンチ型mosfet及びその製造方法 |
JP2008519436A (ja) * | 2004-10-29 | 2008-06-05 | インターナショナル レクティファイアー コーポレイション | 充填酸化物層が蒸着されたトレンチを有するmosfet |
JP2009081427A (ja) * | 2007-09-03 | 2009-04-16 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2010267677A (ja) * | 2009-05-12 | 2010-11-25 | Shindengen Electric Mfg Co Ltd | トレンチゲートパワー半導体装置及びその製造方法 |
JP2012138567A (ja) * | 2010-12-08 | 2012-07-19 | Denso Corp | 絶縁ゲート型半導体装置 |
JP2012216675A (ja) * | 2011-03-31 | 2012-11-08 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2013153053A (ja) * | 2012-01-25 | 2013-08-08 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
KR20130098913A (ko) | 2012-02-28 | 2013-09-05 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
WO2014171211A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
WO2014171210A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
TWI488304B (zh) * | 2007-11-19 | 2015-06-11 | Magnachip Semiconductor Ltd | 溝渠金屬氧化物半導體場效電晶體(mosfet)及其製造方法 |
JP2015162533A (ja) * | 2014-02-27 | 2015-09-07 | サンケン電気株式会社 | 半導体装置 |
JP2015529017A (ja) * | 2012-07-25 | 2015-10-01 | パワー・インテグレーションズ・インコーポレーテッド | テーパ付けされた酸化物の堆積/エッチング |
JP2018515927A (ja) * | 2015-05-07 | 2018-06-14 | 日本テキサス・インスツルメンツ株式会社 | 複数遮蔽トレンチゲートfet |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
GB0229212D0 (en) * | 2002-12-14 | 2003-01-22 | Koninkl Philips Electronics Nv | Method of manufacture of a trench semiconductor device |
US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
US7235842B2 (en) * | 2003-07-12 | 2007-06-26 | Nxp B.V. | Insulated gate power semiconductor devices |
US7417266B1 (en) * | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
JP2006128506A (ja) * | 2004-10-29 | 2006-05-18 | Sharp Corp | トレンチ型mosfet及びその製造方法 |
JP2006324644A (ja) * | 2005-04-18 | 2006-11-30 | Nec Electronics Corp | 半導体装置の製造方法 |
US7382019B2 (en) * | 2005-04-26 | 2008-06-03 | Fairchild Semiconductor Corporation | Trench gate FETs with reduced gate to drain charge |
CN103094348B (zh) | 2005-06-10 | 2016-08-10 | 飞兆半导体公司 | 场效应晶体管 |
TWI400757B (zh) * | 2005-06-29 | 2013-07-01 | Fairchild Semiconductor | 形成遮蔽閘極場效應電晶體之方法 |
ITMI20052140A1 (it) * | 2005-11-10 | 2007-05-11 | St Microelectronics Srl | Metodo di realizzazione di un trasnsitor mos a gate verticale con incavo con incavo di gate svasato |
EP1883116B1 (en) | 2006-07-26 | 2020-03-11 | Semiconductor Components Industries, LLC | Semiconductor device with high breakdown voltage and manufacturing method thereof |
KR100824205B1 (ko) * | 2006-12-26 | 2008-04-21 | 매그나칩 반도체 유한회사 | Dmos 트랜지스터 및 그 제조방법 |
JP5767430B2 (ja) * | 2007-08-10 | 2015-08-19 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US8129779B2 (en) * | 2007-09-03 | 2012-03-06 | Rohm Co., Ltd. | Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance |
US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
US7807576B2 (en) * | 2008-06-20 | 2010-10-05 | Fairchild Semiconductor Corporation | Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices |
EP2308095A1 (en) * | 2008-07-25 | 2011-04-13 | Nxp B.V. | A trench-gate semiconductor device |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8227855B2 (en) | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
IT1396561B1 (it) * | 2009-03-13 | 2012-12-14 | St Microelectronics Srl | Metodo per realizzare un dispositivo di potenza con struttura trench-gate e relativo dispositivo |
WO2010119789A1 (ja) * | 2009-04-13 | 2010-10-21 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
CN101777514B (zh) * | 2010-02-03 | 2012-12-05 | 香港商莫斯飞特半导体有限公司 | 一种沟槽型半导体功率器件及其制备方法 |
US20110218295A1 (en) * | 2010-03-02 | 2011-09-08 | Basf Se | Anionic associative rheology modifiers |
US8610205B2 (en) | 2011-03-16 | 2013-12-17 | Fairchild Semiconductor Corporation | Inter-poly dielectric in a shielded gate MOSFET device |
US8598654B2 (en) | 2011-03-16 | 2013-12-03 | Fairchild Semiconductor Corporation | MOSFET device with thick trench bottom oxide |
JP2012204377A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 電力用半導体装置 |
US20120256255A1 (en) * | 2011-04-07 | 2012-10-11 | Tieh-Chiang Wu | Recessed trench gate structure and method of fabricating the same |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
JP5838176B2 (ja) * | 2013-02-12 | 2016-01-06 | サンケン電気株式会社 | 半導体装置 |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
CN106158631A (zh) * | 2015-03-25 | 2016-11-23 | 北大方正集团有限公司 | 带埋层沟槽功率器件及其制作方法 |
JP6514035B2 (ja) * | 2015-05-27 | 2019-05-15 | 株式会社豊田中央研究所 | 半導体装置 |
JP6830390B2 (ja) * | 2017-03-28 | 2021-02-17 | エイブリック株式会社 | 半導体装置 |
CN109473474A (zh) * | 2018-11-09 | 2019-03-15 | 上海擎茂微电子科技有限公司 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
KR102119483B1 (ko) * | 2018-12-06 | 2020-06-05 | 현대오트론 주식회사 | 전력 반도체 소자 및 그 제조방법 |
CN110854191A (zh) * | 2019-11-15 | 2020-02-28 | 合肥中恒微半导体有限公司 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
EP4120361A1 (en) | 2021-07-16 | 2023-01-18 | Hitachi Energy Switzerland AG | Power semiconductor device |
EP4120362A1 (en) * | 2021-07-16 | 2023-01-18 | Hitachi Energy Switzerland AG | Power semiconductor device |
EP4120360A1 (en) | 2021-07-16 | 2023-01-18 | Hitachi Energy Switzerland AG | Power semiconductor device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4914058A (en) * | 1987-12-29 | 1990-04-03 | Siliconix Incorporated | Grooved DMOS process with varying gate dielectric thickness |
US5448083A (en) | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
US5910669A (en) * | 1992-07-24 | 1999-06-08 | Siliconix Incorporated | Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof |
US5637898A (en) * | 1995-12-22 | 1997-06-10 | North Carolina State University | Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance |
US5770878A (en) | 1996-04-10 | 1998-06-23 | Harris Corporation | Trench MOS gate device |
US6236099B1 (en) * | 1996-04-22 | 2001-05-22 | International Rectifier Corp. | Trench MOS device and process for radhard device |
US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
US6198127B1 (en) * | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
US6191447B1 (en) * | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
JP5081358B2 (ja) * | 2000-03-17 | 2012-11-28 | ゼネラル セミコンダクター,インク. | トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法 |
JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
US6674124B2 (en) * | 2001-11-15 | 2004-01-06 | General Semiconductor, Inc. | Trench MOSFET having low gate charge |
-
2001
- 2001-04-02 JP JP2001103197A patent/JP4073176B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-26 EP EP02006955A patent/EP1248300A3/en not_active Withdrawn
- 2002-04-01 US US10/112,056 patent/US6809375B2/en not_active Expired - Lifetime
-
2004
- 2004-08-25 US US10/924,808 patent/US7397082B2/en not_active Expired - Fee Related
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005528796A (ja) * | 2002-05-31 | 2005-09-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチ・ゲート半導体装置と製造方法 |
JP2005019668A (ja) * | 2003-06-26 | 2005-01-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2005302925A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置 |
US8106446B2 (en) | 2004-10-29 | 2012-01-31 | International Rectifier Corporation | Trench MOSFET with deposited oxide |
JP2008519436A (ja) * | 2004-10-29 | 2008-06-05 | インターナショナル レクティファイアー コーポレイション | 充填酸化物層が蒸着されたトレンチを有するmosfet |
WO2006132284A1 (ja) * | 2005-06-08 | 2006-12-14 | Sharp Kabushiki Kaisha | トレンチ型mosfet及びその製造方法 |
JP2009081427A (ja) * | 2007-09-03 | 2009-04-16 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
TWI488304B (zh) * | 2007-11-19 | 2015-06-11 | Magnachip Semiconductor Ltd | 溝渠金屬氧化物半導體場效電晶體(mosfet)及其製造方法 |
JP2010267677A (ja) * | 2009-05-12 | 2010-11-25 | Shindengen Electric Mfg Co Ltd | トレンチゲートパワー半導体装置及びその製造方法 |
JP2012138567A (ja) * | 2010-12-08 | 2012-07-19 | Denso Corp | 絶縁ゲート型半導体装置 |
JP2012216675A (ja) * | 2011-03-31 | 2012-11-08 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2013153053A (ja) * | 2012-01-25 | 2013-08-08 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
KR20130098913A (ko) | 2012-02-28 | 2013-09-05 | 세이코 인스트루 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US8859369B2 (en) | 2012-02-28 | 2014-10-14 | Seiko Instruments Inc. | Semiconductor device and method of manufacturing the same |
US9231101B2 (en) | 2012-02-28 | 2016-01-05 | Seiko Instruments Inc. | Semiconductor device and method of manufacturing the same |
JP2015529017A (ja) * | 2012-07-25 | 2015-10-01 | パワー・インテグレーションズ・インコーポレーテッド | テーパ付けされた酸化物の堆積/エッチング |
WO2014171210A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
WO2014171211A1 (ja) * | 2013-04-16 | 2014-10-23 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US9627487B2 (en) | 2013-04-16 | 2017-04-18 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |
US9793365B2 (en) | 2013-04-16 | 2017-10-17 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device having trench |
JP2015162533A (ja) * | 2014-02-27 | 2015-09-07 | サンケン電気株式会社 | 半導体装置 |
JP2018515927A (ja) * | 2015-05-07 | 2018-06-14 | 日本テキサス・インスツルメンツ株式会社 | 複数遮蔽トレンチゲートfet |
Also Published As
Publication number | Publication date |
---|---|
US6809375B2 (en) | 2004-10-26 |
US20050017294A1 (en) | 2005-01-27 |
EP1248300A2 (en) | 2002-10-09 |
EP1248300A3 (en) | 2005-01-12 |
US7397082B2 (en) | 2008-07-08 |
US20020153558A1 (en) | 2002-10-24 |
JP4073176B2 (ja) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4073176B2 (ja) | 半導体装置およびその製造方法 | |
US11075297B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR100271721B1 (ko) | 6 단계의 마스킹 공정을 이용한 이중 확산형 금속 산화물 실리콘(dmos) 트랜지스터 제조방법 | |
US6872611B2 (en) | Method of manufacturing transistor | |
US7579650B2 (en) | Termination design for deep source electrode MOSFET | |
TWI491044B (zh) | 在溝槽dmos中製備帶有階梯厚度的閘極氧化物的方法 | |
US9614073B2 (en) | Semiconductor device, and manufacturing method for same | |
KR100850689B1 (ko) | 파워 mosfet 및 이러한 파워 mosfet을 제조하는 방법 | |
KR100970282B1 (ko) | 트렌치 mosfet 및 그 제조방법 | |
JP4183620B2 (ja) | 半導体装置およびその製造方法 | |
JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型misデバイスの製造方法 | |
JP2004158680A (ja) | 半導体装置およびその製造方法 | |
EP1573797A1 (en) | Method of manufacture of a trench-gate semiconductor device | |
JP4246334B2 (ja) | 電界効果トランジスタ | |
CN108321206B (zh) | Ldmos器件及其制造方法 | |
JP4179811B2 (ja) | 縦型mosfetの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4073176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |