JP2008519436A - 充填酸化物層が蒸着されたトレンチを有するｍｏｓｆｅｔ - Google Patents

充填酸化物層が蒸着されたトレンチを有するｍｏｓｆｅｔ Download PDF

Info

Publication number
JP2008519436A
JP2008519436A JP2007539209A JP2007539209A JP2008519436A JP 2008519436 A JP2008519436 A JP 2008519436A JP 2007539209 A JP2007539209 A JP 2007539209A JP 2007539209 A JP2007539209 A JP 2007539209A JP 2008519436 A JP2008519436 A JP 2008519436A
Authority
JP
Japan
Prior art keywords
trench
gate
oxide layer
electrode
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007539209A
Other languages
English (en)
Other versions
JP5336738B2 (ja
Inventor
モンゴメリー ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2008519436A publication Critical patent/JP2008519436A/ja
Application granted granted Critical
Publication of JP5336738B2 publication Critical patent/JP5336738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】トレンチの内部に設けられる電極を絶縁するための充填酸化物層を、酸化による成長ではなく、蒸着によって形成したパワー半導体デバイスを提供する。
【解決手段】Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、 前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、前記ゲート充填酸化物層上に形成されたゲート電極と、前記トレンチの側壁と前記ゲート電極の間に挾まれ、かつゲート電極よりも密度が小さいゲート酸化膜とを備えるパワー半導体デバイス。
【選択図】図１

Description

本願は、米国特許仮出願第６０／６２３６７９号（２００４年１０月２９日出願：発明の名称；「スペーサを用いて酸化物層を蒸着したトレンチを有するＭＯＳＦＥＴ」）に基づくものであり、この出願の内容を組み入れており、かつ同出願に基づく優先権を主張する。
本発明は、半導体装置に係り、より詳しくは、トレンチタイプのパワー半導体デバイスに関する。
トレンチタイプのパワー半導体デバイスは、トレンチの内部にゲート構造を有している。ゲート構造は、通常、二酸化シリコンからなる絶縁体によってデバイスの半導体層から絶縁されたゲート電極を備えている。
トレンチの底部には強い電場が形成されるが、この電場がデバイスの統合性に影響を及ぼすことは避けなければならない。この問題を解決するため、ゲート電極の下方に位置するトレンチの底部には、厚い酸化膜が形成される。
公知の方法によれば、厚い酸化膜は、シリコンを酸化することによって形成される。しかし、このような酸化には、時間がかかり、かつコスト高となる。また、酸化は、シリコンの消費量を増やすことにもなる。さらに、デバイスにおけるセルとセルの間の部分に悪影響を及ぼし、デバイスの単位面積当たりの通電容量が低下する。
本発明は、上記事情に鑑みてなされたものであり、公知のパワー半導体デバイスとその製造方法を改善したものを提供することを目的としている。
本発明は、上記の目的のために、Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、前記ゲート充填酸化物層上に形成されたゲート電極と、前記トレンチの側壁と前記ゲート電極の間に挾まれたゲート酸化膜とを備えるパワー半導体デバイスを提供する。
前記ゲート充填酸化物層は、二酸化シリコン（例えば、ＴＥＯＳ（テトラエトキシシラン））を蒸着させたものであり、前記ゲート酸化膜は、酸化によって成長させたものであるのが好ましい。したがって、前記ゲート充填酸化物層は、ゲート酸化膜よりも密度が小さい。
前記ゲート充填酸化物層は、ＴＥＯＳを蒸着によって形成されたものであり、前記ゲート酸化膜は酸化による成長によって形成されたものであるのが好ましい。
本発明に係るパワー半導体デバイスは、凹部をもつフィールド充填酸化物層と、前記凹部に一部が収容された断面Ｔ字形の電極とを有するフィールドレリーフトレンチをさらに備えているのが好ましい。
前記断面Ｔ字形の電極は、前記ゲート電極よりも深く延びているのが好ましい。また、この断面Ｔ字形の電極は、デバイスの絶縁破壊耐性を改善するため、もう１つの電極と電気的に接続される。
前記ゲート充填酸化物層とフィールド充填酸化物層は、同種の酸化物（例えばＴＥＯＳ）を蒸着して形成するのが好ましい。両充填酸化物層は、ゲート酸化膜よりも厚い。
本発明に係るパワー半導体デバイスを製造するには、半導体層に、トレンチを形成し、このトレンチの底部に酸化物層を蒸着し、さらに、この酸化物層上に電極を形成する。
本発明の１つの様相によれば、フィールド電極をゲート電極よりも下方まで延ばすための凹部を形成する際に、トレンチの内部において、スペーサを用いる。
本発明によれば、トレンチの内部に設けられる電極を絶縁するための充填酸化物層を、酸化による成長ではなく、蒸着によって形成するため、酸化物層を短時間に、かつ安価に形成することができる。
本発明の上記以外の特徴と効果は、添付の図面を参照して行う以下の説明から明らかになると思う。
図１に示すように、本発明の一実施形態に係るパワー半導体デバイスは、半導体部10を有している。半導体部10は、半導体基板12（例えば、フロートゾーン型のシリコン単結晶）と、この半導体基板12上にエピタキシャル成長させた半導体層14（例えばシリコン）とからなっている。
半導体層14は、ドリフト領域16、このドリフト領域16の上に位置するチャネル領域18、およびこのチャネル領域18の上に位置する導電領域20を含んでいる。周知のように、ドリフト領域16と導電領域20は、同一の導電型（Ｎ型またはＰ型）であり、チャネル領域18は、もう一方の導電型（Ｐ型またはＮ型）である。したがって、ドリフト領域16と導電領域20がＮ型のときには、チャネル領域18はＰ型であり、他方、ドリフト領域16と導電領域20がＰ型のときには、チャネル領域18はＮ型である。
図示のパワー半導体デバイスは、垂直導電型のパワーＭＯＳＦＥＴである。したがって、基板12は、ドリフト領域16と同一の導電型であるが、通常、ドリフト領域16よりも高いドーピング濃度を有する。また、このパワー半導体デバイスは、ドリフト領域16がＮ型で、チャネル領域18がＰ型であるため、いわゆるＮチャネルデバイスである。一方、Ｐチャネルデバイスは、Ｎチャネルデバイスにおける各領域の極性を反対にすれば、得ることができる。
図示のパワー半導体デバイスは、チャネル領域18を貫通して延びるゲートトレンチ22を有している。ゲートトレンチ22の底部には、ゲート充填酸化物層24（例えば二酸化シリコン）が形成されている。
ゲート電極25（例えば、導電性のポリシリコンから形成される）は、このゲート電極25とゲートトレンチ22の側壁との間に位置するゲート酸化膜28を介して、チャネル領域16から離間されている。ゲート充填酸化物層24は、蒸着によって形成するが、ゲート酸化膜28は、酸化による成長によって形成したものである。ゲート充填酸化物層24は、ＴＥＯＳ（テトラエトキシシラン）を蒸着させるのが好ましい。ゲート充填酸化物層24は、ゲート酸化膜28よりも密度が小さい。
また、図示のパワー半導体デバイスは、シリサイド（ケイ化物）層32を介して導電領域20と電気的に接続している第１の電極30（ＡｌまたはＡｌＳｉ製）、および基板12と電気的に接続している第２の電極34（ＡｌまたはＡｌＳｉ製）を有している。第１の電極30をソース電極とし、第２の電極34をドレイン電極とするのが好ましい。
さらに、図示のパワー半導体デバイスは、ドリフト領域16まで進入しているフィールドレリーフトレンチ36を有している。フィールドレリーフトレンチ36の底部には、フィールド充填酸化物層38が形成されている。
フィールド充填酸化物層38は、ゲート充填酸化物層24と同じ酸化物（例えばＴＥＯＳ）から形成するのが好ましい。また、フィールド充填酸化物層38は、凹部40を有している。凹部40には、断面Ｔ字形のフィールド電極42（例えば、導電性のポリシリコンから形成される）が充填され、このフィールド電極42は、フィールド充填酸化物層38の上にまで延びている。
第１の電極30は、シリサイド層32を介して、フィールド電極42と電気的に接続されている。漏洩電流等に起因して寄生デバイスが活性化するおそれを減らし、シリサイド層32とチャネル領域18間の接触抵抗を減少させるため、フィールドレリーフトレンチ36の側方に、チャネル領域18と同じ導電型の高導電領域44が形成されている。
フィールド電極42は、デバイスの絶縁破壊耐性を高める役割を果たすため、ドリフト領域16の抵抗を減少させることができる。したがって、ドリフト領域16の厚さを減少させるか（デバイスのコスト削減にもつながる）、またはドリフト領域16におけるドーパント濃度を低下させることが可能になる。
第１の電極30の一部は、フィールドレリーフトレンチ36の内部に位置させるのが好ましい。また、ゲート充填酸化物層24とフィールド充填酸化物層38は、ゲート酸化膜28よりも厚い。
本発明のパワー半導体デバイスは、図２Ａ〜図２Ｑに示す工程に従って製造される。最初に、図２Ａに示すように、半導体基板（例えば、Ｎ+型シリコン）12上に、半導体層（例えば、Ｎ型シリコン）14をエピタキシャル成長させる。基板12には、赤リンをドープするのが好ましい。
次に、図２Ｂに示すように、チャネルインプラント領域46を形成するため、半導体層14に、チャネルドーパントをインプラントする。この後、チャネルインプラント領域46の上に、パッド酸化物層48を成長させる。
この後、図２Ｃに示すように、パッド酸化物層48の上に、硬質のマスク50（窒化物で形成するのが好ましい）を形成し、さらに、このマスク50をパターン付けして、半導体層14上に、エッチングによってトレンチを形成する複数の領域を区画する。
ついで、図２Ｄに示すように、半導体層14をエッチングして、ゲートトレンチ22とフィールドレリーフトレンチ36を形成する。
次に、図２Ｅに示すように、ゲートトレンチ22とフィールドレリーフトレンチ36の側壁と底部に、犠牲層52を成長させる。
この後、図２Ｆに示すように、ゲートトレンチ22とフィールドレリーフトレンチ36を充填するように、酸化物層54（例えばＴＥＯＳ）を蒸着する。
ついで、図２Ｇに示すように、ゲート充填酸化物層24とフィールド充填酸化物層38を残留させつつ、酸化物層54を除去し、さらに窒化物層56を蒸着する。
つぎに、図２Ｈに示すように、窒化物層56をエッチングし、窒化物のスペーサ58を残留させる。
次いで、図２Ｉに示すように、ゲートトレンチ22の上に、ゲート保護マスク60を形成し、さらに、凹部40を形成するため、フィールド充填酸化物層38をエッチングする。
この後、ゲート保護マスク60とスペーサ58を除去し、図２Ｊに示す構造物を得る。次に、ゲートトレンチ22とフィールドレリーフトレンチ36から、犠牲層52を除去し、かつゲート酸化膜28を形成するため、ゲート酸化プロセスによって、露出した各トレンチの側壁を酸化する。
さらに、図２Ｋに示すように、ゲートトレンチ22とフィールドレリーフトレンチ36を充填するため、導電性のポリシリコン層62を蒸着する。
ついで、図２Ｌに示すように、ポリシリコン層62は、ゲート電極25とフィールド電極42を残して除去する。
この後、図２Ｍに示すように、ＴＥＯＳ層64を蒸着し、ゲート電極25とフィールド電極42上の空間を充填する。
次に、図２Ｎに示すように、ゲート電極25とフィールド電極42上に絶縁キャップ29を残すように、ＴＥＯＳ層64をエッチングする。
ついで、図２Ｏに示すように、マスク50とパッド酸化物層48を除去し、さらに、導電領域20を形成するために、ドーパントをインプラントする。チャネルインプラント領域46におけるドーパントと、導電領域20を形成するためのドーパントは、ドリフト領域16、チャネル領域18、および導電領域20を得るために拡散させる。
この後、図２Ｐに示すように、ゲートトレンチ22上にゲート保護マスク66を形成し、かつフィールドレリーフトレンチ36上の絶縁キャップ29を除去する。さらに、フィールド電極42の頂面の一部と、絶縁キャップ29を除去した領域に隣接する酸化物層をエッチングし、フィールド電極42の上方において、フィールドレリーフトレンチ36の側壁を通じて、チャネル領域18を露出させる。
傾斜インプラント法を用いて、フィールドレリーフトレンチ36の露出した側壁に、チャネル領域18と同一の導電型のドーパントをインプラントし、さらにこのドーパントを拡散させて、高導電領域44を形成する。
その後、ゲート保護マスク66を除去し、さらに公知の方法によってシリサイド層32を形成することにより、図２Ｑに示す構造物を得る。
最後に、スパッタリング等によって、第１の電極30と第２の電極34を形成することにより、本発明のパワー半導体デバイスが得られる。
以上、本発明を、特定の実施形態に即して説明してきたが、当業者にとっては、他に多くの変形例や設計変更が自明であると思われる。したがって、本発明の技術的範囲は、本明細書において開示した特定の実施形態に限られるものではなく、特許請求の範囲の記載によって定められるべきである。
本発明の一実施形態に係るパワー半導体デバイスの能動セルの断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。 本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
符号の説明
10 半導体部
12 半導体基板
14 半導体層
16 ドリフト領域
18 チャネル領域
20 導電領域
22 ゲートトレンチ
24 ゲート充填酸化物層
25 ゲート電極
28 ゲート酸化膜
30 第１の電極
32 シリサイド層
34 第２の電極
36 フィールドレリーフトレンチ
38 フィールド充填酸化物層
40 凹部
42 フィールド電極
44 高導電領域
46 チャネルインプラント領域
48 パッド酸化物層
50 マスク
52 犠牲層
54 酸化物層
56 窒化物層
58 スペーサ
60 ゲート保護マスク
62 ポリシリコン層
64 ＴＥＯＳ層
66 ゲート保護マスク

Claims (19)

  1. Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、
    前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、
    前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、
    前記ゲート充填酸化物層上に形成されたゲート電極と、
    前記トレンチの側壁と前記ゲート電極の間に挾まれ、かつゲート電極よりも密度が小さいゲート酸化膜とを備えるパワー半導体デバイス。
  2. 前記ゲート充填酸化物層は、ＴＥＯＳ（テトラエトキシシラン）からなることを特徴とする請求項１記載のパワー半導体デバイス。
  3. 前記ゲート充填酸化物層は蒸着によって形成されたものであり、前記ゲート酸化膜は酸化による成長によって形成されたものであることを特徴とする請求項１記載のパワー半導体デバイス。
  4. 凹部をもつフィールド充填酸化物層と、前記凹部に一部が収容された断面Ｔ字形の電極とを有するフィールドレリーフトレンチをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
  5. 前記断面Ｔ字形の電極と電気的に接続されたもう１つの電極をさらに備えることを特徴とする請求項４記載のパワー半導体デバイス。
  6. 前記半導体層と前記もう１つの電極との間に、ケイ化物層をさらに備えることを特徴とする請求項５記載のパワー半導体デバイス。
  7. 前記断面Ｔ字形の電極と前記もう１つの電極との間に、ケイ化物層をさらに備えることを特徴とする請求項５記載のパワー半導体デバイス。
  8. フィールド充填酸化物層、およびこのフィールド充填酸化物層内に形成されたフィールド電極を有するフィールドレリーフトレンチと、前記チャネル領域と同一の導電型をもち、かつチャネル領域の側方に形成された高導電領域と、前記フィールド電極および前記高導電領域と電気的に接続されたもう１つの電極とをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
  9. 前記ゲート電極を覆う酸化物キャップをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
  10. 半導体層に、トレンチを形成する工程と、前記トレンチの底部に酸化物層を蒸着する工程と、前記酸化物層上に電極を形成する工程とを含むパワー半導体デバイスの製造方法。
  11. 前記電極を形成する工程の前に、前記トレンチの側壁に酸化膜を成長させる工程をさらに含むことを特徴とする請求項１０記載の方法。
  12. 前記充填酸化物層を覆うように、前記トレンチの各側壁にスペーサを形成する工程と、前記充填酸化物層に凹部を形成するため、この充填酸化物層の一部を除去する工程とをさらに含むことを特徴とする請求項１０記載の方法。
  13. 前記凹部を充填するため、前記トレンチの内部に導電体を蒸着する工程と、このトレンチに断面Ｔ字形の電極を形成するため、前記導電体の一部を除去する工程とをさらに含むことを特徴とする請求項１２記載の方法。
  14. 複数のフィールドレリーフトレンチを形成する工程と、前記フィールドレリーフトレンチの底部に、フィールド充填酸化物層を形成する工程と、前記フィールド充填酸化物層を覆うように、各フィールドレリーフトレンチの側壁にスペーサを形成する工程と、前記フィールド充填酸化物層に凹部を形成するため、このフィールド酸化物層の一部を除去する工程とをさらに含むことを特徴とする請求項１０記載の方法。
  15. 前記凹部を充填するため、前記フィールドレリーフトレンチの内部に導電体を蒸着する工程と、このフィールドレリーフトレンチに断面Ｔ字形の電極を形成するため、前記導電体の一部を除去する工程とをさらに含むことを特徴とする請求項１４記載の方法。
  16. 前記半導体層をケイ化する工程と、このケイ化された半導体層の一部と電気的接続をとる工程とをさらに含むことを特徴とする請求項１５記載の方法。
  17. 前記断面Ｔ字形電極の一部をケイ化する工程をさらに含むことを特徴とする請求項１６記載の方法。
  18. 前記フィールドレリーフトレンチの側方に高導電領域を形成する工程と、この高導電領域と電気的接続をとる工程をさらに含むことを特徴とする請求項１４記載の方法。
  19. 前記フィールドレリーフトレンチの側方に高導電領域を形成する工程と、この高導電領域と電気的接続をとる工程をさらに含むことを特徴とする請求項１０記載の方法。
JP2007539209A 2004-10-29 2005-10-31 パワー半導体デバイスおよびその製造方法 Active JP5336738B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US62367904P 2004-10-29 2004-10-29
US60/623,679 2004-10-29
US11/261,896 US7371641B2 (en) 2004-10-29 2005-10-28 Method of making a trench MOSFET with deposited oxide
US11/261,896 2005-10-28
PCT/US2005/039132 WO2006050192A2 (en) 2004-10-29 2005-10-31 Trench mosfet with deposited oxide

Publications (2)

Publication Number Publication Date
JP2008519436A true JP2008519436A (ja) 2008-06-05
JP5336738B2 JP5336738B2 (ja) 2013-11-06

Family

ID=36260822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539209A Active JP5336738B2 (ja) 2004-10-29 2005-10-31 パワー半導体デバイスおよびその製造方法

Country Status (4)

Country Link
US (2) US7371641B2 (ja)
JP (1) JP5336738B2 (ja)
CN (1) CN101164149B (ja)
WO (1) WO2006050192A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187226A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
WO2014171210A1 (ja) * 2013-04-16 2014-10-23 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2014171211A1 (ja) * 2013-04-16 2014-10-23 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400014B2 (en) 2004-04-20 2008-07-15 International Rectifier Corporation ACCUFET with schottky source contact
US9685524B2 (en) 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
TWI489557B (zh) 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) * 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
JP4600936B2 (ja) 2007-06-20 2010-12-22 三菱電機株式会社 半導体装置およびその製造方法
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
CN101770956B (zh) * 2009-01-07 2012-09-19 尼克森微电子股份有限公司 功率金属氧化物半导体场效应晶体管及其制造方法
CN102184959B (zh) * 2011-04-25 2016-03-02 上海华虹宏力半导体制造有限公司 功率mos管及其制造方法
CN102420152A (zh) * 2011-04-29 2012-04-18 上海华力微电子有限公司 一种用于功率器件在线控制沟槽剩余氧化硅厚度的方法
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
MY162310A (en) 2011-06-02 2017-05-31 Silterra Malaysia Sdn Bhd Method for fabricating a bottom oxide layer in a trench
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
EP2693639B1 (en) * 2012-07-30 2015-09-09 Nxp B.V. Cascoded semiconductor devices
US20140110777A1 (en) 2012-10-18 2014-04-24 United Microelectronics Corp. Trench gate metal oxide semiconductor field effect transistor and fabricating method thereof
TW201423869A (zh) * 2012-12-13 2014-06-16 Anpec Electronics Corp 溝渠式電晶體的製作方法
DE102015202764B4 (de) 2015-02-16 2018-05-30 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Graben-Halbleitervorrichtung mit einem Isolierblock in einem Halbleitergraben und Halbleitervorrichtung
TWI706452B (zh) 2019-04-11 2020-10-01 台灣茂矽電子股份有限公司 閘結構之製造方法及閘結構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JP2002299619A (ja) * 2001-04-02 2002-10-11 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2003505886A (ja) * 1999-07-22 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ セル状トレンチゲート電界効果トランジスタ
JP2003092406A (ja) * 2002-07-19 2003-03-28 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2004031959A (ja) * 2002-06-21 2004-01-29 Siliconix Inc 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成
JP2004111663A (ja) * 2002-09-19 2004-04-08 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6089375A (en) * 1999-08-16 2000-07-18 Johnson; Caroline A. Composite food and condiment container
US7045859B2 (en) * 2001-09-05 2006-05-16 International Rectifier Corporation Trench fet with self aligned source and contact
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
JP2003282744A (ja) 2002-03-22 2003-10-03 Seiko Epson Corp 不揮発性記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JP2003505886A (ja) * 1999-07-22 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ セル状トレンチゲート電界効果トランジスタ
JP2002299619A (ja) * 2001-04-02 2002-10-11 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2004031959A (ja) * 2002-06-21 2004-01-29 Siliconix Inc 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成
JP2003092406A (ja) * 2002-07-19 2003-03-28 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2004111663A (ja) * 2002-09-19 2004-04-08 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187226A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置
US8981462B2 (en) 2013-03-25 2015-03-17 Kabushiki Kaisha Toshiba Semiconductor device
WO2014171210A1 (ja) * 2013-04-16 2014-10-23 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
WO2014171211A1 (ja) * 2013-04-16 2014-10-23 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9627487B2 (en) 2013-04-16 2017-04-18 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
US9793365B2 (en) 2013-04-16 2017-10-17 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device having trench

Also Published As

Publication number Publication date
US20060091456A1 (en) 2006-05-04
US20080185642A1 (en) 2008-08-07
US8106446B2 (en) 2012-01-31
JP5336738B2 (ja) 2013-11-06
WO2006050192A2 (en) 2006-05-11
CN101164149B (zh) 2010-11-03
CN101164149A (zh) 2008-04-16
WO2006050192A3 (en) 2007-12-27
US7371641B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
JP5336738B2 (ja) パワー半導体デバイスおよびその製造方法
US11075297B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8237221B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7723184B2 (en) Semiconductor device and manufacture method therefor
US7998808B2 (en) Semiconductor device fabrication using spacers
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000252468A (ja) 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法
JP2008504697A (ja) ソースフィールド電極を有するｍｏｓゲートが設けられているパワー半導体デバイス
JP2002184980A (ja) トレンチ型ラテラルｍｏｓｆｅｔおよびその製造方法
JP2008084901A (ja) 半導体装置およびその製造方法
US20100203696A1 (en) Semiconductor device and method for manufacturing the same
JP5385567B2 (ja) 半導体装置および半導体装置の製造方法
US8564051B2 (en) Power semiconductor device with buried source electrode
JP2002299618A (ja) 半導体装置とその製造方法
CN113809148B (zh) 功率元件及其制造方法
JP5388495B2 (ja) 半導体装置
JPH0823096A (ja) 半導体装置
CN111180510A (zh) 一种半导体功率器件结构及其制造方法
JP5135884B2 (ja) 半導体装置の製造方法
KR100729016B1 (ko) 트렌치(ｔｒｅｎｃｈ)형 전계효과트랜지스터(ＭＯＳＦＥＴ)및 그 제조방법
JP2009049315A (ja) 半導体装置および半導体装置の製造方法
JP2009266961A (ja) 半導体装置
JPH10154811A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110317

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110608

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120410

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120417

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120528

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120629

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R150 Certificate of patent or registration of utility model

Ref document number: 5336738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250