CN102184959B - 功率mos管及其制造方法 - Google Patents

功率mos管及其制造方法 Download PDF

Info

Publication number
CN102184959B
CN102184959B CN201110103148.4A CN201110103148A CN102184959B CN 102184959 B CN102184959 B CN 102184959B CN 201110103148 A CN201110103148 A CN 201110103148A CN 102184959 B CN102184959 B CN 102184959B
Authority
CN
China
Prior art keywords
gate trench
oxide layer
shaped gate
drain region
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110103148.4A
Other languages
English (en)
Other versions
CN102184959A (zh
Inventor
苟鸿雁
吴小利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110103148.4A priority Critical patent/CN102184959B/zh
Publication of CN102184959A publication Critical patent/CN102184959A/zh
Application granted granted Critical
Publication of CN102184959B publication Critical patent/CN102184959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及功率MOS管及其制造方法，所述功率MOS管包括漏区、形成于所述漏区上的体区，设置在所述体区和漏区中的U型栅极沟槽，设置在所述U型栅极沟槽的侧壁及底端的栅氧化层，填充所述U型栅极沟槽形成的栅极，以及设置在所述U型栅极沟槽两侧、所述体区表面下方的源区，所述漏区内、紧邻所述U型栅极沟槽的底部设有浮置环，所述U型栅极沟槽底部的栅氧化层的表面近似呈V型，所述栅极的底端面为V型端面。本发明的功率MOS管及其制造方法通过U型栅极沟槽底部V型氧化层和漏区内浮置环的设置，使得U型沟槽侧壁的电场均匀分布，从而提高功率MOS管的击穿电压。

Description

功率MOS管及其制造方法
技术领域
本发明涉及半导体制造工艺，尤其涉及一种功率MOS管及其制造方法。
背景技术
图1所示为现有技术的功率MOS管的剖视图，所述功率MOS管包括：漏区101，形成于所述漏区101上的体区102，设置在所述体区102和漏区101中的U型栅极沟槽103，设置在所述U型栅极沟槽103的侧壁及底端的U型栅氧化层104，填充所述U型栅极沟槽103形成的U型栅极105，以及设置在所述U型栅极沟槽103两侧、所述体区102表面下方的源区106。
图2所示为上述功率MOS管的制造流程图，现有技术的功率MOS管的制造方法包括以下步骤：
步骤S101，提供重掺杂的半导体衬底，在所述衬底的表面上形成外延层，通过轻掺杂在所述外延层中形成所述漏区101；
所述漏区101的掺杂类型与所述衬底的掺杂类型相同；
步骤S102，通过干法刻蚀在所述漏区101及外延层中形成栅极沟槽；
此时，所述栅极沟槽的侧壁垂直于所述栅极沟槽的底端，即所述栅极沟槽的底部为直角；
步骤S103，在所述外延层的表面、所述栅极沟槽的侧壁以及底端上热氧化生长牺牲氧化层，圆角化所述栅极沟槽底部的角，再去除所述牺牲氧化层，形成所述U型栅极沟槽103；
步骤S10，在所述外延层的表面、所述U型栅极沟槽103的侧壁以及底端上热氧化生长栅氧化层；
在所述U型栅极沟槽103内，所述栅氧化层的形状与所述U型栅极沟槽103的形状相同，形成所述U型栅氧化层104；
步骤S105，在所述栅氧化层的表面上淀积多晶硅，所述多晶硅填充所述U型栅极沟槽103；
步骤S106，去除所述外延层表面以及所述U型栅极沟槽103顶部的所述多晶硅和所述栅氧化层，在所述U型栅极沟槽103内形成U型栅极105；
步骤S107，通过离子注入在所述外延层表面下方、所述漏极101上掺杂形成所述体区102，所述体区102的掺杂类型与所述漏区101的掺杂类型相反；
步骤S108，通过重掺杂在所述体区102的表面下方、所述U型栅极沟槽103的两侧形成所述源区106，所述源区106的掺杂类型与所述漏区101的掺杂类型相同。
如上所述，在现有技术的功率MOS管中，所述U型栅极105与所述漏区101最接近的面为整个U型栅极105的底端面，由于所述U型栅极105的底端面的栅氧化层较薄，当衬底施加高电压时，U型栅极沟槽底部的电力线最密集，因此在U型沟槽底部电场最强，使得功率MOS管容易在U型沟槽底部发生雪崩击穿，从而造成击穿电压小的问题。
发明内容
本发明的目的在于提供一种功率MOS管及其制造方法，通过减小U型沟槽底部的电场分布，并均匀化U型沟槽与漏区界面处的电场分布，从而提高功率MOS管的击穿电压。
为了达到上述的目的，本发明提供一种功率MOS管，包括漏区、形成于所述漏区上的体区，设置在所述体区和漏区中的U型栅极沟槽，设置在所述U型栅极沟槽的侧壁及底端的栅氧化层，填充所述U型栅极沟槽形成的栅极，以及设置在所述U型栅极沟槽两侧、所述体区表面下方的源区，所述漏区内、紧邻所述U型栅极沟槽的底部设有浮置环，所述U型栅极沟槽底部的栅氧化层的表面近似呈V型，所述栅极的底端面为V型端面。
上述功率MOS管，其中，在所述体区与所述漏区的交界处形成PN结，所述栅极的V型底端面的最高点位于所述PN结的下方。
上述功率MOS管，其中，所述栅极的V型底端面的最高点与所述PN结之间的间距为0.15～0.5um。
本发明提供的另一技术方案是一种功率MOS管的制造方法，包括以下步骤：在形成有漏区的衬底上形成U型栅极沟槽；圆角化所述栅极沟槽底部的角，形成U型栅极沟槽，并对所述U型栅极沟槽底部附近的漏区进行掺杂，形成漏区内的掺杂带；通过多次淀积氧化层，并在每次淀积氧化层后刻蚀掉部分氧化层，在所述U型栅极沟槽的底部形成具有窄槽的氧化层；在所述衬底的表面、所述U型栅极沟槽的侧壁以及所述具有窄槽的氧化层的表面上生长热氧化生长新氧化层，同时所述漏区内的掺杂带在热氧化过程中被退火形成浮置环，所述新氧化层与所述具有窄槽的氧化层共同形成栅氧化层，所述U型栅极沟槽底部的栅氧化层的表面近似呈V型；淀积多晶硅填充所述U型栅极沟槽，形成栅极。
上述功率MOS管的制造方法，其中，所述圆角化所述栅极沟槽底部的角，形成U型栅极沟槽，并在所述漏区内、紧贴所述U型栅极沟槽的底部形成浮置环具体包括以下步骤：在所述外延层的表面、所述栅极沟槽的侧壁和底端上热氧化生长牺牲氧化层，圆角化所述栅极沟槽底部的角；采用离子注入法对所述栅极沟槽底部附近区域的漏区进行掺杂，掺杂的类型与所述漏区的掺杂类型相反；刻蚀掉所述牺牲氧化层，形成所述U型栅极沟槽；进行退火处理，在所述漏区内、紧贴所述U型栅极沟槽的底部形成所述浮置环。
上述功率MOS管的制造方法，其中，在每次淀积氧化层后采用等离子体刻蚀法刻蚀掉部分氧化层。
上述功率MOS管的制造方法，其中，所述通过多次淀积氧化层，并在每次淀积氧化层后刻蚀掉部分氧化层，在所述U型栅极沟槽的底部形成具有窄槽的氧化层具有包括以下步骤：淀积第一氧化层填充所述U型栅极沟槽；刻蚀掉所述衬底表面的所述第一氧化层及所述U型栅极沟槽内的部分所述第一氧化层；在所述衬底的表面、所述U型栅极沟槽的侧壁以及所述第一氧化层的表面上淀积第二氧化层，所述第二氧化层在所述U型栅极沟槽内形成第一窄槽；刻蚀掉所述衬底表面的所述第二氧化层，以及所述U型栅极沟槽内的部分氧化层，在所述U型栅极沟槽的底部形成具有窄槽的氧化层。
上述功率MOS管的制造方法，其中，淀积的所述第二氧化层的厚度比淀积在所述衬底表面上的所述第一氧化层的厚度小。
上述功率MOS管的制造方法，其中，淀积在所述衬底表面上的所述第一氧化层的厚度大于所述U型栅极沟槽宽度的一半。
上述功率MOS管的制造方法，其中，所述U型栅极沟槽内被刻蚀掉的所述第一氧化层的厚度大于淀积在所述衬底表面上的所述第一氧化层的厚度。
本发明的功率MOS管及其制造方法通过多次淀积并刻蚀氧化层，在U型栅极沟槽的底部形成具有窄槽的氧化层，因此使栅氧化层的表面在U型栅极沟槽的底部近似呈V型，从而制作出底端面近似呈V型的栅极，那么沿着漏区与栅极的界面，栅氧化层的厚度由上至下逐渐递增，这种渐变的递增的栅氧化层的厚度会导致在漏区与栅氧化层的界面处电场均匀分布，从而解决了由于在漏区与栅氧化层的界面的某一处电场过强而发生的提早击穿问题，因此提高了功率MOS管的击穿电压，同时，浮置环有助于降低U型栅极沟槽底部的电力线密度，从而减小了U型栅极沟槽底部的电场强度，避免在此处提早发生雪崩击穿，通过上述两种结构的结合，大大提高了功率MOS管的击穿电压；
本发明的功率MOS管及其制造方法形成的近似呈V型的栅极大大减小了栅极与漏区最接近面的面积，增加了U型栅极沟槽底部的栅氧化层的厚度，大大减小了功率MOS管的栅极与漏极之间的寄生电容；
本发明的功率MOS管及其制造方法在形成底端面近似呈V型的栅极的步骤中不需要增加光刻板，不增加热预算。
附图说明
本发明的功率MOS管及其制造方法由以下的实施例及附图给出。
图1是现有技术的功率MOS管的剖视图。
图2是制造现有技术的功率MOS管的流程图。
图3是本发明功率MOS管的剖视图。
图4是本发明功率MOS管的制造方法的流程图。
图5A～图5J是本发明功率MOS管的制造方法一较佳实施例的流程图。
具体实施方式
以下将结合图3～图5对本发明的功率MOS管及其制造方法作进一步的详细描述。
参见图3，本发明的功率MOS管包括漏区201、形成于所述漏区201上的体区202，设置在所述体区202和漏区201中的U型栅极沟槽203，设置在所述U型栅极沟槽203的侧壁及底端的栅氧化层205，填充所述U型栅极沟槽203形成的栅极206，设置在所述漏区201内、紧贴所述U型栅极沟槽203底部的浮置环204，以及设置在所述U型栅极沟槽203两侧、所述体区202表面下方的源区207，其中，所述U型栅极沟槽203底部的栅氧化层205的表面近似呈V型，所述栅极206的底端面为V型端面。
在本发明的功率MOS管中，所述栅氧化层的表面近似呈V型，有效均匀了所述漏区与所述栅极氧化层界面处的电场强度，而所述浮置环有助于降低所述U型栅极沟槽底部的电力线密度，从而减小了所述U型栅极沟槽底部的电场强度，因此，大大提高了功率MOS管的击穿电压，同时，近似呈V型的栅极大大减小了栅极与漏区最接近面的面积，增加了U型栅极沟槽底部的栅氧化层的厚度，大大减小了功率MOS管的栅极与漏极之间的寄生电容。
参见图4，本发明的功率MOS管的制造方法包括以下步骤：
步骤S201，在形成有漏区的外延层上形成栅极沟槽；
步骤S202，圆角化所述栅极沟槽底部的角，形成U型栅极沟槽，并进行掺杂，在所述U型栅极沟槽底部附近的漏区形成掺杂带；
步骤S203，通过多次淀积氧化层，并在每次淀积氧化层后刻蚀掉部分氧化层，在所述U型栅极沟槽的底部形成具有窄槽的氧化层；
步骤S204，在所述衬底的表面、所述U型栅极沟槽的侧壁以及所述具有窄槽的氧化层的表面上热氧化生长新氧化层，同时所述漏区内的掺杂带在热氧化过程中退火形成浮置环，所述新氧化层与所述具有窄槽的氧化层共同形成栅氧化层，所述U型栅极沟槽底部的栅氧化层的表面近似呈V型；
步骤S205，淀积多晶硅填充所述U型栅极沟槽，形成栅极，所述栅极的底端面近似呈V型。
本发明的功率MOS管的制造方法通过多次淀积并反刻蚀氧化层，在U型栅极沟槽的底部形成具有窄槽的氧化层，因此使栅氧化层的表面在U型栅极沟槽的底部近似呈V型，从而制作出底端面近似呈V型的栅极，V型栅极有效均匀了所述漏区与所述栅极氧化层界面处的电场强度，而所述浮置环有助于降低所述U型栅极沟槽底部的电力线密度，从而减小了此处的电场强度，提高了功率MOS管的击穿电压，同时，V型栅极也大大减小了栅极与漏区最接近面的面积，增加了U型栅极沟槽底部的栅氧化层的厚度，从而大大减小了功率MOS管的栅极与漏极之间的寄生电容。
实验表明，与现有技术的功率MOS管相比，本发明的功率MOS管的击穿电压值提高91％。
现以一具体实施例详细说明本发明的功率MOS管的制造方法：
本实施例的功率MOS管的制造方法包括以下步骤：
步骤S201，在形成有漏区201的外延层209上形成栅极沟槽203′，如图5A所示；
步骤S2011，提供一重掺杂的半导体衬底210，在所述衬底210的表面上形成外延层209；
步骤S2012，通过轻掺杂在所述外延层209内形成所述漏区201；
所述漏区201的掺杂类型与所述衬底210的掺杂类型相同；
步骤S2013，通过干法刻蚀在所述衬底210及漏区201中形成所述栅极沟槽203′；
此时，所述栅极沟槽203′的侧壁垂直于所述栅极沟槽203′的底端，即所述栅极沟槽203′的底部为直角；
本实施例中，所述衬底210为N+型半导体衬底，所述漏区201为N-型漏区，所述栅极沟槽203′的深度H为1.6～2um，例如，所述栅极沟槽203′的深度H为1.65um；
步骤S202，圆角化所述栅极沟槽203′底部的角，形成U型栅极沟槽203，并进行掺杂，在所述U型栅极沟槽底部附近的漏区形成掺杂带，如图5B所示；
步骤S2021，在所述外延层209的表面、所述栅极沟槽203′的侧壁和底端上热氧化生长牺牲氧化层，圆角化所述栅极沟槽203′底部的角，形成所述U型栅极沟槽203；
步骤S2022，采用离子注入法进行掺杂，在所述U型栅极沟槽203底部附近的漏区201形成掺杂带217，所述掺杂带217的掺杂类型与所述漏区201的掺杂类型相反；
本实施例中，对所述U型栅极沟槽203底部附近的漏区201进行P型杂质离子掺杂；
步骤S2023，刻蚀掉所述牺牲氧化层；
步骤S203，通过多次淀积氧化层，并在每次淀积氧化层后刻蚀掉部分氧化层，在所述U型栅极沟槽203的底部形成具有窄槽的氧化层；
步骤S2031，淀积第一氧化层211填充所述U型栅极沟槽203，如图5C所示；
所述U型栅极沟槽203被所述第一氧化层211完全填满，在所述外延层209的表面也淀积了一定厚度的所述第一氧化层211；所述外延层209表面上的所述第一氧化层211的厚度不宜太薄，该厚度大于所述U型栅极沟槽宽度的一半，因为该厚度太薄就无法填充所述U型栅极沟槽203，在一较佳实施例中，所述U型栅极沟槽宽度为0.4um，所述外延层209表面上的所述第一氧化层211的厚度d1为0.4um；
步骤S2032，刻蚀掉所述外延层209表面的所述第一氧化层211及所述U型栅极沟槽203内的部分所述第一氧化层211，如图5D所示；
例如采用干法刻蚀法刻蚀所述第一氧化层211；所述外延层209表面上的所述第一氧化层211被全部刻蚀掉，所述U型栅极沟槽203内一定厚度的所述第一氧化层211被刻蚀掉；所述U型栅极沟槽203内被刻蚀掉的所述第一氧化层211的厚度同样不宜太薄，该厚度大于淀积在所述衬底表面上的所述第一氧化层211的厚度，因为该厚度太薄就无法在后续步骤中在所述U型栅极沟槽203内形成窄槽，在一较佳实施例中，所述U型栅极沟槽203内被刻蚀掉的所述第一氧化层211的厚度D1为0.95um；
步骤S2033，在所述外延层209的表面、所述U型栅极沟槽203的侧壁以及所述第一氧化层211的表面上淀积第二氧化层212，所述第二氧化层212在所述U型栅极沟槽203内形成第一窄槽213，如图5E所示；
淀积的所述第二氧化层212不宜太厚，不能将所述U型栅极沟槽203填充满，而是在所述U型栅极沟槽203内形成第一窄槽213；
优选的，所述第二氧化层212的厚度d2比步骤S2031中所述外延层209表面上的所述第一氧化层211的厚度d1小，在一较佳实施例中，所述第二氧化层212的厚度d2为0.17um；
步骤S2034，刻蚀掉所述外延层209表面的所述第二氧化层212，以及所述U型栅极沟槽203内的部分氧化层，在所述U型栅极沟槽203的底部形成具有第二窄槽214的氧化层215，如图5F所示；
步骤S2034中被刻蚀掉的氧化层的厚度由预先设计的功率MOS管的结构决定(即预先设计的栅极的长度决定)，因此，步骤S2034中所述U型栅极沟槽203内的所述第二氧化层212可能被全部刻蚀掉，并且所述U型栅极沟槽203内的部分所述第一氧化层211也被刻蚀掉；例如采用干刻蚀法刻蚀氧化层；在一较佳实施例中，所述U型栅极沟槽203内被刻蚀掉的氧化层的厚度为1.024um；
在步骤S2033中形成的窄槽在步骤S2034中被复制下来，以便形成具有近似呈V型表面的栅氧化层；
步骤S204，在所述外延层209的表面、所述U型栅极沟槽203的侧壁以及所述氧化层212的表面上热氧化生长第三氧化层，所述第三氧化层与所述氧化层215共同形成栅氧化层205，所述U型栅极沟槽203底部的栅氧化层205的表面近似呈V型，热氧化生长所述第三氧化层，所述掺杂带217在热氧化的过程中即被退火形成所述浮置环204，如图5G所示；
所述第三氧化层的厚度由预先设计的功率MOS管的结构决定；
所述U型栅极沟槽203底部的栅氧化层205的表面近似呈V型；
所述浮置环204有助于降低所述U型栅极沟槽203底部的电力线密度；
步骤S205，在所述栅氧化层205的表面上淀积多晶硅216，所述多晶硅216填充所述U型栅极沟槽203，如图5H所示；
接着，抛光所述外延层209表面以及所述U型栅极沟槽203顶部的所述多晶硅216和所述栅氧化层205，在所述U型栅极沟槽203内形成栅极206，所述栅极206的底端面近似呈V型，如图5I所示；
所述栅极206的底端面近似呈V型，V型栅极有效均匀了所述漏区与所述栅极氧化层界面处的电场强度；
然后，通过掺杂在所述外延层209中形成体区202和源区207，如图5J所示；
所述体区202的掺杂类型与所述漏区201的掺杂类型相反，所述源区207的掺杂类型与所述漏区201的掺杂类型相同，本实施例中，所述体区202为P型体区，所述源区207N型源区，形成所述体区202和源区207的步骤与现有技术相同，在此不详细描述，但是本领域技术人员应是知晓的；
在所述体区202与所述漏区201的交界处形成PN结，所述栅极206的V型底端面的最高点位于该PN结的下方，该最高点与该PN结之间的间距d3为0.15～0.5um。
综上所述，本实施例的功率MOS管的制造方法在形成底端面近似呈V型的栅极的步骤(步骤S2031～步骤S234)中不需要增加光刻板，不增加热预算。

Claims (7)

1.一种功率MOS管的制造方法，其特征在于，包括以下步骤：
在形成有漏区的衬底上形成栅极沟槽；
圆角化所述栅极沟槽底部的角，形成U型栅极沟槽，并对所述U型栅极沟槽底部附近的漏区进行掺杂，形成漏区内的掺杂带；
通过多次淀积氧化层，并在每次淀积氧化层后刻蚀掉部分氧化层，在所述U型栅极沟槽的底部形成具有窄槽的氧化层；
热氧化生长新氧化层，其中热氧化的过程同时即是对所述漏区内的掺杂带退火的过程，并且热氧化层生长完成后在所述沟槽底部的漏区内最终形成浮置环，所述新氧化层与所述具有窄槽的氧化层共同形成栅氧化层，所述U型栅极沟槽底部的栅氧化层的表面近似呈V型；
淀积多晶硅填充所述U型栅极沟槽，形成栅极。
2.如权利要求1所述的功率MOS管的制造方法，其特征在于，所述圆角化所述栅极沟槽底部的角，形成U型栅极沟槽，并在所述漏区内、紧贴所述U型栅极沟槽的底部形成浮置环具体包括以下步骤：
在所述衬底的表面、所述栅极沟槽的侧壁和底端上热氧化生长牺牲氧化层，圆角化所述栅极沟槽底部的角；
采用离子注入法对所述栅极沟槽底部附近区域的漏区进行掺杂，掺杂的类型与所述漏区的掺杂类型相反；
刻蚀掉所述牺牲氧化层，形成所述U型栅极沟槽；
进行退火处理，在所述漏区内、紧贴所述U型栅极沟槽的底部形成所述浮置环。
3.如权利要求1所述的功率MOS管的制造方法，其特征在于，在每次淀积氧化层后采用等离子体刻蚀法刻蚀掉部分氧化层。
4.如权利要求1、2或3所述的功率MOS管的制造方法，其特征在于，所述通过多次淀积氧化层，并在每次淀积氧化层后刻蚀掉部分氧化层，在所述U型栅极沟槽的底部形成具有窄槽的氧化层具有包括以下步骤：
淀积第一氧化层填充所述U型栅极沟槽；
刻蚀掉晶片表面的所述第一氧化层及所述U型栅极沟槽内的部分所述第一氧化层；
在晶片的表面、所述U型栅极沟槽的侧壁以及所述第一氧化层的表面上淀积第二氧化层，所述第二氧化层在所述U型栅极沟槽内形成第一窄槽；
刻蚀掉晶片表面的所述第二氧化层，以及所述U型栅极沟槽内的部分氧化层，在所述U型栅极沟槽的底部形成具有窄槽的氧化层。
5.如权利要求4所述的功率MOS管的制造方法，其特征在于，淀积的所述第二氧化层的厚度比淀积在所述晶片表面上的所述第一氧化层的厚度小。
6.如权利要求4所述的功率MOS管的制造方法，其特征在于，淀积在所述晶片表面上的所述第一氧化层的厚度大于所述U型栅极沟槽宽度的一半。
7.如权利要求4所述的功率MOS管的制造方法，其特征在于，所述U型栅极沟槽内被刻蚀掉的所述第一氧化层的厚度大于淀积在所述晶片表面上的所述第一氧化层的厚度。
CN201110103148.4A 2011-04-25 2011-04-25 功率mos管及其制造方法 Active CN102184959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110103148.4A CN102184959B (zh) 2011-04-25 2011-04-25 功率mos管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110103148.4A CN102184959B (zh) 2011-04-25 2011-04-25 功率mos管及其制造方法

Publications (2)

Publication Number Publication Date
CN102184959A CN102184959A (zh) 2011-09-14
CN102184959B true CN102184959B (zh) 2016-03-02

Family

ID=44571099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110103148.4A Active CN102184959B (zh) 2011-04-25 2011-04-25 功率mos管及其制造方法

Country Status (1)

Country Link
CN (1) CN102184959B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735953A (zh) * 2020-12-28 2021-04-30 广州粤芯半导体技术有限公司 一种屏蔽栅沟槽mosfet的制造方法
CN113257677A (zh) * 2021-05-19 2021-08-13 上海华虹宏力半导体制造有限公司 分栅快闪存储器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930689A (zh) * 2004-03-10 2007-03-14 皇家飞利浦电子股份有限公司 沟槽栅晶体管及其制造
CN100477267C (zh) * 2004-10-29 2009-04-08 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
CN102005377A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342709B1 (en) * 1997-12-10 2002-01-29 The Kansai Electric Power Co., Inc. Insulated gate semiconductor device
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
CN101800243B (zh) * 2000-03-17 2012-11-07 通用半导体公司 双栅极结构沟槽型dmos晶体管制造方法
DE10214151B4 (de) * 2002-03-28 2007-04-05 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
US7371641B2 (en) * 2004-10-29 2008-05-13 International Rectifier Corporation Method of making a trench MOSFET with deposited oxide
JP4622905B2 (ja) * 2006-03-24 2011-02-02 トヨタ自動車株式会社 絶縁ゲート型半導体装置の製造方法
KR100824205B1 (ko) * 2006-12-26 2008-04-21 매그나칩 반도체 유한회사 Dmos 트랜지스터 및 그 제조방법
US7615847B2 (en) * 2007-03-23 2009-11-10 Infineon Technologies Austria Ag Method for producing a semiconductor component
CN101345195A (zh) * 2007-07-12 2009-01-14 茂德科技股份有限公司 半导体元件的制造方法
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
JP2010219361A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930689A (zh) * 2004-03-10 2007-03-14 皇家飞利浦电子股份有限公司 沟槽栅晶体管及其制造
CN100477267C (zh) * 2004-10-29 2009-04-08 丰田自动车株式会社 绝缘栅极半导体器件及其生产方法
CN102005377A (zh) * 2009-08-31 2011-04-06 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备

Also Published As

Publication number Publication date
CN102184959A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
US20100264486A1 (en) Field plate trench mosfet transistor with graded dielectric liner thickness
CN102270660B (zh) 沟槽型金属氧化物半导体场效应晶体管形成方法
US9972676B2 (en) Silicon carbide semiconductor device
CN108649072B (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN112103186B (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN105489500A (zh) 超结vdmos的制备方法及其超结vdmos器件
CN102013394A (zh) 一种形成沟槽式mosfet沟槽底部厚氧的方法
CN111490094B (zh) 一种带ESD保护结构的trench分离栅DMOS器件制作方法
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
CN102129997B (zh) N型超结vdmos中p型柱的形成方法
CN102184959B (zh) 功率mos管及其制造方法
CN113594255A (zh) 沟槽型mosfet器件及其制备方法
JP2011187939A (ja) 酸化後のシリコントレンチ底部形状の構造及び形成方法
CN112582477A (zh) 一种低损耗和漏电的沟槽mos功率器件和制备方法
CN101506956A (zh) 半导体设备的制作方法
CN115084236B (zh) 沟槽栅功率mosfet及其制造方法
CN208489200U (zh) 超结金属氧化物半导体场效应晶体管
CN113707713B (zh) 多级瓣状体区金属氧化物半导体功率器件及其制作方法
TWI803288B (zh) 集成的平面-溝道閘極功率mosfet
CN113871481B (zh) 一种具有碳化硅超级结的半导体功率器件
CN107170797B (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN112103187B (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN215578581U (zh) 一种低压屏蔽栅mosfet器件
CN213878101U (zh) 一种低损耗和漏电的沟槽mos功率器件
WO2021232813A1 (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140428

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140428

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant