CN208489200U

CN208489200U - 超结金属氧化物半导体场效应晶体管

Info

Publication number: CN208489200U
Application number: CN201820904845.7U
Authority: CN
Inventors: 许海东
Original assignee: Bright Die Semiconductor Co Ltd In Nanjing
Current assignee: Bright Die Semiconductor Co Ltd In Nanjing
Priority date: 2018-06-12
Filing date: 2018-06-12
Publication date: 2019-02-12
Anticipated expiration: 2028-06-12

Abstract

本实用新型提供了超结金属氧化物半导体场效应晶体管，该晶体管包括重掺杂衬底、外延层、深结、沟道区、栅氧区、栅极多晶硅、源极多晶硅、有源区、绝缘层、源极及漏极，其中，该栅极多晶硅覆设于所述栅氧区的边缘区域；该源极多晶硅覆设于所述栅氧区的中部区域，且所述源极多晶硅与所述栅极多晶硅之间具有间隔区域；该源极通过开设于所述绝缘层的接触孔与所述源极多晶硅接触。由此，本实用新型引入额外的漏极和源极电阻电容组合，并降低了漏极和栅极电容，能够抑制漏极和源极间电压的上升速率，并减小对栅极的反馈信号，从而有效缓解MOSFET器件的EMI特性。

Description

超结金属氧化物半导体场效应晶体管

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种超结金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。

背景技术

目前，超结MOSFET凭借其超深结、低导通电阻的特点，正逐步替代传统的平面MOSFET。由于超结MOSFET采用交替深PN结，利用横向电场夹断承压，所以当漏极和源极间电压使得深PN结发生夹断后，空间电荷随电压变化仅发生微小变化，即ΔQ/ΔV很小，从而漏极与源极间的电容Cds和栅极与漏极间电容Cgd也很小，这会造成晶体管器件的关断速度快，漏极与源极间的电压上升速率过高，又通过栅极与漏极间的电容Cgd反馈给栅极，从而引起栅极电压波动，造成晶体管器件在电路中产生EMI(电磁干扰)。

实用新型内容

本实用新型提供一种超结金属氧化物半导体场效应晶体管及其制造方法，以减小晶体管器件在电路中产生EMI。

本实用新型实施例提供一种超结金属氧化物半导体场效应晶体管，包括：

重掺杂衬底，具有第一导电类型；

外延层，覆设于所述重掺杂衬底上，具有所述第一导电类型，且所述外延层的边缘区域开设有沟槽；

深结，填充设置于所述沟槽，且具有第二导电类型；所述第二导电类型不同于所述第一导电类型；

沟道区，形成于所述深结的远离所述重掺杂衬底的端部区域、所述外延层的远离所述重掺杂衬底的端部区域的边缘部分、及部分的所述深结与所述外延层的邻接区域，且具有所述第二导电类型；

栅氧区，覆设于所述外延层的远离所述重掺杂衬底的端部区域和部分的所述沟道区；

栅极多晶硅，覆设于所述栅氧区的边缘区域；

源极多晶硅，覆设于所述栅氧区的中部区域，且所述源极多晶硅与所述栅极多晶硅之间具有间隔区域；

有源区，具有所述第一导电类型，形成于所述沟道区，且接触所述栅氧区设置；

绝缘层，覆设于所述源极多晶硅、所述栅极多晶硅、所述间隔区域及部分的所述有源区；

源极，覆设于所述有源区、所述绝缘层及所述沟道区上，且通过开设于所述绝缘层的接触孔与所述源极多晶硅接触；及

漏极，覆设于所述重掺杂衬底上远离所述外延层的一侧。

一个实施例中，所述接触孔的个数为多个。

一个实施例中，所述接触孔的个数为两个，两个所述接触孔分别位于所述绝缘层的长边方向上的不同两端。

一个实施例中，所述栅氧的厚度范围为至

一个实施例中，所述外延层的厚度范围为20μm至60μm。

一个实施例中，所述深结的深度范围为16μm至56μm。

一个实施例中，所述第一导电类型为N型。

本实用新型实施例的超结金属氧化物半导体场效应晶体管，包含覆设于栅氧区上的栅极多晶硅和源极多晶硅，且该栅极多晶硅和该源极多晶硅之间具有间隔区域，这减少了栅极多晶硅覆盖栅氧区的面积，从而降低了栅极和漏极之间的电容，而且通过源极多晶硅额外生成了漏极和源极之间的电容，由此能够抑制漏极和源极间电压的上升速率，从而有效缓解MOSFET器件的EMI特性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本实用新型一实施例的超结金属氧化物半导体场效应晶体管的剖面结构示意图；

图2是本实用新型一实施例的超结金属氧化物半导体场效应晶体管的俯视结构示意图；

图3是现有超结金属氧化物半导体场效应晶体管的等效电路图；

图4是本实用新型一实施例超结金属氧化物半导体场效应晶体管的等效电路图；

图5至图11是本实用新型一实施例的超结金属氧化物半导体场效应晶体管的制造方法的过程示意图。

101～衬底；

102～外延层；

103～深结；

104～沟道区；

105～栅氧区；

106～栅极多晶硅；

107～源极多晶硅；

108～有源区；

109～绝缘层；

110～源极；

111～漏极。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本实用新型实施例做进一步详细说明。在此，本实用新型的示意性实施例及其说明用于解释本实用新型，但并不作为对本实用新型的限定。

为了解决MOSFET器件在电路会产生EMI的问题，本实用新型提供了一种超结金属氧化物半导体场效应晶体管。

图1是本实用新型一实施例的超结金属氧化物半导体场效应晶体管的剖面结构示意图。请参见图1，本实施例的超结金属氧化物半导体场效应晶体管，可包括：重掺杂衬底101、外延层102、深结103、沟道区104、栅氧区105、栅极多晶硅106、源极多晶硅107、有源区108、绝缘层109、源极110及漏极111。

重掺杂衬底101具有第一导电类型，例如N型或P型。该重掺杂衬底101可以基于硅衬底形成，硅衬底可以采用直拉单晶的方法生长。例如，对硅衬底进行N型重掺杂可以得到N型重掺杂的硅衬底，基于N型重掺杂的硅衬底可以形成NMOS器件；对硅衬底进行P型重掺杂可以得到P型重掺杂的硅衬底，基于P型重掺杂的硅衬底可以形成PMOS器件。重掺杂衬底101的掺杂程度可以视需要而定，例如重掺杂衬底101的方块电阻可以在0.0003Ω～0.0004Ω之间。

外延层102，覆设于所述重掺杂衬底101上，具有所述第一导电类型，且所述外延层102的边缘区域开设有沟槽。外延层102可以覆盖重掺杂衬底101上表面的部分区域或全部区域。外延层102可以通过外延生长(例如，化学气相沉积)生成。具体地，例如，氢气和含硅气体在高温环境下发生化学反应，在衬底硅表面上外延生长，形成一层硅材料层。含硅气体可以是四氯化硅(SiCl₄)、三氯氢硅(SiHCl₃)、硅烷(SiH₄)、二氯氢硅(SiH₂Cl₂)等。外延生长时，可以通过控制掺杂情况来控制外延层的电阻率，例如，N型掺杂所用的掺杂剂可以为磷烷(PH3)、三氯化磷(PCl3)等，生成N型的外延层102；P型掺杂所用的掺杂剂可以为乙硼烷(B2H6)、三氯化硼(BCl3)等，生成P型的外延层102。外延层102的厚度和掺杂浓度可以视MOSEF器件的耐压要求而定。外延层102的厚度的范围可以为20μm至60μm。外延层102的掺杂浓度的范围可以是1e15cm^-3～1e16cm^-3。MOSEF器件的耐压范围可以为300V～900V。具体地，例如，MOSEF器件的耐压要求为600V时，外延层102的厚度需要约为40μm左右。

该外延层102上开设的沟槽可以各种形状，用于使深结103和外延层102形成PN结，例如为长方体形状的深槽、梯形深槽、阶台式深槽等。具体地，可以首先将掩膜板置于外延层102上方并露出沟槽区域，然后对露出的沟槽区域进行光刻，之后去掉掩膜板并利用干法腐蚀去除沟槽区域中一定深度的外延层物质(例如硅)，形成上述外延层102的边缘区域开设的沟槽。该沟槽的深度的范围与MOSFET器件的耐压要求相匹配，例如可以为16μm～56μm。具体例如，MOSEF器件的耐压要求为600V时，沟槽的深度需要约为40μm左右。

深结103，填充设置于所述沟槽，且具有第二导电类型；所述第二导电类型不同于所述第一导电类型。该第二导电类型可以是P型或N型。具体地，在所述第一导电类型为N型的情况下，该第二导电类型为P型；在所述第一导电类型为P型的情况下，该第二导电类型为N型。具体实施时，可以通过外延生长并掺杂该第二导电类型的杂质来填充该沟槽(例如，外延生长硅材料的同时进行该第二导电类型掺杂)，并接着进行例如CMP(化学机械抛光)工艺对该外延层102的表面进行研磨，直至裸露第一导电类型的外延层102，完成并定义了第二导电类型的深结103，此时，深结103上表面可以和外延层102上表面齐平。深结103和外延层102的掺杂浓度可以一致。深结103和外延层102的界面(垂直于衬底的方向)可以形成深PN结，利用该深PN结可以产生横向电场，夹断承压。

沟道区104，形成于所述深结103的远离所述重掺杂衬底101的端部区域、所述外延层102的远离所述重掺杂衬底101的端部区域的边缘部分、及部分的所述深结103与所述外延层102的邻接区域，且具有所述第二导电类型。具体实施时，可以先通过掩膜板定义沟道区域，然后向该沟道区域注入第二导电类型的杂质，接着对掺杂后的沟道区域进行高温退火推结，形成沟道区104的PN结。其中，杂质剂量可视MOSFET器件所需达到的阈值电压来确定，例如，杂质剂量的范围可为5e12cm^-2～3e13cm^-2。退火可以在氮气等环境下进行。形成的沟道区104的深度范围可以为1μm至3μm。

栅氧区105，覆设于所述外延层102的远离所述重掺杂衬底101的端部区域和部分的所述沟道区104。该栅氧区105可以是二氧化硅材料。该栅氧区105的厚度跨度范围可以为至该栅氧区105可以利用化学气相沉积、化学反应沉积等方法沉积生成。

栅极多晶硅106，覆设于所述栅氧区105的边缘区域。源极多晶硅107，覆设于所述栅氧区105的中部区域，且所述源极多晶硅107与所述栅极多晶硅106之间具有间隔区域。具体实施时，可以首先在栅氧区105上沉积一层多晶硅，然后利用掩膜版定义出栅极多晶硅和源极多晶硅图形，使用干法腐蚀工艺蚀刻该层多晶硅，将该层多晶硅拆分成栅极多晶硅106和源极多晶硅107。

有源区108，具有所述第一导电类型，形成于所述沟道区104，且接触所述栅氧区105设置。有源区108可以是具有重掺杂的第一导电类型。具体实施时，可以通过掩膜板工艺定义有源区域，然后向该有源区域注入第一导电类型的杂质。该杂质的浓度可以与外延层的掺杂杂质的浓度一致。例如，该杂质的剂量的范围约为5e15cm^-2至1e16cm^-2。有源区108中杂质的浓度范围可以是1e19cm^-3至2e20cm^-3。

绝缘层109，覆设于所述源极多晶硅107、所述栅极多晶硅106、所述间隔区域及部分的所述有源区108。绝缘层109的材料可以是掺硼或掺磷的氧化物，例如掺硼或掺磷的二氧化硅。可以通过例如化学气相沉积生成该绝缘层109。

绝缘层109上可以开设有一个或多个接触孔112。接触孔112可以位于源极多晶硅107上方的区域。具体实施时，可以先沉积一层氧化层，然后基于定义的图形进行光刻，然后通过腐蚀工艺蚀刻出接触孔112，剩余的氧化层作为绝缘层109，对栅极多晶硅206和源极多晶硅207进行隔离。

源极110，覆设于所述有源区108、所述绝缘层109及所述沟道区104上，且通过开设于所述绝缘层109的接触孔112与所述源极多晶硅107接触。漏极111，覆设于所述重掺杂衬底101上远离所述外延层102的一侧。基于前述完成的结构，沉积金属形成源极110。可以通过进行背部研磨至所需厚度，沉积金属形成漏极111。

一些实施例中，所述接触孔的个数为两个，两个所述接触孔112可以分别位于所述绝缘层的长边方向上的不同两端。在此情况下，实际开孔区域可以是该源极多晶硅107的外边缘区域。图2是本实用新型一实施例的超结金属氧化物半导体场效应晶体管的俯视结构示意图。参见图1和图2，当源极多晶硅107为条状结构，则两个接触孔11可以分别开在源极多晶硅107的条状结构的首尾两端。图3是现有超结金属氧化物半导体场效应晶体管的等效电路图，图4是本实用新型一实施例超结金属氧化物半导体场效应晶体管的等效电路图，参见图1至图4，相对于现有的超结MOSFET器件，其源极110和漏极111之间形成电容201，通过开设接触孔112，源极多晶硅107和漏极111之间可以形成新的电容202，源极多晶硅107自身可以形成新的电阻203，从而引入了新的漏极和源极间的电容202和电阻203。

实施例中，有源区108可以为重掺杂。上述第一导电类型和第二导电类型均可以通过掺杂相应类型的杂质实现。例如，上述第一导电类型为N型时，可以通过掺杂磷离子实现，上述第二导电类型为P型时，可以通过掺杂硼离子实现。

一个实施例中，为了解决器件在电路中产生EMI的问题，参见图1，该实施例的超结金属氧化物半导体场效应晶体管，引入了有别于传统设计方案的多晶硅和接触孔图层，具体实现流程可如下：

步骤1：基于第一类型掺杂的重掺杂衬底，生长厚度和浓度满足器件耐压需要的外延层102，例如，600V器件，需要约40μm左右深度。

步骤2：基于步骤1所完成的结构，利用光刻工艺，定义第二类型深结掺杂区域，然后将该深结掺杂区域干法腐蚀至与器件耐压匹配的深度，得到深槽区域，例如，600V器件，需要约40μm左右深度。然后外延生长第二类型掺杂填充该深槽区域，接着CMP(化学机械抛光)工艺进行表面研磨，直至第一类型掺杂外延层102裸露，由此完成并定义了第二类型掺杂深结103。

步骤3：基于步骤2所完成的结构，通过光刻定义MOSFET的沟道区域，然后注入第二类型杂质，剂量视所需达到的阈值电压来定。接着高温退火推结，形成沟道区104。

步骤4：基于步骤3所完成的结构，生长栅氧区105，厚度跨度至接着沉积多晶硅。引入新结构所对应设计图形，基于定义的图形，使用干法腐蚀工艺蚀刻多晶硅，将传统多晶硅结构(如图8中栅氧区105上方部分的多晶硅层113)拆分成栅极多晶硅106和源极多晶硅107。

步骤5：基于步骤4所完成的结构，通过光刻工艺定义MOSFET管的有源区108，然后注入与外延层掺杂一致的第一类型杂质，剂量约为5e15cm^-2至1e16cm^-2之间。

步骤6：基于步骤5所完成的结构，接着沉积金属与半导体之间的绝缘层，然后引入新结构所对应设计图形，在源极多晶硅107上开孔，而实际的开孔区域是该源极多晶硅的外边缘区域。如，当源极多晶硅为条状结构，则接触孔仅开在多晶硅条的首尾两端(如图2所示)，这样可以引入新的漏极和源极间的电容202和电阻203，基于定义的图形通过腐蚀工艺蚀刻出接触控，残留的氧化层(绝缘层109)作为栅极和源极的隔离层。

步骤7：基于前述步骤所完成的结构，沉积金属形成源极110。

步骤8：基于前述步骤所完成的结构，对衬底101进行背部研磨至所需厚度，并在衬底101的背面沉积金属形成漏极111。

本实施例中，对多晶硅层引入新的图形结构，将部分超结MOSFET的栅极与漏极间电容Cgd，通过多晶硅刻孔，减小栅极多晶硅覆盖面积来进一步降低，而且引入源极多晶硅，额外生成新的漏极和源极间电容。进一步，源极多晶硅的接触孔只在多晶硅条状结构的两个末端，这又会引入源极多晶硅电阻，通过这个新结构可以更进一步降低栅极与漏极间的电容Cgd，从而增加漏极与源极间的电容Cds，进而抑制漏极与源极间电压的上升速率，因而可以有效缓解MOSFET器件的EMI特性，形成具有更好的EMI能力的新型超结MOSFET。

图5至图11是本实用新型一实施例的超结金属氧化物半导体场效应晶体管的制造方法的过程示意图。下面将参照图1、图5至图11说明超结金属氧化物半导体场效应晶体管的制造方法。

如图5所示，基于具有第一导电类型的重掺杂衬底111进行外延生长并掺杂所述第一导电类型的杂质，形成具有所述第一导电类型的外延层102。

如图6所示，在所述外延层102的边缘区域开设沟槽，通过外延生长并掺杂第二导电类型的杂质以填充所述沟槽，形成具有所述第二导电类型的深结103；所述第二导电类型不同于所述第一导电类型。

如图7所示，在所述深结103的远离所述重掺杂衬底101的端部区域、所述外延层102的远离所述重掺杂衬底101的端部区域的边缘部分、及部分的所述深结103与所述外延层102的邻接区域定义沟道区域，并向所述沟道区域注入所述第二导电类型的杂质，形成具有所述第二导电类型的沟道区104。一些实施例中，形成具有所述第二导电类型的深结之前，还可包括：在填充所述沟槽后，研磨去除所述外延层表面的所述第二导电类型的杂质以露出所述外延层。

如图8所示，在所述外延层102的远离所述重掺杂衬底101的裸露的端部区域和部分的所述沟道区生长栅氧区105，并在所述栅氧区105上沉积多晶硅层113。可以利用掩膜板遮盖不欲沉积栅氧区的位置，或者先沉积一层绝缘层，再蚀刻掉不需要的部分，形成栅氧区105，然后再在栅氧区105上沉积多晶硅层113，该多晶硅层113可能覆盖沟道区104。

如图9所示，基于预定图形蚀刻所述多晶硅层113，形成覆盖所述栅氧区105的边缘区域的栅极多晶硅106和覆盖所述栅氧区的中部区域的源极多晶硅107，并使所述源极多晶硅107与所述栅极多晶硅106间隔设定区域114。

如图10所示，在所述沟道区定义接触所述栅氧区105的有源区域，并向所述有源区域注入所述第一导电类型的杂质，形成有源区108。一些实施例中，形成具有所述第二导电类型的沟道区之前，还可包括：对注入所述第二导电类型的杂质后的所述沟道区域进行退火推结。

如图11所示，在所述源极多晶硅107、所述栅极多晶硅106、所述间隔区域114及部分的所述有源区108上沉积绝缘层109，并在覆盖所述源极多晶硅的部分的绝缘层109开设接触孔112。可以利用掩膜板遮盖不欲沉积绝缘层的位置，或者先沉积一层绝缘层，再蚀刻掉不需要的部分。一些实施例中，向所述有源区域注入所述第一导电类型的杂质的剂量范围可为5e15cm^-2至1e16cm^-2。

最终，在所述有源区、所述绝缘层、及所述接触孔处沉积金属，形成源极，并在所述重掺杂衬底上远离所述外延层的一侧沉积金属，形成漏极，得到如图1所示的超结金属氧化物半导体场效应晶体管。

综上所述，本实用新型实施例的超结金属氧化物半导体场效应晶体管，包含覆设于栅氧区上的栅极多晶硅和源极多晶硅，且该栅极多晶硅和该源极多晶硅之间具有间隔区域，这减少了栅极多晶硅覆盖栅氧区的面积，从而降低了栅极和漏极之间的电容，而且通过源极多晶硅额外生成了漏极和源极之间的电容，由此能够抑制漏极和源极间电压的上升速率，从而有效缓解MOSFET器件的EMI特性。进一步，通过开设与绝缘层上的不同接触孔，且使源极通过该些接触孔与源极多晶硅接触，从而可以形成由源极多晶硅自身产生的电阻，以此能够进一步抑制漏极和源极间电压的上升速率，从而更有效地缓解MOSFET器件的EMI特性。

在本说明书的描述中，参考术语“一个实施例”、“一个具体实施例”、“一些实施例”、“例如”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。各实施例中涉及的步骤顺序用于示意性说明本实用新型的实施，其中的步骤顺序不作限定，可根据需要作适当调整。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims

1.一种超结金属氧化物半导体场效应晶体管，其特征在于，包括：

重掺杂衬底，具有第一导电类型；

栅极多晶硅，覆设于所述栅氧区的边缘区域；

漏极，覆设于所述重掺杂衬底上远离所述外延层的一侧。

2.如权利要求1所述的超结金属氧化物半导体场效应晶体管，其特征在于，所述接触孔的个数为多个。

3.如权利要求2所述的超结金属氧化物半导体场效应晶体管，其特征在于，所述接触孔的个数为两个，两个所述接触孔分别位于所述绝缘层的长边方向上的不同两端。

4.如权利要求1所述的超结金属氧化物半导体场效应晶体管，其特征在于，所述栅氧区的厚度范围为至

5.如权利要求1所述的超结金属氧化物半导体场效应晶体管，其特征在于，所述外延层的厚度范围为20μm至60μm。

6.如权利要求1所述的超结金属氧化物半导体场效应晶体管，其特征在于，所述深结的深度范围为16μm至56μm。

7.如权利要求1所述的超结金属氧化物半导体场效应晶体管，其特征在于，所述第一导电类型为N型。