CN110854191A - 一种沟槽型绝缘栅双极晶体管及其制备方法 - Google Patents
一种沟槽型绝缘栅双极晶体管及其制备方法 Download PDFInfo
- Publication number
- CN110854191A CN110854191A CN201911119966.6A CN201911119966A CN110854191A CN 110854191 A CN110854191 A CN 110854191A CN 201911119966 A CN201911119966 A CN 201911119966A CN 110854191 A CN110854191 A CN 110854191A
- Authority
- CN
- China
- Prior art keywords
- trench
- layer
- bipolar transistor
- type insulated
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 14
- 210000000746 body region Anatomy 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000001994 activation Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000011810 insulating material Substances 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005293 physical law Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型绝缘栅双极晶体管及其制备方法，其中沟槽型绝缘栅双极晶体管核心改进点在于沟槽底部的无效区域填充有高密度氮化硅。本发明通过在沟槽底部的无效区域内填充高性能电绝缘材料高密度氮化硅，不仅解决了沟槽栅底部栅氧厚度不均匀的问题，保证了栅氧厚度的一致性，而且完全利用了沟槽侧壁栅氧的有效深度，消除了栅氧击穿电压弱点，改善了栅氧击穿电压的鲁棒性，同时减少了栅漏电容迭代的面积，进而减少了栅漏之间的米勒电容，降低了开关延迟时间，改善了开关特性，减少了器件的开关动态损耗。
Description
技术领域
本发明涉及功率半导体器件技术领域，尤其是一种沟槽型绝缘栅双极晶体管及其制备方法。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，简称IGBT)是一种集合金属氧化物半导体场效应管(MOSFET)的栅电极电压控制特性和双极性结型晶体管(BJT)达灵顿结构的功率半导体器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的功率半导体开关器件，开关频率在10-100KHz，具有广阔的发展空间和应用前景。
国家知识产权局于2016年3月23日授权公告的发明专利CN 103094324 B公开了一种沟槽型绝缘栅双极晶体管(参照图1)，包括集电极层220、漂移层240、发射极层260、漂移层之上形成的基极层250(P型基极层252、P+型基极层252)、沟槽290、以及形成于沟槽的栅介质层270和栅电极292，沟槽290中的栅电极的上表面被回刻蚀至低于基极层的上表面、以使发射极层可操作地被倾角式离子注入形成。然而，回刻蚀高掺杂的多晶硅栅极将会造成沟槽内多晶形貌不平整，致使电参数不一致。此外，结合晶体管制备工艺和N型发射极载流子分布情况，离子注入时需要极高的热预算才能使N型发射极到达P型基极层的下半部分，即保证Lch为较小的长度，而经历了极高热预算后，P型基极层也同时被推阱至更深。基于N型发射极和P型基极层经历相同热预算扩散物理定律和载流子特性，N型发射极载很难深入P型基极层一半以上，从而影响IGBT导通电流。
随着IGBT电流密度要求越来越高，现有沟槽型绝缘栅双极晶体管的沟槽栅底部形貌对器件一致性的影响也越来越大，沟槽工艺存在以下问题：1、沟槽底部不可避免的尖锐形状，造成底部栅氧厚度偏薄，高温栅压反偏存在弱点；2、只有沟槽290和P型基极层251交迭区域才是有效区域，P型基极层251以下的沟槽栅对于反型沟道而言都是无效区域，增加了栅源之间、栅漏之间的电容，影响了器件开关速度，增加了器件的动态损耗。
发明内容
针对上述问题，本发明提供一种沟槽型绝缘栅双极晶体管的改进结构及其制备方法。
本发明保护一种沟槽型绝缘栅双极晶体管，包括漂移层、位于漂移层正面的基极层、正面嵌入漂移层的沟槽、位于沟槽两侧基极层的发射极层、位于漂移层背面的集电极层，所述基极层由接触区和体区构成，所述沟槽由栅电极和包围栅电极的栅氧化层构成，所述沟槽底部的无效区域填充有高密度氮化硅，所述沟槽深3-8um、宽0.5-2um。
进一步的，所述栅氧化层厚度为1000-1500埃；所述体区结深3-4um，掺杂浓度在1e17-8e17cm-3之间。
进一步的，所述接触区结深0.5-1um，掺杂浓度在1e19-5e20cm-3之间；所述发射极层结深0.2-1um，与接触区交叠，掺杂浓度在1e19-4e20cm-3。
进一步的，所述基极层掺杂浓度在1e17-8e17cm-3之间。
进一步的，所述集电极层结深0.2-1um，掺杂浓度在1e19-5e19cm-3之间。
进一步的，所述漂移层和所述集电极层形成有场中止层，所述场中止层结深1-2um，掺杂浓度在5e16-5e17cm-3之间。
本发明还保护上述沟槽型绝缘栅双极晶体管的制备方法，沟槽刻蚀完成后，利用高密度等离子体成膜工艺在沟槽底部成长厚度0.5-2um的高密度氮化硅，再成长沟槽栅氧，最后成长高掺杂多晶硅形成栅电极；栅电极形成之后，在沟槽两侧离子注入形成发射极层；然后，在漂移层正面通过注入、推阱工艺依次形成体区和接触区，在发射极层和接触区上方通过物理溅射金属形成发射极电极；之后，在漂移区背面通过注入、推阱工艺形成场中止区，再通过注入、激活工艺形成集电极层，最后通过物理溅射形成集电极电极。
本发明通过在沟槽底部的无效区域内填充高性能电绝缘材料高密度氮化硅，不仅解决了沟槽栅底部栅氧厚度不均匀的问题，保证了栅氧厚度的一致性，而且完全利用了沟槽侧壁栅氧的有效深度，消除了栅氧击穿电压弱点，改善了栅氧击穿电压的鲁棒性，同时减少了栅漏电容迭代的面积，进而减少了栅漏之间的米勒电容，降低了开关延迟时间，改善了开关特性，减少了器件的开关动态损耗。
附图说明
图1为发明专利CN 103094324 B的技术方案结构图；
图2为实施例1的结构示意图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。本发明的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
实施例1
为便于表述，以下以N沟道的沟槽型绝缘栅双极晶体管为例进行阐述。参照图2所示，该沟槽型绝缘栅双极晶体管包括N型漂移层140、位于漂移层正面的P型基极层150、正面嵌入漂移层的沟槽190、位于沟槽两侧基极层的N型发射极层160、位于漂移层背面的P型集电极层120。
所述基极层由P型接触区151和P型体区152构成，所述沟槽由栅电极191和包围栅电极的栅氧化层192构成。所述沟槽深3-8um、宽0.5-2um。所述沟槽底部的无效区域填充有高密度氮化硅193。
通过在沟槽底部的无效区域内填充高性能电绝缘材料高密度氮化硅，不仅解决了沟槽栅底部栅氧厚度不均匀的问题，保证了栅氧厚度的一致性，而且完全利用了沟槽侧壁栅氧的有效深度，消除了栅氧击穿电压弱点，改善了栅氧击穿电压的鲁棒性，同时减少了栅漏电容迭代的面积，进而减少了栅漏之间的米勒电容，降低了开关延迟时间，改善了开关特性，减少了器件的开关动态损耗。
所述栅氧化层192厚度为1000-1500埃；所述体区152结深3-4um，掺杂浓度在1e17cm-3-8e17cm-3之间。二者结合，确保IGBT阈值电压在4.5V以上，有足够的安全余量。
所述接触区结深0.5-1um，掺杂浓度在1e19-5e20cm-3之间；所述发射极层120结深0.2-1um，与接触区至少交叠0.5um，掺杂浓度在1e19-4e20cm-3，以确保接触电阻小和沟道联通，保证电子的通路。
所述基极层掺杂浓度在1e17-8e17cm-3之间，以确保IGBT器件的耐受电压和电导调制效应，满足导通大电流的要求。
所述集电极层结深0.2-1um，掺杂浓度在1e19-5e19cm-3之间，以达到控制空穴发射效率的作用。
所述漂移层和所述集电极层形成有场中止层，所述场中止层结深1-2um，掺杂浓度在5e16-5e17cm-3之间，具有改善IGBT折中特性，降低IGBT关断时电流拖尾时间的效果。
实施例2
一种实施例1所述沟槽型绝缘栅双极晶体管的制备方法，主要包括以下步骤：
1、半导体衬底正面挖3-8um深、0.5-2um宽的沟槽190，利用高密度等离子体成膜工艺在沟槽底部成长厚度0.5-2um的高密度氮化硅293；
2、炉管成长沟槽栅氧，温度控制在1000-1200℃，形成厚度1000-1500埃的栅氧化层192；
3、通过生长高掺杂磷元素的多晶硅，在沟槽形成1-2um厚的N型栅电极191；
4、在沟槽两侧离子注入形成0.2-1um厚的N+发射极层160，掺杂浓度在1e19-4e20cm-3；
5、通过注入和高温推阱工艺在漂移层正面形成3-4um厚的P型体区152，掺杂浓度在1e17cm-3-8e17cm-3之间；
6、通过注入和高温推阱工艺在漂移层正面形成厚度0.5-1um的P+接触区151，掺杂浓度在1e19-5e20cm-3之间；
7、在发射极层和接触区上方通过物理溅射金属形成发射极电极180；
8、通过注入和高温推阱工艺在漂移区背面形成场中止区130，结深1-2um，掺杂浓度在5e16-5e17cm-3之间；
9、通过注入、激活工艺形成集电极层120；
10、通过物理溅射形成集电极电极110。
显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
Claims (9)
1.一种沟槽型绝缘栅双极晶体管，包括漂移层、位于漂移层正面的基极层、正面嵌入漂移层的沟槽、位于沟槽两侧基极层的发射极层、位于漂移层背面的集电极层，所述基极层由接触区和体区构成，所述沟槽由栅电极和包围栅电极的栅氧化层构成，其特征在于，所述沟槽底部的无效区域填充有高密度氮化硅。
2.根据权利要求1所述的沟槽型绝缘栅双极晶体管，其特征在于，所述沟槽深3-8um、宽0.5-2um。
3.根据权利要求1所述的沟槽型绝缘栅双极晶体管，其特征在于，所述栅氧化层厚度为1000-1500埃；所述体区结深3-4um，掺杂浓度在1e17cm-8e17cm-3之间。
4.根据权利要求1所述的沟槽型绝缘栅双极晶体管，其特征在于，所述接触区结深0.5-1um，掺杂浓度在1e19-5e20cm-3之间；所述发射极层结深0.2-1um，与接触区交叠，掺杂浓度在1e19-4e20cm-3。
5.根据权利要求1所述的沟槽型绝缘栅双极晶体管，其特征在于，所述基极层掺杂浓度在1e17-8e17cm-3之间。
6.根据权利要求1所述的沟槽型绝缘栅双极晶体管，其特征在于，所述集电极层结深0.2-1um，掺杂浓度在1e19-5e19cm-3之间。
7.根据权利要求1-6任一项所述的沟槽型绝缘栅双极晶体管，其特征在于，所述漂移层和所述集电极层形成有场中止层，所述场中止层结深1-2um，掺杂浓度在5e16-5e17cm-3之间。
8.一种权利要求1-7所述沟槽型绝缘栅双极晶体管的制备方法，其特征在于，沟槽刻蚀完成后，利用高密度等离子体成膜工艺在沟槽底部成长厚度0.5-2um的高密度氮化硅，再成长沟槽栅氧，最后成长高掺杂多晶硅形成栅电极。
9.根据权利要求8所述的沟槽型绝缘栅双极晶体管，其特征在于，栅电极形成之后，在沟槽两侧离子注入形成发射极层；然后，在漂移层正面通过注入、推阱工艺依次形成体区和接触区，在发射极层和接触区上方通过物理溅射金属形成发射极电极；之后，在漂移区背面通过注入、推阱工艺形成场中止区，再通过注入、激活工艺形成集电极层，最后通过物理溅射形成集电极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911119966.6A CN110854191A (zh) | 2019-11-15 | 2019-11-15 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911119966.6A CN110854191A (zh) | 2019-11-15 | 2019-11-15 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110854191A true CN110854191A (zh) | 2020-02-28 |
Family
ID=69601492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911119966.6A Pending CN110854191A (zh) | 2019-11-15 | 2019-11-15 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854191A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117650164A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153558A1 (en) * | 2001-04-02 | 2002-10-24 | Toshiyuki Takemori | Semiconductor device and method for manufacturing the same |
| US20090309156A1 (en) * | 2008-06-11 | 2009-12-17 | Maxpower Semiconductor Inc. | Super Self-Aligned Trench MOSFET Devices, Methods, and Systems |
| CN109473474A (zh) * | 2018-11-09 | 2019-03-15 | 上海擎茂微电子科技有限公司 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
-
2019
- 2019-11-15 CN CN201911119966.6A patent/CN110854191A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153558A1 (en) * | 2001-04-02 | 2002-10-24 | Toshiyuki Takemori | Semiconductor device and method for manufacturing the same |
| US20090309156A1 (en) * | 2008-06-11 | 2009-12-17 | Maxpower Semiconductor Inc. | Super Self-Aligned Trench MOSFET Devices, Methods, and Systems |
| CN109473474A (zh) * | 2018-11-09 | 2019-03-15 | 上海擎茂微电子科技有限公司 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117650164A (zh) * | 2023-10-31 | 2024-03-05 | 海信家电集团股份有限公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| US20070181927A1 (en) | Charge balance insulated gate bipolar transistor | |
| TWI575736B (zh) | 雙溝槽閘極絕緣閘雙極電晶體結構 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN102044563A (zh) | Ldmos器件及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN109065627A (zh) | 一种具有多晶硅岛的ldmos器件 | |
| CN113838922A (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| JPH09503626A (ja) | 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN112397567A (zh) | 一种具有p型横向变掺杂区的高压resurf ldmos器件 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN106683989A (zh) | 沟槽igbt器件及其制造方法 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN113659009A (zh) | 体内异性掺杂的功率半导体器件及其制造方法 | |
| JP2014154739A (ja) | 半導体装置 | |
| CN110854191A (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN104299990A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN108172618B (zh) | 高k介质沟槽横向双扩散金属氧化物宽带隙半导体场效应管及其制作方法 | |
| US20100025725A1 (en) | Semiconductor device and method for production thereof | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN101385151B (zh) | 具有自偏压电极的横向功率器件 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200228 |