CN109473474A - 沟槽绝缘栅双极型晶体管器件及其生成方法 - Google Patents
沟槽绝缘栅双极型晶体管器件及其生成方法 Download PDFInfo
- Publication number
- CN109473474A CN109473474A CN201811333505.4A CN201811333505A CN109473474A CN 109473474 A CN109473474 A CN 109473474A CN 201811333505 A CN201811333505 A CN 201811333505A CN 109473474 A CN109473474 A CN 109473474A
- Authority
- CN
- China
- Prior art keywords
- area
- trench
- layer
- emitter
- type base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 claims abstract description 68
- 230000003647 oxidation Effects 0.000 claims abstract description 57
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 57
- 238000002513 implantation Methods 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 157
- 239000000377 silicon dioxide Substances 0.000 claims description 78
- 230000004888 barrier function Effects 0.000 claims description 46
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 44
- 235000012239 silicon dioxide Nutrition 0.000 claims description 39
- 239000012212 insulator Substances 0.000 claims description 34
- -1 Boron ion Chemical class 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 229910052796 boron Inorganic materials 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910003978 SiClx Inorganic materials 0.000 claims description 5
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000012876 topography Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 239000003292 glue Substances 0.000 claims description 2
- 241000790917 Dioxys <bee> Species 0.000 claims 2
- 239000013049 sediment Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 230000002829 reductive effect Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005040 ion trap Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供一种沟槽绝缘栅双极型晶体管器件及其生成方法，本申请利用等离子体成膜工艺在沟槽区底部形成较厚的栅氧化膜。由于沟槽底部栅氧化膜厚度的增大，保证了栅氧厚度的一致性，消除了沟槽底部栅氧化层易击穿的弱点，提高了栅氧击穿电压的鲁棒性。同时也减少了栅漏电容的面积，从而减小了米勒电容，降低了开关延迟时间，减少了器件的开关动态损耗，改善了器件的开关特性。同时，沟槽底部形成较厚的栅氧化膜也可使多晶硅回刻后的上表面平整，且略高于N型基区硅片表面，且不需要增大N+发射极注入能量和花费更长时间高温推阱来形成更深的N+发射极结深，减少了栅源垂直交叠面积，降低了栅源电容降低了IGBT的开关损耗。
Description
技术领域
本申请涉及沟槽绝缘栅双极型晶体管器件及其生成方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，以下简称IGBT)是一种把金属氧化物半导体场效应晶体管(MOSFET)和双极结型晶体管(BJT)结合起来的达灵顿结构的半导体功率电力电子器件，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，开关频率在10-100KHZ之间，有着广阔的发展和应用前景。
中国专利CN103094324A公开了一种新型IGBT器件结构如图1所示，该沟槽型IGBT由沟槽区290、栅氧化层291、多晶硅栅极292、正面金属层280、绝缘介质层270、N+发射极260、P型基区251、P+接触区252、N型基区240、N-缓冲层230以及P型集电极220，背面金属层210。在该器件结构的工艺实现方案中，多晶硅回刻将会造成沟槽内多晶硅的上表面形貌不平整，从而造成电学参数不一致。P型基区与沟槽侧壁交叠处形成有效导电沟道长度Lch，该结构中有效导电沟道长度过短使得沟道电阻增大，器件导通压降过高。同时，多晶硅回刻也使得沟槽内多晶硅上表面凹陷，使其远低于硅片上表面。从器件实现的角度来看，需要增大N+发射极注入能量，花费更长时间高温推阱，形成更深的N+发射极结深，才能确保N+发射极与多晶硅栅极垂直交叠，从而形成有效的导电沟道。但这样做往往会增大栅源接触面积，使得栅源电容过大，增加了IGBT的开关损耗。也造成有效导电沟道长度过短，沟道电阻增大，器件导通压降过高。
目前随着IGBT对电流密度的要求越来越高，如图2所示，现有沟槽型绝缘栅双极型晶体管IGBT沟槽区290的底部形貌对器件一致性的影响也越来越大。在现有的沟槽工艺中，由于沟槽底部不可避免的尖锐形状，造成了沟槽底部栅氧厚度较薄，可承受的高温反偏栅源电压较低。
发明内容
本申请的一个目的是提供一种沟槽绝缘栅双极型晶体管器件及其生成方法。
根据本申请的一个方面，提供一种沟槽绝缘栅双极型晶体管器件，该沟槽绝缘栅双极型晶体管器件包括：
沟槽区290，位于所述沟槽区290的底部的栅氧化膜293，位于所述沟槽区290的侧壁的栅氧化膜294，多晶硅栅极292，正面发射极金属层280，二氧化硅绝缘介质层270，N+发射极260，P型基区251，P+接触区252，N型基区240，N型场终止区230以及P型集电极220，背面集电极金属层210，其中，
所述P型基区251形成于所述N型基区240表面；
所述多晶硅栅极292生长于所述沟槽区290内，所述多晶硅栅极292为沟槽结构，其贯穿于所述P型基区251和N型基区240中，并凸出于所述P型基区251的表面，所述多晶硅栅极292凸出所述N+发射极260或所述P+接触区252表面，所述多晶硅栅极292的沟槽内填充有N型高掺杂浓度的多晶硅；
所述N+发射极260形成于所述P型基区251表面，并与所述多晶硅栅极292的两侧面相连接；
所述P+接触区252形成于所述P型基区251表面，并与所述N+发射极260交叠；
所述N型场终止区230形成于所述N型基区240背面，所述P型集电极220与所述N型场终止区230背面接触；
所述沟槽区290的底部的栅氧化膜293是由高密度等离子体成膜工艺生成的二氧化硅绝缘膜；
所述沟槽区290的侧壁的氧化膜294是由炉管高温形成的二氧化硅绝缘膜；
所述二氧化硅绝缘介质层270生成于所述多晶硅栅极292以及P型基区251表面；
正面发射极金属层280形成于N+发射极260，P+接触区252和二氧化硅绝缘介质层270上；
所述背面集电极金属层210通过物理溅射方式形成于所述P型集电极220的背面。
进一步的，上述沟槽绝缘栅双极型晶体管器件中，所述沟槽区290的底部的栅氧化膜293的厚度为1-2um。
进一步的，上述沟槽绝缘栅双极型晶体管器件中，所述多晶硅栅极292的上表面形貌平整，且略高于所述N+发射极260或所述P+接触区252表面。
进一步的，上述沟槽绝缘栅双极型晶体管器件中，所述多晶硅栅极292的沟槽深度为3-6um，横截面宽度为0.5-2um。
根据本申请的另一面，还提供一种如上述任一项所述的沟槽绝缘栅双极型晶体管器件的生成方法，包括：
在N型基区240表面生长一层二氧化硅缓冲层；
在所述二氧化硅缓冲层上通过高温炉管工艺生长一层氮化硅阻挡层；
在所述氮化硅阻挡层上涂布第一光刻胶，进行沟槽版图曝光和显影，形成界定沟槽区290的光刻胶图形；
用磷酸对没有所述光刻胶图形遮挡的区域中的氮化硅阻挡层进行湿法腐蚀，去除暴露的氮化硅阻挡层，得到去除了沟槽区290中的氮化硅阻挡层的沟槽区290刻蚀窗口；
用湿法腐蚀掉所述沟槽刻蚀窗口下暴露的二氧化硅缓冲层，得到去除了沟槽区290中的氮化硅阻挡层和二氧化硅缓冲层的沟槽区290刻蚀窗口；
对去除了沟槽区290中的氮化硅阻挡层和二氧化硅缓冲层的沟槽区290刻蚀窗口进行硅刻蚀，得到多个深沟槽区290；
通过灰化和湿法工艺去除所述氮化硅阻挡层表面的第一光刻胶；
在所述氮化硅阻挡层的表面和沟槽区290的内壁，采用高密度等离子体化学气相淀积工艺生长一层预设厚度的绝缘氧化膜；
对所述氮化硅阻挡层表面的绝缘氧化膜进行化学机械研磨，其中，将所述氮化硅阻挡层用作研磨绝缘氧化膜的阻挡层，去除掉所述氮化硅阻挡层表面的绝缘氧化膜，只保留所述沟槽区290底部的绝缘氧化膜，以在所述沟槽区290的底部形成一层预设厚度的栅氧化膜293；
用磷酸腐蚀掉所述二氧化硅缓冲层表面的氮化硅阻挡层；
在所述二氧化硅缓冲层的表面和沟槽区290的侧壁通过高温炉管生长一层牺牲氧化膜，再利用湿法腐蚀掉所述二氧化硅缓冲层的表面和沟槽区290侧壁的牺牲氧化膜以及N型基区240上面的二氧化硅缓冲层，以确保沟槽区290的侧壁的光滑平整；在所述N型基区240表面和沟槽区290的侧壁通过高温炉管生长一层栅氧化膜294；
在所述栅氧化膜294的表面和沟槽区290内进行高温炉管生长重掺杂磷元素的多晶硅。然后在多晶硅表面涂布第二光刻胶，采用多晶硅版图光刻曝光和显影，在所述栅氧化膜294的表面进行多晶硅干法刻蚀1-2um，以去除掉所述栅氧化膜294的表面的多晶硅，并顺带刻蚀掉一部分N型基区240表面的栅氧化膜294，只保留所述沟槽区290里的多晶硅，使得所述沟槽区290里填充N型高掺杂多晶硅以形成多晶硅栅极292；
在所述N型基区240表面进行硼离子注入形成P型基区251；
在所述P型基区251上通过砷离子注入形成N+发射极260；
利用二氧化硅成膜工艺在所述多晶硅栅极292以及P型基区251表面生长二氧化硅绝缘介质层270；然后在所述二氧化硅绝缘介质层270的表面涂布第三光刻胶，进行曝光和显影，带着所述第三光刻胶对所述二氧化硅绝缘介质层270进行刻蚀，以打开P+接触区252窗口，此时，P+接触区窗口中的二氧化硅绝缘介质层270已被刻蚀掉了，从而形成去除了二氧化硅绝缘介质层270的P+接触区252窗口；去除二氧化硅绝缘介质层270表面的第三光刻胶；
在N+发射极区260中通过硼离子注入和高温推阱工艺形成P+接触区252；
在所述P+接触区252、N+发射极260和二氧化硅绝缘介质层270上方通过物理溅射方法形成正面发射极金属层280；
在所述N型基区240背面通过硼离子注入和推阱工艺形成N型场终止区230；
在所述N型场终止区230的背面通过磷离子注入和高温推阱工艺形成P型集电极220；
在所述P型集电极220的背面通过物理溅射方法形成背面集电极金属层210。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在N型基区240表面生长一层二氧化硅缓冲层中，
所述二氧化硅缓冲层的厚度为
所述N型基区240的掺杂浓度为1E13-2E14cm-3。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述二氧化硅缓冲层上通过高温炉管工艺生长一层氮化硅阻挡层中，
所述氮化硅阻挡层的厚度可以为
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述氮化硅阻挡层的表面和沟槽区290的内壁，采用高密度等离子体化学气相淀积工艺生长一层预设厚度的绝缘氧化膜中，
所述绝缘氧化膜的厚度为1-2um。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述二氧化硅缓冲层的表面和沟槽区290的侧壁通过高温炉管生长一层牺牲氧化膜中，
所述牺牲氧化膜的厚度为
在所述N型基区240表面和沟槽区290的侧壁通过高温炉管生长一层栅氧化膜294中，
所述栅氧化膜294的厚度可以为
所述高温炉管生长的温度在1000-1200℃之间。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述栅氧化膜294的表面和沟槽区290内进行高温炉管生长重掺杂磷元素的多晶硅中，
所述多晶硅的厚度为1-2um。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述N型基区240表面进行硼离子注入形成P型基区251中，
通过注入能量在50-100kev、剂量在1E13-8E13cm-2之间的硼离子，经过高温推阱，温度为1000-1150℃之间，时间为50-200min，在所述N型基区240中形成P型基区251，其中，所述N型基区的掺杂浓度为1E13-2E14cm-3，所述P型基区251的结深在3um以上，峰值浓度为1E17-8E17cm-3。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述P型基区251上通过砷离子注入形成N+发射极260中，
可以通过注入能量在50kev以上、剂量大于1E15cm-2的砷离子，在所述P型基区251中形成N+发射极260，所述N+发射极260的峰值浓度为1E19-4E20cm-3，结深为0.5-1um。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，利用二氧化硅成膜工艺在所述多晶硅栅极292以及P型基区251表面生长二氧化硅绝缘介质层270中，
所述二氧化硅绝缘介质层270的厚度可以为
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在N+发射极区260中通过硼离子注入和高温推阱工艺形成P+接触区252中，
在所述N+发射极260中通过注入能量在50kev以上、剂量大于1E15cm-2的硼离子，形成所述P+接触区252。其中，所述P+接触区252的峰值浓度在1E19-5E20cm-3，结深为0.2-1um。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述P+接触区252、N+发射极260和二氧化硅绝缘介质层270上方通过物理溅射方法形成正面发射极金属层280中，
在所述P+接触区252、N+发射极260和二氧化硅绝缘介质层270上方进行金属溅射形成厚度为1-5um的金属膜，然后在所述金属膜上涂布第四光刻胶，采用金属层版图进行光刻，曝光和显影，带着第四光刻胶采用湿法或干法腐蚀金属，形成金属互联的正面发射极金属层280，正面发射极金属层280的厚度在1-5um。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述N型基区240背面通过硼离子注入和推阱工艺形成N型场终止区230中，
所述N型场终止区230的峰值浓度为5E15-1E17cm-3，结深为1-2um。
进一步的，上述沟槽绝缘栅双极型晶体管器件的生成方法中，在所述N型场终止区230的背面通过磷离子注入和高温推阱工艺形成P型集电极220中，
所述P型集电极220的峰值浓度为1E19-5E19cm-3，结深为0.2-1um。
与现有技术相比，本申请利用高密度等离子体成膜工艺在沟槽区290底部形成较厚的栅氧化膜293。由于沟槽底部栅氧化膜厚度的增大，保证了栅氧厚度的一致性，消除了沟槽底部栅氧化层易击穿的弱点，提高了栅氧击穿电压的鲁棒性。同时也减少了栅漏电容的面积，从而减小了米勒电容，降低了开关延迟时间，减少了器件的开关动态损耗，改善了器件的开关特性。同时，沟槽底部形成较厚的栅氧化膜也可使多晶硅回刻后的上表面平整，且略高于N型基区硅片表面，且不需要增大N+发射极注入能量和花费更长时间高温推阱来形成更深的N+发射极结深，减少了栅源垂直交叠面积，降低了栅源电容降低了IGBT的开关损耗。同时也增大了有效导电沟道长度，降低了沟道电阻，减小了器件导通压降。增强了器件电学参数的一致性，也增强了器件的稳定性和可靠性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1示出现有的新型沟槽型IGBT器件结构图；
图2示现有的沟槽型IGBT器件结构图；
图3示出本申请一实施例的沟槽栅IGBT器件结构图；
图4示出本申请一实施例的沟槽底部栅氧化层厚度与栅漏电容的关系图；
图5示出本申请一实施例的沟槽绝缘栅双极型晶体管器件的生成方法中步骤S1-S12形成沟槽栅极的结构示意图。
附图中相同或相似的附图标记代表相同或相似的部件。
具体实施方式
下面结合附图对本申请作进一步详细描述。
如图3所示，本申请提供一种沟槽绝缘栅双极型晶体管器件，包括：沟槽区290，位于所述沟槽区290的底部的栅氧化膜293，位于所述沟槽区290的侧壁的栅氧化膜294，多晶硅栅极292，正面发射极金属层280，二氧化硅绝缘介质层270，N+发射极260，P型基区251，P+接触区252，N型基区240，N型场终止区230以及P型集电极220，背面集电极金属层210，其中，
所述P型基区251形成于所述N型基区240表面；
所述多晶硅栅极292生长于所述沟槽区290内，所述多晶硅栅极292为沟槽结构，其贯穿于所述P型基区251和N型基区240中，并凸出于所述P型基区251的表面，所述多晶硅栅极292凸出所述N+发射极260或所述P+接触区252表面，所述多晶硅栅极292的沟槽内填充有N型高掺杂浓度的多晶硅；
在此，所述多晶硅栅极292的上表面形貌平整，且略高于所述N+发射极260或所述P+接触区252表面；所述多晶硅栅极292的沟槽深度为3-6um，横截面宽度为0.5-2um；所述多晶硅的高掺杂浓度的范围为5E19-5E20cm-3；
所述N+发射极260形成于所述P型基区251表面，并与所述多晶硅栅极292的两侧面相连接；
所述P+接触区252形成于所述P型基区251表面，并与所述N+发射极260交叠；
所述N型场终止区230形成于所述N型基区240背面，所述P型集电极220与所述N型场终止区230背面接触；
所述沟槽区290的底部的栅氧化膜293是由高密度等离子体成膜工艺生成的二氧化硅绝缘膜；
所述沟槽区290的侧壁的氧化膜294是由炉管高温形成的二氧化硅绝缘膜；
所述二氧化硅绝缘介质层270生成于所述多晶硅栅极292以及P型基区251表面；
正面发射极金属层280形成于N+发射极260，P+接触区252和二氧化硅绝缘介质层270上；
所述背面集电极金属层210通过物理溅射方式形成于所述P型集电极220的背面。
本申请的沟槽绝缘栅双极型晶体管器一实施例中，所述沟槽区290的底部的栅氧化膜293的厚度为1-2um。
具体的，图4为沟槽底部栅氧化层厚度与栅漏电容的关系图。从图4中可以看到，沟槽底部的栅氧化层厚度越大，栅漏电容越小。
本申请利用高密度等离子体成膜工艺在沟槽区290底部形成较厚的栅氧化膜293。由于沟槽底部栅氧化膜厚度的增大，保证了栅氧化膜厚度的一致性，消除了沟槽底部栅氧化层易击穿的弱点，提高了栅氧化层击穿电压的鲁棒性。同时也减少了栅漏电容的面积，从而减小了米勒电容，降低了开关延迟时间，减少了器件的开关动态损耗，改善了器件的开关特性。同时，沟槽底部形成较厚的栅氧化膜也可使多晶硅回刻后的上表面形貌平整，且略高于N型基区硅片表面，并且不需要增大N+发射极注入能量和花费更长时间高温推阱来形成更深的N+发射极结深，减少了栅源垂直交叠面积，降低了栅源电容降低了IGBT的开关损耗。同时也增大了有效导电沟道长度，降低了沟道电阻，减小了器件导通压降。增强了器件电学参数的一致性，也增强了器件的稳定性和可靠性。
如图5所示，本申请还提供一种上述沟槽绝缘栅双极型晶体管器件的实现方法，包括步骤S1～步骤S20：
步骤S1，在N型基区(衬底)240表面生长一层二氧化硅(SiO2)缓冲层；
在此，所述二氧化硅缓冲层的厚度可以为所述二氧化硅缓冲层作为硅材料与氮化硅材料之间的缓冲层；所述N型基区240的掺杂浓度可以为1E13-2E14cm-3，确保IGBT器件耐受电压。
步骤S2，在所述二氧化硅缓冲层上通过高温炉管工艺生长一层氮化硅(Si3N4)阻挡层；
在此，所述氮化硅阻挡层的厚度可以为氮化硅阻挡层作为研磨二氧化硅的阻挡层。
步骤S3，在所述氮化硅阻挡层上涂布第一光刻胶(PR)，进行沟槽版图曝光和显影，形成界定沟槽区290的光刻胶图形，然后使用该光刻胶图形作为掩模来实施下一步刻蚀；
步骤S4，用磷酸对没有所述光刻胶图形遮挡的区域中的氮化硅阻挡层进行湿法腐蚀，去除暴露的氮化硅阻挡层，得到去除了沟槽区290中的氮化硅阻挡层的沟槽区290刻蚀窗口；
步骤S5，用湿法腐蚀掉所述沟槽刻蚀窗口下暴露的二氧化硅缓冲层，得到去除了沟槽区290中的氮化硅阻挡层和二氧化硅缓冲层的沟槽区290刻蚀窗口；
步骤S6，对去除了沟槽区290中的氮化硅阻挡层和二氧化硅缓冲层的沟槽区290刻蚀窗口进行硅刻蚀，得到多个深沟槽区290，
在此，所述沟槽区290的深度可以为3-8um，宽度为0.5-2um；
步骤S7，通过灰化和湿法工艺去除所述氮化硅阻挡层表面的第一光刻胶；
步骤S8，在所述氮化硅阻挡层的表面和沟槽区290的内壁，采用高密度等离子体化学气相淀积工艺生长一层预设厚度的绝缘氧化膜(HDP)；
在此，所述绝缘氧化膜的厚度可以为1-2um。
步骤S9，对所述氮化硅阻挡层表面的绝缘氧化膜进行化学机械研磨，其中，将所述氮化硅阻挡层用作研磨绝缘氧化膜的阻挡层，去除掉所述氮化硅阻挡层表面的绝缘氧化膜，只保留所述沟槽区290底部的绝缘氧化膜，以在所述沟槽区290的底部形成了一层预设厚度的栅氧化膜293；
在此，所述绝缘氧化膜293的厚度可以为1-2um；较厚的沟槽底部栅氧化膜保证了栅氧厚度的一致性，消除了栅氧化层易击穿的弱点，提高了栅氧击穿电压的鲁棒性。同时也减少了栅漏电容的面积，从而减小了米勒电容，降低了开关延迟时间，减少了器件的开关动态损耗，改善了器件的开关特性。
步骤S10，用磷酸腐蚀掉所述二氧化硅缓冲层表面的氮化硅阻挡层。
步骤S11，在所述二氧化硅缓冲层的表面和沟槽区290的侧壁通过高温炉管生长一层牺牲氧化膜，再利用湿法腐蚀掉所述二氧化硅缓冲层的表面和沟槽区290侧壁的牺牲氧化膜以及N型基区240上面的二氧化硅缓冲层，以确保沟槽区290的侧壁的光滑平整；在所述N型基区240表面和沟槽区290的侧壁通过高温炉管生长一层栅氧化膜294；
在此，所述牺牲氧化膜的厚度可以为，所述栅氧化膜294的厚度可以为在所述N型基区240表面和沟槽区290的侧壁通过高温炉管生长一层栅氧化膜294的温度在1000-1200℃之间；
步骤S12，在所述栅氧化膜294的表面和沟槽区290内进行高温炉管生长重掺杂磷元素的多晶硅，然后在多晶硅表面涂布第二光刻胶，采用多晶硅版图光刻曝光和显影，在所述栅氧化膜294的表面进行多晶硅干法刻蚀1-2um，以去除掉所述栅氧化膜294表面的多晶硅，并顺带刻蚀掉一部分N型基区240表面的栅氧化膜294，只保留所述沟槽区290里的多晶硅，使得所述沟槽区290里填充N型高掺杂多晶硅以形成多晶硅栅极292；
在此，所述多晶硅的厚度可以为1-2um；
本步骤使得多晶硅区上表面形貌平整，该制备工艺中可以减少N+发射极的注入能量，从而减少N+发射极和多晶硅栅极之间的垂直交叠面积，降低了栅源电容，有效改善了IGBT的开关特性和阈值电压的稳定性。在多晶硅的刻蚀过程中也会顺带刻蚀掉一部分N型基区240表面的栅氧化膜294，从而剩余的薄栅氧化膜294可用作下一步离子注入的阻挡层，改善注入离子的掺杂浓度分布以及减少晶格缺陷。
步骤S13，在所述N型基区240表面进行硼离子注入形成P型基区251。
具体地，可以通过注入能量在50-100kev、剂量在1E13-8E13cm-2之间的硼离子，经过高温推阱，温度为1000-1150℃之间，时间为50-200min，在所述N型基区240中形成P型基区251。
其中，所述N型基区的掺杂浓度为1E13-2E14cm-3，所述P型基区251的结深在3um以上，峰值浓度为1E17-8E17cm-3，该浓度设置结合所述沟槽区290的侧壁的栅氧化膜294的厚度，确保IGBT阈值电压在5V以上，有足够的安全余量。
步骤S14，在所述P型基区251上通过砷离子注入形成N+发射极260。
具体地，可以通过注入能量在50kev以上、剂量大于1E15cm-2的砷离子，在所述P型基区251中形成N+发射极260。
其中，所述N+发射极260的峰值浓度可以为1E19-4E20cm-3，结深为0.5-1um。
进一步地，由于N+发射极260和P+接触区252交叠设置，确保接触电阻足够小。N+发射极和导电沟道连通，保证电子电流通路。
步骤S15，利用二氧化硅成膜工艺在所述多晶硅栅极292以及P型基区251表面生长二氧化硅绝缘介质层270；然后在所述二氧化硅绝缘介质层270的表面涂布第三光刻胶，进行曝光和显影，带着所述第三光刻胶对所述二氧化硅绝缘介质层270进行刻蚀，以打开P+接触区252窗口，此时，P+接触区窗口中的二氧化硅绝缘介质层270已被刻蚀掉了，从而形成去除了二氧化硅绝缘介质层270的P+接触区252窗口；去除二氧化硅绝缘介质层270表面的第三光刻胶。
在此，所述二氧化硅绝缘介质层270的厚度可以为
步骤S16，在N+发射极区260中通过硼离子注入和高温推阱工艺形成P+接触区252。
具体地，可以在所述N+发射极260中通过注入能量在50kev以上、剂量大于1E15cm-2的硼离子，形成所述P+接触区252。
其中，所述P+接触区252的峰值浓度为1E19-5E20cm-3，结深为0.2-1um。
所述P+接触区252和所述N+发射极260交叠设置，以确保接触电阻足够小。
步骤S17，在所述P+接触区252、N+发射极260和二氧化硅绝缘介质层270上方通过物理溅射方法形成正面发射极金属层280。
具体地，在所述P+接触区252、N+发射极260和二氧化硅绝缘介质层270上方进行金属溅射形成厚度为1-5um的金属膜，然后在所述金属膜上涂布第四光刻胶，采用金属层版图进行光刻，曝光和显影，带着第四光刻胶采用湿法或干法腐蚀金属，形成金属互联的正面发射极金属层280，正面发射极金属层280的厚度在1-5um。
步骤S18，在所述N型基区240背面通过硼离子注入和推阱工艺形成N型场终止区230；
在此，所述N型场终止区230的掺杂浓度可以为5E15-1E17cm-3，结深为1-2um，能够达到改善IGBT折中特性，减少IGBT关断时电流拖尾时间的效果。
步骤S19，在所述N型场终止区230的背面通过磷离子注入和高温推阱工艺形成P型集电极220。
在此，所述P型集电极220的峰值浓度为1E19-5E19cm-3，深度为0.2-1um，达到控制空穴发射效率的作用。
步骤S20，在所述P型集电极220的背面通过物理溅射方法形成背面集电极金属层210。
在此，通过物理溅射从而使P型集电极220背面金属化。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其他的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。装置权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
Claims (10)
1.一种沟槽绝缘栅双极型晶体管器件，其中，该沟槽绝缘栅双极型晶体管器件包括：沟槽区(290)，位于所述沟槽区(290)的底部的栅氧化膜(293)，位于所述沟槽区(290)的侧壁的栅氧化膜(294)，多晶硅栅极(292)，正面发射极金属层(280)，二氧化硅绝缘介质层(270)，N+发射极(260)，P型基区(251)，P+接触区(252)，N型基区(240)，N型场终止区(230)，P型集电极(220)以及背面集电极金属层(210)，其中，
所述P型基区(251)形成于所述N型基区(240)表面；
所述多晶硅栅极(292)生长于所述沟槽区(290)内，所述多晶硅栅极贯穿于所述P型基区(251)和N型基区(240)中，并凸出于所述P型基区(251)的表面，所述多晶硅栅极(292)凸出所述N+发射极(260)或所述P+接触区(252)表面，所述多晶硅栅极(292)内填充有N型高掺杂浓度的多晶硅；
所述N+发射极(260)形成于所述P型基区(251)表面，并与所述多晶硅栅极(292)的两侧面相连接；
所述P+接触区(252)形成于所述P型基区(251)表面，并与所述N+发射极(260)交叠；
所述N型场终止区(230)形成于所述N型基区(240)背面，所述P型集电极(220)与所述N型场终止区(230)背面接触；
所述沟槽区(290)的底部的栅氧化膜(293)是由高密度等离子体成膜工艺生成的二氧化硅绝缘膜；
所述沟槽区(290)的侧壁的氧化膜(294)是由炉管高温形成的二氧化硅绝缘膜；
所述二氧化硅绝缘介质层(270)生成于所述多晶硅栅极292以及P型基区(251)表面；
正面发射极金属层(280)形成于N+发射极(260)和二氧化硅绝缘介质层(270)上；
所述背面集电极金属层(210)通过物理溅射方式形成于所述P型集电极(220)的背面。
2.根据权利要求1所述的沟槽绝缘栅双极型晶体管器件，其中，所述沟槽区(290)的底部的栅氧化膜(293)采用高密度等离子体化学气相淀积工艺在沟槽区的底部形成，所述沟槽区(290)的底部的栅氧化膜(293)的厚度为1-2um。
3.根据权利要求1所述的沟槽绝缘栅双极型晶体管器件，其中，所述多晶硅栅极(292)上表面形貌平整且略高于所述N+发射极(260)或所述P+接触区(252)的表面。
4.一种如权利要求1～3任一项所述的沟槽绝缘栅双极型晶体管器件的生成方法，包括：
在N型基区(240)表面生长一层二氧化硅缓冲层；
在所述二氧化硅缓冲层上通过高温炉管工艺生长一层氮化硅阻挡层；
在所述氮化硅阻挡层上涂布第一光刻胶，进行沟槽版图曝光和显影，形成界定沟槽区(290)的光刻胶图形；
用磷酸对没有所述光刻胶图形遮挡的区域中的氮化硅阻挡层进行湿法腐蚀，去除暴露的氮化硅阻挡层，得到去除了沟槽区(290)中的氮化硅阻挡层的沟槽区刻蚀窗口；
用湿法腐蚀掉所述沟槽刻蚀窗口下暴露的二氧化硅缓冲层，得到去除了沟槽区(290)中的氮化硅阻挡层和二氧化硅缓冲层的沟槽区刻蚀窗口；
对去除了沟槽区(290)中的氮化硅阻挡层和二氧化硅缓冲层的沟槽区刻蚀窗口进行硅刻蚀，得到多个深沟槽区(290)；
通过灰化和湿法工艺去除所述氮化硅阻挡层表面的第一光刻胶；
在所述氮化硅阻挡层的表面和沟槽区(290)的内壁，采用高密度等离子体化学气相淀积工艺生长一层预设厚度的绝缘氧化膜；
对所述氮化硅阻挡层表面的绝缘氧化膜进行化学机械研磨，其中，将所述氮化硅阻挡层用作研磨绝缘氧化膜的阻挡层，去除掉所述氮化硅阻挡层表面的绝缘氧化膜，只保留所述沟槽区(290)的底部的绝缘氧化膜，以在所述沟槽区(290)的底部形成一层预设厚度的栅氧化膜(293)；
用磷酸腐蚀掉所述二氧化硅缓冲层表面的氮化硅阻挡层；
在所述二氧化硅缓冲层的表面和沟槽区(290)的侧壁通过高温炉管生长一层牺牲氧化膜，再利用湿法腐蚀掉所述二氧化硅缓冲层的表面和沟槽区(290)的侧壁的牺牲氧化膜以及N型基区(240)上面的二氧化硅缓冲层，以确保沟槽区(290)的侧壁的光滑平整；在所述N型基区(240)表面和沟槽区(290)的侧壁通过高温炉管生长一层栅氧化膜(294)；
在所述栅氧化膜(294)的表面和沟槽区(290)内进行高温炉管生长重掺杂磷元素的多晶硅，然后在多晶硅表面涂布第二光刻胶，采用多晶硅版图光刻曝光和显影，在所述栅氧化膜(294)的表面进行多晶硅干法刻蚀1-2um，以去除掉所述栅氧化膜(294)的表面的多晶硅，并顺带刻蚀掉一部分N型基区(240)的表面的栅氧化膜(294)，只保留所述沟槽区(290)里的多晶硅，使得所述沟槽区(290)里填充N型高掺杂多晶硅以形成多晶硅栅极(292)；
在所述N型基区(240)的表面进行硼离子注入形成P型基区(251)；
在所述P型基区(251)上通过砷离子注入形成N+发射极(260)；
利用二氧化硅成膜工艺在所述多晶硅栅极(292)以及P型基区(251)表面生长二氧化硅绝缘介质层(270)；然后在所述二氧化硅绝缘介质层(270)的表面涂布第三光刻胶，进行曝光和显影，带着所述第三光刻胶对所述二氧化硅绝缘介质层(270)进行刻蚀，以打开P+接触区窗口，此时，P+接触区窗口中的二氧化硅绝缘介质层已被刻蚀掉了，从而形成去除了二氧化硅绝缘介质层(270)的P+接触区窗口；去除二氧化硅绝缘介质层(270)表面的第三光刻胶；
在N+发射极区(260)中通过硼离子注入和高温推阱工艺形成P+接触区(252)；
在所述P+接触区(252)、N+发射极(260)和二氧化硅绝缘介质层(270)上方通过物理溅射方法形成正面发射极金属层(280)；
在所述N型基区(240)的背面通过硼离子注入和推阱工艺形成N型场终止区(230)；
在所述N型场终止区(230)的背面通过磷离子注入和高温推阱工艺形成P型集电极(220)；
在所述P型集电极(220)的背面通过物理溅射方法形成背面集电极金属层(210)。
5.根据权利要求4所述的沟槽绝缘栅双极型晶体管器件的生成方法，其中，在所述二氧化硅缓冲层的表面和沟槽区(290)的侧壁通过高温炉管生长一层牺牲氧化膜中，
所述牺牲氧化膜的厚度为
在所述N型基区(240)的表面和沟槽区290的侧壁通过高温炉管生长一层栅氧化膜(294)中，
所述栅氧化膜(294)的厚度可以为
所述高温炉管生长的温度在1000-1200℃之间。
6.根据权利要求4所述的沟槽绝缘栅双极型晶体管器件的生成方法，其中，在所述栅氧化膜(294)的表面和沟槽区(290)内进行高温炉管生长重掺杂磷元素的多晶硅中，
所述多晶硅的厚度为1-2um。
7.根据权利要求4所述的沟槽绝缘栅双极型晶体管器件的生成方法，其中，在所述N型基区(240)的表面进行硼离子注入形成P型基区(251)中，
通过注入能量在50-100kev、剂量在1E13-8E13cm-2之间的硼离子，经过高温推阱，温度为1000-1150℃之间，时间为50-200min，在所述N型基区(240)中形成P型基区(251)，其中，所述N型基区的峰值浓度为1E13-2E14cm-3，所述P型基区(251)的结深在3um以上，峰值浓度为1E17-8E17cm-3。
8.根据权利要求4所述的沟槽绝缘栅双极型晶体管器件的生成方法，其中，在所述P型基区(251)上通过砷离子注入形成N+发射极(260)中，
通过注入能量在50kev以上、剂量大于1E15cm-2的砷离子，在所述P型基区(251)中形成N+发射极(260)，所述N+发射极(260)的峰值浓度为1E19-4E20cm-3，结深为0.5-1um。
9.根据权利要求4所述的沟槽绝缘栅双极型晶体管器件的生成方法，其中，在N+发射极区(260)中通过硼离子注入和高温推阱工艺形成P+ 接触区(252)中，
在所述N+发射极(260)中通过注入能量在50kev以上、剂量大于1E15cm-2的硼离子，形成所述P+接触区(252)，其中，所述P+接触区252的峰值浓度在1E19-5E20cm-3，结深为0.2-1um。
10.根据权利要求5所述的沟槽绝缘栅双极型晶体管器件的生成方法，其中，在所述P+接触区(252)、N+发射极(260)和二氧化硅绝缘介质层(270)上方通过物理溅射方法形成正面发射极金属层(280)中，
在所述P+接触区252、N+发射极260和二氧化硅绝缘介质层270上方进行金属溅射形成厚度为1-5um的金属膜，然后在所述金属膜上涂布第四光刻胶，采用金属层版图进行光刻，曝光和显影，带着第四光刻胶采用湿法或干法腐蚀金属，形成金属互联的正面发射极金属层280，正面发射极金属层280的厚度可以为1-5um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811333505.4A CN109473474A (zh) | 2018-11-09 | 2018-11-09 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811333505.4A CN109473474A (zh) | 2018-11-09 | 2018-11-09 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109473474A true CN109473474A (zh) | 2019-03-15 |
Family
ID=65672161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811333505.4A Pending CN109473474A (zh) | 2018-11-09 | 2018-11-09 | 沟槽绝缘栅双极型晶体管器件及其生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109473474A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854191A (zh) * | 2019-11-15 | 2020-02-28 | 合肥中恒微半导体有限公司 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN111370473A (zh) * | 2020-03-24 | 2020-07-03 | 成都森未科技有限公司 | 一种沟槽型器件及其制备方法 |
| CN113035947A (zh) * | 2019-12-24 | 2021-06-25 | 珠海格力电器股份有限公司 | 功率器件、电力电子设备及功率器件的制作方法 |
| CN113571413A (zh) * | 2020-04-29 | 2021-10-29 | 芯恩（青岛）集成电路有限公司 | 沟槽栅结构及形成方法 |
| CN115332316A (zh) * | 2022-10-11 | 2022-11-11 | 深圳芯能半导体技术有限公司 | 一种沟槽mosfet器件及其制备方法、芯片 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153558A1 (en) * | 2001-04-02 | 2002-10-24 | Toshiyuki Takemori | Semiconductor device and method for manufacturing the same |
| US20090309156A1 (en) * | 2008-06-11 | 2009-12-17 | Maxpower Semiconductor Inc. | Super Self-Aligned Trench MOSFET Devices, Methods, and Systems |
| CN101877314A (zh) * | 2009-04-29 | 2010-11-03 | 上海华虹Nec电子有限公司 | 在沟槽底部制作厚氧化层的方法 |
| CN104103694A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种沟槽型绝缘栅场效应晶体管及其制造方法 |
| CN104701169A (zh) * | 2013-12-06 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 |
| CN108155231A (zh) * | 2017-12-22 | 2018-06-12 | 广东美的制冷设备有限公司 | 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器 |
-
2018
- 2018-11-09 CN CN201811333505.4A patent/CN109473474A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020153558A1 (en) * | 2001-04-02 | 2002-10-24 | Toshiyuki Takemori | Semiconductor device and method for manufacturing the same |
| US20090309156A1 (en) * | 2008-06-11 | 2009-12-17 | Maxpower Semiconductor Inc. | Super Self-Aligned Trench MOSFET Devices, Methods, and Systems |
| CN101877314A (zh) * | 2009-04-29 | 2010-11-03 | 上海华虹Nec电子有限公司 | 在沟槽底部制作厚氧化层的方法 |
| CN104701169A (zh) * | 2013-12-06 | 2015-06-10 | 上海华虹宏力半导体制造有限公司 | 一种抗闩锁的沟槽型绝缘栅双极型晶体管的制造工艺方法 |
| CN104103694A (zh) * | 2014-07-25 | 2014-10-15 | 苏州东微半导体有限公司 | 一种沟槽型绝缘栅场效应晶体管及其制造方法 |
| CN108155231A (zh) * | 2017-12-22 | 2018-06-12 | 广东美的制冷设备有限公司 | 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854191A (zh) * | 2019-11-15 | 2020-02-28 | 合肥中恒微半导体有限公司 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
| CN113035947A (zh) * | 2019-12-24 | 2021-06-25 | 珠海格力电器股份有限公司 | 功率器件、电力电子设备及功率器件的制作方法 |
| CN111370473A (zh) * | 2020-03-24 | 2020-07-03 | 成都森未科技有限公司 | 一种沟槽型器件及其制备方法 |
| CN113571413A (zh) * | 2020-04-29 | 2021-10-29 | 芯恩（青岛）集成电路有限公司 | 沟槽栅结构及形成方法 |
| CN115332316A (zh) * | 2022-10-11 | 2022-11-11 | 深圳芯能半导体技术有限公司 | 一种沟槽mosfet器件及其制备方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109473474A (zh) | 沟槽绝缘栅双极型晶体管器件及其生成方法 | |
| KR101439805B1 (ko) | 반도체 장치의 제조 방법 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| JP2006228901A (ja) | 炭化珪素半導体素子の製造方法 | |
| CN109216276B (zh) | 一种mos管及其制造方法 | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| CN104701178A (zh) | 使用电化学蚀刻制造半导体器件方法以及半导体器件 | |
| CN106796955A (zh) | 半导体装置 | |
| CN105655402B (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN103035521A (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN113611750A (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN102522335B (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN104425579B (zh) | 绝缘体上硅反向导通横向绝缘栅双极晶体管及其制备方法 | |
| CN108155231A (zh) | 绝缘栅双极晶体管及其栅极制作方法、ipm模块及空调器 | |
| CN108231594A (zh) | 一种FinFET器件的制作方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN109087942A (zh) | 一种沟槽型三极管及其制作方法 | |
| CN111816709B (zh) | 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管 | |
| CN113611748A (zh) | 具有沟槽结构的高压平面栅mos器件及其加工工艺 | |
| CN109244129A (zh) | 一种沟槽型绝缘栅双极型晶体管器件及制备方法 | |
| TWI524524B (zh) | 功率半導體元件之製法及結構 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN103811324B (zh) | 鳍式场效应管的形成方法 | |
| CN210607262U (zh) | 一种高性能的沟槽型绝缘栅双极型晶体管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190315 |
|
| RJ01 | Rejection of invention patent application after publication |