CN103811324B - 鳍式场效应管的形成方法 - Google Patents

鳍式场效应管的形成方法 Download PDF

Info

Publication number
CN103811324B
CN103811324B CN201210454797.3A CN201210454797A CN103811324B CN 103811324 B CN103811324 B CN 103811324B CN 201210454797 A CN201210454797 A CN 201210454797A CN 103811324 B CN103811324 B CN 103811324B
Authority
CN
China
Prior art keywords
layer
field effect
fin field
groove
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210454797.3A
Other languages
English (en)
Other versions
CN103811324A (zh
Inventor
禹国宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210454797.3A priority Critical patent/CN103811324B/zh
Publication of CN103811324A publication Critical patent/CN103811324A/zh
Application granted granted Critical
Publication of CN103811324B publication Critical patent/CN103811324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种鳍式场效应管的形成方法,包括:提供半导体衬底,所述半导体衬底中形成有第一凹槽;在所述第一凹槽内由其侧壁向中心依次间隔形成若干氧化层和若干牺牲层,直至填满所述第一凹槽;去除所述氧化层之间的牺牲层,形成若干第二凹槽;在所述第二凹槽内填充满功能层,形成间隔排列的若干个鳍部。本发明鳍式场效应管的形成方法能够精确控制鳍式场效应管中鳍部的厚度,提高鳍部表面的均匀性,进而提高了所形成鳍式场效应管的稳定性。

Description

鳍式场效应管的形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种鳍式场效应管的形成方法。
背景技术
随着半导体制造技术的飞速发展,半导体器件朝着更高的元件密度,以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用,而随着半导体器件的元件密度和集成度的提高,晶体管的栅极尺寸也越来越短,晶体管的栅极尺寸变短会导致晶体管产生短沟道效应,进而产生漏电流,最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应,抑制漏电流,现有技术提出了鳍式场效应管(Fin FET),请参考图1和图2,图1为现有技术中鳍式场效应管的剖面结构示意图,图2为图1在AA’方向上的剖面结构示意图,包括:
半导体衬底10;位于所述半导体衬底表面的若干个鳍部11,所述鳍部11的材料为硅、锗或硅锗;位于所述半导体衬底10上且鳍部11之间的绝缘层12,所述绝缘层12的表面低于所述鳍部11顶部;横跨所述鳍部11的顶部和侧壁的栅极结构13;位于所述栅极结构13两侧鳍部内的重掺杂区16。
需要说明的是,所述栅极结构13包括:横跨所述鳍部11的顶部和侧壁的栅介质层14、以及位于所述栅介质层14表面的栅电极层15;与伪栅极结构13相接触的所述鳍部11的顶部和侧壁为鳍式场效应管的沟道区。
现有技术主要通过对半导体衬底10进行干法刻蚀形成鳍式场效应管中的鳍部11,然而,由于刻蚀工艺存在一定的误差,很难精确控制所形成鳍部11的厚度,所形成各鳍式场效应管因沟道长度不同而电学性能相差太大。而且,干法刻蚀难免会对鳍部11的侧壁造成损伤,所形成的鳍部11表面的均匀性较差,导致鳍式场效应管的阈值电压发生偏移,严重影响鳍式场效应管的稳定性。
更多的鳍式场效应管请参考公开号为US2011068405A1的美国专利文件。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法,能够精确控制所形成鳍部的厚度,提高所形成鳍部表面的均匀性,进而提高所形成鳍式场效应管的稳定性。
为解决上述问题,本发明提供了一种鳍式场效应管的形成方法,包括:提供半导体衬底,所述半导体衬底中形成有第一凹槽;在所述第一凹槽内由其侧壁向中心依次间隔形成若干氧化层和若干牺牲层,直至填满所述第一凹槽;去除所述氧化层之间的牺牲层,形成若干第二凹槽;在所述第二凹槽内填充满功能层,形成间隔排列的若干个鳍部。
可选的,在所述第一凹槽内由第一凹槽的侧壁向其中心依次间隔形成若干氧化层和若干牺牲层,包括:在所述第一凹槽的侧壁上形成氧化层;在所述氧化层的侧壁上形成牺牲层;重复在所述牺牲层的侧壁上形成氧化层以及在所述氧化层的侧壁上形成牺牲层,直至填满所述第一凹槽。
可选的,在所述牺牲层的侧壁上形成氧化层包括:在半导体衬底、氧化层和牺牲层的上表面、第一凹槽的底面以及未被已形成的氧化层覆盖的牺牲层的侧壁上形成氧化层;通过各向异性干法刻蚀工艺对所述氧化层进行刻蚀,至剩余位于牺牲层的侧壁上的氧化层。
可选的,在所述氧化层的侧壁上形成牺牲层,包括:在半导体衬底、氧化层和牺牲层的上表面、第一凹槽的底面以及未被已形成的牺牲层覆盖的氧化层的侧壁上形成牺牲层;通过各向异性干法刻蚀工艺对所述牺牲层进行刻蚀,至剩余氧化层侧壁上的牺牲层。
与现有技术相比,本发明技术方案具有以下优点:
先在半导体衬底中形成第一凹槽,并在所述第一凹槽内由其侧壁向中心依次间隔形成若干氧化层和若干牺牲层,直至填满所述第一凹槽;再去除所述牺牲层,并在原牺牲层所在位置形成功能层作为鳍式场效应管的鳍部。由于所形成鳍部的厚度由牺牲层的厚度决定,可通过控制所形成牺牲层的厚度来精确控制鳍部的厚度,保证所形成的多个鳍部厚度一致,进而保证所形成各鳍式场效应管的沟道宽度一致以及电学性能一致。
而且,通过沉积工艺替代现有刻蚀工艺形成鳍部,减少了进行曝光、显影等复杂工艺的次数,有效避免刻蚀工艺对鳍部的表面造成损伤,使所形成鳍部的表面均匀性较好,进而有效避免鳍式场效应管的阈值电压发生偏移,提高所形成鳍式场效应管的稳定性。
附图说明
图1~图2为现有工艺所形成鳍式场效应管的结构示意图;
图3本发明鳍式场效应管的形成方法一个实施方式的流程示意图;
图4~图14为本发明鳍式场效应管的形成方法一个实施例的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其它不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述,现有技术通过对半导体衬底进行干法刻蚀形成鳍式场效应管的鳍部时,所形鳍部的厚度无法精确控制,所形成各鳍式场效应管因沟道宽度不同而电学性能相差太大;而且,干法刻蚀工艺会对鳍部的表面造成损伤,鳍部表面的均匀性较差,导致所形成鳍式场效应管的阈值电压易发生偏移,严重影响了鳍式场效应管的稳定性。
针对上述缺陷,本发明提供了一种鳍式场效应管的形成方法,先在半导体衬底上形成第一凹槽,并通过多次沉积和刻蚀工艺在第一凹槽内由其侧壁向中心依次间隔形成若干氧化层和若干牺牲层,直至填满所述第一凹槽;然后去除所述牺牲层,并在原牺牲层所在的位置上填充功能层,形成间隔排列的若干个鳍部。
本发明能够控制所形成鳍式场效应管中鳍部的厚度,保障所形成各鳍式场效应管的沟道宽度以及电学性能一致。而且,在形成鳍部过程中并未对鳍部的表面进行干法刻蚀,所形成鳍部的表面均匀性更好,鳍式场效应管的阈值电压稳定、电学性能更好。
下面结合附图进行详细说明。
参考图3,为本发明鳍式场效应管的形成方法一个实施方式的流程示意图,包括:
步骤S1,提供半导体衬底,所述半导体衬底中形成有第一凹槽;
步骤S2,在所述第一凹槽的侧壁上形成氧化层;
步骤S3,在所述氧化层的侧壁上形成牺牲层;
步骤S4,重复在所述牺牲层的侧壁上形成氧化层以及在所述氧化层的侧壁上形成牺牲层,直至填满所述第一凹槽;
步骤S5,去除所述牺牲层,形成若干第二凹槽;
步骤S6,在所述第二凹槽内填充满功能层,形成间隔排列的若干个鳍部;
步骤S7,去除部分厚度的氧化层,以暴露出鳍部的顶部;
步骤S8,形成横跨鳍部顶部的栅极结构;
步骤S9,对所述栅极结构两侧的鳍部进行重掺杂离子注入,形成重掺杂区。
图4~图14示出了本发明鳍式场效应管的形成方法一个实施例的结构示意图,参考图4~图14,对本发明鳍式场效应管的形成方法做进一步说明。
参考图4,提供半导体衬底201,所述半导体衬底201中形成有第一凹槽203。
本实施例中,所述半导体衬底201的材料为单晶硅或单晶硅锗,或者单晶掺碳硅;或者还可以包括其它的材料,本发明对此不做限制。
本实施例中,所述第一凹槽203的深度H1为10nm~200nm。
在所述半导体衬底201形成第一凹槽203可包括如下步骤:
提供半导体衬底201,并形成覆盖所述半导体衬底201的上表面的光刻胶层(图未示);
图形化所述光刻胶层,在所述光刻胶层中形成第一凹槽图形(图未示);
以所述光刻胶层为掩模,沿所述第一凹槽图形刻蚀所述半导体衬底201,形成第一凹槽203;
去除所述光刻胶层。
需要说明的是,在对所述半导体衬底201进行刻蚀形成第一凹槽203之前,需先根据所形成鳍部的个数n(n为大于或者等于1的整数)、鳍部的厚度W3、用于隔离相邻鳍部的隔离结构的个数m以及隔离结构的厚度W2确定第一凹槽203宽度W1。所形成第一凹槽203的宽度W1可根据以下公式获取:
W1=n W3+(n+1)W2
本实施例中,隔离结构的个数m与鳍部的个数n满足:m=n+1。以在第一凹槽203内形成3(即n=3)个鳍部为例,对本发明鳍式场效应管的形成方法进行说明。
参考图5,在图4中所述半导体衬底201的上表面以及第一凹槽203的底部和侧壁上形成氧化层205a。
本实施例中,所述氧化层205a的材料为氧化硅,所述氧化层205a的厚度W2为5埃~500埃,形成所述氧化层205a的方法为原子层沉积(Atomic LayerDeposition,简称为ALD)工艺,其具体沉积工艺为本领域技术人员所公知,在此不做赘述。
参考图6,通过各向异性干法刻蚀工艺对图5中所述氧化层205a进行刻蚀,至剩余位于第一凹槽203侧壁上的氧化层205b。剩余位于第一凹槽203侧壁上的氧化层205b的厚度W2为5埃~500埃。
本实施例中,对图5中所述氧化层205a进行刻蚀时,所述各向异性干法刻蚀工艺的刻蚀气体包括氟气、氯气、氧气和氦气的混合气体以及其它惰性气体(例如氩气、氖气等)。其中,氦气作为混合气体中其它气体的稀释气体或者载气,其它惰性气体作为保护气体,起到气氛或保护生成的等离子体的作用。所述混合气体的流量为40sccm~80sccm,刻蚀反应室的等离子源输出功率为200w~2000w,半导体衬底201温度为20℃~80℃,压强为5mTorr~50mTorr。
由于各向异性干法刻蚀的方向性好,其能在不使用掩模的情况下,沿与所述半导体衬底201的上表面垂直的方向对所述氧化层205a进行刻蚀,去除位于半导体衬底201的上表面、第一凹槽203底部以及第一凹槽203侧壁上氧化层205a顶部的氧化层205a,而保留位于第一凹槽203侧壁上氧化层205b。
而且,由于各向异性干法刻蚀工艺对水平方向上各位置氧化层205a的刻蚀速率相同,而位于半导体衬底201的上表面、第一凹槽203的底部和侧壁上各位置的氧化层205a厚度相等,在位于半导体衬底201上表面的氧化层205a被完全按去除时,位于第一凹槽203的底部以及位于第一凹槽203侧壁上氧化层205a顶部上的氧化层205a被完全去除,位于第一凹槽203侧壁上氧化层205b的上表面与所述半导体衬底201的上表面齐平。
参考图7,在图6中所述半导体衬底201的上表面、第一凹槽203的底面以及氧化层205b的上表面和侧壁上沉积牺牲层207a。
所述牺牲层207a的材料可为氮化硅、氮氧化硅、氮化钽或者氮化钛中的一种。本实施例中,所述牺牲层207a的厚度W3为5埃~500埃,沉积所述牺牲层207a的方法为原子层沉积工艺,其具体沉积工艺为本领域技术人员所公知,在此不做赘述。
参考图8,通过各向异性干法刻蚀工艺对图7中所述牺牲层207a进行刻蚀,至剩余位于氧化层205b侧壁上的牺牲层207b。
本实施例中,对所述牺牲层207a进行刻蚀时,所述各向异性干法刻蚀工艺的刻蚀气体包括氟气、氯气、氧气和氦气的混合气体以及其它惰性气体(例如氩气、氖气等)。其中,氦气作为混合气体中其它气体的稀释气体或者载气,其它惰性气体作为保护气体,起到气氛或保护生成的离子等离子体的作用。所述混合气体的流量为40sccm~80sccm,刻蚀反应室的等离子源输出功率为200w~2000w,半导体衬底201温度为20℃~80℃,压强为5mTorr~50mTorr。
由于各向异性干法刻蚀工艺的方向性好,通过对图7中牺牲层207a进行各向异性干法刻蚀,可以在去除位于衬底201的上表面、第一凹槽203的底面、氧化层205b的上表面以及牺牲层207a顶部部分厚度的牺牲层207a时,保留位于氧化层205b侧壁上的牺牲层207b。其具体原因与通过各向异性干法刻蚀工艺刻蚀图5中氧化层205a形成图6中位于第一凹槽203侧壁上氧化层205b的原因相同,在此不做赘述。
参考图9,在图8中所述牺牲层207b的侧壁上沉积氧化层209b。
本实施例中,所述氧化层209b的材料、厚度以及沉积方法均与氧化层205b相同,在此不做赘述。
参考图10,在图9中所述氧化层209b的侧壁上沉积牺牲层211b。至此,图4中所述第一凹槽203被填满。
本实施例中,所述牺牲层211b的材料、厚度以及沉积方法均与牺牲层207b相同,其具体形成方法请参考牺牲层207b的形成方法。
参考图11,去除图10中所述牺牲层207b和211b,形成若干第二凹槽213。
本实施例中,可通过湿法刻蚀工艺去除所述牺牲层207b和211b。
当所述牺牲层207b和211b的材料为氮化硅时,所述湿法刻蚀的溶液可为热磷酸溶液,所述磷酸溶液中磷酸的质量百分比为1%~30%,温度为50℃~90℃;当所述牺牲层207b和211b的材料为氮化钛或者氮化钽时,所述湿法刻蚀的溶液可为稀硝酸溶液;当所述牺牲层207b和211b的材料为氮氧化硅时,所述湿法刻蚀的溶液可为稀释的氢氟酸溶液。
参考图12,在图11中所述第二凹槽213内填充满功能层,所述功能层构成间隔排列的若干鳍部215。
本实施例中,所述功能层的材质为硅、锗、锗硅、硅碳或者III-V族化合物中的一种或几种。所述功能层的形成方法为外延生长工艺,但本发明不限于此,其还可采用其他本领域技术人员公知的技术,如化学气相沉积工艺形成所述功能层。
参考图13,去除图12中部分厚度的氧化层205b和209b,以暴露出鳍部215的顶部215a。剩余部分氧化层为相邻鳍部215之间的隔离结构205c和209c。
本实施例中,去除部分厚度的205b和209b的方法为湿法刻蚀,所述湿法刻蚀的溶液为稀释的氢氟酸溶液。所述鳍部215的顶部215a的高度H2为10nm~200nm,其小于第一凹槽的深度H1,即H2<H1
所述鳍部215的厚度由图10中牺牲层207b和211b的厚度决定,可通过控制所形成牺牲层207b和211b的厚度来精确控制所形成鳍部215的厚度,能够保证所形成各鳍部的厚度一致,进而保证所形成鳍式场效应管的沟道宽度一致,各鳍式场效应管的性能相差不大。
另外,通过外延生长工艺形成的鳍部215晶格排列整齐,其表面的均匀性好,在后续横跨鳍部215的顶部215a的栅极结构以及位于栅极结构两侧鳍部215的重掺杂区形成后,位于栅极结构下方沟道区域不易发生漏电,所形成鳍式场效应管的阈值电压稳定、电学性能较好。
参考图14,其为本实例中所形成鳍式场效应管的俯视图,其沿AA方向的剖视图如图13所示。
需要说明的是,图4中第一凹槽203包括四面侧壁,在第一凹槽被填满(如图10所示)后,所形成的氧化层205b和209b以及牺牲层207b呈“回”形,但是考虑到第一凹槽203的长度L1远大于第一凹槽203的宽度W1,位于长度方向中间段长度为L2内的隔离结构205c和209c以及鳍部215足以用于形成鳍式场效应管,位于长度方向两端长度为L3内的隔离结构205c和209c以及鳍部215a可忽略。
在其他实施例中,还可仅在图4中第一凹槽203的长度方向上相对的两侧壁上由外向内依次沉积氧化层和牺牲层,直至填满所述第一凹槽203,然后再去除牺牲层并在原牺牲层位置处形成鳍部。
在暴露出图13中鳍部215的顶部215a后,还可包括:对所述鳍部215的顶部215a进行离子注入。
对所述鳍部215的顶部215a进行离子注入的离子为硼离子、磷离子、砷离子、氮离子或者氟离子中的一种,离子注入的能量为1e14/cm2~8e15/cm2。具体的,对鳍部215的顶部215a进行离子注入的离子可由期望形成鳍式场效应管的类型决定。
在暴露出图13中鳍部215的顶部215a后,还可包括:形成横跨鳍部215的顶部215a的栅极结构以及对栅极结构两侧的鳍部215进行重掺杂离子注入,形成重掺杂区。
本实施例中,仅以形成3个鳍式场效应管对本发明鳍式场效应管的形成方法进行说明,但本发明其不限于此,其还可用于形成任意(n为大于等于1的整数)个鳍式场效应管,具体形成工艺在此不再赘述。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (15)

1.一种鳍式场效应管的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底中形成有第一凹槽;
在所述第一凹槽内由其侧壁向中心依次间隔形成若干氧化层和若干牺牲层,直至填满所述第一凹槽;
去除所述氧化层之间的牺牲层,形成若干第二凹槽;
在所述第二凹槽内填充满功能层,形成间隔排列的若干个鳍部。
2.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,在所述第一凹槽内由第一凹槽的侧壁向其中心依次间隔形成若干氧化层和若干牺牲层,包括:
在所述第一凹槽的侧壁上形成氧化层;
在所述氧化层的侧壁上形成牺牲层;
重复在所述牺牲层的侧壁上形成氧化层以及在所述氧化层的侧壁上形成牺牲层,直至填满所述第一凹槽。
3.如权利要求2所述的鳍式场效应管的形成方法,其特征在于,在所述牺牲层的侧壁上形成氧化层包括:
在半导体衬底、氧化层和牺牲层的上表面、第一凹槽的底面以及未被已形成的氧化层覆盖的牺牲层的侧壁上形成氧化层;
通过各向异性干法刻蚀工艺对所述氧化层进行刻蚀,至剩余位于牺牲层的侧壁上的氧化层。
4.如权利要求2所述的鳍式场效应管的形成方法,其特征在于,在所述氧化层的侧壁上形成牺牲层,包括:
在半导体衬底、氧化层和牺牲层的上表面、第一凹槽的底面以及未被已形成的牺牲层覆盖的氧化层的侧壁上形成牺牲层;
通过各向异性干法刻蚀工艺对所述牺牲层进行刻蚀,至剩余氧化层侧壁上的牺牲层。
5.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述氧化层的材料为氧化硅。
6.如权利要求5所述的鳍式场效应管的形成方法,其特征在于,形成所述氧化层的方法为原子层沉积工艺。
7.如权利要求1或5所述的鳍式场效应管的形成方法,其特征在于,所述氧化层的厚度为5埃~500埃。
8.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述牺牲层的材料为氮化硅、氮氧化硅、氮化钽或者氮化钛。
9.如权利要求8所述的鳍式场效应管的形成方法,其特征在于,形成所述牺牲层的方法为原子层沉积工艺。
10.如权利要求1或8所述的鳍式场效应管的形成方法,其特征在于,所述牺牲层的厚度为5埃~500埃。
11.如权利要求8所述的鳍式场效应管的形成方法,其特征在于,去除所述牺牲层的方法为湿法刻蚀。
12.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,所述功能层的材料为硅、锗、锗硅、硅碳或者III-V族化合物中的一种或几种。
13.如权利要求12所述的鳍式场效应管的形成方法,其特征在于,形成所述功能层的方法为外延生长工艺。
14.如权利要求1所述的鳍式场效应管的形成方法,其特征在于,在形成间隔排列的若干个鳍部之后,还包括:去除部分厚度的氧化层,以暴露出鳍部的顶部。
15.如权利要求14所述的鳍式场效应管的形成方法,其特征在于,鳍部顶部的高度为10nm~200nm。
CN201210454797.3A 2012-11-13 2012-11-13 鳍式场效应管的形成方法 Active CN103811324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210454797.3A CN103811324B (zh) 2012-11-13 2012-11-13 鳍式场效应管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210454797.3A CN103811324B (zh) 2012-11-13 2012-11-13 鳍式场效应管的形成方法

Publications (2)

Publication Number Publication Date
CN103811324A CN103811324A (zh) 2014-05-21
CN103811324B true CN103811324B (zh) 2016-08-31

Family

ID=50707935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210454797.3A Active CN103811324B (zh) 2012-11-13 2012-11-13 鳍式场效应管的形成方法

Country Status (1)

Country Link
CN (1) CN103811324B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511523B (zh) * 2017-02-23 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10618805B2 (en) * 2017-09-22 2020-04-14 Applied Materials, Inc. Method to reduce pore diameter using atomic layer deposition and etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930671A (zh) * 2004-01-16 2007-03-14 英特尔公司 三栅晶体管及其制造方法
CN101106159A (zh) * 2006-07-10 2008-01-16 台湾积体电路制造股份有限公司 多栅极电晶体及其制造方法
US7510955B2 (en) * 2006-06-05 2009-03-31 Promos Technologies Inc. Method of fabricating multi-fin field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1930671A (zh) * 2004-01-16 2007-03-14 英特尔公司 三栅晶体管及其制造方法
US7510955B2 (en) * 2006-06-05 2009-03-31 Promos Technologies Inc. Method of fabricating multi-fin field effect transistor
CN101106159A (zh) * 2006-07-10 2008-01-16 台湾积体电路制造股份有限公司 多栅极电晶体及其制造方法

Also Published As

Publication number Publication date
CN103811324A (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
CN105374688B (zh) 嵌入式晶体管
KR101310434B1 (ko) 반도체 디바이스 형성 방법 및 그 구조
CN104051266B (zh) 用于鳍式场效应晶体管的鳍形状及其形成方法
KR100487922B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
CN104299909B (zh) 热调整半导体器件中的应力
US20180151588A1 (en) Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
US9105478B2 (en) Devices and methods of forming fins at tight fin pitches
JP4590151B2 (ja) 半導体装置の製造方法
US10249536B2 (en) Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same
CN110610863B (zh) 半导体装置与其形成方法
JP2012216876A5 (zh)
CN107039522B (zh) 半导体结构及其形成方法
TW202008433A (zh) 半導體裝置的形成方法
CN105551958B (zh) 晶体管的形成方法
CN104900594A (zh) 非易失性存储器件的形成方法
CN107731918B (zh) 半导体结构及其制造方法
TWI570813B (zh) 半導體裝置的製造方法
CN104752216B (zh) 晶体管的形成方法
CN106449404B (zh) 半导体结构及其形成方法
TWI768678B (zh) 半導體結構及其形成方法
CN103811324B (zh) 鳍式场效应管的形成方法
US9590058B2 (en) Methods and structures for a split gate memory cell structure
CN103531476B (zh) 半导体器件制造方法
TW201916121A (zh) 半導體裝置的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant