CN117650164A - 半导体装置 - Google Patents

Abstract

本发明公开了一种半导体装置，半导体装置包括：沟槽部；载流子存储层；氧化层，氧化层设置于沟槽部的内壁且包括第一氧化部和第二氧化部，第二氧化部设置于第一氧化部的下方，第一氧化部径向上的厚度为t1，第二氧化部径向上的厚度为t2，t1和t2满足关系式：t1＜t2。由此，通过设置第二氧化部的径向厚度大于第一氧化部的径向厚度，不仅可以使靠近第二氧化部的载流子存储层受到的栅极场效应减弱，可以改善该区域载流子存储层的掺杂量上升带来的开通速度过快而造成电流变化率不受控的问题，而且还可以提高沟槽部对应第二氧化部的耐压能力，从而不仅可以改善半导体装置的开关性能，而且还可以提高半导体装置的鲁棒性。

Description

半导体装置

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体装置。

背景技术

在半导体器件中，为降低功率模块的功率损耗，需要绝缘栅双极晶体管具有较低的通断损耗以及导通电压。另外，为保证半导体器件在实际应用中的稳定性，需要绝缘栅双极晶体管具有较好的鲁棒性以及稳定的开关特性。目前的功率绝缘栅双极晶体管中，尽管在绝缘栅双极晶体管的稳定性上取得进步，但是在其开关特性上仍存在不足。

现有技术中，绝缘栅双极晶体管的开通或者关断时，均会存在损耗的问题，这是绝缘栅双极晶体管功率损耗的主要原因。在绝缘栅双极晶体管中增加载流子存储层的浓度有利于增加绝缘栅双极晶体管的开关速度，进而有利于降低绝缘栅双极晶体管的开通损耗，但是载流子载流子存储层的浓度升高，绝缘栅双极晶体管容易出现开关速度不受控制的问题。另外，功率绝缘栅双极晶体管普遍存在耐压稳定性不足的情况。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种半导体装置，该半导体装置可以优化开关性能，提升鲁棒性。

根据本发明实施例的半导体装置，包括：第一导电类型的漂移层；基极层，所述基极层设置于所述漂移层的上表面；沟槽部，所述沟槽部从所述基极层的上表面向下贯穿所述基极层且到达所述漂移层内；载流子存储层，所述载流子存储层设置于所述漂移层上表面且位于所述漂移层和所述基极层之间，所述沟槽部从所述基极层的上表面向下贯穿所述基极层和所述载流子存储层且到达所述漂移层内；氧化层，所述氧化层设置于所述沟槽部的内壁且包括第一氧化部和第二氧化部，所述第二氧化部设置于所述第一氧化部的下方，所述第一氧化部径向上的厚度为t1，所述第二氧化部径向上的厚度为t2，t1和t2满足关系式：t1＜t2。

由此，在同等栅极和发射极之间电压的作用下，载流子存储层的浓度越高，产生的沟道越宽，导致开通速度过快，不受控制。通过设置第二氧化部的径向厚度大于第一氧化部的径向厚度，不仅可以使靠近第二氧化部的载流子存储层受到的栅极场效应减弱，可以改善该区域载流子存储层的掺杂量上升带来的开通速度过快而造成电流变化率不受控的问题，而且还可以提高沟槽部对应第二氧化部的耐压能力，从而不仅可以改善半导体装置的开关性能，而且还可以提高半导体装置的鲁棒性。

在本发明的一些示例中，所述第二氧化部包括第一部分和第二部分，所述第一部分连接在所述第一氧化部和第二部分之间，所述第一氧化部径向上的厚度在上下方向上相等，所述第二部分径向上的厚度在上下方向上相等，所述第一部分上端径向上的厚度为t1，所述第一部分下端径向上的厚度为t2。

在本发明的一些示例中，所述第一部分远离所述沟槽部内侧壁的一侧到所述沟槽部内侧壁之间的距离在从上向下的方向上逐渐增大。

在本发明的一些示例中，所述第二氧化部呈弧形，所述第二氧化部底部上下方向的厚度为t3，t3和t2满足关系式：t2≤t3。

在本发明的一些示例中，所述基极层上下方向上的深度为d1，所述第一氧化部和所述第一部分上下方向上的深度之和为d2，d1和d2满足关系式：d1＜d2。

在本发明的一些示例中，所述基极层和所述载流子存储层上下方向上的深度之和为d3，所述氧化层上下方向上的深度为d4，d3和d4满足关系式：d3＜d4。

在本发明的一些示例中，所述第一氧化部和所述第二氧化部为连续结构，所述第一氧化部和所述第二氧化部径向上的厚度均在从上向下的方向上逐渐增大。

在本发明的一些示例中，所述第二氧化部呈弧形，所述第二氧化部下端径向上的厚度为t4，所述第二氧化部底部上下方向的厚度为t5，t4和t5满足关系式：t4≤t5。

在本发明的一些示例中，所述氧化层的侧壁相对上下方向延伸的竖直平面倾斜设置，所述氧化层的侧壁与所述竖直平面之间形成有夹角α，α满足关系式：0°＜α＜90°。

在本发明的一些示例中，所述基极层上下方向上的深度为d5、所述氧化层上下方向上的深度为d6，d5和d6满足关系式：d5＜d6，所述载流子存储层上下方向上的深度为d7，d5、d6和d7满足关系式：d7+d5＜d6。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是根据本发明实施例的半导体装置的示意图；

图2是根据本发明另一些实施例的半导体装置的示意图；

图3是根据本发明实施例的半导体装置的示意图；

图4是根据本发明另一些实施例的半导体装置的示意图；

图5是根据本发明实施例的半导体装置中沟槽部的示意图；

图6是根据本发明另一些实施例的半导体装置中沟槽部的示意图；

图7是根据本发明实施例的半导体装置的制备方法的流程图；

图8是根据本发明实施例的半导体装置制备工艺的局部过程图；

图9是根据本发明实施例的半导体装置制备工艺的局部过程图；

图10是根据本发明实施例的半导体装置制备工艺的局部过程图；

图11是根据本发明实施例的半导体装置制备工艺的局部过程图；

图12是根据本发明实施例的半导体装置制备工艺的局部过程图；

图13是根据本发明实施例的半导体装置制备工艺的局部过程图；

图14是根据本发明实施例的半导体装置制备工艺的局部过程图；

图15是根据本发明实施例的半导体装置制备工艺的局部过程图；

图16是根据本发明实施例的半导体装置制备工艺的局部过程图；

图17是根据本发明实施例的半导体装置制备工艺的局部过程图；

图18是根据本发明实施例的半导体装置制备工艺的局部过程图；

图19是根据本发明另一些实施例的半导体装置的制备方法的流程图；

图20是根据本发明另一些实施例的半导体装置制备工艺的局部过程图；

图21是根据本发明另一些实施例的半导体装置制备工艺的局部过程图；

图22是根据本发明另一些实施例的半导体装置制备工艺的局部过程图；

图23是根据本发明另一些实施例的半导体装置制备工艺的局部过程图；

图24是根据本发明另一些实施例的半导体装置制备工艺的局部过程图；

图25是根据本发明另一些实施例的半导体装置制备工艺的局部过程图。

附图标记：

100、半导体装置；

1、漂移层；2、基极层；3、沟槽部；

4、氧化层；401、第一氧化部；402、第二氧化部；4021、第一部分；4022、第二部分；

5、载流子存储层；6、发射极金属；7、场截止层；8、发射极层；9、接触孔区；10、集电极层；11、集电极金属层；12、栅极；13、虚拟栅极；14、多晶硅；15、介质层。

具体实施方式

下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。

下面参考图1-图25描述根据本发明实施例的半导体装置100。该半导体装置100包括但不限于绝缘栅型双极晶体管和反向导通绝缘栅型双极晶体管等沟槽栅结构的绝缘栅型双极晶体管。在以下的说明中，N及P表示半导体的导电类型，在本发明中，将第一导电类型设为N型、第二导电类型设为P型而进行说明。

结合图1-图2所示，根据本发明的半导体装置100可以主要包括：第一导电类型的漂移层1、基极层2、沟槽部3和氧化层4，其中，基极层2设置于漂移层1的上表面。具体地，基极层2用于输送和控制载流子，使流向集电极层10的电流受基极层2输入信号的控制，漂移层1不仅可以为半导体装置100提供电流传输通道，而且还可以提高半导体装置100的耐压性。

进一步地，沟槽部3从基极层2的上表面向下贯穿基极层2，并且到达漂移层1内，如此设置可以构成绝缘栅型双极晶体管的基本结构，可以保证绝缘栅型双极晶体管的正常工作。氧化层4设置于沟槽部3的内壁，沟槽部3中设置有多晶硅14，以在沟槽部3中形成半导体装置100的栅极12。在沟槽部3的内壁设置氧化层4，可以将栅极12与基极层2和漂移层1绝缘隔开，可以防止栅极12与基极层2和漂移层1接触，这样可以保证半导体装置100的可靠性。

进一步地，漂移层1上表面设置有载流子存储层5，载流子存储层5即为半导体装置100中载流子存储区域，载流子存储层5可以提供额外的电流路径，帮助抑制开关过程中的电流峰值。载流子存储层5位于漂移层1和基极层2之间，可以使半导体装置100的结构完整，保证绝缘栅型双极晶体管的开通正常。沟槽部3从及基极层2的上表面向下贯穿基极层2和载流子存储层5，并且到达漂移层1内，这样在半导体装置100导通后，可以使绝缘栅型双极晶体管的导通通道延半导体装置100的上下方向，不仅有利于缩小绝缘栅型双极晶体管的面积，可以在一个绝缘栅型双极晶体管中设置更多的金氧半场效晶体管，而且还有利于降低半导体装置100的导通电阻。

进一步地，氧化层4包括第一氧化部401和第二氧化部402，其中，第二氧化部402设置于第一氧化部401的下方，即第二氧化部402更加靠近半导体装置100中载流子存储的区域。设置第二氧化部402径向上的厚度大于第一氧化部401径向上的厚度，这样可以使栅极12下方对应半导体装置100中载流子存储区域部分的氧化层4厚度增厚。在半导体装置100中，栅极12下方靠近载流子存储区域对应沟槽部3内的氧化层4增厚，可以使栅极12下方的载流子存储区域受到栅极12的场效应减弱，可以降低半导体装置100中栅极12和集电极之间的电容以及降低半导体装置100开关速度受栅极12电压控制的敏感程度，这样可以避免由于载流子存储区域掺杂剂量上升带来的绝缘栅型双极晶体管开通速度过快而造成电流变化率不受控制的问题，从而可以改善半导体装置的开关性能。

进一步地，在半导体装置100反向耐压的情况下，增加第二氧化部402的径向厚度，更厚的栅极12的氧化层4可以在耗尽区电场强度较大时提高栅极12下方的耐压能力，并且使栅极12漏电更低，从而可以提高半导体装置100的鲁棒性。另外，由于第一氧化部401的径向厚度增加范围有限，所以对开通绝缘栅型双极晶体管的阈值电压的影响有限，可以保证半导体装置100的可靠性。

根据本发明的实施例，通过增厚栅极12的氧化层4的下方，可以提升的半导体装置100的开关性能包括提高半导体装置100的开关速度、提高半导体装置100的关断速度以及减小半导体装置100的开关损耗。

进一步地，沟槽部3下半部分拥有更厚的栅极12的氧化层4，这样即使载流子存储层5的载流子掺杂剂量升高，绝缘栅型双极晶体管的电流电流变化率仍然处于受控状态，从而可以相应地提高载流子存储层5的载流子掺杂剂量。本发明实施例中的载流子存储层5掺杂第一导电类型的载流子，这样在第一导电类型沟道型的绝缘栅型双极晶体管中，提高载流子存储层5的载流子掺杂剂量可以使绝缘栅型双极晶体管的导通压降降低，从而可以降低绝缘栅型双极晶体管的导通损耗，优化半导体装置100的性能。

进一步地，载流子存储层5的掺杂浓度升高后，可以使载流子存储层5在半导体装置100的开关过程中存储更多的电荷，可以阻挡空穴，进而可以减少载流子需要复合的数量，使得半导体装置100的开通速度变快，降低半导体装置100的开关损耗。这样，半导体装置100关断时需要抽出的空穴也减小了，可以提高半导体装置100的关断速度，减小开关损耗。在反向导通绝缘栅型双极晶体管中，提高载流子存储层5的掺杂浓度还可以降低反向恢复电流，从而降低半导体装置100的损耗。

另外，载流子存储层5提供了更多电子，一定程度上提高了绝缘栅双极晶体管的饱和电流，在保证足够的饱和电流前提下，从而可以增加虚拟栅极13的比例或减少栅极12数量。增加虚拟栅极13可以减小半导体装置100中的寄生电容，对提高半导体装置100的开关速度和降低开关损耗非常有益；或者可以在有效栅极12比例不变的情况下，减小栅极12数量，节省芯片面积，极大提高成本效益。

进一步地，本发明实施例中的载流子存储层5掺杂第一导电类型的载流子，在第一导电类型沟道型的绝缘栅型双极晶体管中，提高载流子存储层5的载流子掺杂剂量可以提高电子浓度，进而使载流子的复合时间更短，有利于缩短绝缘栅型双极晶体管的开通时间，这对高频率工作的绝缘栅型双极晶体管具有重要意义。

进一步地，当绝缘栅型双极晶体管处于开启状态时，载流子存储层5在半导体装置100的开关过程中存储更多的电荷，可以阻挡空穴，进而可以减少载流子需要复合的数量，使得半导体装置100的开通速度变快，降低半导体装置100的开关损耗。这样，半导体装置100关断时需要抽出的空穴也减小了，可以提高半导体装置100的关断速度，减小开关损耗，。

根据本发明的实施例，下半部分加厚氧化层4的栅极12可以实现在保持半导体装置100开通速度可控的情况下，增大载流子存储层5的掺杂剂量，从而可以减小半导体装置100开关过程中的电压尖峰和电流冲击，可以降低半导体装置100在耐压上的需求。由于电场比较集中的部位是在有效栅极12的中下以及底部，因此，载流子存储层5配合更厚的栅极12底部氧化层4，可以进一步提高可靠性，并且可以提高半导体装置100抗浪涌电流的能力和抗短路的能力。如此设置，可以提高绝缘栅型双极晶体管的工作安全性，使绝缘栅型双极晶体管高效工作。

根据本发明的实施例，增厚栅极12的氧化层4可以减少半导体装置100极间耦合效应，可以使集电极和发射极之间电势分布相对地更加均匀，从而可以降低半导体装置100开通过程中的振荡现象和功率损耗。另外，增厚栅极12的氧化层4可以限制栅极12附近的电荷量，可以降低栅极12和集电极之间的寄生电容，有利于提高半导体装置100的开关速度，有利于降低半导体装置100的开关损耗。

由此，在同等栅极和发射极之间电压的作用下，载流子存储层的浓度越高，产生的沟道越宽，导致开通速度过快，不受控制。通过设置第二氧化部402的径向厚度大于第一氧化部401的径向厚度，不仅可以使靠近第二氧化部402的载流子存储层5受到的栅极12场效应减弱，可以改善该区域载流子存储层5的掺杂量上升带来的开通速度过快而造成电流变化率不受控的问题，而且还可以提高沟槽部3对应第二氧化部402的耐压能力，从而不仅可以改善半导体装置100的开关性能，而且还可以提高半导体装置100的鲁棒性。

根据本发明的一些实施例，结合图1和图5所示，第二氧化部402包括第一部分4021和第二部分4022，第一部分4021连接在第一氧化部401和第二部分4022之间，一氧化部径向上的厚度在上下方向上相等，第二部分4022径向上的厚度在上下方向上相等，第一部分4021上端径向上的厚度为t1，第一部分4021下端径向上的厚度为t2，如此设置，不仅可以使第一部分4021与第一氧化部401平顺连接，而且还可以使第一部分4021与第二部分4022平顺连接，这样可以使第一氧化部401和第二氧化部402相连接，保证氧化层4的结构完整性。

结合图5所示，第一部分4021远离沟槽部3内侧壁的一侧到沟槽部3内侧壁之间的距离在从上向下的方向上逐渐增大。具体地，设置第一部分4021远离沟槽部3内侧壁的一侧到沟槽部3内侧壁之间的距离延从上向下的方向逐渐增大，这样可以使第一部分4021从上向下的径向厚度由t1增大至t2，从而可以保证第一部分4021与第一氧化部401平顺连接的同时与第二部分4022平顺连接，保证氧化层4的结构连续性和结构完整性。

结合图5所示，第二氧化部402呈弧形，第二氧化部402底部上下方向的厚度为t3，t3和t2满足关系式：t2≤t3。具体地，设置第二氧化部402呈弧形，可以使氧化层4下方圆角化，这样可以缓解局部电场集中，降低击穿风险。

进一步地，设置第一部分4021下端径向上的厚度不超过第二氧化部402底部上下方向的厚度，不仅可以使氧化层4中第一部分4021的下端径向上的厚度与第二氧化部402底部上下方向的厚度符合半导体装置100的实际情况和设计目标，有利于降低半导体装置100的生产工艺难度，而且还可以使栅极12底部的氧化层4厚度增加，这样可以降低栅极12的漏电流，有利于提高半导体装置100的鲁棒性。

结合图3和图5所示，基极层2上下方向上的深度为d1，第一氧化部401和第一部分4021上下方向上的深度之和为d2，d1和d2满足关系式：d1＜d2。具体地，设置基极层2上下方向的深度小于第一氧化部401和第一部分4021上下方向上的深度之和，可以保证半导体装置100的栅极12能够产生场效应，从而可以有效控制沟槽部3的产生。

结合图3和图5所示，基极层2和载流子存储层5上下方向上的深度之和为d3，氧化层4上下方向上的深度为d4，d3和d4满足关系式：d3＜d4。具体地，设置基极层2和载流子存储层5上下方向上的深度之和小于氧化层4上下方向上的深度，可以保证半导体装置100的栅极12能够产生场效应，从而可以有效控制沟槽部3的产生。

根据本发明的另一些实施例，结合图2和图6所示，第一氧化部401和第二氧化部402为连续结构，第一氧化部401和第二氧化部402径向上的厚度均在从上向下的方向上逐渐增大。具体地，氧化层4还可以设置呈第一氧化部401和第二氧化部402连续的结构，并且第一氧化部401和第二氧化部402径向上的厚度均在从上向下的方向上逐渐增大，这样可以增大沟槽部3底部的氧化层4厚度，可以使栅极12下方对应半导体装置100中载流子存储的区域部分的氧化层4厚度增厚。在半导体装置100中，栅极12下方靠近载流子存储层5对应沟槽部3内的氧化层4增厚，可以使栅极12下方对应的载流子存储层5受到栅极12的场效应减弱，这样可以解决由于载流子存储层5中载流子的掺杂剂量上升带来的绝缘栅型双极晶体管开通速度过快而造成电流变化率不受控制的问题，从而可以改善开关性能。

结合图6所示，第二氧化部402呈弧形，第二氧化部402下端径向上的厚度为t4，第二氧化部402底部上下方向的厚度为t5，t4和t5满足关系式：t4≤t5。具体地，将第二氧化部402设置呈弧形，可以使氧化层4下方圆角化，这样可以有效减小栅极12下方受到的应力，可以降低栅极12漏电流，有利于提高半导体装置100的鲁棒性。

进一步地，设置第二氧化部402下端径向上的厚度不超过第二氧化部402底部上下方向的厚度，可以使氧化层4上下方向上的深度符合半导体装置100的实际情况和设计目标，有利于降低半导体装置100的生产工艺难度。另需说明的是，在半导体装置100的实际设计中，第二氧化部402下端径向上的厚度等于第二氧化部402底部上下方向的厚度。

结合图6所示，氧化层4的侧壁相对上下方向延伸的竖直平面倾斜设置，氧化层4的侧壁与竖直平面之间形成有夹角α，α满足关系式：0°＜α＜90°。具体地，设置氧化层4侧壁相对上下方向延伸的竖直平面倾斜设置，可以使氧化层4中第一氧化部401和第二氧化部402径向上的厚度均在从上向下的方向上逐渐增大，这样可以实现栅极12下方对应半导体装置100中载流子存储的区域部分的氧化层4厚度增厚，以提升半导体装置100的开关性能和鲁棒性。

进一步地，如果设置氧化层4的侧壁与竖直平面之间形成的夹角小于0°，则第一氧化部401和第二氧化部402径向上的厚度均在从上向下的方向上逐渐减小，无法使栅极12下方对应半导体装置100中载流子存储的区域部分的氧化层4厚度增厚，容易降低半导体装置100的开关性能和鲁棒性。如果设置氧化层4的侧壁与竖直平面之间形成的夹角大于90°，则无法再半导体装置100中设置沟槽部3，不符合半导体装置100的结构设置。因此，设置氧化层4的侧壁与竖直平面之间形成有夹角范围在0°至90°之间，不仅可以实现沟槽部3的设置和加工，而且还可以增大栅极12下方对应半导体装置100中载流子存储的区域部分的氧化层4厚度，以提升半导体装置100的开关性能和鲁棒性。

结合图4所示，基极层2上下方向上的深度为d5、氧化层4上下方向上的深度为d6，d5和d6满足关系式：d5＜d6，漂移层1上表面还设置有载流子存储层5，载流子存储层5位于漂移层1和基极层2之间，沟槽部3从基极层2的上表面向下贯穿基极层2和载流子存储层5，并且到达漂移层1内，载流子存储层5上下方向上的深度为d7，d5、d6和d7满足关系式：d7+d5＜d6。

具体地，设置基极层2上下方向上的深度小于氧化层4上下方向上的深度，设置载流子存储层5上下方向上的深度与基极层2上下方向上的深度之和小于氧化层4上下方向上的深度，并且设置基极层2上下方向的深度小于载流子存储层5上下方向的深度，可以保证半导体装置100的栅极12能够产生场效应，从而可以有效控制沟槽部3的产生。另需说明的是，在本发明的实施例中，也可以不设置载流子存储层5。

根据本发明的实施例，通常绝缘栅型双极晶体管期间主要包括发射极金属6、第一导电类型的发射极层8、第二导电类型的基极层2、第二导电类型的接触孔区9、载流子载流子存储层5、第一导电类型的漂移层1、场截止层7、集电极层10、集电极金属层11、栅极12、虚拟栅极13和栅极12的氧化层4。其中，栅极12的面积为虚拟栅极13面积的一半，有效栅极占比25％至100％均可。

结合图7-图18所示，下面描述本发明的一些实施例描述半导体装置100的制备方法：

提供由第二导电类型的集电极层10、第一导电类型的场截止层7、第一导电类型的漂移层1、第一导电类型的载流子存储层5、第二导电类型的基极层2构成半导体基板。

形成结构一；

在结构一的基础上，进行刻蚀形成栅极12的沟槽部3、栅极12的沟槽部3从发射极层8的上表面起贯通第二导电类型的基极层2以及载流子存储层5到达漂移层1内。

形成结构二；

在结构二的基础上，生长氧化层4，并且填入多晶硅14。形成结构三；

在结构三的基础上进行由湿刻蚀实现的回蚀，从而使多晶硅14层残留于沟槽部3的底面之上。形成结构四；

在结构四的基础上进行湿刻蚀，由于多晶硅14的阻挡，从而使热氧化膜残留于栅极12的沟槽部3的底面之上，形成结构五；

在结构五的基础上，生长氧化层4。通过控制热氧化时间，生成较厚的氧化层4。此时，由于结构五的残留，栅极12的沟槽部3底部拥有较厚的氧化层4。形成结构六；

在结构六的基础上，通过蚀刻的方式，刻出沟槽部3内的边缘部分氧化膜，以及沟槽部3底部多晶硅14表面生成的氧化物。形成结构七；

在结构七的基础上，进行多晶硅14的堆积，并通过回刻的方式，将除栅极12的沟槽部3外多余的多晶硅14刻蚀掉，形成结构八；

在结构八的基础上，注入第一导电类型的发射极层8，并沉积介质层15。形成结构九；

在结构九的基础上，通过蚀刻的方式，进行第二导电类型的接触孔区9注入，再依次形成钨塞以及钛或者锡，形成结构十；

在结构十的基础上，进行金属层的制备，金属层包括发射极金属6和集电极金属层11，最终形成绝缘栅型双极晶体管器件的结构。

结合图19-图25所示，下面描述本发明的另一些实施例描述半导体装置100的制备方法：

提供由第二导电类型的集电极层10、第一导电类型的场截止层7、第一导电类型的漂移层1、第一导电类型的载流子存储层5、第二导电类型的基极层2构成半导体基板。

形成结构一；

在结构一的基础上，进行刻蚀形成栅极12的沟槽部3、栅极12的沟槽部3从发射极层8的上表面起贯通第二导电类型的基极层2以及载流子存储层5到达漂移层1内。

形成结构二；

在结构二的基础上，生长氧化层4，形成较厚的栅极12的氧化层4。形成结构三；

在结构三的基础上进行氧化层4回刻，使栅极12的氧化层4呈现厚度由上向下的增加趋势。形成结构四；

在结构四的基础上填入多晶硅14后，再注入第一导电类型的发射极层8，形成结构五；

在结构五的基础上，沉积介质层15。形成结构六；

在结构六的基础上，通过蚀刻的方式，进行第二导电类型的接触孔区9注入，再依次形成钨塞以及钛或者锡，形成结构七；

在结构七的基础上，进行金属层的制备，金属层包括发射极金属6和集电极金属层11，最终形成绝缘栅型双极晶体管器件的结构。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“周向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种半导体装置，其特征在于，包括：

第一导电类型的漂移层(1)；

基极层(2)，所述基极层(2)设置于所述漂移层(1)的上表面；

沟槽部(3)，所述沟槽部(3)从所述基极层(2)的上表面向下贯穿所述基极层(2)且到达所述漂移层(1)内；

载流子存储层(5)，所述载流子存储层(5)设置于所述漂移层(1)上表面且位于所述漂移层(1)和所述基极层(2)之间，所述沟槽部(3)从所述基极层(2)的上表面向下贯穿所述基极层(2)和所述载流子存储层(5)且到达所述漂移层(1)内；

氧化层(4)，所述氧化层(4)设置于所述沟槽部(3)的内壁且包括第一氧化部(401)和第二氧化部(402)，所述第二氧化部(402)设置于所述第一氧化部(401)的下方，所述第一氧化部(401)径向上的厚度为t1，所述第二氧化部(402)径向上的厚度为t2，t1和t2满足关系式：t1＜t2。

2.根据权利要求1所述的半导体装置，其特征在于，所述第二氧化部(402)包括第一部分(4021)和第二部分(4022)，所述第一部分(4021)连接在所述第一氧化部(401)和第二部分(4022)之间，所述第一氧化部(401)径向上的厚度在上下方向上相等，所述第二部分(4022)径向上的厚度在上下方向上相等，所述第一部分(4021)上端径向上的厚度为t1，所述第一部分(4021)下端径向上的厚度为t2。

3.根据权利要求2所述的半导体装置，其特征在于，所述第一部分(4021)远离所述沟槽部(3)内侧壁的一侧到所述沟槽部(3)内侧壁之间的距离在从上向下的方向上逐渐增大。

4.根据权利要求3所述的半导体装置，其特征在于，所述第二氧化部(402)呈弧形，所述第二氧化部(402)底部上下方向的厚度为t3，t3和t2满足关系式：t2≤t3。

5.根据权利要求2所述的半导体装置，其特征在于，所述基极层(2)上下方向上的深度为d1，所述第一氧化部(401)和所述第一部分(4021)上下方向上的深度之和为d2，d1和d2满足关系式：d1＜d2。

6.根据权利要求4所述的半导体装置，其特征在于，所述基极层(2)和所述载流子存储层(5)上下方向上的深度之和为d3，所述氧化层(4)上下方向上的深度为d4，d3和d4满足关系式：d3＜d4。

7.根据权利要求1所述的半导体装置，其特征在于，所述第一氧化部(401)和所述第二氧化部(402)为连续结构，所述第一氧化部(401)和所述第二氧化部(402)径向上的厚度均在从上向下的方向上逐渐增大。

8.根据权利要求6所述的半导体装置，其特征在于，所述第二氧化部(402)呈弧形，所述第二氧化部(402)下端径向上的厚度为t4，所述第二氧化部(402)底部上下方向的厚度为t5，t4和t5满足关系式：t4≤t5。

9.根据权利要求6所述的半导体装置，其特征在于，所述氧化层(4)的侧壁相对上下方向延伸的竖直平面倾斜设置，所述氧化层(4)的侧壁与所述竖直平面之间形成有夹角α，α满足关系式：0°＜α＜90°。

10.根据权利要求6所述的半导体装置，其特征在于，所述基极层(2)上下方向上的深度为d5、所述氧化层(4)上下方向上的深度为d6，d5和d6满足关系式：d5＜d6，所述载流子存储层(5)上下方向上的深度为d7，d5、d6和d7满足关系式：d7+d5＜d6。