JP7447392B2 - ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法 - Google Patents

ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法 Download PDF

Info

Publication number
JP7447392B2
JP7447392B2 JP2018168954A JP2018168954A JP7447392B2 JP 7447392 B2 JP7447392 B2 JP 7447392B2 JP 2018168954 A JP2018168954 A JP 2018168954A JP 2018168954 A JP2018168954 A JP 2018168954A JP 7447392 B2 JP7447392 B2 JP 7447392B2
Authority
JP
Japan
Prior art keywords
sic
sic substrate
photoluminescence
emission
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018168954A
Other languages
English (en)
Other versions
JP2020040853A (ja
Inventor
駿介 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2018168954A priority Critical patent/JP7447392B2/ja
Priority to US16/544,998 priority patent/US10978359B2/en
Priority to CN201910826266.4A priority patent/CN110890287A/zh
Publication of JP2020040853A publication Critical patent/JP2020040853A/ja
Application granted granted Critical
Publication of JP7447392B2 publication Critical patent/JP7447392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2255—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident ion beams, e.g. proton beams
    • G01N23/2258—Measuring secondary ion emission, e.g. secondary ion mass spectrometry [SIMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Description

本発明は、ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法に関する。
炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて絶縁破壊電界が１桁大きく、バンドギャップが３倍大きい。また、炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に比べて熱伝導率が３倍程度高い等の特性を有する。炭化珪素（ＳｉＣ）は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
ＳｉＣを用いた半導体等のデバイス（以下、ＳｉＣデバイスという。）は、ＳｉＣ基板上にエピタキシャル膜を形成したＳｉＣエピタキシャルウェハに形成される。以下、エピタキシャル膜を形成する前のウェハをＳｉＣ基板と言い、エピタキシャル膜を形成した後のウェハをＳｉＣエピタキシャルウェハという。
ＳｉＣ基板は、ＳｉＣインゴットをスライスして得られる。ＳｉＣエピタキシャルウェハは、ＳｉＣ基板とエピタキシャル膜とを有する。エピタキシャル膜は、ＳｉＣ基板の一面に化学的気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）等によって積層される。エピタキシャル膜は、ＳｉＣデバイスの活性領域となる。
半導体デバイスに広く用いられているＳｉ基板は、高品質に作製でき、エピタキシャル膜が不要である。これに対し、ＳｉＣ基板は、Ｓｉ基板と比較して欠陥が多い。エピタキシャル膜は、ＳｉＣデバイスの高品質化のために形成されている。
特許文献１は、エピタキシャル膜を形成後のＳｉＣエピタキシャルウェハの表面をフォトルミネッセンス法で評価することが記載されている。
特許文献２は、Ｓｉ基板の表面をフォトルミネッセンス法で評価することが記載されている。
特開２０１６－２５２４１号公報 特開２０１８－１４３４３号公報
ＳｉＣデバイスは、順方向に電圧を印加した際に、特性が低下する（バイポーラ劣化が生じる）場合がある。バイポーラ劣化は、ＳｉＣデバイスの順方向に電圧を印加することで、拡張した欠陥が原因と言われている。
バイポーラ劣化の原因となる欠陥の多くは、ＳｉＣエピタキシャルウェハをフォトルミネッセンス測定により特定できる。しかしながら、ＳｉＣエピタキシャルウェハをフォトルミネッセンス測定した履歴を確認しても、原因となる欠陥が確認されない場合がある。
本発明は上記問題に鑑みてなされたものであり、ＳｉＣデバイスの欠陥の原因となりうる箇所を特定できるＳｉＣ基板の評価方法を提供することを目的とする。
フォトルミネッセンス法は、物質に励起光を照射し、励起された電子が基底状態に戻る際に発光する光を測定する方法である。励起光は、物質表面近傍の電子を励起する。換言すると、フォトルミネッセンス法は、励起光が届かないＳｉＣエピタキシャルウェハの表面から深い位置の欠陥は特定できない。例えば、エピタキシャル膜を形成前のＳｉＣ基板に原因があった場合、エピタキシャル膜を形成後のＳｉＣエピタキシャルウェハを評価しても、欠陥を特定することができない。そこで、本発明者は、鋭意検討の結果、欠陥の原因をＳｉＣ基板まで遡ることを検討した。
ＳｉＣ基板の分析は、例えば、二次イオン質量分析法（ＳＩＭＳ）で行うことができる。ＳＩＭＳは、ＳｉＣ基板中の不純物濃度を測定できる。不純物が凝集した箇所は、局所的に電気抵抗が低く又は高くなる。不純物がドナーの場合は電気抵抗が低くなり、アクセプタの場合は電気抵抗が高くなる。ＳＩＭＳは、ＳｉＣ基板の不純物凝集等を特定できる。一方で、ＳＩＭＳは、破壊検査であり、サンプルを非破壊で測定できない。またＳＩＭＳは、破壊した特定の部分を測定する。ＳＩＭＳは、測定した箇所以外の部分に不純物が局所的に集中していた場合、欠陥の原因箇所を見逃す場合がある。
本発明者は、欠陥数が多いＳｉＣ基板に対しては不向きと考えられていたフォトルミネッセンス法を適用すると、ＳｉＣデバイスの欠陥の原因となりうる箇所を非破壊で特定できることを見出した。
すなわち、本発明は、上記課題を解決するために、以下の手段を提供する。
（１）第１の態様にかかるＳｉＣ基板の評価方法は、ＳｉＣインゴットから切り出したＳｉＣ基板の第１面に、エピタキシャル膜を積層する前に励起光を照射して、フォトルミネッセンス測定する。
（２）上記態様にかかるＳｉＣ基板の評価方法は、前記フォトルミネッセンス測定において、前記第１面にスポット照射した前記励起光をスキャンしてもよい。
（３）上記態様にかかるＳｉＣ基板の評価方法において、前記フォトルミネッセンス測定は、ＳｉＣのバンドギャップより大きなエネルギーを有する前記励起光を前記ＳｉＣ基板に照射し、前記ＳｉＣ基板から発光されるフォトルミネッセンスの強度を測定する。
（４）上記態様にかかるＳｉＣ基板の評価方法において、前記ＳｉＣ基板の総転位密度は１００００個／ｃｍ２以下であってもよい。
（５）上記態様にかかるＳｉＣ基板の評価方法において、前記ＳｉＣ基板に含まれる不純物の合計密度が１．０×１０２０ａｔｏｍ／ｃｍ３未満であってもよい。
（６）第２の態様にかかるＳｉＣエピタキシャルウェハの製造方法は、上記態様にかかるＳｉＣ基板の評価方法を用いて前記ＳｉＣ基板の前記第１面を評価した後に、前記第１面にエピタキシャル膜を積層する。
（７）第３の態様にかかるＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、前記ＳｉＣ基板の第１面に積層されたエピタキシャル膜と、を有し、前記ＳｉＣ基板の前記第１面において、不純物に起因したフォトルミネッセンスの強度がＳｉＣバンド端に起因したフォトルミネッセンスの強度より強くなる領域が、前記第１面の総面積の５０％以下である。
上記態様にかかるＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣデバイスの欠陥の原因となりうる箇所を特定できる。
ＳｉＣ基板の第１面のフォトルミネッセンス像である。 図１における測定点ｐ１における発光強度の波長依存性を測定した結果である。 図１における測定点ｐ２における発光強度の波長依存性を測定した結果である。 図１における測定点ｐ１～ｐ６における発光強度の波長依存性を測定した結果である。 ＳｉＣ基板の第１面のフォトルミネッセンス像である。 図５における測定点ｐ７～ｐ１０における発光強度の波長依存性を測定した結果である。 図１における測定点ｐ１の発光スペクトルと、図５における測定点ｐ１０の発光スペクトルと、を３９０ｎｍの発光強度で規格化したグラフである。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
「ＳｉＣエピタキシャルウェハの製造方法」
本実施形態にかかるＳｉＣエピタキシャルウェハの製造方法は、ＳｉＣインゴット作製工程と、ＳｉＣ基板作製工程と、ＳｉＣ基板の評価工程と、エピタキシャル膜積層工程と、を有する。
ＳｉＣインゴットは、ＳｉＣのバルクの単結晶である。ＳｉＣインゴットは、昇華再結晶法等で作製できる。
作製されたＳｉＣインゴットからＳｉＣ基板を作製する。ＳｉＣ基板は、ＳｉＣインゴットをスライスして得られる。ＳｉＣ基板の表面は研磨することが好ましい。
次いで、ＳｉＣ基板の第１面を評価する。第１面は、後述の工程でエピタキシャル膜が積層される面である。第１面は、フォトルミネッセンス法で評価する。
フォトルミネッセンス法は、物質に励起光を照射し、励起された電子が基底状態に戻る際に発光する光を測定する方法である。ＳｉＣ基板の第１面に、ＳｉＣのバンドギャップより大きなエネルギーを有する励起光を照射し、ＳｉＣ基板から発光されるフォトルミネッセンスの強度を測定する。フォトルミネッセンス法をＳｉＣ基板に適用することで、ＳｉＣ基板の欠陥、不純物の凝集箇所等を特定する。
図１は、ＳｉＣ基板の第１面のフォトルミネッセンス像である。図１のフォトルミネッセンス像は、１０ｍｍ×１０ｍｍのＳｉＣ基板の第１面に、励起波長３５５ｎｍ、スポット径１μｍの励起光を５０μｍ間隔で照射し、ＳｉＣ基板から発光される４４０±２０ｎｍの波長の光を検出したものである。励起光は、半導体励起固体（ＤＰＳＳ）レーザを用いて照射した。励起レーザの励起パワー密度は、１μｍのスポット径に対し６５０μＷとした。測定温度は室温（２５℃）とした。ＳｉＣ基板は、１×１０１8ａｔｍ／ｃｍ３程度の窒素がドープされている。図１において黒色が強い部分は、発光強度が強い部分である。
図２は、図１における測定点ｐ１における発光強度の波長依存性を測定した結果である。図３は、図１における測定点ｐ２における発光強度の波長依存性を測定した結果である。図２は、３９０ｎｍ近傍に強い発光ピークを有する。図３は、３９０ｎｍ、４１０ｎｍ及び４３０ｎｍの近傍に強い発光ピークを有する。図３において４３０ｎｍ近傍に発光ピークを有することは、図１において測定点ｐ２が測定点ｐ１より強く発光していることと対応している。
３９０ｎｍ近傍の発光ピークは、４Ｈ－ＳｉＣのバンド端発光に由来する。測定点ｐ１は、４Ｈ－ＳｉＣのバンド端発光に由来するピークが強くみられ正常部とみなせる。これに対し、測定点ｐ２は、４Ｈ－ＳｉＣのバンド端発光以外の４１０ｎｍ近傍及び４３０ｎｍ近傍に発光ピークを有する。これらの発光ピークは、欠陥（意図してドープした不純物以外の不純物を含む）由来と考えられる。例えば、４３０ｎｍ近傍の発光ピークは、窒素とボロンがドープされたものに由来するピークと考えられる。測定点ｐ２は、非正常部とみなせる。
図４は、図１における測定点ｐ１～ｐ６における発光強度の波長依存性を測定した結果である。図１において、黒点が観測された測定点ｐ２～ｐ６は、いずれも４Ｈ－ＳｉＣのバンド端発光に由来する３９０ｎｍ近傍以外の発光ピークを有する。
図４において、測定点ｐ１～ｐ６のそれぞれの発光強度の違いは、測定条件等に伴うブレによる。一方で、各測定点ｐ１～ｐ６における発光ピークごとの強度比は、ＳｉＣ基板が含有する欠陥の存在比に対応する。例えば、測定点ｐ４において、４３０ｎｍ近傍の不純物に伴う発光ピークの発光強度は、３９０ｎｍ近傍の４Ｈ－ＳｉＣのバンド端発光に伴う発光ピークの発光強度より強い。測定点ｐ４は、ドープされた不純物以外の意図しない不純物が多いことを示す。各波長における発光ピークを３９０ｎｍ近傍の発光ピークで規格化することで、特定の欠陥の存在量を概算できる。
フォトルミネッセンス法は、欠陥数が少ない基板の表面状態の測定に有用である。欠陥数が多いと、励起により形成された電子正孔対が欠陥にトラップされ、十分な発光が得られないためである。
ＳｉＣ基板の表面の欠陥は、１０００個から１００００個／ｃｍ２程度である。これに対して、ＳｉＣエピタキシャルウェハのエピタキシャル膜の表面の欠陥数は、１０個／ｃｍ２程度である。エピタキシャル膜を積層することで、欠陥数は数桁オーダーで減少する。フォトルミネッセンス法は、欠陥の少ないＳｉ基板又はＳｉＣエピタキシャルウェハに対しては有用であるが、欠陥数の多いＳｉＣ基板に対しては有用ではないと考えられていた。
しかしながら、図１～図４に示すように、ＳｉＣ基板においてもフォトルミネッセンス法を用いることで、欠陥が存在する箇所を特定できることが確認された。
ＳｉＣ基板は、年々、高品質化している。ＳｉＣ基板から発光されるフォトルミネッセンス光は、高品質なＳｉＣ基板ほど強く生じる。ＳｉＣ基板の品質が悪いと、フォトルミネッセンス光が弱くなり、十分な発光が得られにくくなる。ＳｉＣ基板の総転位密度は、１００００個／ｃｍ２以下であることが好ましく、８０００個／ｃｍ２以下であることがより好ましく、５０００個／ｃｍ２以下であることがさらに好ましい。またＳｉＣ基板に含まれる不純物の合計密度は、１．０×１０２０ａｔｏｍ／ｃｍ３未満であることが好ましく、５．０×１０１９ａｔｏｍ／ｃｍ３未満であることがより好ましく、１．０×１０１９ａｔｏｍ／ｃｍ３未満であることがさらに好ましい。ここでの不純物はＮやＢなどドーパントとして意図的にドープしたものを含み、不純物の合計密度とは、ＳｉＣ基板全体の平均密度を意味し、ＳｉＣ基板に局所的に不純物濃度が高い部分が存在してもよい。
また図５は、ＳｉＣ基板の第１面のフォトルミネッセンス像である。図５のフォトルミネッセンス像は、不純物濃度が異なるＳｉＣ基板を用いた点が、図１のフォトルミネッセンス像を得たときの条件と異なる。意図的にドープされた窒素の不純物濃度は、１×１０１８ａｔｍ／ｃｍ３程度であり、図１のフォトルミネッセンス像を得たときの条件と類似する。
図６は、図５における測定点ｐ７～ｐ１０における発光強度の波長依存性を測定した結果である。図１に示すＳｉＣ基板より窒素濃度が高いため、３９０ｎｍ近傍の４Ｈ－ＳｉＣのバンド端発光に伴う発光ピークは、確認しづらくなった。一方で、図５において黒点を有する箇所（測定点ｐ８～ｐ１０）は、４１０ｎｍ、４２０ｎｍ、４３０ｎｍ、４４０ｎｍ、４７０ｎｍ近傍に発光ピークを有した。これらの発光ピークは、欠陥（ドープされた不純物以外の意図しない不純物を含む）に由来する。すなわち、不純物濃度が高いＳｉＣ基板においても、フォトルミネッセンス法により、欠陥が存在する箇所を特定できた。
また図７は、図１における測定点ｐ１の発光スペクトルと、図５における測定点ｐ１０の発光スペクトルと、を３９０ｎｍの発光強度で規格化したグラフである。３９０ｎｍ近傍の発光ピークは、４Ｈ－ＳｉＣのバンド端発光に伴う発光ピークである。フォトルミネッセンス光の発光強度の違いは、測定条件等に伴うブレにより変動する。共通する４Ｈ－ＳｉＣのバンド端発光の発光ピークで規格化し、測定条件のブレの影響を除いた。
図７に示すように、測定点ｐ１０は、４１０ｎｍ及び４３０ｎｍに発光ピークを有する。これらの発光ピークの原因を特定するために、図１及び図５の測定に用いた試料をＳＩＭＳで分析し、窒素濃度、ボロン濃度、アルミニウム濃度を測定した。
測定点ｐ１は、窒素濃度が５×１０１８ａｔｍ／ｃｍ３、ボロン濃度が８×１０１４ａｔｍ／ｃｍ３、アルミニウム濃度は検出下限以下であった。これに対し、測定点ｐ１０は、窒素濃度が６×１０１８ａｔｍ／ｃｍ３、ボロン濃度が３×１０１７ａｔｍ／ｃｍ３、アルミニウム濃度は５×１０１６ａｔｍ／ｃｍ３あった。測定点ｐ１０は、ボロン及びアルミニウム濃度が、測定点ｐ１より高かった。
４１０ｎｍ及び４３０ｎｍに発光ピークは、意図してドープしていないボロン及びアルミニウムに起因することが確認された。測定点ｐ１０では、ボロン又はアルミニウムが凝集している。不純物が凝集した箇所は、局所的に電気抵抗が低く又は高くなり、ＳｉＣデバイスの欠陥の原因となりうる。
フォトルミネッセンス測定において、ＳｉＣ基板の第１面に励起光をスポット照射することが好ましい。スポット照射は、例えば、励起レーザ等を用いて行う。励起光をスポット照射すると、励起光の照射面の励起パワー密度を高めることができる。励起パワー密度が高いと、ＳｉＣ基板から得られる発光強度も高まる。上述のようにＳｉＣ基板は、欠陥が多く、発光が得られにくい。励起光の励起パワー密度を高めることで、欠陥数の多いＳｉＣ基板においても不純物の検出精度を高めることができる。ＳｉＣ基板の第１面を全面評価する場合は、スポット照射した励起光をスキャンする。
励起光の励起パワー密度は、１．０×１０３Ｗ／ｃｍ２以上３．０×１０５Ｗ／ｃｍ２以下とすることが好ましく、３．０×１０３Ｗ／ｃｍ２以上１．０×１０５Ｗ／ｃｍ２以下とすることがより好ましく、３．０×１０４Ｗ／ｃｍ２以上８．０×１０４Ｗ／ｃｍ２以下とすることがさらに好ましい。励起パワー密度が高すぎると基板に内在した積層欠陥を拡張させてしまう危険性があり、低すぎると評価に十分な発光強度が得られなくなる。また励起光のスポット径は、１００μｍ以下とすることが好ましく、５０μｍ以下とすることがより好ましく、１０μｍ以下とすることがさらに好ましい。
フォトルミネッセンス測定を行う温度は、例えば室温である。フォトルミネッセンス測定を行う温度は３０℃以下が好ましく、０°以下がより好ましい。例えば、液体窒素温度（－１９６℃）等で行ってもよい。フォトルミネッセンス測定を低温環境下で行うと、得られる発光強度が増し、ピークがシャープになるため、より精密な評価を行うことができる。
上述のように、本実施形態にかかるＳｉＣ基板の評価方法により、ＳｉＣ基板の表面の欠陥が存在する箇所をマッピングすることができる。欠陥のマッピングをすることで、ＳｉＣ基板の良否又はグレードを設定できる。
ＳｉＣ基板は、欠陥が少ない方が高品質である。ＳｉＣ基板の第１面において、不純物に起因したフォトルミネッセンスの強度がＳｉＣバンド端に起因したフォトルミネッセンスの強度より強くなる領域は、第１面の総面積の５０％以下であることが好ましく、３０％以下であることがより好ましく、１０％以下であることがさらに好ましい。ここで「不純物に起因したフォトルミネッセンスの強度がＳｉＣバンド端に起因したフォトルミネッセンスの強度より強くなる領域」とは、バンド端発光に起因した３９０ｎｍ近傍の発光強度より不純物に起因した３９０ｎｍ近傍以外のいずれかのピークの発光強度が強く観測される部分である。
最後に、評価を行ったＳｉＣ基板の第１面にエピタキシャル膜を積層する。エピタキシャル膜は、ＳｉＣからなる。エピタキシャル膜は、ＣＶＤ等を用いて積層する。エピタキシャル膜は、不純物に起因したフォトルミネッセンスの強度がＳｉＣバンド端に起因したフォトルミネッセンスの強度より強くなる領域が、第１面の総面積の５０％以下であるＳｉＣ基板上に積層することが好ましい。得られるＳｉＣエピタキシャルウェハは、ＳｉＣ基板の欠陥が少なく、ＳｉＣデバイスにおける不良の発生確率を低減できる。
上述のように、本実施形態にかかるＳｉＣエピタキシャルウェハの製造方法によれば、ＳｉＣ基板の段階での欠陥のマッピングを作成できる。ＳｉＣデバイスに不良が生じた場合、その原因を特定することは、将来の歩留まり向上のために重要である。ＳｉＣ基板の欠陥マッピングを有することで、ＳｉＣ基板まで遡ることができる。
ｐ１～ｐ１０ 測定点

Claims (6)

  1. ＳｉＣインゴットから切り出したＳｉＣ基板の第１面に、エピタキシャル膜を積層する前に励起光を照射して、波長３８０ｎｍ～５２０ｎｍの範囲のフォトルミネッセンスのスペクトルを測定し、前記スペクトルをバンド端発光に由来する発光ピークで規格化する、ＳｉＣ基板の評価方法。
  2. 前記フォトルミネッセンスのスペクトル測定において、前記第１面にスポット照射した前記励起光をスキャンする、請求項１に記載のＳｉＣ基板の評価方法。
  3. 前記フォトルミネッセンスのスペクトル測定は、ＳｉＣのバンドギャップより大きなエネルギーを有する前記励起光を前記ＳｉＣ基板に照射し、前記ＳｉＣ基板から発光されるフォトルミネッセンスの強度を測定する、請求項１又は２に記載のＳｉＣ基板の評価方法。
  4. 前記ＳｉＣ基板の総転位密度は１００００個／ｃｍ２以下である、請求項１～３のいずれか一項に記載のＳｉＣ基板の評価方法。
  5. 前記ＳｉＣ基板に含まれる不純物の合計密度が１．０×１０２０ａｔｏｍ／ｃｍ３未満である、請求項１～３のいずれか一項に記載のＳｉＣ基板の評価方法。
  6. 請求項１～５のいずれか一項に記載のＳｉＣ基板の評価方法を用いて前記ＳｉＣ基板の前記第１面を評価した後に、前記第１面にエピタキシャル膜を積層する、ＳｉＣエピタキシャルウェハの製造方法。
JP2018168954A 2018-09-10 2018-09-10 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法 Active JP7447392B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018168954A JP7447392B2 (ja) 2018-09-10 2018-09-10 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
US16/544,998 US10978359B2 (en) 2018-09-10 2019-08-20 SiC substrate evaluation method, SiC epitaxial wafer manufacturing method, and SiC epitaxial wafer
CN201910826266.4A CN110890287A (zh) 2018-09-10 2019-09-03 SiC基板的评价方法、SiC外延晶片的制造方法及SiC外延晶片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018168954A JP7447392B2 (ja) 2018-09-10 2018-09-10 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JP2020040853A JP2020040853A (ja) 2020-03-19
JP7447392B2 true JP7447392B2 (ja) 2024-03-12

Family

ID=69719960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018168954A Active JP7447392B2 (ja) 2018-09-10 2018-09-10 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法

Country Status (3)

Country Link
US (1) US10978359B2 (ja)
JP (1) JP7447392B2 (ja)
CN (1) CN110890287A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7185088B1 (ja) * 2022-06-02 2022-12-06 昭和電工株式会社 ＳｉＣ基板及びＳｉＣインゴット

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010095397A (ja) 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
JP2011220744A (ja) 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板
JP2013067523A (ja) 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
US20130143396A1 (en) 2011-11-23 2013-06-06 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial
JP2013110319A (ja) 2011-11-22 2013-06-06 Fujitsu Ltd 化合物半導体装置の製造方法、基板評価装置及び基板評価方法
JP2014099561A (ja) 2012-11-15 2014-05-29 Denso Corp 半導体試料における結晶欠陥解析方法
JP2014192163A (ja) 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
JP2015119056A (ja) 2013-12-18 2015-06-25 レーザーテック株式会社 欠陥分類方法及び検査装置
JP2015521378A (ja) 2012-09-11 2015-07-27 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ ＳｉＣ上の高耐圧パワー半導体装置
JP2015159316A (ja) 2010-03-23 2015-09-03 住友電気工業株式会社 半導体装置およびその製造方法
JP2016098120A (ja) 2014-11-18 2016-05-30 株式会社デンソー 炭化珪素単結晶インゴットおよび炭化珪素単結晶基板
JP2016121059A (ja) 2010-12-27 2016-07-07 住友電気工業株式会社 半導体装置用炭化珪素基板および半導体装置
WO2016121628A1 (ja) 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4247007B2 (ja) * 2003-01-31 2009-04-02 富士通株式会社 半導体ウエハの評価方法および半導体装置の製造方法
JP4469396B2 (ja) * 2008-01-15 2010-05-26 新日本製鐵株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
US9551672B2 (en) * 2013-12-18 2017-01-24 Lasertec Corporation Defect classifying method and optical inspection apparatus for silicon carbide substrate
CN106415245B (zh) * 2014-05-30 2019-06-14 昭和电工株式会社 块状碳化硅单晶的评价方法以及在该方法中使用的参照用碳化硅单晶
JP2016025241A (ja) 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN108292686B (zh) * 2015-12-02 2021-02-12 三菱电机株式会社 碳化硅外延基板及碳化硅半导体装置
JP6531729B2 (ja) 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6685469B2 (ja) * 2017-03-28 2020-04-22 三菱電機株式会社 炭化珪素基板、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010095397A (ja) 2008-10-15 2010-04-30 Nippon Steel Corp 炭化珪素単結晶及び炭化珪素単結晶ウェハ
JP2015159316A (ja) 2010-03-23 2015-09-03 住友電気工業株式会社 半導体装置およびその製造方法
JP2011220744A (ja) 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板
JP2016121059A (ja) 2010-12-27 2016-07-07 住友電気工業株式会社 半導体装置用炭化珪素基板および半導体装置
JP2013067523A (ja) 2011-09-21 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2013110319A (ja) 2011-11-22 2013-06-06 Fujitsu Ltd 化合物半導体装置の製造方法、基板評価装置及び基板評価方法
US20130143396A1 (en) 2011-11-23 2013-06-06 University Of South Carolina Pretreatment Method for Reduction and/or Elimination of Basal Plane Dislocations Close to Epilayer/Substrate Interface in Growth of SiC Epitaxial
JP2015521378A (ja) 2012-09-11 2015-07-27 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ ＳｉＣ上の高耐圧パワー半導体装置
JP2014099561A (ja) 2012-11-15 2014-05-29 Denso Corp 半導体試料における結晶欠陥解析方法
JP2014192163A (ja) 2013-03-26 2014-10-06 Mitsubishi Electric Corp ＳｉＣエピタキシャルウエハの製造方法
JP2015119056A (ja) 2013-12-18 2015-06-25 レーザーテック株式会社 欠陥分類方法及び検査装置
JP2016098120A (ja) 2014-11-18 2016-05-30 株式会社デンソー 炭化珪素単結晶インゴットおよび炭化珪素単結晶基板
WO2016121628A1 (ja) 2015-01-28 2016-08-04 東レエンジニアリング株式会社 ワイドギャップ半導体基板の欠陥検査方法及び欠陥検査装置

Also Published As

Publication number Publication date
JP2020040853A (ja) 2020-03-19
US10978359B2 (en) 2021-04-13
CN110890287A (zh) 2020-03-17
US20200083123A1 (en) 2020-03-12

Similar Documents

Publication Publication Date Title
US11249027B2 (en) SiC substrate evaluation method and method for manufacturing SiC epitaxtal wafer
US20220223482A1 (en) EVALUATION METHOD AND MANUFACTURING METHOD OF SiC EPITAXIAL WAFER
EP2779220B1 (en) Saturation voltage estimation method and silicon epitaxial wafer manufaturing method
JP7447392B2 (ja) ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
Gallagher et al. Effect of GaN substrate properties on vertical GaN PiN diode electrical performance
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
CN110739239B (zh) SiC器件的制造方法及评价方法
JP5720560B2 (ja) 半導体基板の評価方法
JP5491433B2 (ja) エピタキシャル基板のシート抵抗評価方法
CN111900097B (zh) 检测宽禁带半导体中深能级缺陷态的方法
US11415518B2 (en) Mapping and evaluating GaN wafers for vertical device applications
Takashima et al. Photoluminescence study on ion implanted silicon after rapid thermal annealing
JP2017224695A (ja) シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法
JP7184719B2 (ja) ＳｉＣエピタキシャルウェハ
US20240128129A1 (en) Luminescence method for the in-line detection of atomic scale defects during fabrication of 4h-sic diodes
US10755989B2 (en) Semiconductor substrate manufacturing method
US11600538B2 (en) SiC epitaxial wafer and method for producing SiC epitaxial wafer
JP6785642B2 (ja) 少数キャリア寿命評価方法および少数キャリア寿命評価装置
JP2017174861A (ja) エピタキシャルウェーハの評価方法及び製造方法
Takashima Photoluminescence Study on Ion Implanted Silicon after Rapid Thermal Annealing Shuhei Takashima, Masahiro Yoshimoto, Woo Sik Yoo b Kyoto Institute of Technology, Matsugasaki, Sakyo, Kyoto 606-8585, Japan b WaferMasters, Inc., San Jose, CA 95112, USA
Rodríguez Fernández et al. Structural characterization of 6H-and 4H-SiC polytypes by means of cathodoluminescence and x-ray topography

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230131

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20230201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230213

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20230307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R151 Written notification of patent or utility model registration

Ref document number: 7447392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151