CN111900097B - 检测宽禁带半导体中深能级缺陷态的方法 - Google Patents
检测宽禁带半导体中深能级缺陷态的方法 Download PDFInfo
- Publication number
- CN111900097B CN111900097B CN202010595872.2A CN202010595872A CN111900097B CN 111900097 B CN111900097 B CN 111900097B CN 202010595872 A CN202010595872 A CN 202010595872A CN 111900097 B CN111900097 B CN 111900097B
- Authority
- CN
- China
- Prior art keywords
- energy level
- deep
- sample
- layer
- transient capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种检测宽禁带半导体中深能级缺陷态的方法,利用在高温下仍然能保持很好的二极管特性的重‑轻‑重掺杂pn二极管样品结构,通过测量不同填充电压的高温深能级瞬态电容谱来同时获得样品内的多子陷阱和少子陷阱的信号,最终利用阿列纽斯曲线得到样品内的深能级缺陷态能级位置和浓度的信息。本发明方法简单且快捷有效,能够精确地测定宽禁带半导体中深能级缺陷态的能级位置和浓度,对于研究宽禁带半导体材料中的深能级缺陷态能级位置和浓度及其对器件应用的影响将发挥重要的作用。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种用于检测宽禁带半导体中深能级缺陷态的方法,包括检测深能级缺陷态的能级位置和浓度。
背景技术
宽禁带半导体是在第一代元素半导体材料(硅)和第二代化合物半导体材料(砷化镓、磷化镓、磷化铟等)之后发展起来的第三代半导体材料。这类材料主要包括碳化硅、立方氮化硼、氮化镓、氮化铝、硒化锌以及金刚石等。宽禁带半导体材料具有宽带隙、高临界击穿电场、高热导率、高载流子饱和漂移速度等特点,在高温、高频、大功率、光电子及抗辐射等方面具有巨大的应用潜力。宽禁带半导体在生长过程中会故意或非故意的引入一些杂质或缺陷,这些杂质缺陷会在禁带中形成缺陷态能级。宽禁带半导体一般禁带宽度大于2电子伏特,由于其较宽的禁带宽度,杂质缺陷态的能级位置亦有可能相当深入禁带中央,形成深能级缺陷态。这些深能级缺陷态对材料和器件的性能有着重要的影响。例如,GaN基高电子迁移率晶体管器件存在电流崩塌效应,严重影响其器件的可靠性。有研究认为导致电流崩塌效应的原因是一个位于禁带中的深能级缺陷态俘获电子后不能及时释放。
但是,对于宽禁带半导体中的深能级缺陷态的能级位置和浓度的检测仍然具有挑战性。例如,导致GaN基高电子迁移率晶体管器件产生电流崩塌效应的深能级缺陷,其能级位置仍未确定,从而难以指认具体是由何种杂质缺陷所导致的。一种观点认为是由于GaN中的碳(C)杂质形成的深能级缺陷所导致;而也有观点认为C杂质在GaN中是一个浅施主,不会导致电流崩塌效应。因此,如何通过有效的测量方法,精确地探测深能级缺陷的能级位置和浓度,对于研究深能级缺陷对材料和器件的影响具有重要意义。
针对宽禁带半导体材料中的深能级缺陷进行测量的现有方法中,国际上采用的方法主要有:文献(Lang,D.V.,J.Appl.Phys.45,3023,1977)记载的深能级瞬态电容谱(Deep-level transient spectroscopy,DLTS)方法;文献(Chantre,A.et al.,Phys.Rev.B.23,5335,1981)记载的深能级光谱(Deep-level optical spectroscopy,DLOS)方法。然而,由于宽禁带半导体中的深能级缺陷能级位置较深,传统的深能级瞬态电容谱方法受限于测量温度和样品结构在高温测量下漏电严重,无法准确探测到能级较深的缺陷态。而深能级光谱利用光激发深能级,只能测得光激活能而不能测得热激活能,同时也很难精确测得浓度。
发明内容
为了克服上述现有技术的不足,本发明提供一种用于检测宽禁带半导体中深能级缺陷态的能级位置和浓度的样品结构和方法。由于深能级缺陷能级很深,其深能级瞬态电容谱的峰值出现的温度很高。本方法设计重-轻-重掺杂pn二极管的样品结构,使被测样品相比传统的肖特基二极管结构,在高温下仍然能保持较低的反偏电流,且同时保持良好的欧姆接触,从而满足高温深能级瞬态电容谱的测试条件,精确测量深能级缺陷。本方法所用的高温深能级瞬态电容谱,温度上限高于传统深能级瞬态电容谱,从而能探测能级更深的深能级缺陷,并且测得其对应的能级位置和浓度。本发明方法简单且快捷有效,对于研究宽禁带半导体材料中的深能级缺陷的能级位置和浓度及其对器件可靠性的影响将发挥重要的作用。
本发明提供的技术方案是:
一种宽禁带半导体中深能级缺陷态(包括能级位置和浓度)的检测方法,所述检测方法首先外延生长用于本检测方法的检测样品的原生样品,再制备得到用于本检测方法的检测样品,再利用高温深能级瞬态电容谱对检测样品中的深能级缺陷的能级位置和浓度进行检测,具体包括如下步骤:
1)制备原生样品:原生样品的核心结构为宽禁带半导体的三层结构,此三层结构形成n+/n–/p+或者n+/p–/p+的重-轻-重掺杂pn二极管(参见图2中n+氮化镓层4、n–氮化镓层5和p+氮化镓层6构成的三层结构),其中负号代表轻掺杂,正号代表重掺杂;
2)制备检测样品:在原生样品表面进行刻蚀形成一个刻蚀坑,刻蚀深度在下层重掺杂层之内;然后使用结终端技术处理刻蚀后的样品以减小侧壁漏电;再在样品表面和刻蚀坑里分别制作与原生样品pn极性对应的欧姆接触电极;
3)测量检测样品的多子陷阱高温深能级瞬态电容谱:设置填充电压小于检测样品的二极管开启电压,得到多子陷阱的深能级瞬态电容谱曲线;
4)测量检测样品的少子陷阱和多子陷阱共同的高温深能级瞬态电容谱:设置填充电压大于检测样品的二极管开启电压,得到少子陷阱和多子陷阱共同的深能级瞬态电容谱曲线;
5)利用步骤3)和4)得到的曲线作出阿列纽斯曲线(Arrhenius plot),得到样品中的所有深能级缺陷的能级位置和浓度信息。
进一步地,步骤1)原生样品中宽禁带半导体外延层的制备方法可以采用下述方法中的一种或多种:金属有机化合物气相外延方法(MOCVD)、分子束外延方法(MBE)、氢化物气相外延方法(HVPE)。
所述宽禁带半导体的种类为碳化硅、立方氮化硼、氮化镓、氮化铝、硒化锌以及金刚石等常见的宽禁带半导体。
进一步地,步骤1)中,所述重-轻-重掺杂pn二极管可以为n+/n–/p+二极管或者n+/p–/p+二极管,既可以是下层为p+型上层为n+型,也可以是下层为n+型上层为p+型;而中间层为p–型或n–型;p型和n型掺杂剂可以为任意浅受主和浅施主;所述原生样品宽禁带半导体各层的厚度一般均为500nm-20μm。
进一步地,步骤2)中采用的刻蚀方法可以是湿化学腐蚀、电容耦合等离子体(Capacitively Coupled Plasmas)刻蚀、电感耦合等离子体(Inductively coupledplasma)刻蚀等方法;刻蚀宽度一般为100nm-10μm。所述欧姆接触电极的制作方法包括但不限于磁控溅射、分子束外延、电子束蒸镀等方法;所述欧姆接触电极所用金属或合金视被测宽禁带半导体而定。刻蚀坑内欧姆接触电极略小于刻蚀坑宽度,原生样品表面的欧姆接触电极略小于表面台面宽度。
进一步地,步骤3)和步骤4)测量检测样品的深能级瞬态电容谱的温度范围为77K-800K,温度上限视被测宽禁带半导体禁带宽度和样品二极管反向漏电流大小而定。所述高温深能级瞬态电容谱可以采用标准深能级瞬态电容谱(DLTS)、拉普拉斯变换深能级瞬态电容谱(Laplace DLTS)、傅里叶变换深能级瞬态电容谱(Fourier DLTS)、常电容深能级瞬态电压谱(constant-capacitance DLTS)、双脉冲深能级瞬态电容谱(Double-pulse DLTS)等方法进行测量。测量时的反偏电压通常为-2到-20V。
进一步地,步骤5)所述阿列纽斯曲线满足下述方程:
式(1)中,en为电子从深能级发射的热发射率,T为温度,K为常数,σn为俘获截面,EC为导带能级,ET为缺陷态能级,k为玻尔兹曼常数。利用阿列纽斯曲线的斜率可以获得缺陷态的能级位置,从截距可以获得缺陷态的俘获截面,而从深能级瞬态电容谱的峰值强度可以得出缺陷态的浓度。
本发明通过巧妙设计重-轻-重掺杂pn二极管的样品结构结合高温深能级瞬态电容谱的测量方法,利用不同的填充电压来同时获得多子陷阱和少子陷阱的信号,再利用阿列纽斯曲线,最终获得样品中深能级缺陷的能级位置和浓度等物理特征。本发明降低了测试分析难度,而且提高了测量精度,对于研究宽禁带半导体中的深能级缺陷态能级的位置和浓度能够发挥重要作用。
与现有技术相比,本发明的技术优势体现在:
本发明提供了用于确定宽禁带半导体中深能级缺陷态的能级位置和浓度的检测方法,是一种新型的检测宽禁带半导体中深能级缺陷态的能级位置和浓度的检测方法,利用在高温下仍然能保持很好的二极管特性的重-轻-重掺杂pn二极管样品结构,通过测量不同填充电压的高温深能级瞬态电容谱来同时获得样品内的多子陷阱和少子陷阱的信号,最终利用阿列纽斯曲线得到样品内的深能级缺陷态能级位置和浓度的信息。本发明方法简单且快捷有效,能够精确地测定宽禁带半导体中深能级缺陷态的能级位置和浓度,对于研究宽禁带半导体材料中的深能级缺陷态能级位置和浓度及其对器件应用的影响将发挥重要的作用。
附图说明
图1为本发明实施例用于测定宽禁带半导体中深能级缺陷态的能级位置和浓度的检测方法的流程框图。
图2为本发明实施例中用于测定n型氮化镓中深能级缺陷态的能级位置和浓度的检测样品结构示意图;其中:
1—衬底;2—成核层;3—应力和缺陷控制层;4—n+氮化镓层;5—n–氮化镓层;6—p+氮化镓层;7—n型欧姆接触电极;8—p型欧姆接触电极。
图3为本发明实施例在检测过程中得到的深能级瞬态电容谱曲线;其中:
9—设置填充电压小于检测样品的二极管开启电压时得到的多子陷阱的深能级瞬态电容谱曲线;10—设置填充电压大于检测样品的二极管开启电压时得到的多子陷阱和少子陷阱共同的深能级瞬态电容谱曲线;
图4为本发明实施例得到的各深能级的阿列纽斯曲线。
具体实施方式
下面结合附图,通过实施例进一步描述本发明,但不以任何方式限制本发明的范围。
本发明提供了用于确定宽禁带半导体中深能级缺陷态的能级位置和浓度的检测方法,是一种新型的检测宽禁带半导体中深能级缺陷态的能级位置和浓度的检测方法,利用在高温下仍然能保持很好的二极管特性的重-轻-重掺杂pn二极管样品结构,通过测量不同填充电压的高温深能级瞬态电容谱来同时获得样品内的多子陷阱和少子陷阱的信号,最终利用阿列纽斯曲线得到样品内的深能级缺陷态能级位置和浓度的信息。本发明方法简单且快捷有效,能够精确地测定宽禁带半导体中深能级缺陷态的能级位置和浓度,对于研究宽禁带半导体材料中的深能级缺陷态能级位置和浓度及其对器件应用的影响将发挥重要的作用。
本实施例中用于测定n型氮化镓中深能级缺陷态能级位置和浓度的检测样品的结构如图2所示,包括衬底1及在衬底1上依次制作的成核层2、应力和缺陷控制层3、n+氮化镓外延层4、n–氮化镓外延层5和p+氮化镓外延层6,以及刻蚀坑里制作在n+氮化镓外延层4之上的n型欧姆接触电极7,和制作在p+氮化镓外延层6之上的p型欧姆接触电极8。
图2所示样品中,衬底1可以为硅衬底、碳化硅衬底、金刚石衬底或氮化镓衬底;成核层2为铝镓氮(AlGaN)层或铝氮(AlN)层,其厚度为100nm-2μm;应力和缺陷控制层3为铝镓氮层,其厚度为100nm-20μm,其铝组分为0-50%;n+氮化镓外延层4厚度为200nm-10μm,掺杂原子为硅,掺杂浓度为(1~10)×1018cm–3;n–氮化镓外延层5厚度为1μm-10μm,掺杂原子为硅,掺杂浓度为(1~10)×1015cm-3;p+氮化镓外延层6厚度为100nm-2μm,掺杂原子为镁,掺杂浓度为(1~10)×1018cm-3;欧姆接触电极7、8宽度略小于对应台面宽度。
上述用于测定n型氮化镓中深能级缺陷态能级位置和浓度的检测样品的原生样品可通过以下过程制备得到:采用金属有机化合物气相外延、分子束外延、氢化物气相外延、或气相外延方法中的一种或多种,在硅衬底1上生长一层铝镓氮或氮化铝成核层2;随后在成核层2上生长铝镓氮应力和缺陷控制层3;接着在应力和缺陷控制层3上生长n+/n–/p+氮化镓外延层。
在上述原生样品的基础上再用电感耦合等离子体刻蚀等刻蚀技术形成台面和坑道;最后在台面和坑道上用磁控溅射或者电子束蒸发等金属镀膜方法蒸镀欧姆接触电极;由此制备出测定n型氮化镓中深能级缺陷态能级位置和浓度的检测样品结构。
图1是本发明提供的用于测定宽禁带半导体中深能级缺陷的能级位置和浓度的检测方法的流程框图。具体在本实施例中,n型氮化镓中深能级缺陷的能级位置和浓度的检测方法包括:首先制备用于检测n型氮化镓中深能级缺陷的能级位置和浓度的检测样品的原生样品;然后将原生样品刻蚀、蒸镀电极,制备原生样品的检测样品;再用不同的填充电压对检测样品进行高温深能级瞬态电容谱测试;最后做出阿列纽斯曲线得到n型氮化镓中深能级缺陷的能级位置和浓度。具体包括如下过程;
A.制备用于检测n型氮化镓中深能级缺陷的能级位置和浓度的检测样品的原生样品:
A1.选择一种衬底1;
A2.在衬底1上通过金属有机化学气相沉积生长成核层2;
A3.在成核层2上通过金属有机化学气相沉积外延生长应力和缺陷控制层3,应力和缺陷控制层3起到调控应力和抑制缺陷的作用;
A4.在应力和缺陷控制层3上通过金属有机化学气相沉积生长n+氮化镓外延层4,n+氮化镓外延层4起到形成良好欧姆接触的作用。
A5.在n+氮化镓外延层4上通过金属有机化学气相沉积生长n–氮化镓外延层5,在生长过程中通过调节生长参数如硅烷流量、反应室温度、压强等实现不同掺杂浓度的n型掺杂。
A6.在n–氮化镓外延层5上通过金属有机化学气相沉积生长p+氮化镓外延层6,n–氮化镓外延层5和p+氮化镓外延层6共同形成单边二极管,使深能级瞬态电容谱的探测区域限定在n–氮化镓外延层5而不会被p+氮化镓外延层6所干扰,同时p+氮化镓外延层6可以起到形成良好欧姆接触的作用。
B.制备氮化镓原生样品的检测样品:
B1.将制备的氮化镓原生样品使用电感耦合等离子体刻蚀,刻蚀深度在n+氮化镓外延层4之内,然后使用结终端技术处理刻蚀后的样品以减小侧壁漏电。
B2.在刻蚀坑表面和p+氮化镓外延层6表面分别制作对应极性的欧姆接触电极,电极宽度略小于刻蚀坑宽度和p+氮化镓外延层6台面宽度。
C.对n型氮化镓中深能级缺陷的能级位置和浓度进行检测:
C1.对氮化镓检测样品进行高温深能级瞬态电容谱测试,设置测试参数中的填充电压小于检测样品二极管开启电压,得到多子陷阱的高温深能级瞬态电容谱曲线,如图3中曲线9所示,可以看到曲线9有3个峰,对应着3个电子陷阱。
C2.同样地,对氮化镓检测样品进行高温深能级瞬态电容谱测试,设置测试参数中的填充电压大于检测样品二极管开启电压,得到多子陷阱和少子陷阱共同的高温深能级瞬态电容谱曲线,如图3中曲线10所示,可以看到除了曲线9已经得到的3个电子陷阱峰,曲线10还出现了1个新的负峰,对应着1个空穴陷阱。
C3.利用设置不同的发射率参数得到多组发射率和峰值温度的对应关系,作出阿列纽斯曲线,如图4所示。根据阿列纽斯曲线和高温深能级瞬态电容谱曲线9、10可得这四个深能级的能级位置和浓度分别为:
电子陷阱E1:能级EC–0.85eV,浓度6.24×1014cm-3;
电子陷阱E2:能级EC–0.98eV,浓度1.26×1015cm-3;
电子陷阱E3:能级EC–1.38eV,浓度1.25×1015cm-3;
空穴陷阱H1:能级EV+0.86eV,浓度1.10×1016cm-3。
需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。
Claims (9)
1.一种宽禁带半导体中深能级缺陷态的检测方法,包括以下步骤:
1)制备原生样品,所述原生样品具有宽禁带半导体的三层结构,形成n+/n–/p+或者n+/p–/p+的重-轻-重掺杂pn二极管,其中负号代表轻掺杂,正号代表重掺杂;
2)制备检测样品:在原生样品表面进行刻蚀形成一个刻蚀坑,刻蚀深度在下层重掺杂层之内;然后使用结终端技术处理刻蚀后的样品以减小侧壁漏电;再在样品表面和刻蚀坑里分别制作与原生样品pn极性对应的欧姆接触电极;
3)测量检测样品的多子陷阱高温深能级瞬态电容谱:设置填充电压小于检测样品的二极管开启电压,得到多子陷阱的深能级瞬态电容谱曲线;
4)测量检测样品的少子陷阱和多子陷阱共同的高温深能级瞬态电容谱:设置填充电压大于检测样品的二极管开启电压,得到少子陷阱和多子陷阱共同的深能级瞬态电容谱曲线;
5)利用步骤3)和4)得到的曲线作出阿列纽斯曲线,得到样品中的所有深能级缺陷的能级位置和浓度信息;
其中,步骤3)和步骤4)测量检测样品的高温深能级瞬态电容谱的温度上限达800 K;
所述重-轻-重掺杂pn二极管的n–层与p+层形成单边二极管,使深能级瞬态电容谱的探测区域限定在n–层而不会被p+层所干扰,或者,所述重-轻-重掺杂pn二极管的n+层与p–层形成单边二极管,使深能级瞬态电容谱的探测区域限定在p–层而不会被n+层所干扰。
2.如权利要求1所述的检测方法,其特征在于,步骤1)中采用下述方法中的一种或多种制作宽禁带半导体外延层:金属有机化合物气相外延方法、分子束外延方法、氢化物气相外延方法。
3.如权利要求1所述的检测方法,其特征在于,所述宽禁带半导体选自下列半导体材料:碳化硅、立方氮化硼、氮化镓、氮化铝、硒化锌。
4.如权利要求1所述的检测方法,其特征在于,步骤1)所述三层结构中各层的厚度为500 nm-20 μm。
5.如权利要求1所述的检测方法,其特征在于,步骤2)采用湿化学腐蚀、电容耦合等离子体刻蚀或电感耦合等离子体刻蚀的方法进行刻蚀,刻蚀宽度为100 nm-10 μm。
6.如权利要求1所述的检测方法,其特征在于,步骤2)采用磁控溅射、分子束外延或电子束蒸镀的方法制作欧姆接触电极。
7.如权利要求1所述的检测方法,其特征在于,步骤3)和步骤4)测量检测样品的高温深能级瞬态电容谱的温度范围为77 K-800 K。
8.如权利要求1所述的检测方法,其特征在于,步骤3)和步骤4)中所述高温深能级瞬态电容谱采用标准深能级瞬态电容谱、拉普拉斯变换深能级瞬态电容谱、傅里叶变换深能级瞬态电容谱、常电容深能级瞬态电压谱或双脉冲深能级瞬态电容谱的方法进行测量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010595872.2A CN111900097B (zh) | 2020-06-28 | 2020-06-28 | 检测宽禁带半导体中深能级缺陷态的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010595872.2A CN111900097B (zh) | 2020-06-28 | 2020-06-28 | 检测宽禁带半导体中深能级缺陷态的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111900097A CN111900097A (zh) | 2020-11-06 |
CN111900097B true CN111900097B (zh) | 2022-11-25 |
Family
ID=73207090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010595872.2A Active CN111900097B (zh) | 2020-06-28 | 2020-06-28 | 检测宽禁带半导体中深能级缺陷态的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111900097B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12094787B2 (en) | 2021-08-03 | 2024-09-17 | Applied Materials, Inc. | Characterizing defects in semiconductor layers |
CN114216939B (zh) * | 2021-12-14 | 2024-01-30 | 浙江大学杭州国际科创中心 | 碳化硅表面缺陷态能量分布测量方法、系统及存储介质 |
CN118011175B (zh) * | 2024-04-09 | 2024-06-28 | 北京智芯微电子科技有限公司 | 晶体管器件缺陷分析方法及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5521839A (en) * | 1993-09-02 | 1996-05-28 | Georgia Tech Research Corporation | Deep level transient spectroscopy (DLTS) system and method |
JP2003282659A (ja) * | 2002-03-25 | 2003-10-03 | Japan Science & Technology Corp | Soiウェーハの過渡容量測定試料構造及びsoiウェーハの評価方法 |
CN101114593A (zh) * | 2006-07-28 | 2008-01-30 | 财团法人电力中央研究所 | 提高SiC晶体质量的方法和SiC半导体器件 |
CN103868973A (zh) * | 2014-04-04 | 2014-06-18 | 哈尔滨工业大学 | 一种基于深能级瞬态谱技术的双极型器件电离辐射损伤缺陷检测方法 |
CN107134405A (zh) * | 2017-04-12 | 2017-09-05 | 西安电子科技大学 | 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8835930B2 (en) * | 2011-06-28 | 2014-09-16 | Hitachi Metals, Ltd. | Gallium nitride rectifying device |
US9329223B2 (en) * | 2011-06-30 | 2016-05-03 | The Curators Of The University Of Missouri | Deep level transient spectrometer |
JP6415946B2 (ja) * | 2014-11-26 | 2018-10-31 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
-
2020
- 2020-06-28 CN CN202010595872.2A patent/CN111900097B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5521839A (en) * | 1993-09-02 | 1996-05-28 | Georgia Tech Research Corporation | Deep level transient spectroscopy (DLTS) system and method |
JP2003282659A (ja) * | 2002-03-25 | 2003-10-03 | Japan Science & Technology Corp | Soiウェーハの過渡容量測定試料構造及びsoiウェーハの評価方法 |
CN101114593A (zh) * | 2006-07-28 | 2008-01-30 | 财团法人电力中央研究所 | 提高SiC晶体质量的方法和SiC半导体器件 |
CN103868973A (zh) * | 2014-04-04 | 2014-06-18 | 哈尔滨工业大学 | 一种基于深能级瞬态谱技术的双极型器件电离辐射损伤缺陷检测方法 |
CN107134405A (zh) * | 2017-04-12 | 2017-09-05 | 西安电子科技大学 | 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法 |
Non-Patent Citations (2)
Title |
---|
Analysis of Deep Level Defects in GaN p-i-n Diodes after Beta Particle Irradiation;Belahsene, S et al.;《ELECTRONICS》;20151204;第4卷;1090-1100 * |
DLTS Analyses of GaN p-i-n Diodes Grown on Conventional and Patterned Sapphire Substrates;Wang, WJ et al.;《IEEE》;20131130;第34卷(第11期);1376-1378 * |
Also Published As
Publication number | Publication date |
---|---|
CN111900097A (zh) | 2020-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111900097B (zh) | 检测宽禁带半导体中深能级缺陷态的方法 | |
Fang et al. | Deep traps in AlGaN/GaN heterostructures studied by deep level transient spectroscopy: Effect of carbon concentration in GaN buffer layers | |
US7226850B2 (en) | Gallium nitride high electron mobility transistor structure | |
US8823410B2 (en) | Method of manufacturing a SiC bipolar junction transistor and SiC bipolar junction transistor thereof | |
Kozodoy et al. | Electrical characterization of GaN pn junctions with and without threading dislocations | |
US9966491B2 (en) | Optically switched graphene/4H-SiC junction bipolar transistor | |
US20180082841A1 (en) | Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device, and method of manufacturing semiconductor device | |
TWI418028B (zh) | 具有台面邊界終端的垂直接面場效電晶體及其製造方法 | |
Terano et al. | Mapping etching induced damages on GaN surfaces using scanning internal photoemission microscopy | |
Chang et al. | Carrier dynamics and doping profiles in GaAs nanosheets | |
Tompkins et al. | The effect of carbon impurities on lightly doped MOCVD GaN Schottky diodes | |
Iguchi et al. | Impact of defects on the electrical properties of p–n diodes formed by implanting Mg and H ions into N-polar GaN | |
Nagar et al. | Realization of reliable p-type ZnO thin films by nitrogen implantation using plasma immersion ion implantation | |
Polyakov et al. | Electrical properties of undoped GaN films grown by maskless epitaxial lateral overgrowth | |
Xiang et al. | Oxygen-related deep level defects in solid-source MBE grown GaInP | |
Montes et al. | Effect of Proton Radiation on Ultrawide Bandgap AlN Schottky Barrier Diodes | |
Nakamura et al. | Homogeneity evaluation of Mg implanted GaN layer by on-wafer forward diode current mapping | |
Gherasoiu et al. | InGaN pn-junctions grown by PA-MBE: Material characterization and fabrication of nanocolumn electroluminescent devices | |
WO2017180633A1 (en) | Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers | |
Simon et al. | Effect of growth conditions on the conductivity of Mg doped p‐type GaN by Molecular Beam Epitaxy | |
CN107134405B (zh) | 一种基于深能级瞬态谱测试的InP/InGaAs异质结构及其制备方法 | |
Kruszewski et al. | The Radial Effect for E1 and E3 Deep Traps Concentration in n-GaN Layers | |
US20240186381A1 (en) | Silicon carbide substrate and silicon carbide semiconductor device including the same | |
JP7310727B2 (ja) | シリコン試料中の酸素濃度測定方法 | |
Sun et al. | The Effect of Nanopipes and an Inserted n‐AlGaN Interlayer on GaN Avalanche Photodiodes Performance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |