JP2020187102A - 半導体装置の検査方法および検査装置 - Google Patents
半導体装置の検査方法および検査装置 Download PDFInfo
- Publication number
- JP2020187102A JP2020187102A JP2019093945A JP2019093945A JP2020187102A JP 2020187102 A JP2020187102 A JP 2020187102A JP 2019093945 A JP2019093945 A JP 2019093945A JP 2019093945 A JP2019093945 A JP 2019093945A JP 2020187102 A JP2020187102 A JP 2020187102A
- Authority
- JP
- Japan
- Prior art keywords
- parasitic diode
- switching element
- gate electrode
- pulse current
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】半導体装置の特性を検査するための新規な検査方法を提供する。【解決手段】炭化珪素半導体基板10にゲート電極18を有するスイッチング素子が形成された半導体装置の検査方法を行う際、スイッチング素子に構成される寄生ダイオード21に対して、順方向に、使用条件に基づくパルス電流を流すことと、寄生ダイオード22にパルス電流が流れている際に寄生ダイオード22の順方向電圧から寄生ダイオード22の温度を導出することと、導出する温度が、寄生ダイオード22の想定される使用条件に基づく閾値温度未満となるように、寄生ダイオード22に流すパルス電流を調整することと、スイッチング素子の特性を検査することと、を行う。【選択図】図2
Description
本発明は、炭化珪素(以下では、単にSiCという)半導体基板にスイッチング素子が形成された半導体装置を検査する検査方法および検査装置に関するものである。
従来より、SiC半導体基板にスイッチング素子としてのMOSFET(Metal Oxide Semiconductor Field Effect Transistorの略)が形成された半導体装置を検査対象(以下では、単にDUTともいう)として検査する検査方法が提案されている。例えば、特許文献1には、スイッチング素子に構成される寄生ダイオードに電流を流すことによる検査方法が提案されている。具体的には、電流を流して寄生ダイオードを動作させることにより、この寄生ダイオードはバイポーラ動作であるため、電子だけではなくホールも湧き出し、ホール電流密度が増加する。そして、ホールが電子と再結合することにより、欠陥がある場合には欠陥が拡張して特性が変化するため、特性に基づいて検査が行われる。この場合、寄生ダイオードに直流の大電流を流すと急峻に温度が上昇してしまうため、特許文献1の検査方法では、寄生ダイオードにパルス電流を流すようにしている。
近年では、このように寄生ダイオードを利用した検査方法について種々の検討がされている。
本発明は上記点に鑑み、半導体装置の特性を検査するための新規な検査方法および検査装置を提供することを目的とする。
上記目的を達成するための請求項1では、SiC半導体基板(10)にゲート電極(18)を有するスイッチング素子が形成された半導体装置の検査方法であって、スイッチング素子に構成される寄生ダイオード(21)に対して、順方向に、使用条件に基づくパルス電流を流すことと、寄生ダイオードにパルス電流が流れている際に寄生ダイオードの順方向電圧から寄生ダイオードの温度を導出することと、導出する温度が、寄生ダイオードの想定される使用条件に基づく閾値温度未満となるように、寄生ダイオードに流すパルス電流を調整することと、スイッチング素子の特性を検査することと、を行う。
これによれば、使用条件に基づく閾値温度未満で、使用条件に基づくパルス電流を流すため、半導体装置に欠陥が存在する場合には、使用条件に応じて欠陥を成長させることができる。そして、この状態でスイッチング素子の特性を検査する。このため、半導体装置の使用条件に基づいたスクリーニング検査を好適に行うことができるという新規な検査方法を提供できる。
また、請求項4では、SiC半導体基板(10)にゲート電極(18)を有するスイッチング素子が形成された半導体装置の検査方法であって、スイッチング素子として、ゲート電極がゲート絶縁膜(17)上に配置されるものを用意することと、スイッチング素子に構成される寄生ダイオードに対して順方向にパルス電流を流すことと、寄生ダイオードにパルス電流を流している際、ゲート電極に所定の負バイアスを印加することにより、スイッチング素子内にキャリアを生成させると共にキャリアをゲート絶縁膜にトラップさせることと、スイッチング素子におけるゲート絶縁膜の特性を検査することと、を行う。
これによれば、ゲート絶縁膜にキャリアをトラップさせるため、閾値電圧Vthの変動を早期に発生させることができる。このため、ゲート絶縁膜の特性を検査するための時間を短くできるという新規な検査方法を提供できる。
さらに、請求項6では、SiC半導体基板(10)にゲート電極(18)を有するスイッチング素子が形成された半導体装置を検査する検査装置であって、スイッチング素子に構成される寄生ダイオード(21)に対して、順方向に、使用条件に基づくパルス電流を流すパルス電流供給部(32、35、36)と、寄生ダイオードの温度を導出する過渡熱測定回路(37)と、を備え、過渡熱測定回路は、寄生ダイオードの順方向電圧と温度との温度特性が記憶された記憶部(37a)と、寄生ダイオードの順方向電圧を測定する測定部(37b)と、制御部(37d)と、を有し、制御部は、寄生ダイオードに順方向電流が流れている際に測定部で測定された順方向電圧と、記憶部に記憶されている温度特性に基づき、寄生ダイオードの温度を導出するようにしている。
この検査装置では、使用条件に基づく閾値温度未満で、使用条件に基づくパルス電流を流すため、半導体装置に欠陥が存在する場合には、使用条件に応じて欠陥を成長させることができる。このため、その後に半導体装置の特性検査を行うことにより、半導体装置の使用条件に基づいたスクリーニング検査を好適に行うことができるという、新規な検査装置を提供することができる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態の検査方法および検査装置について、図面を参照しつつ説明する。まず、本実施形態で検査されるDUT1としての半導体装置の構成について、簡単に説明する。なお、本実施形態のDUT1は、MOSFETが形成された半導体装置である。
第1実施形態の検査方法および検査装置について、図面を参照しつつ説明する。まず、本実施形態で検査されるDUT1としての半導体装置の構成について、簡単に説明する。なお、本実施形態のDUT1は、MOSFETが形成された半導体装置である。
図1に示されるように、DUT1は、n型不純物(例えば、リンもしくは窒素等)が高濃度、例えば1×1019〜1×1020cm−3の不純物濃度でドープされた厚さが300μm程度のSiC単結晶からなるn+型の基板11を有している。そして、基板11の上には、n型不純物が、例えば、1×1015〜2×1016cm−3の不純物濃度でドープされた厚さが10〜15μm程度のSiCからなるn型のドリフト層12が形成されている。
ドリフト層12上には、p型のベース層13が形成されている。このベース層13は、MOSFETのチャネルを構成する層であり、後述するトレンチゲート構造を構成するトレンチ16の両側において、トレンチ16の側面に接するように形成されている。
ベース層13の表層部には、トレンチゲート構造に接するように、n型不純物が高濃度にドープされたn+型のソース領域14が形成されている。本実施形態では、ソース領域14は、例えば、不純物濃度が1×1021cm−3程度、厚さが0.3μm程度とされている。また、ベース層13の表層部には、対向するソース領域14の間に、p型不純物が高濃度にドープされたp+型のコンタクト領域15が形成されている。本実施形態では、コンタクト領域15は、例えば、不純物濃度が1×1021cm−3程度、厚さが0.3μm程度で形成されている。
そして、ベース層13およびソース領域14を貫通してドリフト層12に達するように、トレンチ16が形成されている。これにより、トレンチ16の側面と接するように、ベース層13およびソース領域14が配置された構成となる。
トレンチ16の内壁面は、酸化膜等によって構成されたゲート絶縁膜17で覆われており、ゲート絶縁膜17の表面には、トレンチ16内が埋め尽くされるように、ドープトPoly−Siにて構成されたゲート電極18が形成されている。このように、トレンチ16内にゲート絶縁膜17およびゲート電極18が形成されることにより、トレンチゲート構造が構成されている。
なお、トレンチゲート構造は、例えば紙面垂直方向を長手方向とした短冊状とされており、複数本のトレンチゲート構造が紙面左右方向に等間隔にストライプ状に並べられることで複数セルが備えられた構造とされている。
ソース領域14およびコンタクト領域15の表面には、ソース電極19が形成されている。ソース電極19は、複数の金属(例えば、Ni/Al等)にて構成されている。具体的には、ソース領域14に接続される部分は、n型SiCとオーミック接触可能な金属で構成され、コンタクト領域15を介してベース層13に接続される部分は、p型SiCとオーミック接触可能な金属で構成されている。なお、ソース電極19は、層間絶縁膜20により、ゲート電極18に電気的に接続される図示しないゲート配線と電気的に分離されている。そして、ソース電極19は、層間絶縁膜20に形成されたコンタクトホール20aを通じて、ソース領域14およびコンタクト領域15と電気的に接触させられている。
基板11の裏面側には、基板11と電気的に接続されたドレイン電極21が形成されている。このような構造により、スイッチング素子として、nチャネルタイプの反転型のトレンチゲート構造の縦型MOSFETが構成されている。
以上が本実施形態における半導体装置の構成である。そして、このような半導体装置では、ソース電極19とドレイン電極21との間でn型半導体層であるドリフト層12とp型半導体層であるベース層13とが接続されていることにより、寄生ダイオード22が形成されている。
なお、本実施形態では、n−型、n型、n+型を第1導電型ということもでき、p−型、p+型を第2導電型ということもできる。また、本実施形態では、上記のように半導体装置が構成されているため、基板11、ドリフト層12、ベース層13、ソース領域14、コンタクト領域15を有するSiC半導体基板10にMOSFETが形成されているともいえる。
ここで、上記のように、半導体装置は、SiC半導体基板10にMOSFETが形成されることで構成されており、SiC半導体基板10には、積層欠陥や基底面転移等の欠陥が含まれている。そして、このような欠陥は、半導体装置の特性を低下させる原因となる。また、このような欠陥は、温度が高いほど成長し易く、電流が大きいほど成長し易いことが知られている。
したがって、DUT1としての上記半導体装置は、想定される使用条件に基づく閾値温度未満で大電流を流すことにより、特性が低下するか否かのスクリーニング検査が行われることが好ましい。なお、使用条件に基づく閾値温度とは、例えば、使用中の半導体装置が100℃まで達する可能性があるのであれば、90℃等に設定される。
次に、本実施形態のスクリーニング検査を行う際に使用される検査装置について、図2を参照しつつ説明する。なお、本実施形態の検査装置は、半導体装置の想定される使用条件に基づく閾値温度未満で大電流を流すことにより、使用中に特性を変化させる欠陥が存在するか否かを判定するための前処理を行う装置である。以下、DUT1を配置した状態の検査装置の構成について説明する。
検査装置は、電源31、スイッチ部32、駆動回路33、保護素子34、第1コンデンサ35、第2コンデンサ36、過渡熱測定回路37、図示しない表示部等を備えている。
スイッチ部32は、電源31とDUT1とが直列に接続されるように、電源31とDUT1との間に配置されている。本実施形態では、スイッチ部32は、ゲート電極321、コレクタ、エミッタ等を有するNチャネル型のIGBT素子32aと、アノードおよびカソードを有するダイオード素子32bとを備える構成とされている。なお、IGBT素子32aとダイオード素子32bとは、共通の半導体基板に形成されていてもよいし、別々に形成されていてもよい。そして、スイッチ部32は、コレクタおよびカソードが電源31の正極に接続されるように配置されている。
駆動回路33は、可変抵抗331を介してスイッチ部32のゲート電極321に接続されている。そして、本実施形態では、駆動回路33および可変抵抗331は、IGBT素子32a(すなわち、DUT1)に100〜1200Aの大電流である主電流を流すことができるように、ゲート電極321に印加される電圧が調整できるようになっている。つまり、検査装置は、ゲート電極321に印加される電圧を容易に調整できるように、可変抵抗331を備えた構成とされている。なお、主電流は、半導体装置の使用条件に基づいて設定される。
また、駆動回路33は、図示しない制御部等と接続されており、主電流がパルス電流となるように、ゲート電極321に印加される電圧が調整される。なお、この制御部は、作業者等によって適宜条件の変更が可能となるように構成されている。
DUT1は、上記構成を有する半導体装置である。そして、DUT1は、寄生ダイオード22に順方向電圧が印加されるように、寄生ダイオード22のアノード側(すなわち、ソース電極19)がスイッチ部32と接続され、寄生ダイオード22のカソード側(すなわち、ドレイン電極21)が電源31の負極に接続されている。
保護素子34は、本実施形態ではダイオードで構成されており、DUT1と並列となるように配置されている。詳しくは、保護素子34は、カソードがDUT1のアノードと接続され、アノードがDUT1のカソードと接続されるように配置される。
第1コンデンサ35および第2コンデンサ36は、電源31と、スイッチ部32およびDUT1との間において、互いに並列となるように配置されている。つまり、電源31の正極と負極との間には、スイッチ部32およびDUT1と、第1コンデンサ35と、第2コンデンサ36とが並列に配置されている。本実施形態では、第1コンデンサ35は、容量が360μF程度の小容量であるフィルムコンデンサが用いられる。第2コンデンサ36は、容量が5600μF程度の大容量であるアルミ電解コンデンサが用いられる。
このように、容量の異なる第1コンデンサ35および第2コンデンサ36を備えることにより、DUT1の寄生ダイオード22に、パルス波形の順方向電流を好適に供給することができる。すなわち、容量の小さいフィルムコンデンサで構成される第1コンデンサ35により、早い立ち上がり電圧と一定の電流量を確保できる。このため、スイッチ部32におけるIGBT素子32aの飽和電流をDUT1の寄生ダイオード22に流れるようにできる。また、容量の大きいアルミ電解コンデンサで構成される第2コンデンサ36により、大電力を保持できる。このため、安定的なパルス電流をDUT1に供給できる。なお、本実施形態では、このように、スイッチ部32、第1コンデンサ35、第2コンデンサ36によってDUT1に供給されるパルス電流が構成されるため、スイッチ部32、第1コンデンサ35、第2コンデンサ36がパルス電流供給部に相当する。
過渡熱測定回路37は、スイッチ部32とDUT1との間の中間点Aと、電源31とDUT1との間の中間点Bと接続されており、記憶部37a、測定部37b、定電流部37c、制御部37d等を備えている。
記憶部37aは、本実施形態では、ROM、RAM、フラッシュメモリ、HDD等の非遷移的実体的記憶媒体で構成されている。ROMは、Read Only Memoryの略であり、RAMは、Random Access Memoryの略であり、HDDはHard Disk Driveの略である。そして、記憶部37aには、寄生ダイオード22について予め測定された順方向電圧と温度との温度特性が記憶されている。
本実施形態では、後述するように、寄生ダイオード22の温度を導出する際、寄生ダイオード22に主電流および測定電流が流れるようにし、主電流を遮断した後の測定電流に基づく寄生ダイオード22の順方向電圧を用いて温度が導出される。このため、図3に示されるように、記憶部37aには、測定電流に基づく寄生ダイオード22の順方向電圧と温度との温度特性の関係が記憶されている。なお、図3は、100mAの測定電流Ifが流れている場合の寄生ダイオード22の順方向電圧Vfと、温度との温度特性を示す図である。また、図3の例では、温度をx、順方向電圧Vfをyとすると、温度と順方向電圧Vfとの関係は下記数式1で示され、相関係数R2は0.9977となる。
(数1)y=−0.0027x+1.4629
この場合、記憶部37aには、図3のようなデータがそのまま記憶されていてもよいし、図3から算出される数式1が記憶されていてもよい。
この場合、記憶部37aには、図3のようなデータがそのまま記憶されていてもよいし、図3から算出される数式1が記憶されていてもよい。
測定部37bは、寄生ダイオード22の順方向電圧を測定するものである。定電流部37cは、寄生ダイオード22に所定の測定電流が流れるようにするものである。
制御部37dは、CPU等を有する構成とされており、記憶部37a、測定部37b、定電流部37cと接続されている。CPUは、Central Processing Unitの略である。そして、制御部37dは、CPUが記憶部から各種情報を読み出して実行することで各種の制御作動を実現する。具体的には後述するが、制御部37dは、寄生ダイオード22の順方向電圧から温度を導出する。そして、制御部37dは、当該制御部37dと接続される図示しない表示部等に導出した温度が表示されるようにする。
次に、上記検査装置を利用したDUT1の検査方法について説明する。
まず、上記のように、DUT1を検査装置に配置する。つまり、寄生ダイオード22に順方向電流が流れるようにDUT1を検査装置に配置する。そして、DUT1の寄生ダイオード22に順方向電流を流し、順方向電圧を測定しながら寄生ダイオード22の温度を導出する。
本実施形態では、図4に示されるように、時点T1にて、定電流部37cから微小電流である測定電流が寄生ダイオード22に流れるようにする。また、時点T2にて、スイッチ部32を制御して大電流である主電流が流れるようにする。本実施形態では、測定電流は、100mAとされ、主電流は100〜1200Aとされる。
その後、時点T3にて、スイッチ部32を制御して主電流を遮断し、時点T4で測定電流を遮断する。そして、時点T3と時点T4との間において、制御部37dは、測定部37bで測定された寄生ダイオード22の順方向電圧を取得し、測定した順方向電圧と、記憶部37aに記憶されている温度特性を参照して寄生ダイオード22の温度を導出し、図示しない表示部に温度を表示する。
これにより、作業者は、寄生ダイオード22の温度を認識できる。そして、作業者は、例えば、寄生ダイオード22の温度が所定の閾値温度より高い場合には、駆動回路33と接続されている制御部を制御し、スイッチ部32のオン、オフの間隔を制御してパルス電流のデューティ比を変化させる。すなわち、スイッチ部32がオンされている期間(つまり、主電流を流す期間)が短くなるように、デューティ比を小さくする。これにより、DUT1に、使用条件に基づく閾値温度未満で大電流を流すことができる。そして、大電流を流すことにより、ホールが沸き出してホール電流密度も増大し、ホールが電子と再結合することによって欠陥が存在する場合には欠陥が成長する。このため、DUT1では、使用中に特性を変化させる欠陥が存在する場合には、使用条件に応じて欠陥が成長した状態になる。言い換えると、DUT1では、使用条件でのみ成長し得る欠陥が成長し、使用条件と異なる条件で成長し得る欠陥は、成長していない状態となっている。
その後、上記検査装置によって大電流を流したDUT1について、オン抵抗等の特性検査を行う。これにより、使用条件に応じたDUT1の特性検査を好適に行うことができる。
以上説明したように、本実施形態では、DUT1に、使用条件に基づく閾値温度未満で、使用条件に基づく大電流を流している。このため、DUT1に欠陥が存在する場合には、使用条件に応じて欠陥を成長させることができる。その後、DUT1の特性検査を行う。したがって、DUT1の使用条件に基づいてスクリーニング検査を好適に行うことができる。
また、本実施形態では、第1コンデンサ35および第2コンデンサ36を備え、寄生ダイオード22にIGBT素子32aの飽和電流に基づくパルス電流が流れるようにしている。このため、安定的なパルス電流が寄生ダイオード22に流れるようにでき、検査精度の向上を図ることができる。
さらに、過渡熱測定回路37は、主電流を遮断した後の測定電流に基づいて寄生ダイオード22の温度を導出する。そして、主電流は、大電流であるため、微小な変動が発生し易い。このため、主電流に基づいて寄生ダイオード22の温度を導出する場合と比較して、温度の導出精度の向上を図ることができる。
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、DUT1のゲート電極18に所定の負電圧を印加するようにしたものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
第2実施形態について説明する。本実施形態は、第1実施形態に対し、DUT1のゲート電極18に所定の負電圧を印加するようにしたものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態の検査装置は、図5に示されるように、DUT1のゲート電極18に所定の負バイアスを印加する負バイアス印加部38を備えている。
次に、半導体装置の検査方法について説明する。
本実施形態では、DUT1に主電流を流す際、DUT1のゲート電極18に、負バイアス印加部38によって所定の負バイアスを印加する。これにより、図6に示されるように、ベース層13のうちのトレンチ16の近傍に位置する部分にホールが生成され、当該ホールがドリフト層12へと流れ込む。このため、寄生ダイオード22に流れる電流が増加し、欠陥が存在する場合には欠陥が成長し易くなる。したがって、本実施形態では、欠陥が存在する場合には、短時間で欠陥を成長させることができる。
なお、ゲート電極18に印加する負バイアスは、0〜−10V程度とされる。但し、ゲート電極18に印加する負バイアスは、ホールがドリフト層12に流れ込むほど欠陥が成長し易くなるため、ホールがドリフト層12に流れ込む範囲で最大値とされることが好ましい。つまり、ゲート電極18に印加する負バイアスは、MOSFETが補償する範囲での最大値とすることが好ましい。
以上説明したように、本実施形態では、DUT1のゲート電極18に負バイアスを印加し、寄生ダイオード22に流れる電流が増加するようにしている。このため、欠陥が存在する場合には欠陥の成長を促進させることができ、検査時間の短縮化を図ることができる。
(第3実施形態)
第3実施形態について説明する。本実施形態は、第2実施形態に対し、DUT1のゲート絶縁膜17の特性検査における前処理を行うようにしたものである。その他に関しては、第2実施形態と同様であるため、ここでは説明を省略する。
第3実施形態について説明する。本実施形態は、第2実施形態に対し、DUT1のゲート絶縁膜17の特性検査における前処理を行うようにしたものである。その他に関しては、第2実施形態と同様であるため、ここでは説明を省略する。
ここで、上記のような半導体装置に形成されたMOSFETは、ゲート電極18にMOS構造の閾値電圧Vth以上のゲート電圧が印加されると、ベース層13のうちのトレンチ16と接する部分に反転層(すなわち、チャネル)が形成されることで電流が流れる。つまり、MOSFETがオン状態となる。そして、このような半導体装置では、継続的に使用されることにより、ゲート絶縁膜17が劣化して閾値電圧Vthが変動することが知られている。
また、上記のような半導体装置は、上アームと下アームとを有するインバータを構成するのに用いられることがある。そして、上アームを構成する半導体装置に電流が流れるオン状態からオフ状態に変化させた際、下アームを構成する半導体装置が誤ってオン状態となることを抑制するため、下アームを構成する半導体装置のゲート電極18に負バイアスを印加することがある。この場合、ゲート電極18に負バイアスを印加することによって閾値電圧Vthが変動することが知られている。
これらの場合、ゲート絶縁膜17を構成する材質、形成時の条件等により、閾値電圧Vthの変動率が変化する。
このため、従来より、閾値電圧Vthの変動率を検査することが行われている。例えば、図7に示されるように、ゲート電極18に所定電圧を印加し続けることにより、閾値電圧Vthがどのように変動するのかが検査されている。つまり、閾値電圧Vthが変動し難い、ゲート絶縁膜17を構成する材質、形成時の条件等の調査が行われている。
しかしながら、単にゲート電極18に所定電圧を印加し続ける方法では、閾値電圧Vthの変動が発生するまでの時間が長く、検査時間が長くなり易い。このため、検査時間を短くできる検査方法が望まれている。
したがって、本発明者らは、鋭意検討を行い、ゲート電極18に負バイアスを印加し、ベース層13のうちのトレンチ16の近傍に位置する部分にホールを生成すると共に、当該ホールをゲート絶縁膜17でトラップさせることにより、閾値電圧Vthを早期に変動させることができることを見出した。
例えば、図8に示されるように、ゲート電極18に−20Vの負バイアスを印加すると、60secもあれば十分に閾値電圧Vthを変動させることができることが確認される。なお、例えば、ゲート電極18に−10Vの負バイアスを印加した場合には、60sec経過しても閾値電圧Vthがほぼ変動していないことが確認される。これは、ゲート電極18に印加する負バイアスの絶対値が小さいと、生成したホールは、ゲート絶縁膜17側よりもドリフト層12側に移動し易くなるためである。なお、図8では、ゲート電極18に印加されるゲート電圧をVgとして示している。
このため、本実施形態では、DUT1に主電流を流す際、DUT1のゲート電極18に、生成したホールがゲート絶縁膜17に引き寄せられる大きさの負バイアスを印加する。これにより、閾値電圧Vthを早期に変動させることができる。なお、図8において、通電無しと記載されているもの以外は、寄生ダイオード22に1200Aであるパルス電流が順方向に流れるようにしている。
そして、このような検査を、ゲート絶縁膜17を構成する材質、形成時の条件等を変更してそれぞれ行うことにより、ゲート絶縁膜17を構成するのに適した材質、形成時の条件等を早期に取得できる。
以上説明したように、本実施形態では、ゲート電極18には、ベース層13に生成したホールがドリフト層12よりもゲート絶縁膜17側へ移動し易くなるように、ゲート電極18に負バイアスを印加している。このため、ゲート絶縁膜17にホールをトラップさせることができるため、短時間でゲート絶縁膜17の特性を評価できる。また、上記第1実施形態のように、寄生ダイオード22の温度を測定しながら順方向電流を流すことにより、使用条件に応じた最適なゲート絶縁膜17の特性を評価できる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態において、半導体装置は、ソース電極19側およびドレイン電極21側に放熱部材が配置された構成とされていてもよい。これによれば、寄生ダイオード22に発生する熱は、放熱部材から放熱されるため、さらに大電流での検査を行うことができる。
また、上記各実施形態において、半導体装置には、MOSFETではなく、バイポーラトランジスタ等が形成されていてもよい。さらに、上記各実施形態において、トレンチゲート型のMOSFETではなく、プレーナゲート型のMOSFETが形成されていてもよい。
さらに、上記各実施形態において、過渡熱測定回路37の制御部37dは、駆動回路33に接続された制御部に対し、導出した寄生ダイオード22の温度をフィードバックするようにしてもよい。そして、駆動回路33に接続された制御部は、フィードバックされた結果に基づき、寄生ダイオード22の温度が閾値温度未満となるように、スイッチ部32のオン、オフを制御するようにしてもよい。
そして、上記各実施形態において、過渡熱測定回路37は、主電流に基づいて寄生ダイオード22の温度を導出するようにしてもよい。
また、上記第3実施形態では、順方向電圧を測定しながら温度を導出しないようにしてもよい。つまり、上記第3実施形態では、ゲート絶縁膜17の特性検査のみを行うようにしてもよい。
10 SiC半導体基板
18 ゲート電極
21 寄生ダイオード
18 ゲート電極
21 寄生ダイオード
Claims (9)
- 炭化珪素半導体基板(10)にゲート電極(18)を有するスイッチング素子が形成された半導体装置の検査方法であって、
前記スイッチング素子に構成される寄生ダイオード(21)に対して、順方向に、使用条件に基づくパルス電流を流すことと、
前記寄生ダイオードに前記パルス電流が流れている際に前記寄生ダイオードの順方向電圧から前記寄生ダイオードの温度を導出することと、
導出する温度が、前記寄生ダイオードの想定される使用条件に基づく閾値温度未満となるように、前記寄生ダイオードに流す前記パルス電流を調整することと、
前記スイッチング素子の特性を検査することと、を行う半導体装置の検査方法。 - 前記寄生ダイオードに前記パルス電流を流している際、前記ゲート電極に所定の負バイアスを印加することにより、前記スイッチング素子内にキャリアを生成させて前記寄生ダイオードの順方向に流れる電流を増加させる請求項1に記載の半導体装置の検査方法。
- 前記スイッチング素子として、前記ゲート電極がゲート絶縁膜(17)上に配置されるものを用意することと、
前記寄生ダイオードに前記パルス電流を流している際、前記ゲート電極に所定の負バイアスを印加することにより、前記スイッチング素子内にキャリアを生成させると共に前記キャリアを前記ゲート絶縁膜にトラップさせることと、を行う請求項1に記載の半導体装置の検査方法。 - 炭化珪素半導体基板(10)にゲート電極(18)を有するスイッチング素子が形成された半導体装置の検査方法であって、
前記スイッチング素子として、前記ゲート電極がゲート絶縁膜(17)上に配置されるものを用意することと、
前記スイッチング素子に構成される寄生ダイオードに対して順方向にパルス電流を流すことと、
前記寄生ダイオードに前記パルス電流を流している際、前記ゲート電極に所定の負バイアスを印加することにより、前記スイッチング素子内にキャリアを生成させると共に前記キャリアを前記ゲート絶縁膜にトラップさせることと、
前記スイッチング素子における前記ゲート絶縁膜の特性を検査することと、を行う半導体装置の検査方法。 - 炭化珪素半導体基板(10)にゲート電極(18)を有するスイッチング素子が形成された半導体装置を検査する検査装置であって、
前記スイッチング素子に構成される寄生ダイオード(21)に対して、順方向に、使用条件に基づくパルス電流を流すパルス電流供給部(32、35、36)と、
前記寄生ダイオードの温度を導出する過渡熱測定回路(37)と、を備え、
前記過渡熱測定回路は、前記寄生ダイオードの順方向電圧と温度との温度特性が記憶された記憶部(37a)と、前記寄生ダイオードの順方向電圧を測定する測定部(37b)と、制御部(37d)と、を有し、
前記制御部は、前記寄生ダイオードに順方向電流が流れている際に前記測定部で測定された順方向電圧と、記憶部に記憶されている前記温度特性に基づき、前記寄生ダイオードの温度を導出する検査装置。 - 前記パルス電流供給部は、前記寄生ダイオードと直列に接続されるIGBT素子(32a)を有するスイッチ部(32)を備え、前記IGBT素子の飽和電流に基づく前記パルス電流が前記寄生ダイオードに流れるようにする請求項5に記載の検査装置。
- 前記パルス電流供給部は、電源(31)と、前記寄生ダイオードおよび前記スイッチ部との間において、前記寄生ダイオードおよび前記スイッチ部と並列に接続された第1コンデンサ(35)と、前記第1コンデンサと並列に接続され、前記第1コンデンサより容量が大きくされた第2コンデンサ(36)と、を有する請求項6に記載の検査装置。
- 前記IGBT素子のゲート電極(321)に所定のゲート電圧を印加する駆動回路(33)と、
前記駆動回路と前記ゲート電極との間に配置された可変抵抗(331)と、を有する請求項6または7に記載の検査装置。 - 前記スイッチング素子のゲート電極に負バイアスを印加する負バイアス印加部(37)を有している請求項5ないし8のいずれか1つに記載の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019093945A JP2020187102A (ja) | 2019-05-17 | 2019-05-17 | 半導体装置の検査方法および検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019093945A JP2020187102A (ja) | 2019-05-17 | 2019-05-17 | 半導体装置の検査方法および検査装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020187102A true JP2020187102A (ja) | 2020-11-19 |
Family
ID=73221649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019093945A Pending JP2020187102A (ja) | 2019-05-17 | 2019-05-17 | 半導体装置の検査方法および検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020187102A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022202076A1 (ja) * | 2021-03-24 | 2022-09-29 | 株式会社日立パワーデバイス | 通電検査装置、半導体装置の製造方法および通電方法 |
-
2019
- 2019-05-17 JP JP2019093945A patent/JP2020187102A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022202076A1 (ja) * | 2021-03-24 | 2022-09-29 | 株式会社日立パワーデバイス | 通電検査装置、半導体装置の製造方法および通電方法 |
GB2619415A (en) * | 2021-03-24 | 2023-12-06 | Hitachi Power Semiconductor Device Ltd | Electric connection inspection device, and manufacturing method and electric connection method for semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10475920B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US9653553B2 (en) | Semiconductor substrate, semiconductor device and method of manufacturing semiconductor device | |
JP7293749B2 (ja) | 炭化珪素半導体装置の選別方法 | |
JP6075257B2 (ja) | 炭化珪素半導体装置の検査方法及び検査装置 | |
JP2019012835A (ja) | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 | |
JP5980024B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP7080166B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
EP2988326A1 (en) | Semiconductor device testing apparatus, semiconductor device testing method, and semiconductor device manufacturing method | |
JP7406596B2 (ja) | 半導体素子 | |
JP2020187102A (ja) | 半導体装置の検査方法および検査装置 | |
JP7013684B2 (ja) | 炭化珪素半導体装置の選別方法 | |
JP3906052B2 (ja) | 絶縁ゲート型半導体装置 | |
TW525179B (en) | Method to carry out a burn-in-process to electrically stress a semiconductor-memory | |
JP2014183136A (ja) | 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法 | |
JP2015177094A (ja) | 半導体装置 | |
JP7013685B2 (ja) | 炭化珪素半導体装置の選別方法 | |
US11693044B2 (en) | Method of inspecting silicon carbide semiconductor device | |
JP2018205250A (ja) | 炭化珪素半導体装置の選別方法 | |
JP2019186460A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2017212317A (ja) | 通電検査装置、および、通電検査方法 | |
Ziko et al. | Numerical Simulation of P-Type Al/4H-SiC Schottky Barrier diodes | |
Takano et al. | Study about Si wafer (mother) material for high speed LPT-CSTBT™ based on electrical and physical analysis | |
JP7192338B2 (ja) | 炭化珪素半導体装置の選別方法 | |
Clemmer | A Reliability Study on the Effects of HTOL and High-Current Density Stress Testing on Commercial-Grade Vertical N-Type Pd/Gan Schottky Diodes | |
JP2019087548A (ja) | 炭化珪素半導体装置の製造方法 |