CN111771120A - 基板评价用芯片和基板评价装置 - Google Patents

基板评价用芯片和基板评价装置 Download PDF

Info

Publication number
CN111771120A
CN111771120A CN201980014285.5A CN201980014285A CN111771120A CN 111771120 A CN111771120 A CN 111771120A CN 201980014285 A CN201980014285 A CN 201980014285A CN 111771120 A CN111771120 A CN 111771120A
Authority
CN
China
Prior art keywords
substrate
chip
evaluation
heating
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980014285.5A
Other languages
English (en)
Other versions
CN111771120B (zh
Inventor
菅沼克昭
长尾至成
下山章夫
金东辰
竹下一毅
若杉直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamato Scientific Co Ltd
Osaka University NUC
Original Assignee
Yamato Scientific Co Ltd
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamato Scientific Co Ltd, Osaka University NUC filed Critical Yamato Scientific Co Ltd
Publication of CN111771120A publication Critical patent/CN111771120A/zh
Application granted granted Critical
Publication of CN111771120B publication Critical patent/CN111771120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/18—Investigating or analyzing materials by the use of thermal means by investigating thermal conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种基板评价装置(1)，用于进行用于在将仿真发热芯片(40)安装于陶瓷布线基板(30)表面的状态下对能够安装功率半导体的陶瓷布线基板(30)的热特性进行评价的试验，具有：具备用于经由多个焊盘键合图形(34ep)利用负荷将陶瓷布线基板(30)按压于散热器(100)的多个电极棒(130)的负荷控制部(10)，用于经由多个电极棒(130)中的几个对仿真发热芯片(40)的加热用图形(46)进行加热的加热电源(14)，以及用于利用测温用图形(48)、经由多个电极棒(130)中的几个来测定仿真发热芯片(40)的表面温度的测温传感器(16)；该基板评价装置(1)基于由测温传感器(16)得到的表面温度的测定结果对陶瓷布线基板(30)的热特性进行评价。

Description

基板评价用芯片和基板评价装置
技术领域
本发明涉及用于在例如能够安装新一代宽带隙(WBG)功率半导体的陶瓷布线基板的热阻特性等的评价中使用的基板评价用芯片和基板评价装置。
背景技术
作为用于评价能够安装功率半导体的绝缘性陶瓷布线基板的热阻特性等的方法，已知恒定热阻测定法(也称为JPCA(Japan Electronics Packaging and CircuitsAssociation，日本电子封装电路协会)法)(参照非专利文献1)。恒定热阻测定法是对测定高辉度LED(Light Emitting Diode，发光二极管)用电子线路基板的热阻的试验方法进行标准化而得的方法。
现有技术文献
非专利文献
非专利文献1：高辉度LED用电子线路基板试验方法Test Methods forElectronic Circuit Board for High-Brightness LEDs；JPCA-TMC-LED02T-2010；2010年5月，第1版第1次印刷发行
发明内容
然而，在高辉度LED等功率半导体中，研究了采用耐热性优异的SiC、GaN、Ga2O3等绝缘基板，在安装了这些功率半导体的电源模块的形成中，耐热性、散热性优异的安装基板是必需的。
作为用于安装功率半导体的代表性安装基板，已知DBC(Direct Bonded Copper，直接键合铜)基板、DBA(Direct Bonded Aluminum，直接键合铝)基板、AMB(Active MetalBonding，活性金属键合)基板等绝缘性的陶瓷布线基板。
关于陶瓷布线基板，迄今为止陶瓷中主流使用的是氧化铝(Al2O3)，而热传导性更高的氮化铝(AlN)、韧性更高的氮化硅(Si3N4)也引人注目。
这样的陶瓷布线基板在接合界面具有热阻，此外，受到因温度变化导致的热膨胀、应力的影响，因此基板整体的热特性评价变得重要。尤其是，迫切需要确立在接近安装有功率半导体的电源模块的状态下高精度地评价热特性的标准方法。
本发明是鉴于上述情况做出的，其目的在于，提供能够在使基板评价用芯片尽可能均匀地发热的同时更准确地测定安装基板的上升温度、能够高精度地评价安装基板的热特性、能够容易地标准化的基板评价用芯片和基板评价装置。
为了完成上述课题，本发明的第1方式为在用于对能够安装功率半导体的安装基板的热特性进行评价的试验中使用的基板评价用芯片，具有：与安装基板接合的绝缘基板，以及在绝缘基板的表面由金属膜形成的、为了更均匀地对绝缘基板进行加热而进行了优化的、具有规定形状而配置的加热用图形。基板评价用芯片优选进一步具有在绝缘基板的表面由金属膜形成的、测定被加热用图形加热的绝缘基板的温度的测温用图形。
根据本发明的第1方式，能够实现模拟新一代功率半导体、并且专门化地进行发热控制和温度测定的基板评价用芯片。即，能够利用加热用图形使基板评价用芯片大体均匀地发热，因此能够更准确地测定绝缘基板的上升温度。因此，不管实际的电源模块如何，均能够容易地确立能高精度地评价安装基板的热特性的标准评价方法。
绝缘基板优选具有250[W/mK]以上的热传导率。
由此，能够将因发热导致的几乎全部热量有效地向安装有基板评价用芯片的安装基板传导。
绝缘基板优选是在SiC系单晶基板的表面形成有绝缘膜的基板。
由此，即使在将绝缘基板假设为非本征半导体(SiC系单晶基板)的情况下，通过在表面形成绝缘膜，也能够容易地确保绝缘基板的耐压。
安装基板优选为陶瓷布线基板。
由此，能够高精度地评价绝缘基板整体的热阻。
此外，本发明的第2方式为用于进行用于在安装基板的表面安装有基板评价用芯片的状态下对能够安装功率半导体的安装基板的热特性进行评价的试验的基板评价装置，具有：基板评价用芯片，其具有与安装基板接合的绝缘基板、加热用图形和测温用图形，前述加热用图形在绝缘基板的表面由金属膜形成、为了对绝缘基板更均匀地进行加热而进行了优化、具有规定形状地形成，前述测温用图形在绝缘基板的表面由金属膜形成、测定被加热用图形加热的绝缘基板的温度；安装基板，其具备与基板评价用芯片接合的芯片键合图形、以及与加热用图形和测温用图形的各电极焊盘连接的多个焊盘键合图形；冷却部，其用于使安装基板冷却；负荷施加部，其具有用于经由多个焊盘键合图形将安装基板按压于冷却部的多个端子电极；加热部，其用于通过经由多个端子电极中的几个对基板评价用芯片的加热用图形进行加热而使基板评价用芯片的绝缘基板的温度上升；以及测定部，其用于利用基板评价用芯片的测温用图形、经由多个端子电极中的几个来测定绝缘基板的温度，该基板评价装置基于测定部的测定结果对安装基板的热特性进行评价。
根据本发明的第2方式，在将基板评价用芯片安装于能够安装功率半导体的安装基板的表面的状态下，由负荷施加部将安装基板按压于恒温控制的冷却部使其冷却，同时，利用加热部使加热用图形高精度地发热，从而间接地使安装基板发热。因此，由用于使加热用图形发热的恒定功率和基板评价用芯片的上升温度求出恒定热阻值，从而能够高精度地评价安装基板的热特性。
各个端子电极中，与安装基板的多个焊盘键合图形抵接的抵接部优选具有半球状。
由此，各端子电极与安装基板上的各焊盘键合图形的电接触和热接触为点接触，因此能够改善热特性评价的精度。
多个端子电极优选共同被绝缘性的支撑部件支撑，支撑部件优选具备检测通过由负荷施加部施加负荷而将安装基板按压于冷却部时的负荷的负荷检测部。
由此能够准确地检测用于按压安装基板的负荷，因此能够容易地控制冷却部与安装基板的界面的热阻。
根据本发明的第1方式和第2方式，可以提供能够在使基板评价用芯片尽可能均匀地发热的同时更准确地测定安装基板的上升温度、能够高精度地评价安装基板的热特性、能够容易地标准化的基板评价用芯片和基板评价装置。
附图说明
[图1]图1(a)为显示实施方式涉及的基板评价装置的构成例的概要平面图，图1(b)为沿图1(a)的a1-a1线的概要截面图。
[图2]图2为图1(b)所示基板评价装置的测定体系的主要部分的放大图。
[图3]图3为实施方式涉及的基板评价装置中使用的评价用试样的立体图。
[图4]图4(a)-4(d)为显示评价用试样中的安装基板的一例的立体图。
[图5]图5为显示作为实施方式涉及的基板评价用芯片的仿真发热芯片的概要的立体图。
[图6]图6(a)为图5所示仿真发热芯片的概要平面图，图6(b)为沿图6(a)的b1-b1线的概要截面图，图6(c)为沿图6(a)的b2-b2线的概要截面图。
[图7]图7(a)、7(b)为显示图5所示仿真发热芯片的一例的图形图。
[图8]图8为概要地显示对比例的仿真发热芯片的构成的立体图。
[图9]图9(a)为显示实施方式涉及的仿真发热芯片的热阻与探头温度的关系的模拟结果的曲线图，图9(b)为显示对比例的仿真发热芯片40A的热阻与探头温度的关系的模拟结果的曲线图。
[图10]图10为关于实施方式涉及的仿真发热芯片和对比例的仿真发热芯片的特性，显示热阻与通过计算求出的热阻(计算值)之间的关系的图。
[图11]图11为显示带翅片的加热用图形的构成例的概要图。
[图12]图12(a)为实施方式的配置有加热用图形的仿真发热芯片的上表面侧和下表面侧的温度分布图，图12(b)为配置有图11的带翅片的加热用图形的仿真发热芯片的上表面侧和下表面侧的温度分布图。
具体实施方式
以下，使用附图对实施方式进行说明。
(基板评价装置1的构成)
图1(a)为显示实施方式涉及的基板评价装置1的构成例的概要平面图，图1(b)为沿图1(a)的a1-a1线的概要截面图。
实施方式涉及的基板评价装置1例如为用于进行如下试验的装置：该试验用于使用在安装基板30的表面安装有基板评价用芯片40的评价用试样20、对高辉度LED用电子线路基板等能够安装新一代WBG功率半导体的安装基板的热特性进行仿真性评价。基板评价装置1具有作为负荷施加部的负荷控制部(样品架)10、冷却装置12、作为加热部的加热电源14、以及作为测定部的测温传感器16。有关评价用试样20的详细信息在下文中进行描述。
负荷控制部10具有用于使评价用试样20冷却的、例如水冷式散热器(冷却部)100。散热器100是具有利用冷却装置12恒温控制在规定温度的冷媒(冷却水)进行循环的循环通路102的冷板。作为冷却装置12，使用对于后述的评价用试样20的发热量而言具有充分的冷却能力(例如250[W]、5.4[L/分钟])的装置。
散热器100中，以围绕评价用试样20周围的方式，大体等间隔地设有多根(实施方式中为8根)支柱104。利用该8根支柱104，绝缘性(例如丙烯酸系制)的支撑板110被支撑于评价用试样20的上方。支撑板110由螺母106固定于各支柱104。
在支撑板110上，也可以设置金属板(刚体)120。金属板120具有用于避开电极棒(端子电极)130和负荷控制用的带螺丝的传动轴150的开口部122，通过螺母106固定于各支柱104。金属板120是用于抑制支撑板110由于由带螺丝的传动轴150对支撑刚体140施加负荷时的应力等而变形(弯曲)的部件，在支撑板110具有充分的刚性的情况下，金属板120可以省略。
支撑板110在其中心部附近嵌入有螺母114，通过该螺母114来支撑带螺丝的传动轴150。即，带螺丝的传动轴150以一边旋转一边上下移动的方式对支撑板110进行支撑。
在带螺丝的传动轴150的前端侧下端部，安装有作为负荷检测部的负荷传感器元件18a。此外，隔着负荷传感器元件18a，安装有作为支撑部件的绝缘性(例如丙烯酸系制)的支撑刚体140。而且，由支撑刚体140共同支撑固定多根(实施方式中为4根)电极棒130。
负荷传感器元件18a例如为超小型压缩型负载传感器。负荷传感器元件18a连接于作为负载传感器指示计的负荷传感器指示计18(例如快速峰值保持对应数字指示器)。
在带螺丝的传动轴150的后端侧上端部，通过安装部152安装有由操作者进行操作的操作手柄154。即，操作者对操作手柄154进行操作，使带螺丝的传动轴150在图示箭头Md方向上旋转，从而对支撑刚体140施加与操作手柄154的操作对应的负荷。施加于支撑刚体140的负荷用负荷传感器元件18a检测，以操作者可以看见的方式由负荷传感器指示计18进行数字显示。
各电极棒130例如以贯穿支撑刚体140的状态由螺母136分别固定于支撑刚体140。此外，各电极棒130的后端侧插入支撑板110的通孔112内。而且，在支撑板110的上方，各电极棒130在各自的后端侧上端部附近安装有双螺母134，限制向下方的移动(负荷)。
在各电极棒130的前端侧下端部，设有作为与评价用试样20的接触部分的作为抵接面的半球状抵接部132。
随着由带螺丝的传动轴150对支撑刚体140施加负荷，评价用试样20的背面侧被设于各电极棒130的抵接部132按压于散热器100的上表面。此时，因为抵接部132呈半球状的曲面，所以与评价用试样20的平面的接触为最小限度的面积。
实施方式中，例如，4根电极棒130是为了使评价用试样20冷却而向散热器100按压的端子电极，同时，其中的2根连接于加热电源14，其余的2根连接于测温传感器16。
即，一边用4根电极棒130将评价用试样20向散热器100按压，一边用连接于加热电源14的2根电极棒130对评价用试样20进行加热用的恒定功率Q的供应(通电)，用连接于测温传感器16的2根电极棒130(也称为测温探头)进行评价用试样20的上升温度的测定。
图2为将图1(b)所示基板评价装置1的测定体系的主要部分放大显示的图。
如图2所示，评价用试样20的背面侧(陶瓷布线基板30的背面侧电极图形36)例如隔着散热润滑脂24配置于散热器100的上表面。为了使与散热器100的界面热阻(Rth)更小，散热润滑脂24是作为TIM(Thermal Interface Material，导热界面材料)使用的例如纳米金刚石润滑脂。
如图2、图3所示，评价用试样20具有作为安装基板的陶瓷布线基板30、例如经由接合用Ag糊22安装于陶瓷布线基板30表面的仿真发热芯片(基板评价用芯片)40、以及键合用的线BW(Au线等)。
而且，评价(试验)时，在评价用试样20的陶瓷布线基板30被电极棒130的抵接部132以规定负荷按压于散热器100的状态下，仿真发热芯片40作为TEG(Test EngineeringGroup，测试工程组)芯片被实际驱动控制。此时，仿真发热芯片40利用从加热电源14供应的规定恒定功率Q(Q＝I×V)，例如以成为200[W]/25[mm2]左右的发热密度Hd(也称为负荷发热量，每单位面积[mm2]的恒定功率Q[W])的方式驱动。
其中，散热器100在评价时由冷却装置12恒温控制在规定温度(例如25[℃])。
(评价用试样20的详细信息)
如图2、图3所示，实施方式涉及的评价用试样20具有陶瓷布线基板30、以及安装于陶瓷布线基板30表面的仿真发热芯片40。
评价用试样20中，陶瓷布线基板30例如为能够安装新一代WBG功率半导体的DBC(Direct Bonded Copper，直接键合铜)基板，具有陶瓷制的薄板32(以下也称为陶瓷板)、形成于陶瓷板32的一个面(表面)侧的表面侧电极图形34、以及形成于陶瓷板32的另一个面(背面)的背面侧电极图形36。
对于陶瓷板32，例如使用Si3N4、AlN、Al2O3等作为材料。
表面侧电极图形34由Cu薄膜构成，具有与仿真发热芯片40接合的芯片键合图形34dp(也称为裸片焊盘)、以及与各电极棒130的抵接部132抵接同时与Au线BW键合连接的焊盘键合图形34ep。
例如如图4(a)所示，作为表面侧电极图形34，可以是1个芯片键合图形34dp大体根据芯片尺寸配置在陶瓷板32中央部分、4个焊盘键合图形34ep配置在除了陶瓷板32中央部分以外的周边部分的各个角部。
即，评价用试样20例如如图3所示，在芯片键合图形34dp上经由接合用Ag糊22与仿真发热芯片40接合。此外，各焊盘键合图形34ep中，仿真发热芯片40的各电极部(电极焊盘)50a、50b、52a、52b经由Au线BW进行连接，同时，与电极棒130中的任一个的抵接部132抵接。
实施方式的评价用试样20中，陶瓷布线基板30的尺寸设为约30[mm]见方，同时，仿真发热芯片40的尺寸设为约5[mm]见方。其中，仿真发热芯片40的厚度约为0.33[mm]。
此外，方便起见，图中将各Au线BW显示为1根线，为了耐受发热时的大电流，也可以连接多根(例如10根)线，使电流分散。
此外，实施方式的评价用试样20中，如图4(a)-4(d)所示，考虑到表面侧电极图形34的图形形状(设计)不同的多个陶瓷布线基板30中随着表面侧电极图形34的图形形状而变化的、陶瓷布线基板30内的热流路的影响，采用最适的设计。
即，可以考虑到被认为根据表面侧电极图形34的图形形状的变化而变化的、陶瓷布线基板30内的热流路的影响，采用例如图4(b)所示那样的表面侧电极图形34：与陶瓷板32大体同等尺寸的1个芯片键合图形34dp在陶瓷板32中央部分呈+字状配置、4个焊盘键合图形34ep配置在除了该中央部分以外的周边部分的各角部。
此外，也可以采用图4(c)、4(d)所示那样的表面侧电极图形34：1个芯片键合图形34dp配置在陶瓷板32中央部分、包括4个焊盘键合图形34ep的多个图形围着该中央部分而配置在周边部分。
其中，图4(a)-4(d)中省略了背面侧电极图形36的图示。此外，分别例示了将电极棒130的根数设为“4”、配置4个焊盘键合图形34ep的情况。
此外，作为陶瓷布线基板30，不限于DBC基板，例如也可以应用DBA(Direct BondedAluminum，直接键合铝)基板、AMB(Active Metal Bonding，活性金属键合)基板等。
另一方面，评价用试样20中，仿真发热芯片40例如如图5所示在绝缘基板42的表面具有由Pt薄膜等金属膜平坦地形成的加热用图形(加热图形)46和测温用图形(探头图形)48。此外，在绝缘基板42的表面设有加热用图形46的各电极部50a、50b和测温用图形48的各电极部52a、52b。
通过使绝缘基板42具有250[W/mK]以上、优选具有400[W/mK]左右的热传导率，能够有效地使发热导致的几乎全部热量向陶瓷布线基板30传导。
作为绝缘基板42，优选为SiC系的本征半导体(高品质晶圆)，也可以是n掺杂型SiC系单晶基板(例如n掺杂4H SiC晶圆)。通过在SiC系单晶基板的表面部形成绝缘膜(例如Al2O3膜)44，能够确保绝缘基板42的耐压。
即，如图6(a)-6(c)所示，实施方式的仿真发热芯片40具有由n掺杂型SiC系单晶基板构成的绝缘基板42、在绝缘基板42的表面成膜的5[μm]左右厚度的Al2O3膜44、在Al2O3膜44的表面隔着30[nm]左右厚度的Ti膜54成膜的由200[nm]左右厚度的Pt薄膜构成的加热用图形46和测温用图形48、在加热用图形46的两端部形成的电极部50a、50b、以及在测温用图形48的两端部形成的电极部52a、52b。加热用图形46的Ti/Pt薄膜电阻的电阻值设为小于40[Ω](<40[Ω])，测温用图形48的Ti/Pt薄膜电阻的电阻值设为50～80[Ω]左右。
加热用图形46的各电极部50a、50b和测温用图形48的各电极部52a、52b分别具有隔着30[nm]左右厚度的Cr膜55成膜的厚度1[μm]以上的Cu膜56、以及在Cu膜56上隔着30[nm]左右厚度的Cr膜57成膜的200[nm]左右厚度的Au膜58。由此能够在低电阻化的同时抑制高温下的氧化。
在仿真发热芯片40背面侧，在绝缘基板42下方具有隔着30[μm]左右厚度的Ti膜59成膜的2[μm]左右厚度的Ag膜60。
如图7(a)、图7(b)所示，加热用图形46形成为具有按照能够尽可能均匀地对绝缘基板42进行加热的方式从热阻测定的观点出发进行了优化的规定形状和尺寸。
即，关于实施方式涉及的仿真发热芯片40，为了通过高精度地控制对加热用图形46赋予的恒定功率Q从而实现尽可能均匀的高精度发热，设计加热用图形46的尺寸、弯曲部的曲率等。
尤其在评价用试样20的量产化中，使仿真发热芯片40的成膜条件一致对于热特性的再现性而言是重要的。
另一方面，测温用图形48具有图7(a)、7(b)所示那样的尺寸和形状，配置在仿真发热芯片40的中央附近，伴随加热用图形46的发热，能够更准确地测定仿真发热芯片40的代表性表面温度。通过能够准确测定仿真发热芯片40的代表性表面温度，能够高精度地测定绝缘基板42的上升温度ΔT(温度差)，虽然是间接性的。
此外，绝缘基板42的温度向陶瓷布线基板30传导，使陶瓷布线基板30的温度上升。因此，通过能够高精度地测定绝缘基板42的上升温度ΔT，能够基于从仿真发热芯片40向陶瓷布线基板30通过发热而定量传导的热量和上升温度ΔT，高精度地评价陶瓷布线基板30的热阻特性(恒定热阻值Rth＝ΔT/Q)，虽然是仿真的。
其中，图7(a)、图7(b)中各尺寸的单位为[mm]。
这里，关于加热用图形46，对通过有限元法(FEM)进行的温度分布和热测定的模拟时的结果进行说明。例如，假设陶瓷布线基板30的热阻为0.615[K/W]，对仿真发热芯片40通100[W]的电流，结果加热用图形46中的最高温度为110[℃]，测温用图形48中的平均温度大约为87[℃]。根据该测温用图形48中的平均温度，陶瓷布线基板30的热阻为0.67[K/W]，得到与假设电阻值接近的值。
实施方式中，仿真发热芯片40背面侧的Ag膜60经由接合用Ag糊22与陶瓷布线基板30的表面侧电极图形34的芯片键合图形34dp接合。此外，各电极部50a、50b、52a、52b的Au膜58经由Au线BW与陶瓷布线基板30的表面侧电极图形34中的任一焊盘键合图形34ep连接。这样，构成了仿真发热芯片40安装于陶瓷布线基板30的表面而成的评价用试样20。
连接于加热电源14的2根电极棒130分别与加热用图形46的各电极部50a、50b所连接的焊盘键合图形34ep、34ep抵接。此外，连接于测温传感器16的2根电极棒130分别与测温用图形48的各电极部52a、52b所连接的焊盘键合图形34ep、34ep抵接。
试验时，评价用试样20隔着散热润滑脂24配置在散热器100的上表面，热阻特性依赖于评价用试样20与散热器100之间的界面热阻(Rth)，因此散热润滑脂24的涂布状态是热阻特性波动的重要原因。
因此，例如，通过利用4根电极棒130对评价用试样20施加适当的负荷(最大为70[N]左右)，使得与散热器100的界面热阻(Rth)更稳定。
即，界面热阻(Rth)受到将评价用试样20按压于散热器100时的负荷大小的影响。
因此可知，在实施方式的评价用试样20中，进行实验(预试验)，例如使恒定功率Q固定为127[W]、使负荷从5[N]至30[N]循环变化，结果，将负荷设为25～30[N]时，与散热器100的界面热阻(Rth)最稳定(0.61～0.63[K/W]左右)。
此外，通过重复进行该实验还可知，负荷与热阻之间存在循环依赖性、热阻在降低负荷时比增加负荷时更稳定。
另一方面，根据实验，显示出在设为一定负荷(例如30[N])、且改变恒定功率Q时，评价用试样20与散热器100的界面热阻(Rth)随着恒定功率Q的增加而收敛的倾向。
此外，通过重复进行该实验还可知，恒定功率与热阻之间存在循环依赖性。
进一步，在将负荷(例如30[N])和恒定功率Q的电压值(例如80[V])设为一定的恒定状态的评价用试样20中，通过重复实验，还推测到测温传感器16的测定温度(例如T_Pt[℃])对与散热器100的界面热阻(Rth)有重大影响。
由此推测到，负荷越大则由散热润滑脂24带来的界面热阻的影响越小，试验的精度越高。
其中，实施方式中，通过使仿真发热芯片40的测温用图形48的温度特性例如可根据评价时的温度校正，能够实现精度更高的评价。
(仿真发热芯片的特性)
这里，对实施方式涉及的评价用试样20中的仿真发热芯片40的特性进行说明。
图8是为了与实施方式的评价用试样20对比而显示对比例的仿真发热芯片40A的构成例的概要立体图。
图8所示对比例的仿真发热芯片40A中，加热用图形46A的形状例如与图5所示实施方式的仿真发热芯片40的加热用图形46的形状不同，除此以外是同样的，因而省略了详细说明。
即，实施方式的仿真发热芯片40具有能够尽可能对绝缘基板42均匀加热的规定形状而形成有加热用图形46，与此相对，对比例的仿真发热芯片40A在这一点上稍有逊色。
图9(a)为显示实施方式的仿真发热芯片40的热阻Rth[K/W]与探头温度[℃]的关系的模拟结果的曲线图，图9(b)为显示对比例的仿真发热芯片40A的热阻Rth[K/W]与探头温度[℃]的关系的模拟结果的曲线图。
由图9(a)、图9(b)可以明确，与对比例的仿真发热芯片40A相比，利用实施方式的仿真发热芯片40能够改善温度分布。
图10是作为对实施方式的仿真发热芯片40和对比例的仿真发热芯片40A的特性进行模拟时的结果，对比显示热阻Rth[K/W]和通过计算求出的热阻(计算值)Rcalc[K/W]之间的关系的曲线图。
由图10可以明确，与对比例的仿真发热芯片40A相比，利用实施方式的仿真发热芯片40能够更忠实地再现预先设定的样品热阻(图中用虚线表示)。
即，可知，对于实施方式的仿真发热芯片40的加热用图形46和对比例的仿真发热芯片40A的加热用图形46A，进行通过上述有限元法(FEM)进行的温度分布和热测定的模拟，例如对实施方式的仿真发热芯片40的仿真发热芯片40和对比例的仿真发热芯片40A的加热用图形40A通100[W]的电流，使陶瓷布线基板30的热阻从0.6[K/W]至2.0[K/W]发生变化时，实施方式的仿真发热芯片40更接近陶瓷布线基板30本来的热阻。
其中，作为仿真发热芯片的加热用图形，可以考虑各种形状的设计。例如，图11例示了对于对比例的仿真发热芯片40A的加热用图形46A进一步安装有多个翅片47的带翅片的加热用图形46B。利用多个翅片47，可以期待仿真发热芯片中的热的更均匀的扩散。
图12(a)、图12(b)是对比显示对实施方式的仿真发热芯片40的加热用图形46(参照图7(b)等)和图11的带翅片的加热用图形46B进行均匀加热时(例如恒定功率Q＝200[W])的图。图12(a)显示的是实施方式的配置有加热用图形46的仿真发热芯片40的上表面侧和下表面侧的温度分布。图12(b)显示的是配置有图11的带翅片的加热用图形46B的仿真发热芯片的上表面侧和下表面侧的温度分布。
由图12(b)可知，与没有翅片的实施方式的加热用图形46相比，安装有多个翅片47的带翅片的加热用图形46B能够对仿真发热芯片进行整体性加热，尤其是能够更均匀地对上表面侧进行加热。
这里，实施方式的加热用图形46也可以设为进一步安装有多个翅片47的带翅片的加热用图形。
(用于评价的试验)
综上所述，通过实施用于使用安装有实施方式的仿真发热芯片40的评价用试样20利用基板评价装置1来评价陶瓷布线基板30的热特性的试验，能够高精度地评价陶瓷布线基板30的恒定热阻特性。
即，实施方式的基板评价装置1中，首先在散热器100的表面配置评价用试样20，然后，由操作者操作操作手柄154。操作时，通过一边监测负荷传感器指示计18一边调整由负荷传感器元件18a检测到的负荷，对支撑刚体140施加规定负荷(例如30[N])。根据该负荷，评价用试样20被电极棒130按压于恒温控制在规定温度(例如25[℃])的散热器100。
在这种状态下，利用加热电源14，经由与之连接的2根电极棒130，对评价用试样20进行加热用的恒定功率Q(例如200[W]左右)的通电。根据该恒定功率Q的通电，例如评价用试样20的仿真发热芯片40由于焦耳热而被加热，从而随着加热用图形46的发热，绝缘基板42被加热。
而且，从开始通电、经过规定时间达到恒定状态时，评价用试样20中的仿真发热芯片40的表面温度经由测温用图形48和与测温传感器16连接的2根电极棒130、通过测温传感器16来测定。由此能够间接测定绝缘基板42的上升温度ΔT。
这里，如果设为恒定状态下陶瓷布线基板30的厚度方向的温度梯度(上升温度)为ΔT[℃]，则陶瓷布线基板30的热阻Rth[K/W]通过下述式(1)求出。
Rth＝ΔT/Q…(1)
这里，Q是仿真发热芯片40的发热量、即通电时的恒定功率[W]。
综上所述，通过测定绝缘基板42的上升温度ΔT，由该上升温度ΔT和恒定功率Q求出陶瓷布线基板30的恒定热阻值Rth。
恒定热阻值Rth例如利用控制基板评价装置1的电脑(图示省略)等自动算出，从而能够仿真性地评价与实际上驱动实际的电源模块时大体同样的状态下陶瓷布线基板30的热特性。结果，能够容易地实现陶瓷布线基板30的热特性的高精度评价及其标准方法的确立。
根据实施方式涉及的评价用试样20和基板评价装置1，通过在使评价用试样20尽可能均匀地发热的同时测定仿真发热芯片40表面的代表性温度，能够更准确地测定陶瓷布线基板30的上升温度。因此，能够高精度地评价陶瓷布线基板30的恒定热阻特性，能够容易使评价标准化。
尤其是，实施方式中，经由用于电力供应和电阻测定的电极棒130对评价用试样20施加负荷，因而能够在作为简单的构成的同时，高精度地进行用于评价的试验。
而且，各电极棒130的抵接部132与各焊盘键合图形34ep的电接触、热接触为最小限度的面积。由此，能够抑制温度测定的精度降低，能够改善评价的精度。
此外，根据实施方式，能够准确地检测按压评价用试样20时的负荷，因此能够高精度地控制散热器100与陶瓷布线基板30的界面热阻Rth。
根据实施方式涉及的评价用试样20和基板评价装置1不仅限于适用于恒定热阻特性，例如也可以适用于陶瓷布线基板30的散热特性、热冲击特性等的试验。
其中，不需要利用测温用图形48测定仿真发热芯片40的表面温度的情况下，也可以在仿真发热芯片40的构成中省略测温用图形48和在测温用图形48的两端部形成的电极部52a、52b。
此外，为了不受对流的影响，也可以用覆盖部件(图示省略)将周围包围。
以上，列举实施方式对本发明进行了说明，但实施方式只是一个例子，在不脱离发明宗旨的范围内，权利要求书记载的发明的范围可以进行各种变更。

Claims (8)

1.一种基板评价用芯片，其特征在于，为在用于对能够安装功率半导体的安装基板的热特性进行评价的试验中使用的基板评价用芯片，
具有：
与所述安装基板接合的绝缘基板，以及
在所述绝缘基板的表面由金属膜形成的、为了更均匀地对所述绝缘基板进行加热而进行了优化的、具有规定形状而配置的加热用图形。
2.根据权利要求1所述的基板评价用芯片，其特征在于，进一步具备在所述绝缘基板的表面由金属膜形成的、用于测定被所述加热用图形加热的所述绝缘基板的温度的测温用图形。
3.根据权利要求1或2所述的基板评价用芯片，其特征在于，所述绝缘基板具有250[W/mK]以上的热传导率。
4.根据权利要求1-3中任一项所述的基板评价用芯片，其特征在于，所述绝缘基板是在SiC系单晶基板的表面形成有绝缘膜的基板。
5.根据权利要求1-4中任一项所述的基板评价用芯片，其特征在于，所述安装基板为陶瓷布线基板。
6.一种基板评价装置，其特征在于，为用于进行用于对能够安装功率半导体的安装基板的热特性在所述安装基板的表面安装有基板评价用芯片的状态下进行评价的试验的基板评价装置，
具有：
所述基板评价用芯片，其具有：与所述安装基板接合的绝缘基板，在所述绝缘基板的表面由金属膜形成的、为了更均匀地对所述绝缘基板进行加热而进行了优化的、具有规定形状而形成的加热用图形，以及在所述绝缘基板的表面由金属膜形成的、用于测定被所述加热用图形加热的所述绝缘基板的温度的测温用图形，
所述安装基板，其具有与所述基板评价用芯片接合的芯片键合图形、以及与所述加热用图形和所述测温用图形的各电极焊盘连接的多个焊盘键合图形，
用于使所述安装基板冷却的冷却部，
具有用于经由所述多个焊盘键合图形将所述安装基板按压于所述冷却部的多个端子电极的负荷施加部，
用于通过经由所述多个端子电极中的几个对所述基板评价用芯片的所述加热用图形进行加热而使所述基板评价用芯片的所述绝缘基板的温度上升的加热部，以及
用于利用所述基板评价用芯片的所述测温用图形、经由所述多个端子电极中的几个来测定所述绝缘基板的温度的测定部；
基于所述测定部的测定结果对所述安装基板的热特性进行评价。
7.根据权利要求6所述的基板评价装置，其特征在于，各个所述多个端子电极中，与所述安装基板的所述多个焊盘键合图形抵接的抵接部具有半球状。
8.根据权利要求6或7所述的基板评价装置，其特征在于，
所述多个端子电极被绝缘性的支撑部件共同支撑，
所述支撑部件具有用于检测通过由所述负荷施加部施加负荷而将所述安装基板按压于所述冷却部时的负荷的负荷检测部。
CN201980014285.5A 2018-02-22 2019-02-21 基板评价用芯片和基板评价装置 Active CN111771120B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018029795 2018-02-22
JP2018-029795 2018-02-22
PCT/JP2019/006438 WO2019163862A1 (ja) 2018-02-22 2019-02-21 基板評価用チップ及び基板評価装置

Publications (2)

Publication Number Publication Date
CN111771120A true CN111771120A (zh) 2020-10-13
CN111771120B CN111771120B (zh) 2023-09-05

Family

ID=67687728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980014285.5A Active CN111771120B (zh) 2018-02-22 2019-02-21 基板评价用芯片和基板评价装置

Country Status (6)

Country Link
US (1) US11454601B2 (zh)
EP (1) EP3757559B1 (zh)
JP (1) JP7121953B2 (zh)
CN (1) CN111771120B (zh)
TW (1) TWI708303B (zh)
WO (1) WO2019163862A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113420469A (zh) * 2020-12-28 2021-09-21 安波福电气系统有限公司 基于有限元的布线设计方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273311B2 (ja) * 2019-10-04 2023-05-15 日本製鉄株式会社 溶接継手の電着塗装性の評価方法、及び溶接継手の電着塗装性評価装置、及び溶接継手の製造方法
JP7229575B1 (ja) 2021-08-27 2023-02-28 ヤマト科学株式会社 試験装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105151A (ja) * 1987-05-06 1989-04-21 Nec Corp 熱伝導率及び温度測定プローブとその製造方法
JPH05152303A (ja) * 1991-11-26 1993-06-18 Matsushita Electric Ind Co Ltd 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JP2001141680A (ja) * 1999-11-10 2001-05-25 Kyocera Corp 半導体素子用熱特性シミュレーション素子およびそれを用いる測定方法
CN1544954A (zh) * 2003-11-14 2004-11-10 佛山市国星光电科技有限公司 测试功率型led热阻的方法及其专用芯片
JP2005005528A (ja) * 2003-06-12 2005-01-06 Hitachi Metals Ltd 半導体素子搭載用モジュール
JP2007024542A (ja) * 2005-07-12 2007-02-01 Matsushita Electric Works Ltd 検査方法及び検査装置
JP2008304447A (ja) * 2007-06-05 2008-12-18 Samsung Electronics Co Ltd 半導体検査装置及びその制御方法
US20110234251A1 (en) * 2008-12-03 2011-09-29 Tokyo Electron Limited Probe card
US20110268148A1 (en) * 2008-08-20 2011-11-03 King William P Device for Calorimetric Measurement
WO2011151973A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 電子式制御装置及びその余寿命予測方法
CN202101532U (zh) * 2011-05-24 2012-01-04 无锡建仪仪器机械有限公司 沥青旋转薄膜烘箱
JP2012184990A (ja) * 2011-03-04 2012-09-27 Hitachi Chem Co Ltd 評価用半導体チップ、評価システムおよび放熱材料評価方法
CN103323486A (zh) * 2013-05-24 2013-09-25 中国科学院电子学研究所 一种高阻值材料的塞贝克系数的测试芯片
JP2014228463A (ja) * 2013-05-24 2014-12-08 エスペック株式会社 評価基板、環境試験装置、並びに供試体の評価方法
WO2017164104A1 (ja) * 2016-03-23 2017-09-28 国立研究開発法人産業技術総合研究所 熱電モジュール発電評価装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3493844B2 (ja) * 1994-11-15 2004-02-03 住友電気工業株式会社 半導体基板材料とその製造方法及び該基板を用いた半導体装置
JP3705736B2 (ja) * 2000-08-29 2005-10-12 株式会社リガク 熱電気測定装置の試料組立体
JP4659328B2 (ja) * 2002-10-21 2011-03-30 東京エレクトロン株式会社 被検査体を温度制御するプローブ装置
JP4124638B2 (ja) * 2002-12-16 2008-07-23 順一 島田 Ｌｅｄ照明システム
US6923570B2 (en) * 2003-09-11 2005-08-02 Hewlett-Packard Development Company, L.P. Thermal interface material characterizing system
JP5005195B2 (ja) * 2005-07-13 2012-08-22 東京エレクトロン株式会社 プローブカード製造方法
FI20060389L (fi) * 2006-04-21 2007-10-22 Environics Oy Sensori
US7656627B2 (en) * 2007-07-17 2010-02-02 Amazing Microelectronic Corp. ESD protection circuit with active triggering
JP2010016078A (ja) * 2008-07-02 2010-01-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びシリコン単結晶ウェーハの製造方法並びにシリコン単結晶ウェーハの評価方法
JP5391776B2 (ja) * 2009-03-27 2014-01-15 富士通株式会社 ヒートシンク
WO2010140642A1 (en) * 2009-06-02 2010-12-09 Tokyo Electron Limited Probe card
JP5666246B2 (ja) * 2010-10-29 2015-02-12 株式会社日立ハイテクインスツルメンツ ダイボンダ装置およびダイボンダ方法
WO2015012218A1 (ja) * 2013-07-22 2015-01-29 日本碍子株式会社 複合基板、その製造方法、機能素子および種結晶基板
WO2017154774A1 (ja) * 2016-03-08 2017-09-14 学校法人 芝浦工業大学 窒化アルミニウム膜、窒化アルミニウム膜の製造方法、および高耐圧部品
JP6611251B2 (ja) * 2016-03-22 2019-11-27 ヤマハファインテック株式会社 検査治具、検査装置及び検査方法
WO2018110546A1 (ja) * 2016-12-13 2018-06-21 トヨタ自動車株式会社 熱特性評価測定装置及びそれを用いた熱特性の評価測定方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105151A (ja) * 1987-05-06 1989-04-21 Nec Corp 熱伝導率及び温度測定プローブとその製造方法
JPH05152303A (ja) * 1991-11-26 1993-06-18 Matsushita Electric Ind Co Ltd 突起電極を有する半導体装置および突起電極形成方法ならびにその半導体装置の実装体
JP2001141680A (ja) * 1999-11-10 2001-05-25 Kyocera Corp 半導体素子用熱特性シミュレーション素子およびそれを用いる測定方法
JP2005005528A (ja) * 2003-06-12 2005-01-06 Hitachi Metals Ltd 半導体素子搭載用モジュール
CN1544954A (zh) * 2003-11-14 2004-11-10 佛山市国星光电科技有限公司 测试功率型led热阻的方法及其专用芯片
JP2007024542A (ja) * 2005-07-12 2007-02-01 Matsushita Electric Works Ltd 検査方法及び検査装置
JP2008304447A (ja) * 2007-06-05 2008-12-18 Samsung Electronics Co Ltd 半導体検査装置及びその制御方法
US20110268148A1 (en) * 2008-08-20 2011-11-03 King William P Device for Calorimetric Measurement
US20110234251A1 (en) * 2008-12-03 2011-09-29 Tokyo Electron Limited Probe card
WO2011151973A1 (ja) * 2010-06-03 2011-12-08 株式会社日立製作所 電子式制御装置及びその余寿命予測方法
JP2012184990A (ja) * 2011-03-04 2012-09-27 Hitachi Chem Co Ltd 評価用半導体チップ、評価システムおよび放熱材料評価方法
CN202101532U (zh) * 2011-05-24 2012-01-04 无锡建仪仪器机械有限公司 沥青旋转薄膜烘箱
CN103323486A (zh) * 2013-05-24 2013-09-25 中国科学院电子学研究所 一种高阻值材料的塞贝克系数的测试芯片
JP2014228463A (ja) * 2013-05-24 2014-12-08 エスペック株式会社 評価基板、環境試験装置、並びに供試体の評価方法
WO2017164104A1 (ja) * 2016-03-23 2017-09-28 国立研究開発法人産業技術総合研究所 熱電モジュール発電評価装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113420469A (zh) * 2020-12-28 2021-09-21 安波福电气系统有限公司 基于有限元的布线设计方法

Also Published As

Publication number Publication date
TW201946171A (zh) 2019-12-01
EP3757559C0 (en) 2024-05-15
EP3757559A4 (en) 2021-11-24
TWI708303B (zh) 2020-10-21
US20200378912A1 (en) 2020-12-03
JPWO2019163862A1 (ja) 2021-02-04
JP7121953B2 (ja) 2022-08-19
EP3757559B1 (en) 2024-05-15
WO2019163862A1 (ja) 2019-08-29
CN111771120B (zh) 2023-09-05
US11454601B2 (en) 2022-09-27
EP3757559A1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
US11454601B2 (en) Substrate evaluation chip and substrate evaluation device
Deng et al. Influence of temperature on the pressure distribution within press pack IGBTs
Yin et al. Thermal design and analysis of multi-chip LED module with ceramic substrate
Yang et al. An experimental study on the heat dissipation of LED lighting module using metal/carbon foam
US20120080800A1 (en) Power module and method for manufacturing the same
US9188624B2 (en) Inspection apparatus
US20200060019A1 (en) Assembly and sub-assembly for thermal control of electronic devices
JP2018100838A (ja) 半導体製造装置、半導体製造方法及び半導体装置
TW200832846A (en) IC socket having heat dissipation function
US9207257B2 (en) Inspection apparatus
KR101337225B1 (ko) 열전 소자를 이용한 방열 특성 성능 측정 장치 및 그 측정 방법
JP6988219B2 (ja) 半導体装置、半導体モジュール及び半導体装置の試験方法
JP5299360B2 (ja) 熱抵抗測定治具、熱抵抗測定方法、及びサーマルグリース評価方法
Schiffmacher et al. Deformation measurements during active operation of power modules with novel assembly and packaging technology
JP5673608B2 (ja) 検査装置及び検査方法
Vakrilov et al. Study of high power COB LED modules with respect to topology of chips
Górecki et al. Investigations of an influence of the assembling method of the die to the case on thermal parameters of IGBTs
JP2005340043A (ja) 加熱装置
JP2008078564A (ja) 放熱構造
KR100862022B1 (ko) 그래픽 메모리 실장 테스트시스템의 냉각장치
JP7229575B1 (ja) 試験装置
JP2004200156A (ja) 金属ヒータ
JP5862510B2 (ja) 半導体装置の評価システム及び評価方法
US20190394898A1 (en) Thermal interface material sheet and method of manufacturing a thermal interface material sheet
JP4007973B2 (ja) バーンインボードユニットおよびバーンイン方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant