WO2011151973A1 - 電子式制御装置及びその余寿命予測方法 - Google Patents

電子式制御装置及びその余寿命予測方法 Download PDF

Info

Publication number
WO2011151973A1
WO2011151973A1 PCT/JP2011/002562 JP2011002562W WO2011151973A1 WO 2011151973 A1 WO2011151973 A1 WO 2011151973A1 JP 2011002562 W JP2011002562 W JP 2011002562W WO 2011151973 A1 WO2011151973 A1 WO 2011151973A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat
electronic control
control device
semiconductor element
temperature
Prior art date
Application number
PCT/JP2011/002562
Other languages
English (en)
French (fr)
Inventor
山口　欣秀
長谷部　健彦
薫子 加藤
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Publication of WO2011151973A1 publication Critical patent/WO2011151973A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Definitions

  • the present invention is an electronic control device using a power semiconductor (also referred to as a power element) used for controlling an inverter device, a high-power motor, etc., and remains until the main function of the device deteriorates to the end of its life.
  • the present invention relates to an electronic control device that can predict a remaining life expectancy and a method for predicting the remaining life.
  • a power semiconductor also referred to as a power element
  • the heat load due to operation of the device is large, and as a result, the electric power of the power semiconductor element is reduced.
  • a large load is applied to bumps and wire bond portions corresponding to a typical connection portion.
  • the thermal stress load is considered to be the largest factor causing the connection portion breakage, and has a great influence on the life of the entire device.
  • Examples of devices using power semiconductors (also called power elements) used for inverter devices and high-power motor control include elevators, bullet trains, electric cars, refrigerators / freezers, air conditioners, etc. This device is an infrastructure that supports social life, and it is essential to avoid sudden malfunctions.
  • Patent Document 1 and Patent Document 2 technologies that remotely monitor the status of household electrical appliances and estimate the remaining life
  • Patent Document 3 and Patent Document 4 technologies that remotely monitor the status of household electrical appliances and estimate the remaining life
  • Patent Document 5 technologies that remotely monitor the status of household electrical appliances and estimate the remaining life
  • Patent Document 3 and Patent Document 4 technologies that remotely monitor the status of household electrical appliances and estimate the remaining life
  • Patent Document 3 and Patent Document 4 technologies that remotely monitor the status of household electrical appliances and estimate the remaining life
  • Patent Document 3 and Patent Document 4 includes rated life (design average life when a rated load is applied)
  • operation for each part incorporated in the equipment There is a technique (Patent Document 5) that predicts the remaining life from the difference from the history (accumulated operating load).
  • Patent Document 6 and Patent Document 7 the efficiency of lamp replacement of a high-power lamp (such as a high-pressure sodium lamp) installed on a highway that can be said to be one of social infrastructures is increased. For this purpose, a technique for evaluating the remaining life of the lamp has been proposed.
  • a high-power lamp such as a high-pressure sodium lamp
  • an operation data storage unit that stores operation history
  • a data communication unit that communicates this operation data
  • a data determination unit that determines the remaining life from the rated life and operation history
  • an operation management system constructed by combining various types of functional unit units (operation data storage unit and data communication unit) functions if any one of these functional units malfunctions. Disappear. Furthermore, if the functional units are installed close to each other, the risk of malfunction due to the influence of electromagnetic mutual interference increases, but if the distance between the functional units is taken to avoid this, another problem arises that the device becomes larger. . In addition, this technology cannot grasp the remaining life of each component in the apparatus, and therefore cannot know whether it is sufficient to replace some short-life parts or whether the entire apparatus should be replaced.
  • the remaining life of each component or functional unit can be predicted.
  • failure probability data for each component used for determining the remaining life and rated life for each component Since the data is data that has been aggregated and statistically processed on the assumption that it will be used under a specific usage environment and usage conditions, it cannot be said that the actual remaining life can be predicted correctly. If the actual operating environment / conditions are more relaxed than the above conditions, it will be determined that the remaining life is shorter than the actual remaining life, and there is a risk of wasteful replacement of equipment that still has life There is sex.
  • the present invention provides an electronic control device and electronic control using a power semiconductor element capable of predicting the remaining life more accurately in a non-destructive manner in accordance with the actual use environment and use conditions.
  • An object is to provide a method for predicting the remaining life of an apparatus.
  • a heat-generating heat-sensitive device formed of a power semiconductor element, a heat-generating layer that generates heat by applying a voltage, and a heat-sensitive layer capable of measuring temperature is provided, and is electrically connected to the electronic semiconductor element.
  • an electronic control device comprising a printed wiring board.
  • a remaining life prediction method for an electronic control device including a power semiconductor element and a wiring board electrically connected to the electronic semiconductor element.
  • the present invention provides a method for predicting the remaining life of an electronic control device, which comprises heating a heat generating layer and measuring a temperature change of a heat sensitive layer provided on the wiring board.
  • an electronic control device and an electronic control device using a power semiconductor element capable of more accurately predicting the remaining life in a non-destructive manner according to the actual use environment and use conditions.
  • a method for predicting the remaining life can be provided.
  • a power semiconductor device capable of predicting the remaining lifetime in a non-destructive manner and a method for predicting the remaining lifetime according to the present embodiment will be described with reference to FIGS.
  • FIG. 1 is a schematic view showing an electronic component according to this embodiment.
  • a structure in which the heat-generating and heat-sensitive device 2 is provided inside the wiring board 3, that is, a so-called component built-in type substrate is used.
  • the distance between the power semiconductor element 1 and the heat-generating heat-sensitive device 2 can be minimized.
  • the exothermic thermal device 2 When the exothermic thermal device 2 is not built in the wiring board 3, the exothermic thermal device 2 may be installed on the back side of the wiring substrate 3. In that case, special considerations and ingenuity for increasing the heat conduction between the front and back of the wiring board 3 are required. Specifically, it is a front and back through hole (through hole) filled with conductors. When providing a front and back through hole for such a purpose, carefully consider the size, number and arrangement of the through hole. It is necessary to implement.
  • a structure such as a so-called chip-on-chip (COC) or package-on-package (POP) mounted on the power semiconductor element 1 is used. It doesn't matter. In such a case, it is desirable to determine whether or not to adopt the power supply circuit after conducting sufficient preliminary studies on the power supply path and heat dissipation path to the power semiconductor element 1.
  • COC chip-on-chip
  • POP package-on-package
  • the power semiconductor element 1 is fixed on the wiring board 3 via the die attach material 4, and is usually a wiring pattern provided at an appropriate position on the surface of the wiring board 3. Electrical connection is established by 10 or more (at least 2 or more) bonding wires 5.
  • a heat generating layer 2a including a heat generating layer 2a that generates heat when a voltage is applied and a heat sensitive layer 2b capable of measuring temperature are built in.
  • the device 2 is electrically connected to a so-called inner layer wiring provided inside the wiring substrate 3.
  • the exothermic thermosensitive device 2 used in the present embodiment has a configuration in which the exothermic layer 2a is provided on the upper part of the thermosensitive layer 2b (the outermost surface side of the device), but the exothermic layer 2a and the thermosensitive layer 2b are separately provided.
  • the upper and lower positional relationship between the heat generating layer 2a and the heat sensitive layer 2b may be reversed, and the heat generating layer 2a and the heat sensitive layer 2b are arranged in the same layer. Also good. Further, the heat generating device and the heat sensitive device do not need to be integrated, and the heat generating device and the heat sensitive device may be arranged separately. Moreover, it is preferable that the heat-generating heat-sensitive device 2 has a shape (vertical dimension ⁇ horizontal dimension) substantially the same as that of the power semiconductor element 1.
  • the power semiconductor element 1 generally has a relatively large size
  • a heat generating thermal device 2 having an approximately equivalent size may be juxtaposed. I do not care.
  • a calibration coefficient may be obtained by measuring in advance a difference in thermal characteristics of a plurality of exothermic thermal devices 2 arranged side by side.
  • the heat generating layer 2a is instantaneously heated by short pulse power feeding.
  • the instantaneous heating of the short pulse power supply is desirably about 10 J at maximum and about 10 seconds at maximum, that is, about 100 W at maximum. This is because if the power exemplified here is greatly increased, the risk of damaging the wiring board and the semiconductor element increases. On the contrary, if the input power is less than the minimum 5W, there is a high risk that the temperature distribution cannot be measured with sufficient accuracy. Therefore, it is desirable to supply power that does not fall below the minimum 5W for instantaneous heating of short pulse power feeding.
  • the heat generation layer 2a of the present embodiment is designed so that the heat generation heat-sensitive device 2 has a substantially uniform heat generation density in the surface in contact with the outside by the short pulse power supply described herein, and is formed in the heat generation heat-sensitive device 2. It is rare.
  • a heating wiring layer having a wiring cross-sectional area that can withstand the short pulse power supply over the entire device surface (which may be the front surface or the back surface) of the heat-generating thermosensitive device 2 has a uniform wiring density within the surface.
  • the structure is formed so as to be When the heat generation layer 2a is divided into a plurality of regions, normally, short pulse power feeding is performed so that the heat generation density in each region is uniform and the heat generation amount in each adjacent region is uniform. Is done.
  • a nickel alloy wiring layer (wiring cross-sectional area is 200 square micrometers) formed by using a wafer level chip size packaging technique so that the wiring density is uniform in the surface on the device side surface of the heat-generating thermal device 2. ) And a structure in which power can be supplied by being divided into a plurality of regions by providing a lead-out wiring in the middle of the wiring.
  • the wiring conductor is not limited to the nickel alloy wiring used in the present embodiment, and may be copper or copper alloy wiring.
  • the wiring cross-sectional area may be determined in consideration of the power to be fed and the conductor resistivity of the wiring conductor. If the conductor resistivity is small, the wiring cross-sectional area can be reduced. Conversely, the wiring cross-sectional area is increased. It is also possible to increase the power supply by keeping this in advance.
  • the characteristics relating to the heat generation density in the device plane are defined in advance as described above, but this makes it easier to relatively compare the heat dissipation behavior of each region of the divided thermal layer 2b.
  • the in-plane non-uniformity analysis of the thermal resistance can be easily realized.
  • thermosensitive layer 2b for example, a resistance thermometer whose resistance varies with temperature is used. A voltage is applied to the resistance thermometer, and the resistance of the resistance thermometer is measured to measure the temperature of the thermosensitive layer 2b. .
  • a resistance temperature measuring element suitable for the heat sensitive layer 2b for example, a Pt wiring layer is desirable. This is because the ratio of the resistance change to the temperature change in the Pt wiring layer is stable for a long time in a wide temperature range. In this embodiment, since instantaneous heating is performed by short-pulse power feeding, the temperature range to be measured by the heat sensitive layer 2b is relatively limited, and thus Pt wiring is not necessarily used.
  • thermosensitive layer 2b It is also possible to use a Cu alloy, a Ni alloy, or the like that can form a pattern at a lower cost than Pt.
  • a material other than Pt is applied as the resistance thermometer of the thermosensitive layer 2b
  • the resistance curve with respect to the temperature change is measured after the exothermic thermosensitive device 2 is prepared, and a calibration curve (calibration curve) is prepared in advance. It is desirable.
  • a resistance temperature detector is employed as the heat sensitive layer 2b, it is desirable that the electric resistance value is at least about 1000 ohms. This is because if it is at least about 1000 ohms, a temperature change of about ⁇ 1 ° C. can be detected relatively easily. Note that detection is possible by processing such as signal amplification even when the value is below 1000 ohms.
  • FIG. 3 is a schematic structural diagram of the device surface of the heat-generating thermal device 2, but the thermal layer 2b is divided into a plurality of regions (region I to region IX), and the temperature of each region is measured independently. Can be done.
  • the heat-generating heat-sensitive device 2 in which the heat-sensitive layer 2b is divided into nine regions is used, but the heat-sensitive layer 2b of the heat-generating heat-sensitive device suitable for the present embodiment does not have to be divided into nine regions. If the desired thermal sensitivity can be obtained and can be manufactured at low cost, it may be divided into a larger number, or conversely, the number of divided regions may be reduced for the purpose of detecting temperature changes with high sensitivity. I do not care.
  • the number of regions may be determined so that the electric resistance value of each divided region is about 1000 ⁇ or more.
  • each divided region has the same area.
  • the heat-generating thermosensitive device 2 of the present embodiment not only the heat-sensitive layer 2b is divided into a plurality of regions, but the heat-generating layer 2a may be divided into a plurality of locations.
  • the wiring board 3 illustrated in FIG. 1 is an enlarged schematic view of a very small portion of the board installed inside the electronic control device using the power semiconductor element 1, particularly only the vicinity of the power semiconductor element 1.
  • the initial state of the structure is shown.
  • the coefficient of thermal expansion between the power semiconductor element 1 and the wiring board 3 is affected by the heat generated by the driving of the power semiconductor element 1 due to repeated operation and suspension of the electronic control device using the power semiconductor element 1.
  • the thermal stress resulting from the difference acts on the die attach material 4 that mechanically fixes the power semiconductor element 1 and the wiring board 3. Due to the action of such thermal stress, the die attach material 4 is deteriorated, and fatigue failure occurs inside thereof.
  • the die attach material 4 is one of the main heat dissipation paths of heat generated by driving the power semiconductor element 1. Therefore, as the internal fatigue failure of the die attach material 4 progresses, the heat dissipation from the power semiconductor element 1 becomes insufficient, and the temperature of the power semiconductor element 1 becomes higher. The thermal stress resulting from the difference in thermal expansion coefficient between the semiconductor element 1 and the wiring board 3 increases abruptly, causing breakage of the die attach material 4 and functional deterioration of the entire apparatus.
  • the device using the power semiconductor element 1 is often an infrastructure device that supports our social life, but it is not always in operation 24 hours a day, 365 days a year, and is constant.
  • an idle period (idling time) is provided.
  • the degree of progress of internal fatigue fracture is detected, observed, and measured in a nondestructive manner by measuring the thermal conductivity characteristics of the die attach material. More specifically, a short pulse power supply is applied to the heat generating layer 2a of the heat generating thermal device 2 to instantaneously heat it and let it cool, and the process of heating and cooling is changed by using the heat sensitive layer 2b of the heat generating thermal device 2. Observe and measure the behavior in detail.
  • the heat-sensitive layer 2b of the heat-generating and heat-sensitive device 2 is divided into nine regions in the device, the influence of a plurality of heat radiation paths that radiate heat to the power semiconductor element 1 via the die attach material 4 Can be measured simultaneously and independently, and the effects of a plurality of heat radiation paths can be compared relatively.
  • the heat generated by the operation of the power semiconductor element 1 remains, and this may cause measurement errors. Therefore, it is desirable to start a predetermined observation / measurement scan after the latest possible timing during the apparatus idling period.
  • FIG. 2 shows the heat generation of the heat-generating thermal device 2 after instantaneous heating by supplying a short pulse to the heat-generating layer 2a of the heat-generating thermal device 2 at the initial stage where cracks 6 due to fatigue fracture start to occur in the die attach material 4.
  • a heat dissipation path from the layer 2a is schematically illustrated. Although the heat radiation path 7a and the heat radiation path 7b are hardly affected by the crack 6, the heat radiation path 7c is strongly influenced by the crack 6, so that the temperature does not drop easily.
  • the behavior of the temperature change is different between the lower part of the heat dissipation path 7a and the heat dissipation path 7b and the lower part of the heat dissipation path 7c, and the difference in the temperature change behavior is determined by the region of the divided heat sensitive layer 2b of the heat generating thermal device 2. Detect from I to region IX.
  • FIG. 4 is a conceptual explanatory diagram showing the temperature change behavior of the thermosensitive layer 2b measured in this way. It can be seen that the behavior of the temperature change (heat radiation curve) varies depending on the position in the heat-generating thermal device 2. According to the experiment using the exothermic thermosensitive device 2, even in the initial state in which cracks due to fatigue failure did not occur inside the die attach material 4, the region near the four apexes of the device 2, specifically, I in FIG. In the regions III, VII, and IX, the temperature tended to decrease relatively faster than the other regions. In these regions (I, III, VII, IX in Fig.
  • rapid heating using the heat-generating thermosensitive device 2 is performed during the idling time of the device.
  • the temperature change behavior heat radiation
  • Curve the heat conduction behavior from the power semiconductor element 1 accompanying the operation of the power semiconductor element 1 is measured using the heat sensitive regions I to IX of the heat generating heat sensitive device.
  • disturbance factors such as electromagnetic noise and deformation (warping / deflection) of the wiring board 3 are superimposed, there is a concern that the detection sensitivity may be lowered.
  • fatigue damage is caused inside the die attach material 4 serving as a heat conduction path.
  • the behavior of the temperature change heat radiation curve
  • the temperature change behavior in the region I to the region IX of the thermosensitive layer 2b is finely measured by the procedure as described above, and cracks in the die attach material 4 are generated by analyzing the measurement results in detail. It is possible to nondestructively estimate the occurrence location, crack propagation speed, and the like, and it is possible to accurately predict and estimate the remaining life of the apparatus at an early stage based on them. More specifically, (1) the time taken for the temperature of at least one region to decrease to a predetermined temperature or less is clearly longer than the initial value, and (2) the temperature of at least one region decreases. The speed (differential value of temperature change) is clearly reduced compared to the initial stage.
  • the temperature of the region III in FIG. 3 is always lower than that of the adjacent region II, and the heat release curves do not intersect.
  • the heat radiation resistance from the region III in FIG. 3 increases and the temperature decreases gradually, but the heat radiation resistance increase in the region II increases. Since it is smaller than the increase in heat dissipation resistance in the III region, the temperature decrease rate does not change greatly. As a result, the heat radiation curve of the region II intersects the heat radiation curve of the region III from top to bottom.
  • the heat dissipation behavior of the region VII and the region III, which are located diagonally to the region III, is relatively compared, and if an intersection appears, the heat dissipation curve is directly above the region intersecting from the bottom to the top. It can be inferred that a crack has occurred inside the die attach material 4 in the vicinity. According to the results of the inventor's simulation experiment, cracks inside the die attach material 4 tended to easily occur from the vicinity of the four apexes of the power semiconductor element 1. This is because the distance (Distance from the Neutral Point; DNP) from the device center of the power semiconductor element 1 is maximum in the vicinity of the four apexes.
  • DNP distance from the Neutral Point
  • the heat dissipation behavior measured by the heat generating thermal device 2 embedded in the lower part of the power semiconductor element 1 is the fastest in the initial stage. Accordingly, when cracks begin to occur in the die attach material 4, a remarkable abnormal phenomenon appears in the heat dissipation behavior near the four apexes of the heat-generating thermal device 2, and it can be easily compared with the heat dissipation behavior in other regions. The above can be detected.
  • a heat dissipation behavior curve obtained by energizing / heating only the partial structure of the heat generating layer 2a close to the region where cracks are expected In some cases, the presence or absence of cracks can be verified by comparing the heat dissipation behavior curve obtained by energizing and generating heat only in the partial structure of the heat generating layer 2a in the corner region. This makes it possible to accurately estimate the remaining life at the earliest possible stage before causing the functional degradation of the entire apparatus, and it is possible to replace only the part where the functional degradation has occurred.
  • the region I and the region II, and the region I and the region The temperature change behavior (heat radiation curve) is not exactly the same between adjacent regions such as IV, region VI and region IX, and region VIII and region IX.
  • the temperature change behavior (heat radiation curve) of each of the nine regions I to IX at the initial stage of assembling the device using the power semiconductor element 1 is the wiring pattern and components in the vicinity of the power semiconductor element 1 of the device.
  • the figure formed by superimposing the heat dissipation curves of the nine regions is a characteristic diagram that can be called a “fingerprint” that briefly shows the characteristics of the heat dissipation behavior in the power semiconductor element 1 of the device. Therefore, it is possible to analyze variously by creating in advance a database of “fingerprint” patterns, which are acceptable limits, to what extent this “fingerprint” may be disturbed. In order to determine the “health state” of the device, the Mahalanobis Taguchi system may be applied to this “fingerprint” pattern analysis.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

　実際の使用環境・使用条件に即して、余寿命を非破壊にてより精密に予測することができる電力用半導体素子を用いた電子式制御装置及び電子式制御装置の余寿命を予測する方法を提供する。　本発明は、電力用半導体素子と、電圧を印加することにより発熱する発熱層と温度の計測が可能な感熱層とから形成される発熱感熱デバイスを設け、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を提供する。また、他の観点における本発明は、電力用半導体素子と、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を備える電子式制御装置の余寿命予測方法であって、前記配線基板に設けられた発熱層を加熱し、前記配線基板に設けられた感熱層の温度変化を計測することを特徴とする電子式制御装置の余寿命予測方法を提供する。

Description

電子式制御装置及びその余寿命予測方法
　本発明は、インバータ装置、高出力モータの制御などに使われる電力用半導体（パワー素子とも言われる）を用いた電子式制御装置においてその装置の主たる機能が劣化して寿命に至るまでに残されている余寿命を予測することができるようにした電子式制御装置及びその余寿命の予測方法に関する。
　インバータ装置、高出力モータの制御などに使われる電力用半導体（パワー素子とも言われる）を用いた電子式制御装置においては、装置稼動による熱負荷が大きく、その結果として前記電力用半導体素子の電気的な接続部にあたるバンプやワイヤボンド部に大きな負荷がかかることが多い。
　半導体素子の電気的接続部にかかる負荷にはいろいろな種類があるが、特に、熱応力負荷は接続部破断を引き起こす最大要因とされ、装置全体の寿命に与える影響が大きい。
　装置の稼動・休止に伴って、半導体素子の電気的接続部への熱応力負荷の印加・開放が繰り返されると、接続部である金属導体部分にいわゆる金属疲労によるクラックが発生し、最終的には接合部破断に至る。半導体素子の電気的接続部が破断すれば、当然ながら、当該半導体素子を用いた装置の機能劣化が発現して寿命となる。
　インバータ装置、高出力モータの制御などに使われる電力用半導体（パワー素子とも言われる）を用いた装置としては、例えば、エレベータ、新幹線、電気自動車、冷蔵・冷凍庫、空調機などがあるが、これらの装置は社会生活を支えるインフラストラクチャーともいえ、突然に機能不全にいたることを避けることが必須となっている。
　このような社会的ニーズを満たすために、これらの装置はその寿命に至るよりも前に予防保全的に交換されることが多い。
　その機器内部の機能劣化した電子部品を交換するには大きな社会コストがかかる。具体的には、それらの機器内部の部品を交換するために一時的に装置を停止すると、社会生活への影響が大きくなる。できるだけ停止回数を少なくすることが強く求められており、停止回数を少なくするために、一部の部品は交換回数を少なくしたいという切実なニーズがある。
　一方、環境保全の観点、装置交換回数削減による作業コスト低減の観点から、（１）装置の限界寿命を事前に把握してその限界まで使いたい、（２）装置内部に存在する短寿命の電子部品のみを寿命前に交換したい、あるいは、（３）使用済みの機器から機能劣化が少ない部品だけを取り出して再利用したい、などという要望が高まっており、このような要望に応えるさまざまな技術が提案されている。
　例えば、家庭用電気機器の状態を遠隔監視して余寿命を推算する技術（特許文献１や特許文献２）、装置内に組み込まれている部品毎の故障確率データと装置の累積運転時間から故障率予測値を推算して修理計画を立案する技術（特許文献３や特許文献４）、装置内に組み込まれている部品毎の定格寿命（定格負荷が加えられた時の設計平均寿命）と運転履歴（動作負荷累積量）との差分から余寿命を予測する技術（特許文献５）などがある。また、半導体素子を用いた電子式制御装置ではないが、特許文献６や特許文献７では、社会インフラの１つと言える高速道路に設置される高出力灯（高圧ナトリウムランプなど）のランプ交換効率化を目的として、ランプの余寿命を評価する技術が提案されている。
特開２００７－１５７０１８号公報 特開２００３－４４１２６号公報 特開２００６－４０２０３号公報 特開２００３－２５７８０８号公報 特開２００６－１６１６５号公報 特開２００７－１２８７７６号公報 特開２００３－３２３９９０号公報
　特許文献１や特許文献２が提案する遠隔監視システムにおいては、運転履歴を蓄積する運転データ蓄積部やこの運転データを通信するデータ通信部、定格寿命と運転履歴から余寿命を判定するデータ判定部などを備えた機器管理システムを構築する。この機器管理システムを導入することにより、高精度に余寿命を把握することを目指しているが、機器管理システムの構成が複雑であるという点で改善の余地がある。
　具体的には、多種類の機能ユニット部（運転データ蓄積部やデータ通信部）を組み合わせて構築する運転管理システムは、それらの機能ユニットのうちのどれか１部分でも誤作動が発生すると機能しなくなる。さらに、機能ユニットを近接して設置すれば電磁的相互干渉の影響による誤動作の危険性が高まるが、それを避けるために機能ユニット間に距離をとれば装置が大きくなるという別の問題が発生する。また、この技術では装置内部の部品毎の余寿命は把握できないので、したがって、一部の短寿命部品の交換で良いのか、装置全体を取り替えるべきなのかを知ることができない。
　特許文献３～５が提案する技術によると、部品、あるいは機能ユニット毎の余寿命を予測することができるが、余寿命の判定に用いられている部品毎の故障確率データや部品毎の定格寿命データは特定の使用環境・使用条件下での使用を前提として集計されて統計処理されたデータであるため、実際の余寿命を正しく予測できているとは言えない。実際の使用環境・使用条件が上記条件よりも緩和である場合は実際の余寿命よりも短めの余寿命と判定されることになり、まだ寿命を残している装置を交換するという無駄を生じる危険性がある。逆に、設計者が想定している環境よりも厳しい条件で使用されると実際の余寿命よりも長めの余寿命と判定されることになって、突然の機能不全を引き起こす危険性がある。言い換えると、使用環境や使用頻度、使用期間が装置毎にそれぞれ異なっているので、実際にどの程度の負荷にさらされてきたかという観点から見ると、具体的な数値で把握することはできていない。
　特許文献６、７が提案する技術では、放電ランプ固有の特性（光の色特性、放電電圧変動）を利用してその余寿命を把握しているのであり、この技術をそのまま他の電子装置の余寿命予測に適用することはできない。
　本発明は上記問題に鑑み、実際の使用環境・使用条件に即して、余寿命を非破壊にてより精密に予測することができる電力用半導体素子を用いた電子式制御装置及び電子式制御装置の余寿命を予測する方法を提供することを目的とする。
　本発明では、電力用半導体素子と、電圧を印加することにより発熱する発熱層と温度の計測が可能な感熱層とから形成される発熱感熱デバイスを設け、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を提供する。
　他の観点における本発明では、電力用半導体素子と、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置の余寿命予測方法であって、前記配線基板に設けられた発熱層を加熱し、前記配線基板に設けられた感熱層の温度変化を計測することを特徴とする電子式制御装置の余寿命予測方法を提供する。
　本発明によれば、実際の使用環境・使用条件に即して、余寿命を非破壊にてより精密に予測することができる電力用半導体素子を用いた電子式制御装置及び電子式制御装置の余寿命を予測する方法を提供することができる。
本発明にかかる電力用半導体素子の実装状態の一例を示す概略図である。 本発明にかかる放熱経路の影響を検出・観察する状況の一例を示す概略説明図である。 本発明にかかる発熱感熱デバイスの一例を示す概略図である。 本発明にかかる発熱感熱デバイスを用いた温度計測の一例を示す概略説明図である。
　以下、本発明を実施するための形態を説明する。なお、図を用いて説明する場合には図面を構成する各部品にはそれぞれ符号を付して説明を施すが、同一機能の場合には符号や説明を省略する場合がある。また、図中に示した各部品の寸法は実際の部品寸法を反映した縮尺には必ずしも一致していない場合がある。
　本実施形態にかかる余寿命を非破壊にて予測することができる電力用半導体素子及び余寿命を予測する方法について、図１～図４を用いて説明する。
　図１は本実施形態にかかる電子部品を示す概略図である。本実施形態では、素子寿命を予測したい電力用半導体素子１を搭載した形態の１例として、配線基板３の内部に発熱感熱デバイス２を設けた構造、いわゆる部品内蔵方式の基板を用いた。部品内蔵方式の配線基板３を用いることにより、電力用半導体素子１と発熱感熱デバイス２との距離を最短化することができる。このような最短配置にしたことにより、後で詳しく説明する発熱感熱デバイス２を用いた電力用半導体素子１の温度計測を緻密に実施することができる。また、当該電力用半導体素子１を用いた電子式制御装置の基板サイズを変更する必要が無く、したがって、筐体形状や筐体サイズ、筐体デザインに影響を与えないなどというメリットもある。
　発熱感熱デバイス２を配線基板３の内部に内蔵させない場合には、配線基板３の裏面側に発熱感熱デバイス２を設置しても構わない。その場合には、配線基板３の表裏間の熱伝導を高めるための特別な配慮・工夫が必要となる。具体的には、導体充填された表裏貫通孔（スルーホール）などであるが、そのような目的で表裏貫通スルーホールを設ける場合には、そのサイズ、個数、配置を慎重に予備検討した上で実施することが必要である。
　発熱感熱デバイスを配線基板３の内部に内蔵させない他の構造としては、例えば、電力用半導体素子１の上部に乗せて、いわゆるチップオンチップ（ＣＯＣ）、あるいはパッケージオンパッケージ（ＰＯＰ）のような構造でも構わない。その場合は、電力用半導体素子１への電力供給経路や熱放散経路などについて十分な予備検討を実施した上で採用の可否判断をすることが望ましい。
　本実施形態においては、電力用半導体素子１は、配線基板３の上にダイアタッチ材４を介して固定されており、配線基板３の表面の適切な位置に設けられている配線パターンとは通常１０本以上（少なくとも２本以上）のボンディングワイヤ５によって電気的な接続が採られている。
　本実施形態の配線基板３の内部には、電圧を印加することにより発熱する発熱層２ａおよび温度の計測が可能な感熱層２ｂを備えている発熱感熱デバイス２が内蔵されており、この発熱感熱デバイス２は配線基板３の内部に設けられているいわゆる内層配線に電気的に接続されている。なお、本実施形態において使用した発熱感熱デバイス２は、発熱層２aが感熱層２ｂの上部（デバイスの最表面側）に設けられた形態であるが、発熱層２ａと感熱層２ｂをそれぞれ別個に制御できるように工夫してあるならば、発熱層２ａと感熱層２ｂの上下の位置関係が逆になっていても構わないし、発熱層２ａと感熱層２ｂとが同一層内に配置されていてもよい。また、発熱デバイスと感熱デバイスとは一体となっている必要はなく、発熱デバイスと感熱デバイスが別個に配置されていてもよい。また、発熱感熱デバイス２は電力用半導体素子１と概略同等の形状（縦寸法×横寸法）であることが望ましい。しかし、電力用半導体素子１は一般に比較的大きなサイズとなることが多いので、それと概略同等サイズの発熱感熱デバイス２が入手できない場合には、同一仕様の発熱感熱デバイス２を複数個並置しても構わない。その場合には、複数並置する発熱感熱デバイス２の感熱特性の差をあらかじめ計測して校正係数を求めておくと良い。
　発熱層２ａは短パルス給電により瞬間的に加熱される。ここで、短パルス給電の瞬間加熱は、最大10J程度、最大10秒程度、つまり最大100W程度であることが望ましい。ここに例示した電力を大幅に越えて大きくすると、配線基板や半導体素子にダメージを与える危険性が高まるからである。逆に、投入電力が最小5Wを下回ると温度分布を十分な精度で計測できなくなる危険性が高まるので、短パルス給電の瞬間加熱は、最小5Wを下回らない電力を投入することが望ましい。本実施形態の発熱層２ａは、ここに記載した短パルス給電によって発熱感熱デバイス２が外部と接する面内でほぼ均一な発熱密度となるように配線設計され、かつ、発熱感熱デバイス２に作りこまれている。具体的な構造の一例を挙げると、発熱感熱デバイス２のデバイス面（表面でも裏面でもよい）の全面にわたって、上記短パルス給電に耐える配線断面積を有する発熱用配線層が面内均一な配線密度となるように形成されている構造などである。発熱層２aが複数領域に分割されている場合には、通常は、それぞれの領域内の発熱密度が均一であり、かつ、お互いに隣接する領域毎の発熱量が均一となるように短パルス給電される。本実施形態では、発熱感熱デバイス２のデバイス側の面に配線密度が面内均一になるようにウェハレベルチップサイズパッケージング技術を用いて形成したニッケル合金配線層（配線断面積が200平方マイクロメートル）を用い、配線の途中に引出し配線を設けることによって実質的に複数領域に分割して給電できる構造を採用した。配線導体としては、本実施形態で使用したニッケル合金配線に限らず銅あるいは銅合金配線などでも良い。また、配線断面積は給電する電力と配線導体の導体抵抗率を鑑みて決定すればよく、導体抵抗率が小さければ配線断面積も小さくすることも可能であるし、逆に配線断面積を大きくしておくことによって給電電力を増大させることも可能である。
　本実施形態では、このようにデバイス面内の発熱密度に関する特性をあらかじめ規定しておくわけであるが、これにより、分割された感熱層２ｂの各領域の放熱挙動を相対比較しやすくなり、結果的に、熱抵抗の面内不均一性の解析を容易に実現できる。
　感熱層２ｂは、例えば、温度によって抵抗が変化する抵抗測温体が用いられ、抵抗測温体に電圧を印加し、抵抗測温体の抵抗を測定することにより感熱層２ｂの温度を測定する。感熱層２ｂに好適な抵抗測温体としては、例えば、Ｐｔ配線層などが望ましい。Ｐｔ配線層は温度変化に対する抵抗変化の割合が広い温度範囲で長期間にわたって安定しているためである。本実施形態においては、短パルス給電による瞬間加熱であるため、感熱層２ｂで計測すべき温度範囲は比較的限られているので必ずしもＰｔ配線を使わなければならないわけではない。Ｐｔよりも低コストにパターン形成が可能なＣｕ合金やＮｉ合金などを使用することも可能である。Ｐｔ以外の素材を感熱層２ｂの抵抗測温体として適用する場合には、発熱感熱デバイス２を作成した後に温度変化に対する抵抗変化を計測して、校正曲線（検量線）をあらかじめ作製しておくことが望ましい。また、感熱層２ｂとして抵抗測温体を採用する場合には、その電気抵抗値は少なくとも1000オーム程度あることが望ましい。少なくとも1000オーム程度あれば、±１℃程度の温度変化を比較的容易に検出できるからである。なお、1000オームを下回っても信号増幅するなどの処理によって、検出は可能である。
　図３は発熱感熱デバイス２のデバイス表面の概略模式構造図であるが、感熱層２ｂは複数領域（領域Ｉ～領域ＩＸ）に分割されており、それぞれの領域の温度を独立して計測することができるようになっている。本実施形態においては、感熱層２ｂが９箇所の領域に分割されている発熱感熱デバイス２を用いたが、本実施形態に好適な発熱感熱デバイスの感熱層２ｂが９領域分割である必要はなく、所望の熱感度が得られ、かつ、安価に作製できるのであれば、もっと多数に分割されていても構わないし、逆に、温度変化を高感度に検出する目的で分割領域数を減らしても構わない。具体的には、抵抗測温体に使われる材質の導電率を鑑みて、各分割領域の電気抵抗値がそれぞれ約1000Ω以上になるように領域数を決定すればよい。また、本実施形態では各分割領域は同面積としたが、高感度に計測したい領域と比較的低感度でもかまわない領域がある場合には、それに対応するように各分割領域の面積を調整してもよい。ただし、その場合には計測機器系統にも各領域の感度に対応した調整が必要となることはいうまでも無い。本実施形態の発熱感熱デバイス２としては、感熱層２ｂが複数領域に分割されているのみならず、発熱層２ａも複数箇所に分割されていてもかまわない。
　ここで、図１に例示した配線基板３は、電力用半導体素子１を用いた電子式制御装置の内部に設置された基板のごく一部分、特に、電力用半導体素子１の近傍のみを拡大した概略構造の初期状態を示している。電力用半導体素子１を用いた電子式制御装置の稼動・休止の繰り返しにより、電力用半導体素子１の駆動に伴う発熱の影響を受けて、電力用半導体素子１と配線基板３との熱膨張係数の差に起因する熱応力が電力用半導体素子１と配線基板３とをメカニカルに固定しているダイアタッチ材４に作用することになる。このような熱応力の作用を受けることによってダイアタッチ材４の劣化が進み、その内部に疲労破壊が生じる。
　本実施形態においては、ダイアタッチ材４が電力用半導体素子１の駆動によって発生した熱の主要な放熱経路の１つとなっている。従って、ダイアタッチ材４の内部疲労破壊が進展していくにつれて電力用半導体素子１からの熱の放散が不十分となって電力用半導体素子１の温度がますます高くなってしまうので、電力用半導体素子１と配線基板３との熱膨張係数の差に起因する熱応力が急激に増大し、ダイアタッチ材４の破断、装置全体の機能劣化を引き起こすことになる。
　そのような装置全体の機能劣化を引き起こす前のできるだけ早い段階で余寿命を推測するために、本実施形態では、配線基板３の内部に内蔵させた発熱感熱デバイス２を活用した計測を行なう。以下にその具体的な手段について説明する。
　電力用半導体素子１を用いている装置は、上述のように我々の社会生活を支えるインフラストラクチャー機器となっている場合が多いが、必ずしも２４時間３６５日不断不休で稼動しているのではなく一定の休止期間（アイドリング時間）が設けられていることが多い。本実施形態では、そのアイドリング時間の間に、ダイアタッチ材の熱伝導特性を計測することにより、内部の疲労破壊進展の程度を非破壊で検出・観察、測定するのである。より具体的には、発熱感熱デバイス２の発熱層２aに短いパルス給電を行なって瞬間加熱した後に放冷させ、その加熱および放冷の過程を発熱感熱デバイス２の感熱層２bを用いて温度変化挙動を詳細に観察・計測するのである。本実施形態においては、発熱感熱デバイス２の感熱層２bはデバイス内の９領域に分割されているので、ダイアタッチ材４を経由して電力用半導体素子１へと放熱する複数の放熱経路の影響を同時に、かつ独立して計測することができ、さらに複数の放熱経路の影響を相対的に比較することができる。なお、アイドリング期間に入った直後は、上記電力用半導体素子１の稼動に伴う発熱の影響が残っていて、これが測定誤差の要因となることがある。従って、装置アイドリング期間中のできるだけ遅い時期になってから所定の観察・計測走査に着手することが望ましい。
　図２にはダイアタッチ材４内部に疲労破壊起因のクラック６が発生し始めた初期の段階で発熱感熱デバイス２の発熱層２ａに短パルス給電して瞬間加熱した後の発熱感熱デバイス２の発熱層２ａからの放熱経路を模式的に図式化して示してある。放熱経路７ａおよび放熱経路７ｂはクラック６の影響をほとんど受けないが、放熱経路７ｃはクラック６の影響を強く受けるので、温度がなかなか下がらない。その結果として放熱経路７ａや放熱経路７ｂの下部と放熱経路７ｃの下部ではその温度変化の挙動が異なることになり、その温度変化挙動の違いを発熱感熱デバイス２の分割された感熱層２ｂの領域Ｉ～領域ＩＸで検出する。
　図４はこのようにして計測された感熱層２ｂの温度変化挙動を示す概念説明図である。温度変化の挙動（放熱曲線）は、発熱感熱デバイス２内の位置によって異なっていることがわかる。発熱感熱デバイス２を用いた実験によると、ダイアタッチ材４内部に疲労破壊起因のクラックが発生していない初期状態でも、該デバイス２の４頂点付近の領域、具体的には図３のI、III、VII、IXの領域ではその他の領域よりも比較的早く温度が低下する傾向があった。これは、こうした領域（図３のI, III, VII, IX）では、それぞれの頂点を為す２辺に対して直交する２方向および紙面に直交するＺ軸（＋Ｚ、-Ｚ）の２方向の計４方向への放熱経路が成立している一方で、それ以外の領域（図３のII、IV、V、VI、VIII）では、放熱経路は２～３方向しかないためである。
　一方、上記説明の通り、ダイアタッチ材４内部に疲労破壊起因のクラック６が生じて、その結果として、発熱感熱デバイス２からの放熱経路において熱抵抗が増大する箇所が発生すると、クラック６に近い領域（放熱経路７ｃおよびその周辺）では、その領域の温度変化挙動（放熱曲線）は初期状態と比べて大きな変化が生じる。より詳しく説明すれば、クラックからの距離に関わらず、各領域の温度変化挙動は変化するわけであるが、クラックに近ければ近いほどその影響を大きく受けるので、クラックに近い領域（放熱経路７ｃおよびその周辺）と遠い領域（放熱経路７aおよびその周辺）とでは、温度変化の挙動（放熱曲線）に違いが発生し、クラックの成長とともにその差異が明確に現れるようになる。このようにしてダイアタッチ材４内部に疲労破壊起因のクラック６が発生し始めた初期の段階で検出することができる。上述の通り、疲労破壊起因のクラック６が発生し始めると電力用半導体素子１からの熱の放散が不十分となって電力用半導体素子１の温度がますます高くなるから、装置全体の機能劣化に至るまでの時間が比較的短く、したがってこの段階で余寿命を予測することが可能となる。
　本実施形態では、装置のアイドリング時間の間に発熱感熱デバイス２を用いた急速加熱を行なったが、アイドリング時間が短い装置の場合には、電力用半導体素子１の動作中に温度変化挙動（放熱曲線）を計測することになる。その場合は、電力用半導体素子１の動作に伴う電力用半導体素子１からの熱伝導挙動を発熱感熱デバイスの感熱領域Ｉ～ＩＸを用いて計測する。電磁的なノイズ、配線基板３の変形（反り・たわみ）などの外乱要因が重畳されてしまうため検出感度低下の懸念があるが、熱伝導経路となっているダイアタッチ材４の内部に疲労破壊起因のクラック６が発生し始めると上記の説明と同様に、ダイアタッチ材４内部に疲労破壊起因のクラック６に近い領域と遠い領域とでは、温度変化の挙動（放熱曲線）が異なっているので、それが差となって現れる。
　本実施形態の技術によると、以上のような手順によって感熱層２ｂの領域Ｉ～領域ＩＸの温度変化挙動を細かく計測し、その計測結果を詳しく解析することにより、ダイアタッチ材４内部のクラック発生とその発生箇所、クラック進展速度などを非破壊で推測でき、それらに基づいて早い段階で装置の余寿命を精密に予測・推定することができる。より具体的には、（１）少なくとも１以上の領域の温度が所定温度以下まで低下するまでにかかる時間が初期値よりも明らかに長くなる、（２）少なくとも１以上の領域の温度が低下する速度（温度変化の微分値）が初期と比べて明らかに低下する、（３）少なくとも１以上の領域の温度が所定温度以下に低下するまでに要する時間が前回の計測と比べて優位に増大し、その傾向が複数回継続する、（４）９領域の中から選ばれた２領域の温度差が所定値以上に拡大する、（５）９領域の中から選ばれた２領域の温度差が所定値に達するまでの時間が初期と比べて明らかに変化する、などの判断基準を用いることによってクラックの発生有無を判定できる。
　例えば、上述の通り、初期時点においては、図３の第III領域は隣接する第II領域よりも温度低下が常に早く、その放熱曲線は交差することがない。一方、第III領域の直上でダイアタッチ材４内部にクラックが生じると、図３の第III領域からの放熱抵抗が増大して温度低下はなだらかとなるが、第II領域における放熱抵抗増大は第III領域における放熱抵抗増大よりも小さいので温度低下速度は大きく変化しない。その結果として、第II領域の放熱曲線は第III領域の放熱曲線を上から下に交差することになる。あるいは、第III領域の対角に位置している第VII領域と第III領域の放熱挙動を相対的に比較し、交差点があらわれた場合には、放熱曲線を下から上に交差する領域の直上近傍のダイアタッチ材４内部にクラックが生じていると推測できる。発明者のシミュレーション実験の結果によると、ダイアタッチ材４内部のクラックは、電力用半導体素子１の４頂点近傍から発生しやすい傾向があった。４頂点近傍で電力用半導体素子１のデバイスセンターからの距離（Distance from the Neutral Point；DNP)が最大となるからである。一方、上記説明のとおり、電力用半導体素子１の下部に埋設されている発熱感熱デバイス２で計測される放熱挙動によれば発熱感熱デバイス２の４頂点近傍（図３における第I、第III、第VII、第IX領域）に於ける温度低下が初期段階では最も早い。従って、ダイアタッチ材４内部にクラックが発生し始めると、発熱感熱デバイス２の４頂点近傍の放熱挙動に顕著な異常現象が発現し、それ以外の領域の放熱挙動と比較することによって容易にその以上を検出できるのである。ここで、発熱層２aが複数領域に分割されている場合には、クラック発生が想定される領域に近い箇所の発熱層２a部分構造のみに通電・発熱させて得られる放熱挙動曲線と、その対角領域の発熱層２a部分構造のみに通電・発熱させて得られる放熱挙動曲線とを比較することによって、そのクラック発生の有無を検証できる場合がある。これにより、装置全体の機能劣化を引き起こす前のできるだけ早い段階で余寿命を精密に推測でき、機能劣化が生じた部位だけを交換することが可能となる。
　なお、一般に、配線基板３の配線パターンや電力用半導体素子１およびその他の電子部品と発熱感熱デバイス２内の感熱層２ｂの相対距離が均等ではないので、領域Ｉと領域ＩＩ，領域Ｉと領域ＩＶ、領域ＶＩと領域ＩＸ、領域ＶＩＩＩと領域ＩＸなどの隣接する領域間でも温度変化挙動（放熱曲線）が全く同じとなることはない。電力用半導体素子１を用いてなる装置を組立てた初期段階における領域Ｉ～ＩＸの９領域のそれぞれの温度変化挙動（放熱曲線）は、当該装置の電力用半導体素子１の近傍における配線パターン、部品（筐体、放熱部品含む）の配置パターンと領域Ｉ～ＩＸの９領域の相対的な距離（より正確に言うと、熱抵抗距離）によって決められている。したがって、この９領域の放熱曲線を重ね合わせてなる図は、当該装置の電力用半導体素子１における放熱挙動の特徴を端的に示す”指紋“とも言える特性図である。それゆえ、この”指紋“がどこまで乱れても良いのか、許容限界となる”指紋“パターンをあらかじめデータベース化しておくことによって、さまざまな解析が可能となる。当該装置の”健康状態“を判断するためには、この”指紋“パターン解析にマハラノビスタグチシステムを適用すると良い。
　これまで説明してきた実施例は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１・・・電力用半導体素子
２・・・発熱感熱デバイス
３・・・配線基板
４・・・ダイアタッチ材
５・・・ボンディングワイヤ
６・・・疲労破壊によるクラック

Claims (14)

  1. 　電力用半導体素子と、
    　電圧を印加することにより発熱する発熱層と温度の計測が可能な感熱層とから形成される発熱感熱デバイスを設け、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置。
  2. 　前記電子用半導体素子はダイアタッチ材を介して前記配線基板上に固定されることを特徴とする請求項１に記載の電子式制御装置。
  3. 　前記ダイアタッチ材を介して前記半導体素子の放熱を行うことを特徴とする請求項２に記載の電子式制御装置。
  4. 　前記発熱感熱デバイスは前記配線基板と電気的に接続されていることを特徴とする請求項１に記載の電子式制御装置。
  5. 　前記感熱層は独立に温度の計測が可能な複数の領域から形成されることを特徴とする請求項１に記載の電子式制御装置。
  6. 　前記発熱層と前記感熱層とは独立に制御できることを特徴とする請求項１に記載の電子式制御装置。
  7. 　前記感熱層は温度変化によって抵抗値が変化する抵抗測温体により形成されることを特徴とする請求項１に記載の電子式制御装置。
  8. 　電力用半導体素子と、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を備える電子式制御装置の余寿命予測方法であって、
    　前記配線基板に設けられた発熱層を加熱し、前記配線基板に設けられた感熱層の温度変化を計測することを特徴とする電子式制御装置の余寿命予測方法。
  9. 　前記電子用半導体素子はダイアタッチ材を介して前記配線基板上に固定されることを特徴とする請求項８に記載の電子式制御装置の余寿命予測方法。
  10. 　前記ダイアタッチ材を介して前記半導体素子の放熱を行うことを特徴とする請求項９に記載の電子式制御装置の余寿命予測方法。
  11. 　前記発熱感熱デバイスは前記配線基板と電気的に接続されていることを特徴とする請求項８に記載の電子式制御装置の余寿命予測方法。
  12. 　前記感熱層は独立に温度の計測が可能な複数の領域から形成されることを特徴とする請求項８に記載の電子式制御装置の余寿命予測方法。
  13. 　前記発熱層と前記感熱層とを独立に制御することを特徴とする請求項８に記載の電子式制御装置の余寿命予測方法。
  14. 　前記感熱層は温度変化によって抵抗値が変化する抵抗測温体により形成され、前記抵抗測定温度の抵抗を測定することにより、前記感熱層の温度を測定することを特徴とする請求項８に記載の電子式制御装置の余寿命予測方法。
PCT/JP2011/002562 2010-06-03 2011-05-09 電子式制御装置及びその余寿命予測方法 WO2011151973A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010127410A JP2011253971A (ja) 2010-06-03 2010-06-03 電子式制御装置及びその余寿命予測方法
JP2010-127410 2010-06-03

Publications (1)

Publication Number Publication Date
WO2011151973A1 true WO2011151973A1 (ja) 2011-12-08

Family

ID=45066366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/002562 WO2011151973A1 (ja) 2010-06-03 2011-05-09 電子式制御装置及びその余寿命予測方法

Country Status (2)

Country Link
JP (1) JP2011253971A (ja)
WO (1) WO2011151973A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111771120A (zh) * 2018-02-22 2020-10-13 国立大学法人大阪大学 基板评价用芯片和基板评价装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015565B1 (ko) 2012-06-04 2019-08-28 삼성전자주식회사 전자 장치 및 그것의 온도 제어 방법
KR102063817B1 (ko) 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63243856A (ja) * 1987-03-09 1988-10-11 テクトロニックス・インコーポレイテッド 半導体パッケージの熱特性測定方法
JPH04143644A (ja) * 1990-10-05 1992-05-18 Canon Inc 電子素子用温度制御装置
JPH11261073A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Ind Co Ltd 半導体素子および、その加熱方法
JP2003194755A (ja) * 2001-12-27 2003-07-09 Mitsumi Electric Co Ltd 半導体パッケージの試験方法
JP2008241432A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 負荷算定装置および負荷算定方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63243856A (ja) * 1987-03-09 1988-10-11 テクトロニックス・インコーポレイテッド 半導体パッケージの熱特性測定方法
JPH04143644A (ja) * 1990-10-05 1992-05-18 Canon Inc 電子素子用温度制御装置
JPH11261073A (ja) * 1998-03-13 1999-09-24 Matsushita Electric Ind Co Ltd 半導体素子および、その加熱方法
JP2003194755A (ja) * 2001-12-27 2003-07-09 Mitsumi Electric Co Ltd 半導体パッケージの試験方法
JP2008241432A (ja) * 2007-03-27 2008-10-09 Toshiba Corp 負荷算定装置および負荷算定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111771120A (zh) * 2018-02-22 2020-10-13 国立大学法人大阪大学 基板评价用芯片和基板评价装置
CN111771120B (zh) * 2018-02-22 2023-09-05 国立大学法人大阪大学 基板评价用芯片和基板评价装置

Also Published As

Publication number Publication date
JP2011253971A (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
JP6552737B2 (ja) 少なくとも１つのダイを備えるパワー半導体モジュールの損傷レベル又は寿命予測を推定する方法及びデバイス
JP6081055B2 (ja) 電子部品および測定方法
US20090039911A1 (en) Method to monitor substrate viability
US20120306529A1 (en) Electronic device and electronic system
EP2526399A2 (en) An open circuit wear sensor for use with a conductive wear counterface
WO2011151973A1 (ja) 電子式制御装置及びその余寿命予測方法
JP2011253887A (ja) 電子回路の冷却部の異常検査システム
KR20100124217A (ko) 기판 구조
US8581616B2 (en) Electronic device
JP5465980B2 (ja) プリント基板の検査方法及び検査装置
WO2011152151A1 (ja) 素子寿命予測方法及び素子寿命予測機能を備えた回路基板
US10837997B2 (en) Failure prediction device and circuit board using the same
JP2012519863A (ja) 少なくとも１つの配線板および／または配線板上のコンポーネントの温度・時間負荷を監視する方法、ならびにこれに対応する温度・時間インジケータおよびその利用法
JP2004004039A (ja) 電子システムにおける被給電要素に関する電流特性を求めるためのテスト方法
JP2015225050A (ja) 電気機器の寿命を予測する装置及び方法
EP3396688A1 (en) Method of operating a transformer and apparatus for a transformer
JP2014072460A (ja) 半導体装置、寿命推定装置、寿命推定方法
US9157931B2 (en) Probe card
JP5355149B2 (ja) 電子機器および、電子機器を用いた電子部品の接続不良検出方法
JP2016532074A (ja) はんだ接合の予備診断のための電子アセンブリ
US20210396606A1 (en) Printed circuit board having a strain gauge
JP2016100361A (ja) 寿命予測機能を備えた回路基板及びはんだ接続寿命予測方法
JP6139619B2 (ja) 電子部品および測定方法
KR101734358B1 (ko) 복층 구조의 인쇄회로기판의 불량 감지 장치
JP7377101B2 (ja) 放熱経路診断装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11789388

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11789388

Country of ref document: EP

Kind code of ref document: A1