JP2011253971A - 電子式制御装置及びその余寿命予測方法 - Google Patents
電子式制御装置及びその余寿命予測方法 Download PDFInfo
- Publication number
- JP2011253971A JP2011253971A JP2010127410A JP2010127410A JP2011253971A JP 2011253971 A JP2011253971 A JP 2011253971A JP 2010127410 A JP2010127410 A JP 2010127410A JP 2010127410 A JP2010127410 A JP 2010127410A JP 2011253971 A JP2011253971 A JP 2011253971A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- electronic control
- semiconductor element
- control device
- remaining life
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/345—Arrangements for heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】
実際の使用環境・使用条件に即して、余寿命を非破壊にてより精密に予測することができる電力用半導体素子を用いた電子式制御装置及び電子式制御装置の余寿命を予測する方法を提供する。
【解決手段】
本発明は、電力用半導体素子と、電圧を印加することにより発熱する発熱層と温度の計測が可能な感熱層とから形成される発熱感熱デバイスを設け、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を提供する。また、他の観点における本発明は、電力用半導体素子と、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を備える電子式制御装置の余寿命予測方法であって、前記配線基板に設けられた発熱層を加熱し、前記配線基板に設けられた感熱層の温度変化を計測することを特徴とする電子式制御装置の余寿命予測方法を提供する。
【選択図】 図1
実際の使用環境・使用条件に即して、余寿命を非破壊にてより精密に予測することができる電力用半導体素子を用いた電子式制御装置及び電子式制御装置の余寿命を予測する方法を提供する。
【解決手段】
本発明は、電力用半導体素子と、電圧を印加することにより発熱する発熱層と温度の計測が可能な感熱層とから形成される発熱感熱デバイスを設け、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を提供する。また、他の観点における本発明は、電力用半導体素子と、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を備える電子式制御装置の余寿命予測方法であって、前記配線基板に設けられた発熱層を加熱し、前記配線基板に設けられた感熱層の温度変化を計測することを特徴とする電子式制御装置の余寿命予測方法を提供する。
【選択図】 図1
Description
本発明は、インバータ装置、高出力モータの制御などに使われる電力用半導体(パワー素子とも言われる)を用いた電子式制御装置においてその装置の主たる機能が劣化して寿命に至るまでに残されている余寿命を予測することができるようにした電子式制御装置及びその余寿命の予測方法に関する。
インバータ装置、高出力モータの制御などに使われる電力用半導体(パワー素子とも言われる)を用いた電子式制御装置においては、装置稼動による熱負荷が大きく、その結果として前記電力用半導体素子の電気的な接続部にあたるバンプやワイヤボンド部に大きな負荷がかかることが多い。
半導体素子の電気的接続部にかかる負荷にはいろいろな種類があるが、特に、熱応力負荷は接続部破断を引き起こす最大要因とされ、装置全体の寿命に与える影響が大きい。
装置の稼動・休止に伴って、半導体素子の電気的接続部への熱応力負荷の印加・開放が繰り返されると、接続部である金属導体部分にいわゆる金属疲労によるクラックが発生し、最終的には接合部破断に至る。半導体素子の電気的接続部が破断すれば、当然ながら、当該半導体素子を用いた装置の機能劣化が発現して寿命となる。
インバータ装置、高出力モータの制御などに使われる電力用半導体(パワー素子とも言われる)を用いた装置としては、例えば、エレベータ、新幹線、電気自動車、冷蔵・冷凍庫、空調機などがあるが、これらの装置は社会生活を支えるインフラストラクチャーともいえ、突然に機能不全にいたることを避けることが必須となっている。
このような社会的ニーズを満たすために、これらの装置はその寿命に至るよりも前に予防保全的に交換されることが多い。
その機器内部の機能劣化した電子部品を交換するには大きな社会コストがかかる。具体的には、それらの機器内部の部品を交換するために一時的に装置を停止すると、社会生活への影響が大きくなる。できるだけ停止回数を少なくすることが強く求められており、停止回数を少なくするために、一部の部品は交換回数を少なくしたいという切実なニーズがある。
一方、環境保全の観点、装置交換回数削減による作業コスト低減の観点から、(1)装置の限界寿命を事前に把握してその限界まで使いたい、(2)装置内部に存在する短寿命の電子部品のみを寿命前に交換したい、あるいは、(3)使用済みの機器から機能劣化が少ない部品だけを取り出して再利用したい、などという要望が高まっており、このような要望に応えるさまざまな技術が提案されている。
例えば、家庭用電気機器の状態を遠隔監視して余寿命を推算する技術(特許文献1や特許文献2)、装置内に組み込まれている部品毎の故障確率データと装置の累積運転時間から故障率予測値を推算して修理計画を立案する技術(特許文献3や特許文献4)、装置内に組み込まれている部品毎の定格寿命(定格負荷が加えられた時の設計平均寿命)と運転履歴(動作負荷累積量)との差分から余寿命を予測する技術(特許文献5)などがある。また、半導体素子を用いた電子式制御装置ではないが、特許文献6や特許文献7では、社会インフラの1つと言える高速道路に設置される高出力灯(高圧ナトリウムランプなど)のランプ交換効率化を目的として、ランプの余寿命を評価する技術が提案されている。
特許文献1や特許文献2が提案する遠隔監視システムにおいては、運転履歴を蓄積する運転データ蓄積部やこの運転データを通信するデータ通信部、定格寿命と運転履歴から余寿命を判定するデータ判定部などを備えた機器管理システムを構築する。この機器管理システムを導入することにより、高精度に余寿命を把握することを目指しているが、機器管理システムの構成が複雑であるという点で改善の余地がある。
具体的には、多種類の機能ユニット部(運転データ蓄積部やデータ通信部)を組み合わせて構築する運転管理システムは、それらの機能ユニットのうちのどれか1部分でも誤作動が発生すると機能しなくなる。さらに、機能ユニットを近接して設置すれば電磁的相互干渉の影響による誤動作の危険性が高まるが、それを避けるために機能ユニット間に距離をとれば装置が大きくなるという別の問題が発生する。また、この技術では装置内部の部品毎の余寿命は把握できないので、したがって、一部の短寿命部品の交換で良いのか、装置全体を取り替えるべきなのかを知ることができない。
特許文献3〜5が提案する技術によると、部品、あるいは機能ユニット毎の余寿命を予測することができるが、余寿命の判定に用いられている部品毎の故障確率データや部品毎の定格寿命データは特定の使用環境・使用条件下での使用を前提として集計されて統計処理されたデータであるため、実際の余寿命を正しく予測できているとは言えない。実際の使用環境・使用条件が上記条件よりも緩和である場合は実際の余寿命よりも短めの余寿命と判定されることになり、まだ寿命を残している装置を交換するという無駄を生じる危険性がある。逆に、設計者が想定している環境よりも厳しい条件で使用されると実際の余寿命よりも長めの余寿命と判定されることになって、突然の機能不全を引き起こす危険性がある。言い換えると、使用環境や使用頻度、使用期間が装置毎にそれぞれ異なっているので、実際にどの程度の負荷にさらされてきたかという観点から見ると、具体的な数値で把握することはできていない。
特許文献6、7が提案する技術では、放電ランプ固有の特性(光の色特性、放電電圧変動)を利用してその余寿命を把握しているのであり、この技術をそのまま他の電子装置の余寿命予測に適用することはできない。
本発明は上記問題に鑑み、実際の使用環境・使用条件に即して、余寿命を非破壊にてより精密に予測することができる電力用半導体素子を用いた電子式制御装置及び電子式制御装置の余寿命を予測する方法を提供することを目的とする。
本発明では、電力用半導体素子と、電圧を印加することにより発熱する発熱層と温度の計測が可能な感熱層とから形成される発熱感熱デバイスを設け、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を提供する。
他の観点における本発明では、電力用半導体素子と、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置の余寿命予測方法であって、前記配線基板に設けられた発熱層を加熱し、前記配線基板に設けられた感熱層の温度変化を計測することを特徴とする電子式制御装置の余寿命予測方法を提供する。
本発明によれば、実際の使用環境・使用条件に即して、余寿命を非破壊にてより精密に予測することができる電力用半導体素子を用いた電子式制御装置及び電子式制御装置の余寿命を予測する方法を提供することができる。
以下、本発明を実施するための形態を説明する。なお、図を用いて説明する場合には図面を構成する各部品にはそれぞれ符号を付して説明を施すが、同一機能の場合には符号や説明を省略する場合がある。また、図中に示した各部品の寸法は実際の部品寸法を反映した縮尺には必ずしも一致していない場合がある。
本実施形態にかかる余寿命を非破壊にて予測することができる電力用半導体素子及び余寿命を予測する方法について、図1〜図4を用いて説明する。
図1は本実施形態にかかる電子部品を示す概略図である。本実施形態では、素子寿命を予測したい電力用半導体素子1を搭載した形態の1例として、配線基板3の内部に発熱感熱デバイス2を設けた構造、いわゆる部品内蔵方式の基板を用いた。部品内蔵方式の配線基板3を用いることにより、電力用半導体素子1と発熱感熱デバイス2との距離を最短化することができる。このような最短配置にしたことにより、後で詳しく説明する発熱感熱デバイス2を用いた電力用半導体素子1の温度計測を緻密に実施することができる。また、当該電力用半導体素子1を用いた電子式制御装置の基板サイズを変更する必要が無く、したがって、筐体形状や筐体サイズ、筐体デザインに影響を与えないなどというメリットもある。
発熱感熱デバイス2を配線基板3の内部に内蔵させない場合には、配線基板3の裏面側に発熱感熱デバイス2を設置しても構わない。その場合には、配線基板3の表裏間の熱伝導を高めるための特別な配慮・工夫が必要となる。具体的には、導体充填された表裏貫通孔(スルーホール)などであるが、そのような目的で表裏貫通スルーホールを設ける場合には、そのサイズ、個数、配置を慎重に予備検討した上で実施することが必要である。
発熱感熱デバイスを配線基板3の内部に内蔵させない他の構造としては、例えば、電力用半導体素子1の上部に乗せて、いわゆるチップオンチップ(COC)、あるいはパッケージオンパッケージ(POP)のような構造でも構わない。その場合は、電力用半導体素子1への電力供給経路や熱放散経路などについて十分な予備検討を実施した上で採用の可否判断をすることが望ましい。
本実施形態においては、電力用半導体素子1は、配線基板3の上にダイアタッチ材4を介して固定されており、配線基板3の表面の適切な位置に設けられている配線パターンとは通常10本以上(少なくとも2本以上)のボンディングワイヤ5によって電気的な接続が採られている。
本実施形態の配線基板3の内部には、電圧を印加することにより発熱する発熱層2aおよび温度の計測が可能な感熱層2bを備えている発熱感熱デバイス2が内蔵されており、この発熱感熱デバイス2は配線基板3の内部に設けられているいわゆる内層配線に電気的に接続されている。なお、本実施形態において使用した発熱感熱デバイス2は、発熱層2aが感熱層2bの上部(デバイスの最表面側)に設けられた形態であるが、発熱層2aと感熱層2bをそれぞれ別個に制御できるように工夫してあるならば、発熱層2aと感熱層2bの上下の位置関係が逆になっていても構わないし、発熱層2aと感熱層2bとが同一層内に配置されていてもよい。また、発熱デバイスと感熱デバイスとは一体となっている必要はなく、発熱デバイスと感熱デバイスが別個に配置されていてもよい。また、発熱感熱デバイス2は電力用半導体素子1と概略同等の形状(縦寸法×横寸法)であることが望ましい。しかし、電力用半導体素子1は一般に比較的大きなサイズとなることが多いので、それと概略同等サイズの発熱感熱デバイス2が入手できない場合には、同一仕様の発熱感熱デバイス2を複数個並置しても構わない。その場合には、複数並置する発熱感熱デバイス2の感熱特性の差をあらかじめ計測して校正係数を求めておくと良い。
発熱層2aは短パルス給電により瞬間的に加熱される。ここで、短パルス給電の瞬間加熱は、最大10J程度、最大10秒程度、つまり最大100W程度であることが望ましい。ここに例示した電力を大幅に越えて大きくすると、配線基板や半導体素子にダメージを与える危険性が高まるからである。逆に、投入電力が最小5Wを下回ると温度分布を十分な精度で計測できなくなる危険性が高まるので、短パルス給電の瞬間加熱は、最小5Wを下回らない電力を投入することが望ましい。本実施形態の発熱層2aは、ここに記載した短パルス給電によって発熱感熱デバイス2が外部と接する面内でほぼ均一な発熱密度となるように配線設計され、かつ、発熱感熱デバイス2に作りこまれている。具体的な構造の一例を挙げると、発熱感熱デバイス2のデバイス面(表面でも裏面でもよい)の全面にわたって、上記短パルス給電に耐える配線断面積を有する発熱用配線層が面内均一な配線密度となるように形成されている構造などである。発熱層2aが複数領域に分割されている場合には、通常は、それぞれの領域内の発熱密度が均一であり、かつ、お互いに隣接する領域毎の発熱量が均一となるように短パルス給電される。本実施形態では、発熱感熱デバイス2のデバイス側の面に配線密度が面内均一になるようにウェハレベルチップサイズパッケージング技術を用いて形成したニッケル合金配線層(配線断面積が200平方マイクロメートル)を用い、配線の途中に引出し配線を設けることによって実質的に複数領域に分割して給電できる構造を採用した。配線導体としては、本実施形態で使用したニッケル合金配線に限らず銅あるいは銅合金配線などでも良い。また、配線断面積は給電する電力と配線導体の導体抵抗率を鑑みて決定すればよく、導体抵抗率が小さければ配線断面積も小さくすることも可能であるし、逆に配線断面積を大きくしておくことによって給電電力を増大させることも可能である。
本実施形態では、このようにデバイス面内の発熱密度に関する特性をあらかじめ規定しておくわけであるが、これにより、分割された感熱層2bの各領域の放熱挙動を相対比較しやすくなり、結果的に、熱抵抗の面内不均一性の解析を容易に実現できる。
感熱層2bは、例えば、温度によって抵抗が変化する抵抗測温体が用いられ、抵抗測温体に電圧を印加し、抵抗測温体の抵抗を測定することにより感熱層2bの温度を測定する。感熱層2bに好適な抵抗測温体としては、例えば、Pt配線層などが望ましい。Pt配線層は温度変化に対する抵抗変化の割合が広い温度範囲で長期間にわたって安定しているためである。本実施形態においては、短パルス給電による瞬間加熱であるため、感熱層2bで計測すべき温度範囲は比較的限られているので必ずしもPt配線を使わなければならないわけではない。Ptよりも低コストにパターン形成が可能なCu合金やNi合金などを使用することも可能である。Pt以外の素材を感熱層2bの抵抗測温体として適用する場合には、発熱感熱デバイス2を作成した後に温度変化に対する抵抗変化を計測して、校正曲線(検量線)をあらかじめ作製しておくことが望ましい。また、感熱層2bとして抵抗測温体を採用する場合には、その電気抵抗値は少なくとも1000オーム程度あることが望ましい。少なくとも1000オーム程度あれば、±1℃程度の温度変化を比較的容易に検出できるからである。なお、1000オームを下回っても信号増幅するなどの処理によって、検出は可能である。
図3は発熱感熱デバイス2のデバイス表面の概略模式構造図であるが、感熱層2bは複数領域(領域I〜領域IX)に分割されており、それぞれの領域の温度を独立して計測することができるようになっている。本実施形態においては、感熱層2bが9箇所の領域に分割されている発熱感熱デバイス2を用いたが、本実施形態に好適な発熱感熱デバイスの感熱層2bが9領域分割である必要はなく、所望の熱感度が得られ、かつ、安価に作製できるのであれば、もっと多数に分割されていても構わないし、逆に、温度変化を高感度に検出する目的で分割領域数を減らしても構わない。具体的には、抵抗測温体に使われる材質の導電率を鑑みて、各分割領域の電気抵抗値がそれぞれ約1000Ω以上になるように領域数を決定すればよい。また、本実施形態では各分割領域は同面積としたが、高感度に計測したい領域と比較的低感度でもかまわない領域がある場合には、それに対応するように各分割領域の面積を調整してもよい。ただし、その場合には計測機器系統にも各領域の感度に対応した調整が必要となることはいうまでも無い。本実施形態の発熱感熱デバイス2としては、感熱層2bが複数領域に分割されているのみならず、発熱層2aも複数箇所に分割されていてもかまわない。
ここで、図1に例示した配線基板3は、電力用半導体素子1を用いた電子式制御装置の内部に設置された基板のごく一部分、特に、電力用半導体素子1の近傍のみを拡大した概略構造の初期状態を示している。電力用半導体素子1を用いた電子式制御装置の稼動・休止の繰り返しにより、電力用半導体素子1の駆動に伴う発熱の影響を受けて、電力用半導体素子1と配線基板3との熱膨張係数の差に起因する熱応力が電力用半導体素子1と配線基板3とをメカニカルに固定しているダイアタッチ材4に作用することになる。このような熱応力の作用を受けることによってダイアタッチ材4の劣化が進み、その内部に疲労破壊が生じる。
本実施形態においては、ダイアタッチ材4が電力用半導体素子1の駆動によって発生した熱の主要な放熱経路の1つとなっている。従って、ダイアタッチ材4の内部疲労破壊が進展していくにつれて電力用半導体素子1からの熱の放散が不十分となって電力用半導体素子1の温度がますます高くなってしまうので、電力用半導体素子1と配線基板3との熱膨張係数の差に起因する熱応力が急激に増大し、ダイアタッチ材4の破断、装置全体の機能劣化を引き起こすことになる。
そのような装置全体の機能劣化を引き起こす前のできるだけ早い段階で余寿命を推測するために、本実施形態では、配線基板3の内部に内蔵させた発熱感熱デバイス2を活用した計測を行なう。以下にその具体的な手段について説明する。
電力用半導体素子1を用いている装置は、上述のように我々の社会生活を支えるインフラストラクチャー機器となっている場合が多いが、必ずしも24時間365日不断不休で稼動しているのではなく一定の休止期間(アイドリング時間)が設けられていることが多い。本実施形態では、そのアイドリング時間の間に、ダイアタッチ材の熱伝導特性を計測することにより、内部の疲労破壊進展の程度を非破壊で検出・観察、測定するのである。より具体的には、発熱感熱デバイス2の発熱層2aに短いパルス給電を行なって瞬間加熱した後に放冷させ、その加熱および放冷の過程を発熱感熱デバイス2の感熱層2bを用いて温度変化挙動を詳細に観察・計測するのである。本実施形態においては、発熱感熱デバイス2の感熱層2bはデバイス内の9領域に分割されているので、ダイアタッチ材4を経由して電力用半導体素子1へと放熱する複数の放熱経路の影響を同時に、かつ独立して計測することができ、さらに複数の放熱経路の影響を相対的に比較することができる。なお、アイドリング期間に入った直後は、上記電力用半導体素子1の稼動に伴う発熱の影響が残っていて、これが測定誤差の要因となることがある。従って、装置アイドリング期間中のできるだけ遅い時期になってから所定の観察・計測走査に着手することが望ましい。
図2にはダイアタッチ材4内部に疲労破壊起因のクラック6が発生し始めた初期の段階で発熱感熱デバイス2の発熱層2aに短パルス給電して瞬間加熱した後の発熱感熱デバイス2の発熱層2aからの放熱経路を模式的に図式化して示してある。放熱経路7aおよび放熱経路7bはクラック6の影響をほとんど受けないが、放熱経路7cはクラック6の影響を強く受けるので、温度がなかなか下がらない。その結果として放熱経路7aや放熱経路7bの下部と放熱経路7cの下部ではその温度変化の挙動が異なることになり、その温度変化挙動の違いを発熱感熱デバイス2の分割された感熱層2bの領域I〜領域IXで検出する。
図4はこのようにして計測された感熱層2bの温度変化挙動を示す概念説明図である。温度変化の挙動(放熱曲線)は、発熱感熱デバイス2内の位置によって異なっていることがわかる。発熱感熱デバイス2を用いた実験によると、ダイアタッチ材4内部に疲労破壊起因のクラックが発生していない初期状態でも、該デバイス2の4頂点付近の領域、具体的には図3のI、III、VII、IXの領域ではその他の領域よりも比較的早く温度が低下する傾向があった。これは、こうした領域(図3のI, III, VII, IX)では、それぞれの頂点を為す2辺に対して直交する2方向および紙面に直交するZ軸(+Z、-Z)の2方向の計4方向への放熱経路が成立している一方で、それ以外の領域(図3のII、IV、V、VI、VIII)では、放熱経路は2〜3方向しかないためである。
一方、上記説明の通り、ダイアタッチ材4内部に疲労破壊起因のクラック6が生じて、その結果として、発熱感熱デバイス2からの放熱経路において熱抵抗が増大する箇所が発生すると、クラック6に近い領域(放熱経路7cおよびその周辺)では、その領域の温度変化挙動(放熱曲線)は初期状態と比べて大きな変化が生じる。より詳しく説明すれば、クラックからの距離に関わらず、各領域の温度変化挙動は変化するわけであるが、クラックに近ければ近いほどその影響を大きく受けるので、クラックに近い領域(放熱経路7cおよびその周辺)と遠い領域(放熱経路7aおよびその周辺)とでは、温度変化の挙動(放熱曲線)に違いが発生し、クラックの成長とともにその差異が明確に現れるようになる。このようにしてダイアタッチ材4内部に疲労破壊起因のクラック6が発生し始めた初期の段階で検出することができる。上述の通り、疲労破壊起因のクラック6が発生し始めると電力用半導体素子1からの熱の放散が不十分となって電力用半導体素子1の温度がますます高くなるから、装置全体の機能劣化に至るまでの時間が比較的短く、したがってこの段階で余寿命を予測することが可能となる。
本実施形態では、装置のアイドリング時間の間に発熱感熱デバイス2を用いた急速加熱を行なったが、アイドリング時間が短い装置の場合には、電力用半導体素子1の動作中に温度変化挙動(放熱曲線)を計測することになる。その場合は、電力用半導体素子1の動作に伴う電力用半導体素子1からの熱伝導挙動を発熱感熱デバイスの感熱領域I〜IXを用いて計測する。電磁的なノイズ、配線基板3の変形(反り・たわみ)などの外乱要因が重畳されてしまうため検出感度低下の懸念があるが、熱伝導経路となっているダイアタッチ材4の内部に疲労破壊起因のクラック6が発生し始めると上記の説明と同様に、ダイアタッチ材4内部に疲労破壊起因のクラック6に近い領域と遠い領域とでは、温度変化の挙動(放熱曲線)が異なっているので、それが差となって現れる。
本実施形態の技術によると、以上のような手順によって感熱層2bの領域I〜領域IXの温度変化挙動を細かく計測し、その計測結果を詳しく解析することにより、ダイアタッチ材4内部のクラック発生とその発生箇所、クラック進展速度などを非破壊で推測でき、それらに基づいて早い段階で装置の余寿命を精密に予測・推定することができる。より具体的には、(1)少なくとも1以上の領域の温度が所定温度以下まで低下するまでにかかる時間が初期値よりも明らかに長くなる、(2)少なくとも1以上の領域の温度が低下する速度(温度変化の微分値)が初期と比べて明らかに低下する、(3)少なくとも1以上の領域の温度が所定温度以下に低下するまでに要する時間が前回の計測と比べて優位に増大し、その傾向が複数回継続する、(4)9領域の中から選ばれた2領域の温度差が所定値以上に拡大する、(5)9領域の中から選ばれた2領域の温度差が所定値に達するまでの時間が初期と比べて明らかに変化する、などの判断基準を用いることによってクラックの発生有無を判定できる。
例えば、上述の通り、初期時点においては、図3の第III領域は隣接する第II領域よりも温度低下が常に早く、その放熱曲線は交差することがない。一方、第III領域の直上でダイアタッチ材4内部にクラックが生じると、図3の第III領域からの放熱抵抗が増大して温度低下はなだらかとなるが、第II領域における放熱抵抗増大は第III領域における放熱抵抗増大よりも小さいので温度低下速度は大きく変化しない。その結果として、第II領域の放熱曲線は第III領域の放熱曲線を上から下に交差することになる。あるいは、第III領域の対角に位置している第VII領域と第III領域の放熱挙動を相対的に比較し、交差点があらわれた場合には、放熱曲線を下から上に交差する領域の直上近傍のダイアタッチ材4内部にクラックが生じていると推測できる。発明者のシミュレーション実験の結果によると、ダイアタッチ材4内部のクラックは、電力用半導体素子1の4頂点近傍から発生しやすい傾向があった。4頂点近傍で電力用半導体素子1のデバイスセンターからの距離(Distance from the Neutral Point;DNP)が最大となるからである。一方、上記説明のとおり、電力用半導体素子1の下部に埋設されている発熱感熱デバイス2で計測される放熱挙動によれば発熱感熱デバイス2の4頂点近傍(図3における第I、第III、第VII、第IX領域)に於ける温度低下が初期段階では最も早い。従って、ダイアタッチ材4内部にクラックが発生し始めると、発熱感熱デバイス2の4頂点近傍の放熱挙動に顕著な異常現象が発現し、それ以外の領域の放熱挙動と比較することによって容易にその以上を検出できるのである。ここで、発熱層2aが複数領域に分割されている場合には、クラック発生が想定される領域に近い箇所の発熱層2a部分構造のみに通電・発熱させて得られる放熱挙動曲線と、その対角領域の発熱層2a部分構造のみに通電・発熱させて得られる放熱挙動曲線とを比較することによって、そのクラック発生の有無を検証できる場合がある。これにより、装置全体の機能劣化を引き起こす前のできるだけ早い段階で余寿命を精密に推測でき、機能劣化が生じた部位だけを交換することが可能となる。
なお、一般に、配線基板3の配線パターンや電力用半導体素子1およびその他の電子部品と発熱感熱デバイス2内の感熱層2bの相対距離が均等ではないので、領域Iと領域II,領域Iと領域IV、領域VIと領域IX、領域VIIIと領域IXなどの隣接する領域間でも温度変化挙動(放熱曲線)が全く同じとなることはない。電力用半導体素子1を用いてなる装置を組立てた初期段階における領域I〜IXの9領域のそれぞれの温度変化挙動(放熱曲線)は、当該装置の電力用半導体素子1の近傍における配線パターン、部品(筐体、放熱部品含む)の配置パターンと領域I〜IXの9領域の相対的な距離(より正確に言うと、熱抵抗距離)によって決められている。したがって、この9領域の放熱曲線を重ね合わせてなる図は、当該装置の電力用半導体素子1における放熱挙動の特徴を端的に示す”指紋“とも言える特性図である。それゆえ、この”指紋“がどこまで乱れても良いのか、許容限界となる”指紋“パターンをあらかじめデータベース化しておくことによって、さまざまな解析が可能となる。当該装置の”健康状態“を判断するためには、この”指紋“パターン解析にマハラノビスタグチシステムを適用すると良い。
これまで説明してきた実施例は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
1・・・電力用半導体素子
2・・・発熱感熱デバイス
3・・・配線基板
4・・・ダイアタッチ材
5・・・ボンディングワイヤ
6・・・疲労破壊によるクラック
2・・・発熱感熱デバイス
3・・・配線基板
4・・・ダイアタッチ材
5・・・ボンディングワイヤ
6・・・疲労破壊によるクラック
Claims (14)
- 電力用半導体素子と、
電圧を印加することにより発熱する発熱層と温度の計測が可能な感熱層とから形成される発熱感熱デバイスを設け、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置。 - 前記電子用半導体素子はダイアタッチ材を介して前記配線基板上に固定されることを特徴とする請求項1に記載の電子式制御装置。
- 前記ダイアタッチ材を介して前記半導体素子の放熱を行うことを特徴とする請求項2に記載の電子式制御装置。
- 前記発熱感熱デバイスは前記配線基板と電気的に接続されていることを特徴とする請求項1に記載の電子式制御装置。
- 前記感熱層は独立に温度の計測が可能な複数の領域から形成されることを特徴とする請求項1に記載の電子式制御装置。
- 前記発熱層と前記感熱層とは独立に制御できることを特徴とする請求項1に記載の電子式制御装置。
- 前記感熱層は温度変化によって抵抗値が変化する抵抗測温体により形成されることを特徴とする請求項1に記載の電子式制御装置。
- 電力用半導体素子と、前記電子用半導体素子と電気的に接続された配線基板とを備える電子式制御装置を備える電子式制御装置の余寿命予測方法であって、
前記配線基板に設けられた発熱層を加熱し、前記配線基板に設けられた感熱層の温度変化を計測することを特徴とする電子式制御装置の余寿命予測方法。 - 前記電子用半導体素子はダイアタッチ材を介して前記配線基板上に固定されることを特徴とする請求項8に記載の電子式制御装置の余寿命予測方法。
- 前記ダイアタッチ材を介して前記半導体素子の放熱を行うことを特徴とする請求項9に記載の電子式制御装置の余寿命予測方法。
- 前記発熱感熱デバイスは前記配線基板と電気的に接続されていることを特徴とする請求項8に記載の電子式制御装置の余寿命予測方法。
- 前記感熱層は独立に温度の計測が可能な複数の領域から形成されることを特徴とする請求項8に記載の電子式制御装置の余寿命予測方法。
- 前記発熱層と前記感熱層とを独立に制御することを特徴とする請求項8に記載の電子式制御装置の余寿命予測方法。
- 前記感熱層は温度変化によって抵抗値が変化する抵抗測温体により形成され、前記抵抗測定温度の抵抗を測定することにより、前記感熱層の温度を測定することを特徴とする請求項8に記載の電子式制御装置の余寿命予測方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010127410A JP2011253971A (ja) | 2010-06-03 | 2010-06-03 | 電子式制御装置及びその余寿命予測方法 |
PCT/JP2011/002562 WO2011151973A1 (ja) | 2010-06-03 | 2011-05-09 | 電子式制御装置及びその余寿命予測方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010127410A JP2011253971A (ja) | 2010-06-03 | 2010-06-03 | 電子式制御装置及びその余寿命予測方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011253971A true JP2011253971A (ja) | 2011-12-15 |
Family
ID=45066366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010127410A Pending JP2011253971A (ja) | 2010-06-03 | 2010-06-03 | 電子式制御装置及びその余寿命予測方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011253971A (ja) |
WO (1) | WO2011151973A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8988115B2 (en) | 2012-06-04 | 2015-03-24 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling temperature thereof |
US9651431B2 (en) | 2013-03-04 | 2017-05-16 | Samsung Electronics Co., Ltd. | Semiconductor package and method of estimating surface temperature of semiconductor device including the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI708303B (zh) * | 2018-02-22 | 2020-10-21 | 國立大學法人大阪大學 | 基板評價用晶片及基板評價裝置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4734641A (en) * | 1987-03-09 | 1988-03-29 | Tektronix, Inc. | Method for the thermal characterization of semiconductor packaging systems |
JPH04143644A (ja) * | 1990-10-05 | 1992-05-18 | Canon Inc | 電子素子用温度制御装置 |
JPH11261073A (ja) * | 1998-03-13 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 半導体素子および、その加熱方法 |
JP3858690B2 (ja) * | 2001-12-27 | 2006-12-20 | ミツミ電機株式会社 | 半導体パッケージの試験方法 |
JP4439533B2 (ja) * | 2007-03-27 | 2010-03-24 | 株式会社東芝 | 負荷算定装置および負荷算定方法 |
-
2010
- 2010-06-03 JP JP2010127410A patent/JP2011253971A/ja active Pending
-
2011
- 2011-05-09 WO PCT/JP2011/002562 patent/WO2011151973A1/ja active Application Filing
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8988115B2 (en) | 2012-06-04 | 2015-03-24 | Samsung Electronics Co., Ltd. | Electronic device and method for controlling temperature thereof |
US9651431B2 (en) | 2013-03-04 | 2017-05-16 | Samsung Electronics Co., Ltd. | Semiconductor package and method of estimating surface temperature of semiconductor device including the same |
Also Published As
Publication number | Publication date |
---|---|
WO2011151973A1 (ja) | 2011-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2017076275A1 (zh) | 一种绝缘栅双极型晶体管的在线健康管理装置和方法 | |
JP6552737B2 (ja) | 少なくとも1つのダイを備えるパワー半導体モジュールの損傷レベル又は寿命予測を推定する方法及びデバイス | |
US7741834B2 (en) | Method to monitor substrate viability by a sensor mounted to a substrate | |
JP6081055B2 (ja) | 電子部品および測定方法 | |
JP2011253887A (ja) | 電子回路の冷却部の異常検査システム | |
WO2011151973A1 (ja) | 電子式制御装置及びその余寿命予測方法 | |
US11454601B2 (en) | Substrate evaluation chip and substrate evaluation device | |
KR20100124217A (ko) | 기판 구조 | |
JP2010091443A (ja) | 温度測定用半導体装置、半導体装置の温度測定システムおよび半導体装置の温度測定方法 | |
JP2010147426A (ja) | 半導体装置、及び、はんだ接合部破壊の検出方法 | |
JP5465980B2 (ja) | プリント基板の検査方法及び検査装置 | |
WO2011152151A1 (ja) | 素子寿命予測方法及び素子寿命予測機能を備えた回路基板 | |
US10837997B2 (en) | Failure prediction device and circuit board using the same | |
JP2012519863A (ja) | 少なくとも1つの配線板および/または配線板上のコンポーネントの温度・時間負荷を監視する方法、ならびにこれに対応する温度・時間インジケータおよびその利用法 | |
JP2004004039A (ja) | 電子システムにおける被給電要素に関する電流特性を求めるためのテスト方法 | |
JP2014072460A (ja) | 半導体装置、寿命推定装置、寿命推定方法 | |
EP3396688A1 (en) | Method of operating a transformer and apparatus for a transformer | |
JP2016532074A (ja) | はんだ接合の予備診断のための電子アセンブリ | |
US9157931B2 (en) | Probe card | |
JP6139619B2 (ja) | 電子部品および測定方法 | |
US20210396606A1 (en) | Printed circuit board having a strain gauge | |
JP2016100361A (ja) | 寿命予測機能を備えた回路基板及びはんだ接続寿命予測方法 | |
JP7377101B2 (ja) | 放熱経路診断装置 | |
KR101734358B1 (ko) | 복층 구조의 인쇄회로기판의 불량 감지 장치 | |
CN113281635A (zh) | 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法 |