JP2022105804A - 炭化珪素半導体装置の検査方法 - Google Patents

炭化珪素半導体装置の検査方法 Download PDF

Info

Publication number
JP2022105804A
JP2022105804A JP2021000361A JP2021000361A JP2022105804A JP 2022105804 A JP2022105804 A JP 2022105804A JP 2021000361 A JP2021000361 A JP 2021000361A JP 2021000361 A JP2021000361 A JP 2021000361A JP 2022105804 A JP2022105804 A JP 2022105804A
Authority
JP
Japan
Prior art keywords
voltage
pulse signal
semiconductor
energization
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021000361A
Other languages
English (en)
Inventor
誠 内海
Makoto Uchiumi
真樹 宮里
Maki Miyasato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021000361A priority Critical patent/JP2022105804A/ja
Priority to US17/538,608 priority patent/US11693044B2/en
Publication of JP2022105804A publication Critical patent/JP2022105804A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体チップのスクリーニングの工程数を低減させることができる炭化珪素半導体装置の検査方法を提供すること。【解決手段】所定周期のＢＤ通電パルス信号の入力によりボディダイオードを通電する。ボディダイオードの通電初期および通電終了直前にそれぞれ、高温の半導体チップに対してＢＤ通電パルス信号のオン信号入力と異なるタイミングで所定のＶｏｎ測定パルス信号のオン信号を入力してＭＯＳＦＥＴにドレイン・ソース間電流を流し、ドレイン・ソース間電圧を測定する。その後、ボディダイオードの通電を終了する。また、ボディダイオードの通電前後の室温時にもそれぞれＶｏｎ測定パルス信号のオン信号入力によりドレイン・ソース間電圧を測定する。高温時の半導体チップのドレイン・ソース間電圧の変動量と、室温時の半導体チップのドレイン・ソース間電圧の変動量と、がそれぞれ所定範囲内にある半導体チップを良品とする。【選択図】図４

Description

この発明は、炭化珪素半導体装置の検査方法に関する。
従来、ＭＯＳゲート（金属－酸化膜－半導体の３層構造からなる絶縁ゲート）を有するＭＯＳ型炭化珪素（ＳｉＣ）半導体装置では、ｐ型ベース領域とｎ型ドリフト領域とのｐｎ接合で形成される寄生ｐｎダイオード（ボディダイオード（ＢＤ：Ｂｏｄｙ Ｄｉｏｄｅ））の通電により積層欠陥が成長し、積層欠陥が成長した部分で高抵抗となるため、電流が流れにくくなり、オン電圧Ｖｏｎが大きくなることが知られている。
例えば、複数のＭＯＳ型炭化珪素半導体装置（半導体チップ）を組み合わせて構成された半導体回路装置では、積層欠陥が成長した半導体チップで電流が流れにくくなり、当該半導体チップに電流が流れにくくなった分だけ、当該半導体チップに並列接続された他の半導体チップに流れ込む電流量が相対的に大きくなる。このため、半導体チップごとの電流負荷が設計条件から変動し、半導体回路装置の信頼性が低下する虞がある。
このような積層欠陥によるＭＯＳ型炭化珪素半導体装置（半導体チップ）のオン電圧Ｖｏｎ変動に起因する半導体回路装置への悪影響を防止するために、半導体チップの出荷前に予めボディダイオードを通電し、ボディダイオードの通電前後でＭＯＳ型半導体装置のオン電圧Ｖｏｎまたはボディダイオードの順方向電圧Ｖｆを測定し、その変動量の大きい半導体チップをスクリーニング（選別）する検査方法が公知である。
従来の炭化珪素半導体装置の検査方法として、ボディダイオードにパルス電流を流して（ボディダイオードを通電させて）ＭＯＳ型炭化珪素半導体装置を加速劣化させて積層欠陥を成長させ、パルス電流を流す前後でボディダイオードのオン抵抗を測定し、このパルス電流を流す前後でのボディダイオードのオン抵抗の増大率に基づいてＭＯＳ型炭化珪素半導体装置の良・不良を判定する方法が提案されている（例えば、特許文献１参照）。
また、従来の炭化珪素半導体装置の別の検査方法として、ボディダイオードに順方向電流を流して（ボディダイオードを通電させて）積層欠陥を成長させ、ボディダイオードの通電前後でＭＯＳ型炭化珪素半導体装置のオン電圧を測定し、このボディダイオードの通電前後に測定したオン電圧の変化率が３％よりも低いＭＯＳ型炭化珪素半導体装置を良品として選別する方法が提案されている（例えば、特許文献２参照）。
特開２０１５－０６５２５０号公報 特開２０２０－１５０１８１号公報
しかしながら、上述した特許文献１，２では、ボディダイオードの通電前後でのＭＯＳ型炭化珪素半導体装置（半導体チップ）の特性変動を確認するために、オン電圧測定（またはオン抵抗測定）、ボディダイオード通電およびオン電圧測定（またはオン抵抗測定）をこの順で行う必要がある。オン電圧測定とボディダイオード通電とをそれぞれ異なる検査装置で行うため、スクリーニング検査の工程数が増えて、コスト増加の要因となっている。このため、ボディダイオード通電時にオン電圧が変動する半導体チップを、可能な限り少ない工程数でスクリーニング検査する方法の確立が望まれる。
この発明は、上述した従来技術による問題点を解消するため、半導体チップのスクリーニング検査の工程数を低減させることができる炭化珪素半導体装置の検査方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の検査方法は、炭化珪素からなる半導体チップに、第１導電型の第１半導体領域、第２導電型の第２半導体領域、第１導電型の第３半導体領域、ゲート絶縁膜、ゲート電極、第１電極および第２電極を備えた炭化珪素半導体装置の検査方法であって、次の特徴を有する。前記第１半導体領域は、前記半導体チップの内部に設けられている。前記第２半導体領域は、前記半導体チップのおもて面と前記第１半導体領域との間に設けられている。前記第３半導体領域は、前記半導体チップのおもて面と前記第２半導体領域との間に選択的に設けられている。前記ゲート絶縁膜は、前記第２半導体領域の、前記第３半導体領域と前記第１半導体領域との間の領域に接して設けられている。前記ゲート電極は、前記ゲート絶縁膜を挟んで前記第２半導体領域の反対側に設けられている。前記第１電極は、前記第２半導体領域および前記第３半導体領域に電気的に接続されている。
前記第２電極は、前記半導体チップの裏面に設けられている。所定周期の第１パルス信号の入力により前記第２半導体領域と前記第１半導体領域とのｐｎ接合で形成される寄生ダイオードを通電する第１工程を行う。所定の第２パルス信号のオン信号入力により前記半導体チップに前記第２電極から前記第１電極に向かう所定の第１電流を流して、前記第１電極に対して前記第２電極に印加される正の第１電圧を測定する第２工程を行う。前記第１パルス信号の入力を終了して、前記寄生ダイオードの通電を終了する第３工程を行う。前記第１工程の後と、前記第３工程の前に、前記第１工程によって発熱した前記半導体チップに対して異なるタイミングで前記第２工程を行って取得した２つの前記第１電圧の第１差分を算出する第４工程を行う。前記第１差分が第１所定範囲内にある前記半導体チップを良品として選別する第５工程を行う。
また、この発明にかかる炭化珪素半導体装置の検査方法は、上述した発明において、前記第１工程の前に前記半導体チップに対して前記第２工程を行って取得した前記第１電圧と、前記第３工程の後に降温した前記半導体チップに対して前記第２工程を行って取得した前記第１電圧と、の第２差分を算出する第６工程をさらに含む。前記第６工程では、前記第１差分が前記第１所定範囲内にあり、かつ前記第２差分が第２所定範囲内にある前記半導体チップを良品として選別することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の検査方法は、上述した発明において、前記第４工程では、前記寄生ダイオードを通電初期に前記第２工程を行って取得した前記第１電圧と、前記寄生ダイオードの所定の通電時間が経過した後に前記第２工程を行って取得した前記第１電圧と、の前記第１差分を算出することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の検査方法は、上述した発明において、所定の第３パルス信号のオン信号入力により前記寄生ダイオードに順方向に第２電流を流して、前記第２電極に対して前記第１電極に印加される正の第２電圧を測定する第７工程を行う。前記第２電圧に基づいて前記半導体チップの温度を算出する第８工程を行う。前記半導体チップの温度を前記第７工程および前記第８工程によって取得し、前記半導体チップの温度が所定の設定温度であることを確認してから前記第２工程を行うことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の検査方法は、上述した発明において、前記第７工程では、前記寄生ダイオードの定格の１／１０００の前記第２電流を前記寄生ダイオードに流したときの前記第２電圧を測定する。前記第８工程では、前記第１工程の前に前記第７工程を行って取得した前記第２電圧と、前記第１工程の後に前記第７工程を行って取得した前記第２電圧と、に基づいて前記半導体チップの温度を算出することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の検査方法は、上述した発明において、前記第７工程では、前記第１パルス信号および前記第２パルス信号のオン信号入力と異なるタイミングで前記第３パルス信号のオン信号を入力することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の検査方法は、上述した発明において、前記第２工程では、前記第１パルス信号のオン信号入力と異なるタイミングで前記第２パルス信号のオン信号を入力することを特徴とする。
上述した発明によれば、ボディダイオードの通電中にスクリーニングの判断要素となる第１電圧を測定し、ボディダイオードの通電終了とほぼ同時に、スクリーニングの判断要素を取得することができる。
本発明にかかる炭化珪素半導体装置の検査方法によれば、半導体チップのスクリーニングの工程数を低減させることができるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の動作時の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の検査方法を示すフローチャートである。 図２の検査時に実施の形態にかかる炭化珪素半導体装置に流す電流波形を示す波形図である。 実験例の室温時のＭＯＳＦＥＴのドレイン・ソース間電圧の測定ばらつきを示す特性図である。 実験例の高温（設定温度Ｔ１＝１７５℃）時のＭＯＳＦＥＴのドレイン・ソース間電圧の測定ばらつきを示す特性図である。 比較例のボディダイオードの順方向電圧の測定ばらつきを示す特性図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の検査方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の検査方法について、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属（ゲート電極）－酸化膜（ゲート絶縁膜）－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）を例に説明するが、ＭＯＳゲートを有する他のＭＯＳ型炭化珪素半導体装置にも同様に適用可能である。図１は、実施の形態にかかる炭化珪素半導体装置の動作時の状態を示す断面図である。図１の（ａ），（ｂ）には、それぞれＭＯＳＦＥＴのオン時およびボディダイオード（ＢＤ）通電時を示す。
最初に、実施の形態にかかる炭化珪素半導体装置の構造について説明する。図１に示す実施の形態にかかる炭化珪素半導体装置１０は、炭化珪素（ＳｉＣ）からなる半導体基板（半導体チップ）３０のおもて面側にＭＯＳゲートを有する縦型ＭＯＳＦＥＴである。半導体基板３０は、炭化珪素からなるｎ+型出発基板３１のおもて面上にｎ型バッファ領域２ａ、ｎ-型ドリフト領域２ｂおよびｐ型ベース領域４となる各エピタキシャル層３２～３４を順にエピタキシャル成長させてなる。半導体基板３０の、ｐ型エピタキシャル層３４側の主面をおもて面とし、ｎ+型出発基板３１側の主面を裏面とする。
ｎ+型出発基板３１は、ｎ+型ドレイン領域１である。ｎ型バッファ領域２ａは、ｎ+型出発基板３１上に、ｎ型低濃度エピタキシャル層と、当該ｎ型低濃度エピタキシャル層よりも不純物濃度の高いｎ型高濃度エピタキシャル層と、を順に積層した２層構造であってもよい。ｎ型バッファ領域２ａは、ｐ型ベース領域４とｎ-型ドリフト領域２ｂとのｐｎ接合界面で発生したホール（正孔）がｎ型バッファ領域２ａ内で再結合してｎ+型出発基板３１に到達することを防止する機能を有する。ｎ型バッファ領域２ａにより、ｎ+型出発基板３１からエピタキシャル層３２～３４の積層欠陥成長を抑制することができる。
ｎ型バッファ領域２ａは設けられていなくてもよい。ｎ型バッファ領域２ａを設けない場合、ｎ+型出発基板３１のおもて面上にｎ-型ドリフト領域２ｂとなるｎ-型エピタキシャル層３３がエピタキシャル成長される。ｎ-型ドリフト領域２ｂは、ｎ-型エピタキシャル層３３の、後述するｎ型電流拡散領域３、第１，２ｐ+型領域２１，２２およびｎ+型領域２３を除く部分である。ｎ-型ドリフト領域２ｂは、ｎ型電流拡散領域３、第１，２ｐ+型領域２１，２２およびｎ+型領域２３とｎ型バッファ領域２ａとの間に、これらの領域に接して設けられている。
ｐ型ベース領域４は、ｐ型エピタキシャル層３４の、後述するｎ++型ソース領域５および後述するｐ++型コンタクト領域６を除く部分である。ｐ型ベース領域４は、半導体基板３０のおもて面とｎ-型ドリフト領域２ｂとの間に設けられている。ｎ-型ドリフト領域２ｂとｐ型ベース領域４との間に、これらの領域に接して、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｌａｙｅｒ）であるｎ型電流拡散領域３が設けられていてもよい。ｎ型電流拡散領域３は、後述するトレンチ７の底面よりもｎ+型ドレイン領域１側に深い位置に達する。
ＭＯＳゲートは、ｐ型ベース領域４、ｎ++型ソース領域５、ｐ++型コンタクト領域６、トレンチ７、ゲート絶縁膜８およびゲート電極９からなるトレンチゲート構造であり、ＭＯＳＦＥＴの単位セル（素子の機能単位）ごとに配置される。ｎ++型ソース領域５およびｐ++型コンタクト領域６は、半導体基板３０のおもて面とｐ型ベース領域４との間にそれぞれ選択的に設けられ、ｐ型ベース領域４に接し、かつ半導体基板３０のおもて面に露出されている。半導体基板３０のおもて面に露出とは、後述する層間絶縁膜１１のコンタクトホールで後述するソース電極１３に接することである。
ｐ++型コンタクト領域６は設けられていなくてもよい。この場合、ｐ++型コンタクト領域６に代えて、ｐ型ベース領域４が半導体基板３０のおもて面に露出される。第１，２ｐ+型領域２１，２２およびｎ+型領域２３は、トレンチ７の底面よりもｎ+型ドレイン領域１側に深い位置に設けられている。第１，２ｐ+型領域２１，２２は、トレンチ７の底面にかかる電界を緩和させる機能を有する。第１ｐ+型領域２１は、ｐ型ベース領域４と離れて設けられ、深さ方向にトレンチ７の底面に対向する。第１ｐ+型領域２１は、図示省略する部分でソース電極１３に電気的に接続されていてもよい。
第１ｐ+型領域２１は、トレンチ７の底面を囲み、トレンチ７の底面に露出されてもよい。トレンチ７の底面に露出とは、トレンチ７の底面でゲート絶縁膜８に接することである。第２ｐ+型領域２２は、互いに隣り合うトレンチ７間に、第１ｐ+型領域２１およびトレンチ７と離れて設けられ、かつｐ型ベース領域４に接する。ｎ+型領域２３は、第２ｐ+型領域２２とｎ-型ドリフト領域２ｂとの間に、これらの領域に接して設けられている。ｎ+型領域２３により、トレンチ７の底面の第１ｐ+型領域２１で確保される耐圧が、互いに隣り合うトレンチ７間の第２ｐ+型領域２２で確保される耐圧よりも高くなる。
トレンチ７は、ｎ++型ソース領域５およびｐ型ベース領域４を貫通してｎ型電流拡散領域３（ｎ型電流拡散領域３が設けられていない場合はｎ-型ドリフト領域２ｂ）に達する。トレンチ７の内部には、ゲート絶縁膜８を介してゲート電極９が設けられている。すべての単位セルの各ゲート電極９はゲートパッド（電極パッド：不図示）に電気的に接続される。層間絶縁膜１１はゲート電極９を覆う。層間絶縁膜１１と後述するソースパッド１４との間の全面に、例えばソースパッド１４側からゲート電極９側への金属原子の拡散を防止するバリアメタル１２が設けられてもよい。
ソース電極１３は、層間絶縁膜１１のコンタクトホールに露出するｎ++型ソース領域５およびｐ++型コンタクト領域６（ｐ++型コンタクト領域６を設けない場合はｐ型ベース領域４）に接し、ｐ型ベース領域４、ｎ++型ソース領域５およびｐ++型コンタクト領域６に電気的に接続されている。ソースパッド（電極パッド）１４は、層間絶縁膜１１のコンタクトホールを埋め込むように、半導体基板３０のおもて面の略全面に設けられている。ドレイン電極１５は、半導体基板３０の裏面（ｎ+型出発基板３１の裏面）全面に設けられ、ｎ+型ドレイン領域１（ｎ+型出発基板３１）に電気的に接続されている。
実施の形態にかかる炭化珪素半導体装置１０の動作について説明する。ソースパッド１４に対して正の電圧（ドレイン・ソース間電圧Ｖｄｓ）がドレイン電極１５に印加された状態で、ゲート電極９にゲート閾値電圧以上のゲート電圧が印加されると、ｐ型ベース領域４のトレンチ７に沿った部分にチャネル（ｎ型の反転層）が形成される。それによって、ｎ+型ドレイン領域１からｎ型バッファ領域２ａ、ｎ-型ドリフト領域２ｂおよびチャネルを通ってｎ++型ソース領域５へ向かうドレイン・ソース間電流Ｉｄｓが流れ、ＭＯＳＦＥＴ（炭化珪素半導体装置１０）がオンする（図１（ａ））。
一方、ソースパッド１４に対して正の電圧がドレイン電極１５に印加された状態が、ゲート電極９にゲート閾値電圧未満のゲート電圧が印加されたときに、第１，２ｐ+型領域２１，２２およびｐ型ベース領域４と、ｎ型電流拡散領域３、ｎ+型領域２３、ｎ-型ドリフト領域２ｂおよびｎ型バッファ領域２ａと、のｐｎ接合が逆バイアスされることでドレイン・ソース間電流Ｉｄｓが流れなくなり、ＭＯＳＦＥＴはオフ状態を維持する。当該ｐｎ接合から空乏層が広がり、当該ｐｎ接合よりもソース電極１３側に位置するトレンチ７の底面のゲート絶縁膜８にかかる電界が緩和される。
また、ＭＯＳＦＥＴのオフ時に、ソースパッド１４に対して負の電圧（ボディダイオードの順方向電圧Ｖｆ）をドレイン電極１５に印加することで、第１，２ｐ+型領域２１，２２およびｐ型ベース領域４と、ｎ型電流拡散領域３、ｎ+型領域２３、ｎ-型ドリフト領域２ｂおよびｎ型バッファ領域２ａと、のｐｎ接合で形成される寄生ｐｎダイオード（ボディダイオード：ＢＤ）に順方向電流Ｉｆが流れる（図１（ｂ））。上述したように、ＭＯＳＦＥＴのボディダイオードに順方向電流Ｉｆが流れたとき（ＢＤ通電時）に半導体基板３０の内部に積層欠陥が成長すると、ＭＯＳＦＥＴのオン電圧Ｖｏｎが大きくなる。
そこで、実施の形態にかかる炭化珪素半導体装置１０（半導体チップ：製品）の使用時にボディダイオードの通電によってＭＯＳＦＥＴのオン電圧Ｖｏｎが変動しないように、製品出荷前に予めボディダイオードを通電して、ＭＯＳＦＥＴのオン電圧Ｖｏｎが変動しない半導体チップをスクリーニング（選別）するスクリーニング検査を行う。ＭＯＳＦＥＴのオン電圧Ｖｏｎとは、ＭＯＳＦＥＴをオンさせるために必要な下限側のドレイン・ソース間電圧Ｖｄｓである。次に、実施の形態にかかる炭化珪素半導体装置１０の検査方法（スクリーニング検査方法）について説明する。
図２は、実施の形態にかかる炭化珪素半導体装置の検査方法を示すフローチャートである。図３は、図２の検査時に実施の形態にかかる炭化珪素半導体装置に流す電流波形を示す波形図である。図２に示すように、実施の形態にかかる炭化珪素半導体装置の検査方法において、まず、実施の形態にかかる炭化珪素半導体装置１０が作製（製造）された半導体基板（半導体チップ）３０を、検査装置の導電性のステージ（不図示）に裏面をステージ側にして載置する。これによって、半導体基板３０の裏面のドレイン電極１５が測定装置（テスタ：不図示）に接続される。
次に、ステージ上の半導体基板３０のソースパッド１４およびゲートパッド（不図示）にそれぞれ異なるプローブ（不図示）を複数個ずつ押し当てて（または電極パッドをプローブに押し付けて）、プローブを介してこれらの電極パッドを測定装置に電気的に接続する（ステップＳ１）。これら複数のプローブおよびステージで一組の入出力端子が構成される。ソースパッド１４およびゲートパッドにそれぞれ接続される複数のプローブにそれぞれメイン素子となるＭＯＳＦＥＴ（図１参照）の保護・制御のためのセンス素子（不図示）の電極パッドに接続されるセンス用プローブが含まれていてもよい。
次に、温度測定パルス信号（図３（ｃ））の入力を開始する（ステップＳ２）。温度測定パルス信号は、後述するＢＤ通電パルス信号（図３（ａ））のオフ（オフ信号入力）のタイミングで、かつ後述するＶｏｎ測定パルス信号（図３（ｄ））のオフのタイミングでオン（オン信号入力）されればよく、単発パルスおよび連続パルスのいずれであってもよい。温度測定パルス信号が単発パルスである場合、所定のタイミングで温度測定パルス信号の１周期分のオン信号が入力される。温度測定パルス信号が連続パルスである場合、温度測定パルス信号が所定周期で連続してオン・オフされる。
半導体基板３０にメイン素子の電流センスが設けられている場合、センス用プローブを介して電流センスに温度測定パルス信号を入力して、電流センスのボディダイオードの順方向電圧Ｖｆで後述するように半導体基板３０の温度Ｔｍを算出してもよい。この場合、センス用プローブを除く残りのプローブを介してメイン素子にＢＤ通電パルス信号およびＶｏｎ測定パルス信号を入力する。このため、温度測定パルス信号のオンのタイミングはＢＤ通電パルス信号のオンのタイミングやＶｏｎ測定パルス信号のオンのタイミングと重なってもよく、設計の自由度が向上する。
また、半導体基板３０にメイン素子の温度センスが設けられている場合、後述する半導体基板３０の温度Ｔｍを算出する方法に代えて、温度センスを用いて半導体基板３０の温度Ｔｍを測定してもよい。電流センスは、メイン素子と同じ構造のＭＯＳＦＥＴである。電流センスは、メイン素子に並列接続され、メイン素子と同じ条件で動作して、メイン素子に流れる過電流（ＯＣ：Ｏｖｅｒ Ｃｕｒｒｅｎｔ）を検出する機能を有する。温度センスはダイオードであり、ダイオードの温度特性を利用してメイン素子となるＭＯＳＦＥＴの温度を検出する機能を有する。
温度測定パルス信号は、半導体基板３０の温度Ｔｍを算出するための信号である。ＭＯＳＦＥＴをオフした状態で、プローブを介してソースパッド１４とドレイン電極１５との間に温度測定パルス信号のオン信号を入力し、温度測定パルス信号のオン信号の継続時間（オンのパルス幅）だけボディダイオードに順方向電流Ｉｆを流す。このときのボディダイオードの順方向電圧Ｖｆを、温度測定パルス信号のオン信号入力時に半導体基板３０にかかる電圧Ｖｍ１として取得する。半導体基板３０の温度Ｔｍはダイオードの温度特性（温度が上がると順方向電圧Ｖｆが下がる）を利用して下記（１）式を用いて算出される。
Ｔｍ＝Ｔ０＋（Ｖｍ０－Ｖｍ１）×α ・・・（１）
上記（１）式において、Ｔｍは半導体基板３０の温度である。Ｔ０はボディダイオードの通電前のステージ温度である。Ｖｍ０，Ｖｍ１はそれぞれボディダイオードの通電前および通電中に温度測定パルス信号のオン信号入力により半導体基板３０にかかる電圧である。αはボディダイオードの温度係数であり、スクリーニング検査前に予め取得する。半導体基板３０の温度Ｔｍは少なくともボディダイオードの通電前（室温（ＲＴ：Ｒｏｏｍ Ｔｅｍｐｅｒａｔｕｒｅ）時）、通電初期（高温時）、通電終了直前（高温時）および通電後（室温時）に１回ずつ算出すればよく、常時確認しなくてもよい。
具体的には、半導体基板３０の温度Ｔｍは、少なくとも後述するステップＳ３、ステップＳ５、ステップＳ６、ステップＳ９の処理（Ｖｏｎ測定）付近で１回ずつ算出すればよい（例えば図３（ｃ）にＴｍ０、Ｔｍ１およびＴｍ２と図示したＶｏｎ測定直前のタイミング）。これにより、ステップＳ２の処理から後述するステップＳ１２の処理までの間の半導体基板３０の温度Ｔｍの推移を取得することができる（図３（ｂ））。図３（ｃ）には、温度測定パルス信号を所定周期で入力した状態（連続パルス）を示す。この場合、温度測定パルス信号がオンするごとに半導体基板３０の温度Ｔｍを算出してもよい。
温度測定パルス信号のオン信号を半導体基板３０の温度Ｔｍの算出時のみ入力する（温度測定パルス信号を単発パルスとする）場合、例えば、ステップＳ２の処理（温度測定パルス信号入力開始）およびステップＳ１２の処理（温度測定パルス信号入力終了）に代えて、ステップＳ１の処理とステップＳ３の処理との間、ステップＳ４の処理とステップＳ５の処理との間、ステップＳ５の処理とステップＳ６の処理との間、ステップＳ８の処理とステップＳ９の処理との間に、それぞれ温度測定パルス信号のオン信号入力および半導体基板３０の温度Ｔｍの算出を行えばよい。
温度測定パルス信号のオン信号入力時にＭＯＳＦＥＴのオフした状態にするには、ゲートパッドにゲート閾値電圧未満のゲート電圧Ｖｇを印加すればよい。好ましくは、ゲートパッドに負のゲート電圧Ｖｇ（例えばＶｇ＝－１０Ｖ）を印加して、ＭＯＳＦＥＴを完全にオフすることがよい。温度測定パルス信号の強さ（振幅）は、温度測定パルス信号のオン信号入力により半導体基板３０の温度Ｔｍが上昇しない程度の強さとする。具体的には、温度測定パルス信号の強さは、例えば、温度測定パルス信号のオン信号入力によりボディダイオードに定格の１／１０００程度の順方向電流Ｉｆが流れる強さである。
以下、半導体基板３０の温度ＴｍをＶｏｎ測定直前のタイミングで算出する場合を例に説明する。まず、ボディダイオードの通電前の半導体基板３０の温度Ｔｍ０として、ステージ温度Ｔ０を取得する。このステージ温度Ｔ０は室温（例えば２５℃程度）に相当する。これに加えて、上述したように、ＭＯＳＦＥＴをオフした状態で所定強さの温度測定パルス信号のオン信号を入力してボディダイオードに所定の順方向電流Ｉｆ（設定電流）を流して、このときのボディダイオードの順方向電圧Ｖｆを測定し、この順方向電圧Ｖｆをボディダイオードの通電前の半導体基板３０にかかる電圧Ｖｍ０として取得する。
次に、ボディダイオードの通電前（室温時）のＭＯＳＦＥＴのオン電圧Ｖｏｎを測定する（ステップＳ３）。ステップＳ３の処理においては、ＭＯＳＦＥＴのオン電圧Ｖｏｎとして、ボディダイオードの通電前のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ０を測定する。ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの測定ばらつきは、ボディダイオードの順方向電圧Ｖｆの測定ばらつきよりも小さい（図４～６参照）。このため、ＭＯＳＦＥＴのオン電圧ＶｏｎとしてＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓを測定することで、スクリーニング精度を向上させることができる。
具体的には、ゲートパッドにゲート閾値電圧以上のゲート電圧Ｖｇ（例えばＶｇ＝＋１５Ｖ）を印加した状態で、プローブを介してソースパッド１４とドレイン電極１５との間に所定強さのＶｏｎ測定パルス信号（図３（ｄ））のオン信号を入力し、Ｖｏｎ測定パルス信号のオン信号の継続時間（オンのパルス幅）だけＭＯＳＦＥＴに所定のドレイン・ソース間電流Ｉｄｓ（設定電流）を流す。このときのＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ０を測定して、このドレイン・ソース間電圧Ｖｄｓ０をボディダイオードの通電前のＭＯＳＦＥＴのオン電圧Ｖｏｎとして取得する。
Ｖｏｎ測定パルス信号は、ＢＤ通電パルス信号のオフのタイミングで、かつ温度測定パルス信号のオフのタイミングでオンされればよく、単発パルスおよび連続パルスのいずれであってもよい。Ｖｏｎ測定パルス信号が単発パルスである場合、所定のタイミングでＶｏｎ測定パルス信号の１周期分のオン信号が入力される。Ｖｏｎ測定パルス信号が連続パルスである場合、Ｖｏｎ測定パルス信号が所定周期で連続してオン（オン信号入力）・オフ（オフ信号入力）される。図３（ｄ）には、Ｖｏｎ測定パルス信号のオン信号を所定のタイミングで入力した状態（単発パルス）を示す。
半導体基板３０にメイン素子の電流センスが設けられている場合、センス用プローブを介して電流センスにＶｏｎ測定パルス信号を入力して、電流センスのドレイン・ソース間電圧Ｖｄｓをメイン素子のオン電圧Ｖｏｎとして取得してもよい。この場合、センス用プローブを除く残りのプローブを介してメイン素子にＢＤ通電パルス信号および温度測定パルス信号を入力する。このため、Ｖｏｎ測定パルス信号のオンのタイミングはＢＤ通電パルス信号のオンのタイミングや温度測定パルス信号のオンのタイミングと重なってもよく、設計の自由度が向上する。
Ｖｏｎ測定パルス信号の強さ（振幅）は、Ｖｏｎ測定パルス信号のオン信号入力によりＭＯＳＦＥＴに定格のドレイン・ソース間電流Ｉｄｓが流れる強さとする。具体的には、Ｖｏｎ測定パルス信号の強さは、例えば、Ｖｏｎ測定パルス信号のオン信号入力によりＭＯＳＦＥＴに流れるドレイン・ソース間電流Ｉｄｓが１Ａ以上である。また、Ｖｏｎ測定パルス信号の強さは、例えば、ＢＤ通電パルス信号による設定電流が流れたときのボディダイオードの順方向電圧Ｖｆと略同じ電圧値のドレイン・ソース間電圧Ｖｄｓ０が得られる強さ以下である。
次に、ＢＤ通電パルス信号（図３（ａ））の入力を開始して、ボディダイオードの通電を開始する（ステップＳ４）。ＢＤ通電パルス信号は、所定周期で連続してオン（オン信号入力）・オフ（オフ信号入力）する連続パルスである。ＢＤ通電パルス信号のオン信号入力に重ならないように、温度測定パルス信号（図３（ｃ））のオンのタイミングと、Ｖｏｎ測定パルス信号（図３（ｄ））のオンのタイミングと、が設定される。ＢＤ通電パルス信号の強さは、例えば、温度測定パルス信号のオン信号入力によりボディダイオードに流れる順方向電流Ｉｆが２０Ａ以上で定格電流以下となる強さとする。
具体的には、ゲートパッドにゲート電圧を印加しない状態か、もしくはプローブを介してゲートパッドに負のゲート電圧Ｖｇを印加してＭＯＳＦＥＴをオフした状態で、プローブを介してソースパッド１４とドレイン電極１５との間に所定強さのＢＤ通電パルス信号のオン信号を入力し、ＢＤ通電パルス信号のオン信号の継続時間（オンのパルス幅）だけボディダイオードに所定の順方向電流Ｉｆ（設定電流）を流す。これによって、半導体基板３０が発熱し、半導体基板３０の温度Ｔｍがボディダイオードの順方向電流Ｉｆに応じた温度まで上昇する。
そこで、半導体基板３０の温度Ｔｍを算出して、半導体基板３０の温度ＴｍがＢＤ通電パルス信号の強さに応じた設定温度（最高温度）Ｔ１になっているか否かを確認する。このとき、ボディダイオードの通電前と同じ方法および同じ条件で半導体基板３０の温度Ｔｍを算出する。具体的には、ボディダイオード通電前と同じ条件で温度測定パルス信号のオン信号を入力してボディダイオードに所定の順方向電流Ｉｆ（設定電流）を流し、このときのボディダイオードの順方向電圧Ｖｆを測定し、この順方向電圧Ｖｆをボディダイオードの通電初期（高温時）の半導体基板３０にかかる電圧Ｖｍ１として取得する。
このボディダイオードの通電初期の半導体基板３０にかかる電圧Ｖｍ１と、ボディダイオードの通電前の半導体基板３０の温度Ｔｍ０および半導体基板３０にかかる電圧Ｖｍ０と、上記（１）式と、を用いて、ボディダイオードの通電初期の半導体基板３０の温度Ｔｍ１を１回以上算出する。半導体基板３０の温度Ｔｍ１が設定温度Ｔ１になったら、ＭＯＳＦＥＴのオン電圧Ｖｏｎを測定する（ステップＳ５）。ステップＳ５の処理においては、ステップＳ３の処理と同じ方法および同じ条件で、ボディダイオードの通電初期のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ１を測定する。
次に、ボディダイオードの所定の通電時間が経過した後、ボディダイオードの通電終了直前に、半導体基板３０にかかる電圧Ｖｍ１を測定して、半導体基板３０の温度Ｔｍ１を算出する。このときの半導体基板３０にかかる電圧Ｖｍ１の測定および半導体基板３０の温度Ｔｍ１の算出は、それぞれ、ステップＳ５の直前の半導体基板３０にかかる電圧Ｖｍ１の測定および半導体基板３０の温度Ｔｍ１の算出と同じ方法および同じ条件で行う。次に、ＭＯＳＦＥＴのオン電圧Ｖｏｎを測定する（ステップＳ６）。ステップＳ６の処理においては、ステップＳ５と同じ方法および同じ条件で、ボディダイオードの通電終了直前のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ１を測定する。
次に、ＢＤ通電パルス信号の入力を終了して、ボディダイオードの通電を終了する（ステップＳ７）。ボディダイオードの通電を終了することで、半導体基板３０が発熱しなくなるため、そのまま放置して、半導体基板（半導体チップ）３０を室温まで降温させる（ステップＳ８）。次に、半導体基板３０の温度Ｔｍを算出して、半導体基板３０の温度Ｔｍが室温（ボディダイオード通電前のステージ温度Ｔ０）になっているか否かを確認する。すなわち、ボディダイオード通電前と同じ条件で温度測定パルス信号のオン信号を入力してボディダイオードの順方向電圧Ｖｆをボディダイオードの通電後（室温時）の半導体基板３０にかかる電圧Ｖｍ２として取得する。
このボディダイオードの通電後の半導体基板３０にかかる電圧Ｖｍ２と、ボディダイオードの通電前の半導体基板３０の温度Ｔｍ０および半導体基板３０にかかる電圧Ｖｍ０と、上記（１）式のＶｍ１をＶｍ２に代えた式と、を用いて、ボディダイオードの通電後の半導体基板３０の温度Ｔｍ２を１回以上算出する。半導体基板３０の温度Ｔｍ２が室温になったら（すなわちＴｍ２＝Ｔ０になったら）、ボディダイオードの通電後のＭＯＳＦＥＴのオン電圧Ｖｏｎを測定する（ステップＳ９）。ステップＳ９の処理においては、ステップＳ３の処理と同じ方法および同じ条件で、ボディダイオードの通電後のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ２を測定する。
次に、温度測定パルス信号（図３（ｃ））の入力を終了する（ステップＳ１０）。次に、ＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量（Ｖｏｎ変動量）ΔＶｏｎを算出する（ステップＳ１１）。ステップＳ１１の処理においては、半導体基板３０の温度Ｔｍがボディダイオード通電時の設定温度Ｔ１である高温時の場合と、室温（ボディダイオード通電前のステージ温度Ｔ０）時の場合と、の２つの条件でのＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎを算出する。具体的には、高温時および室温時の各ＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎは、それぞれ下記（２）式および下記（３）式を用いて算出される。
ΔＶｏｎ（高温時）＝Ｖｄｓ１＿１－Ｖｄｓ１＿２ ・・・（２）
ΔＶｏｎ（室温時）＝Ｖｄｓ２－Ｖｄｓ０ ・・・（３）
上記（２）式において、ΔＶｏｎ（高温時）は、高温（設定温度Ｔ１）時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量である。設定温度Ｔ１は、例えば１５０℃以上である。Ｖｄｓ１＿１，Ｖｄｓ１＿２は、それぞれボディダイオードの通電初期および通電終了直前のＭＯＳＦＥＴのオン電圧Ｖｏｎ（ドレイン・ソース間電圧Ｖｄｓ）である。上記（３）式において、ΔＶｏｎ（室温時）は、室温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量である。Ｖｄｓ０，Ｖｄｓ２は、それぞれボディダイオードの通電前および通電後のＭＯＳＦＥＴのオン電圧Ｖｏｎ（ドレイン・ソース間電圧Ｖｄｓ）である。
上記（２）式および上記（３）式をそれぞれ用いて高温時および室温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎを算出する。これら高温時および室温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動のない半導体基板３０をスクリーニング（選別）することで、積層欠陥が成長していない炭化珪素半導体装置１０を良品としてスクリーニングすることができる。ＭＯＳＦＥＴのオン電圧Ｖｏｎの変動がないとは、高温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎが±１％以下程度となり、かつ室温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎが±２％以下程度となる場合である。
高温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎのみで半導体基板３０をスクリーニングしてもよい。本実施の形態においては、高温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎと、室温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎと、の２つ判断要素に基づいて半導体基板３０をスクリーニングすることができる。スクリーニングの判断要素を増やすことで、半導体基板３０のスクリーニング精度が向上することが発明者の鋭意研究により確認されている。その後、半導体チップからプローブを離すことで（ステップＳ１２）、半導体基板３０のスクリーニング検査が終了する。
上述したステップＳ１の処理（半導体基板３０にプローブを接続）からステップＳ１２の処理（半導体基板３０からプローブを離す）までの工程を１つの検査装置で行うことができるため、スクリーニング検査の工程数が増加することを抑制することができる。また、ボディダイオード通電終了とほぼ同時にＭＯＳＦＥＴのオン電圧Ｖｏｎの変動を把握することができる。また、上述した実施の形態にかかる炭化珪素半導体装置１０の検査方法において、ステップＳ９の処理とステップＳ１０の処理とを入れ替えてもよい。また、ステップＳ１１の処理とステップＳ１２の処理とを入れ替えてもよい。
また、ステップＳ１１の処理のうち、高温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎの算出は、ステップＳ６の処理（ボディダイオードの通電終了直前のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ１（オン電圧Ｖｏｎ）を測定）以降のいずれのタイミングで行ってもよい。ステップＳ１１の処理のうち、室温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎの算出は、ステップＳ９の処理（ボディダイオードの通電後のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ２（オン電圧Ｖｏｎ）を測定）以降のいずれのタイミングで行ってもよい。
また、ステップＳ５の処理とステップＳ６の処理との間（ボディダイオードの通電中）に、さらに、半導体基板３０の温度Ｔｍ１の算出と、この半導体基板３０の温度Ｔｍ１のときの半導体基板３０にかかる電圧Ｖｍ１の測定と、ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ１（オン電圧Ｖｏｎ）の測定と、を含む１組の工程を１回以上行ってもよい。この場合、高温時のＭＯＳＦＥＴのオン電圧Ｖｏｎの変動量ΔＶｏｎの算出は、上記（２）式において、ボディダイオードの通電中に測定したいずれかのＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ１を用いて算出してもよい。
検査装置のステージ、プローブおよび測定装置等は制御手段（不図示）によって制御される。また、本実施の形態にかかる炭化珪素半導体装置（半導体基板３０）の検査方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーションなどのコンピュータや、データベースサーバー、ウェブサーバーで実行することにより実現することができる。このプログラムを実行することで得られた検査結果や検出結果と、この検査結果や検出結果を得るために予め取得した情報と、はコンピュータで読み取り可能な記憶媒体（不図示）に記憶される。
また、上述したステップＳ１からステップＳ１２までの期間において測定される半導体基板３０にかかる電圧Ｖｍ０，Ｖｍ１，Ｖｍ２（ボディダイオードの順方向電圧Ｖｆ）の電圧波形は、モニター等の表示手段に出力されて常時観察可能な状態になっていてもよい。上述したステップＳ１からステップＳ１２までの期間において測定されるＭＯＳＦＥＴのオン電圧Ｖｏｎ（ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓ０、Ｖｄｓ１，Ｖｄｓ２）の電圧波形は、半導体基板３０にかかる電圧Ｖｍ０，Ｖｍ１，Ｖｍ２の電圧波形と異なる表示手段に出力されて常時観察可能な状態になっていてもよい。
また、このプログラムはコンピュータで読み取り可能な記録媒体に記録され、コンピュータやサーバーによって記録媒体から読み出されることによって実行される。記録媒体とは、ソリッドステートドライブ（ＳＳＤ：Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ハードディスクドライブ（ＨＤＤ：Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ブルーレイディスク（ＢＤ：Ｂｌｕ－ｒａｙ（登録商標） Ｄｉｓｃ）、フレキシブルディスク、ＵＳＢフラッシュメモリ、ＣＤ－ＲＯＭ、ＭＯ、ＤＶＤなどである。また、このプログラムは、インターネットなどのネットワークを介して配布することが可能な伝送媒体であってもよい。
以上、説明したように、実施の形態によれば、所定周期のＢＤ通電パルス信号の入力によりボディダイオードの通電を開始した後、ＢＤ通電パルス信号の入力を終了してボディダイオードの通電を終了する前に、発熱した半導体チップに対して異なるタイミングでＭＯＳＦＥＴのドレイン・ソース間電圧を少なくとも２回測定する。そして、測定したドレイン・ソース間電圧の差分（変動量：判断要素）に基づいてスクリーニングを行う。ボディダイオードの順方向電圧と比べて測定ばらつきの小さいＭＯＳＦＥＴのドレイン・ソース間電圧に基づいてスクリーニングを行うため、ボディダイオードの順方向電圧に基づいてスクリーニングを行う場合と比べて、スクリーニング精度を向上させることができる。
また、実施の形態によれば、さらにボディダイオード通電前後の室温時にそれぞれＭＯＳＦＥＴのドレイン・ソース間電圧を測定し、その差分に基づいてスクリーニングを行う。温度の異なる半導体チップでそれぞれ取得した判断要素に基づいてスクリーニングを行うことで、さらにスクリーニング精度を向上させることができる。また、実施の形態によれば、ボディダイオードを通電するための一組の入力端子（プローブ）を用いて、ボディダイオードの通電中（さらに通電前後）にＭＯＳＦＥＴのドレイン・ソース間電圧を測定し、ボディダイオードの通電終了とほぼ同時に、スクリーニングの判断要素を取得することができる。このため、スクリーニング検査の工程数を低減することができる。
また、実施の形態によれば、ＢＤ通電パルス信号の入力によりボディダイオードに順方向電流を流すことで、ボディダイオードに高電流密度で順方向電流を流しても、ＢＤ通電パルス信号のオフ信号の継続時間（オフのパルス幅）を、ボディダイオードに順方向電流が流れない時間にすることができる。このため、半導体チップが過剰に加熱されることを防止することができる。また、実施の形態によれば、半導体基板にプローブを押し当ててから離すまでの間に、ボディダイオードの通電と、スクリーニングの判断要素となる電圧の測定と、を行うことができる。このため、ボディダイオードの通電と、スクリーニング検査と、でプローブによる接触抵抗が変化することを抑制することができる。
（実験例）
ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの測定ばらつきと、積層欠陥成長の有無と、の関係について検証した。図４は、実験例の室温時のＭＯＳＦＥＴのドレイン・ソース間電圧の測定ばらつきを示す特性図である。図５は、実験例の高温（設定温度Ｔ１＝１７５℃）時のＭＯＳＦＥＴのドレイン・ソース間電圧の測定ばらつきを示す特性図である。図６は、比較例のボディダイオードの順方向電圧の測定ばらつきを示す特性図である。
図４には、横軸および縦軸にそれぞれボディダイオードの通電前後（ＢＤ通電前およびＢＤ通電後）のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓを示す。図５には、横軸および縦軸にそれぞれボディダイオードの通電初期および通電終了直前（ＢＤ通電初期およびＢＤ通電終了直前）のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓを示す。図６には、横軸および縦軸にそれぞれボディダイオードの通電前後の順方向電圧Ｖｆを示す。
上述した実施の形態にかかる炭化珪素半導体装置１０の検査方法にしたがって、複数の半導体基板（半導体チップ）３０（以下、実験例とする）について、室温時および高温時のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓを測定した結果をそれぞれ図４，５に示す。実験例の各試料は、ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓを測定するためのＶｏｎ測定パルス信号の強さがそれぞれ異なる。
図４には、ドレイン・ソース間電圧Ｖｄｓがボディダイオードの通電前後で変動しないの場合の基準線を実線で示す。図５には、ドレイン・ソース間電圧Ｖｄｓがボディダイオードの通電初期および通電終了直前で変動しない場合の基準線を実線で示す。また、図４，５には、それぞれ、基準線からの変動が±２％および±１％の場合の範囲をスクリーニングの合格範囲として破線で示す。スクリーニングの合格範囲とは、測定ばらつきの許容範囲であり、スクリーニング検査で積層欠陥が成長していないと判断する範囲である。
また、複数の半導体基板３０（以下、比較例とする）について、ボディダイオードの通電前後の順方向電圧Ｖｆを測定した結果を図６に示す。比較例の各試料は、ボディダイオードの通電させるためのＢＤ通電パルス信号の強さがそれぞれ異なる。図６には、ボディダイオードの通電前後で順方向電圧Ｖｆが変動しない場合の基準線を実線で示し、当該基準線から±５％変動した場合の範囲をスクリーニングの合格範囲として破線で示す。
図４に示す実験例の結果から、室温時のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの合格範囲を基準線から±２％の範囲内に設定することができることが確認された。室温時のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓが当該許容範囲から外れた試料４１は、ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓが変動した試料であると判断することができる。この試料４１では積層欠陥が成長していることが確認された。
図５に示す実験例の結果から、高温時のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの合格範囲を基準線から±１％以内に設定することができることを確認することができた。高温時のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓが当該許容範囲から外れた試料４２は、ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓが変動した試料であると判断することができる。この試料４２では積層欠陥が成長していることが確認された。
室温時と比べて高温時のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの合格範囲を狭くすることができる理由は、高温時に、室温時と比べてＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの絶対値が大きくなるからである。室温時にはＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの絶対値が小さいため、ボディダイオードの通電前後のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの変動量が大きくなる。
また、図６に示す比較例の結果から、ボディダイオードの通電前後の順方向電圧Ｖｆの測定ばらつきは、室温時および高温時のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの測定ばらつき（図４，５参照）よりも大きくなる傾向にあることが確認された。その理由は、次のとおりであると推測される。ＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓは、ｐ++型コンタクト領域６（図１（ａ）参照）の温度変化に依存しない。
これに対して、ボディダイオードの順方向電圧Ｖｆがｐ++型コンタクト領域６（図１（ｂ）参照）のコンタクト抵抗に依存し、このコンタクト抵抗が半導体基板３０の温度上昇により変化するからであると推測される。また、比較例では、多くの試料がボディダイオードの通電後に順方向電圧Ｖｆが大きくなる傾向が見られたが、いずれの試料においても積層欠陥の成長は確認されなかった。
また、比較例では、ボディダイオードの通電後の順方向電圧Ｖｆが基準線から＋５％を超えて変動している試料についても積層欠陥の成長は確認されなかった。したがって、図４～６に示す結果から、ボディダイオードの通電前後のＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓを比較することで、ボディダイオードの通電後の順方向電圧Ｖｆを比較する場合よりもスクリーニング精度を向上させることができることが確認された。
なお、上述した実験例では、スクリーニング検査で良品と判断するＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの合格範囲を、室温時および高温時でそれぞれ±２％の範囲内および±１％の範囲内としたが、このスクリーニング検査で良品と判断するＭＯＳＦＥＴのドレイン・ソース間電圧Ｖｄｓの測定ばらつきの範囲は炭化珪素半導体装置１０の設計条件に応じて種々設定される。
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ＭＯＳＦＥＴのオン電圧Ｖｏｎ（ドレイン・ソース間電圧Ｖｄｓ）の測定を４回（ボディダイオードの通電前、通電初期、通電終了直前、通電後）行う場合を例に説明しているが、これに限らず、ＭＯＳＦＥＴのオン電圧Ｖｏｎの測定を、上述した４回のタイミングに加えて、ボディダイオード通電中の異なるタイミングで適宜行ってもよい。
また、例えば、上述した実施の形態において、炭化珪素半導体装置の各部の寸法や不純物濃度、炭化珪素半導体装置に入力されるパルス信号の条件（振幅、周期、パルス幅）等は要求される仕様等に応じて種々設定される。また、上述した実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の検査方法は、半導体基板の内部のｐｎ接合で形成された寄生ｐｎダイオード（ボディダイオード）が形成される炭化珪素半導体装置の検査に有用であり、特にＭＯＳＦＥＴの検査に適している。
１ ｎ+型ドレイン領域
２ａ ｎ型バッファ領域
２ｂ ｎ-型ドリフト領域
３ ｎ型電流拡散領域
４ ｐ型ベース領域
５ ｎ++型ソース領域
６ ｐ++型コンタクト領域
７ トレンチ
８ ゲート絶縁膜
９ ゲート電極
１０ 炭化珪素半導体装置
１１ 層間絶縁膜
１２ バリアメタル
１３ ソース電極
１４ ソースパッド
１５ ドレイン電極
２１，２２ ｐ+型領域
２３ ｎ+型領域
３０ 半導体基板（半導体チップ）
３１ ｎ+型出発基板
３２ ｎ型エピタキシャル層
３３ ｎ-型エピタキシャル層
３４ ｐ型エピタキシャル層

Claims (7)

  1. 炭化珪素からなる半導体チップと、
    前記半導体チップの内部に設けられた第１導電型の第１半導体領域と、
    前記半導体チップのおもて面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
    前記半導体チップのおもて面と前記第２半導体領域との間に選択的に設けられた第１導電型の第３半導体領域と、
    前記第２半導体領域の、前記第３半導体領域と前記第１半導体領域との間の領域に接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜を挟んで前記第２半導体領域の反対側に設けられたゲート電極と、
    前記第２半導体領域および前記第３半導体領域に電気的に接続された第１電極と、
    前記半導体チップの裏面に設けられた第２電極と、を備えた炭化珪素半導体装置の検査方法であって、
    所定周期の第１パルス信号の入力により前記第２半導体領域と前記第１半導体領域とのｐｎ接合で形成される寄生ダイオードを通電する第１工程と、
    所定の第２パルス信号のオン信号入力により前記半導体チップに前記第２電極から前記第１電極に向かう所定の第１電流を流して、前記第１電極に対して前記第２電極に印加される正の第１電圧を測定する第２工程と、
    前記第１パルス信号の入力を終了して、前記寄生ダイオードの通電を終了する第３工程と、
    前記第１工程の後と、前記第３工程の前に、前記第１工程によって発熱した前記半導体チップに対して異なるタイミングで前記第２工程を行って取得した２つの前記第１電圧の第１差分を算出する第４工程と、
    前記第１差分が第１所定範囲内にある前記半導体チップを良品として選別する第５工程と、
    を含むことを特徴とする炭化珪素半導体装置の検査方法。
  2. 前記第１工程の前に前記半導体チップに対して前記第２工程を行って取得した前記第１電圧と、前記第３工程の後に降温した前記半導体チップに対して前記第２工程を行って取得した前記第１電圧と、の第２差分を算出する第６工程をさらに含み、
    前記第６工程では、前記第１差分が前記第１所定範囲内にあり、かつ前記第２差分が第２所定範囲内にある前記半導体チップを良品として選別することを特徴とする請求項１に記載の炭化珪素半導体装置の検査方法。
  3. 前記第４工程では、前記寄生ダイオードを通電初期に前記第２工程を行って取得した前記第１電圧と、前記寄生ダイオードの所定の通電時間が経過した後に前記第２工程を行って取得した前記第１電圧と、の前記第１差分を算出することを特徴とする請求項１または２に記載の炭化珪素半導体装置の検査方法。
  4. 所定の第３パルス信号のオン信号入力により前記寄生ダイオードに順方向に第２電流を流して、前記第２電極に対して前記第１電極に印加される正の第２電圧を測定する第７工程と、
    前記第２電圧に基づいて前記半導体チップの温度を算出する第８工程と、
    をさらに含み、
    前記半導体チップの温度を前記第７工程および前記第８工程によって取得し、前記半導体チップの温度が所定の設定温度であることを確認してから前記第２工程を行うことを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体装置の検査方法。
  5. 前記第７工程では、前記寄生ダイオードの定格の１／１０００の前記第２電流を前記寄生ダイオードに流したときの前記第２電圧を測定し、
    前記第８工程では、前記第１工程の前に前記第７工程を行って取得した前記第２電圧と、前記第１工程の後に前記第７工程を行って取得した前記第２電圧と、に基づいて前記半導体チップの温度を算出することを特徴とする請求項４に記載の炭化珪素半導体装置の検査方法。
  6. 前記第７工程では、前記第１パルス信号および前記第２パルス信号のオン信号入力と異なるタイミングで前記第３パルス信号のオン信号を入力することを特徴とする請求項４または５に記載の炭化珪素半導体装置の検査方法。
  7. 前記第２工程では、前記第１パルス信号のオン信号入力と異なるタイミングで前記第２パルス信号のオン信号を入力することを特徴とする請求項１～６のいずれか一つに記載の炭化珪素半導体装置の検査方法。
JP2021000361A 2021-01-05 2021-01-05 炭化珪素半導体装置の検査方法 Pending JP2022105804A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021000361A JP2022105804A (ja) 2021-01-05 2021-01-05 炭化珪素半導体装置の検査方法
US17/538,608 US11693044B2 (en) 2021-01-05 2021-11-30 Method of inspecting silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021000361A JP2022105804A (ja) 2021-01-05 2021-01-05 炭化珪素半導体装置の検査方法

Publications (1)

Publication Number Publication Date
JP2022105804A true JP2022105804A (ja) 2022-07-15

Family

ID=82218622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021000361A Pending JP2022105804A (ja) 2021-01-05 2021-01-05 炭化珪素半導体装置の検査方法

Country Status (2)

Country Link
US (1) US11693044B2 (ja)
JP (1) JP2022105804A (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6075257B2 (ja) 2013-09-25 2017-02-08 富士電機株式会社 炭化珪素半導体装置の検査方法及び検査装置
US10381274B2 (en) * 2016-02-09 2019-08-13 Fuji Electric Co., Ltd. Assessment method, and semiconductor device manufacturing method
JP7080166B2 (ja) * 2018-12-21 2022-06-03 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP7293749B2 (ja) 2019-03-14 2023-06-20 富士電機株式会社 炭化珪素半導体装置の選別方法

Also Published As

Publication number Publication date
US20220214392A1 (en) 2022-07-07
US11693044B2 (en) 2023-07-04

Similar Documents

Publication Publication Date Title
US10475920B2 (en) Semiconductor device and semiconductor device manufacturing method
JP6075257B2 (ja) 炭化珪素半導体装置の検査方法及び検査装置
JP5980024B2 (ja) 炭化珪素半導体装置の製造方法
US11262399B2 (en) Method of determining whether a silicon-carbide semiconductor device is a conforming product
JP5561217B2 (ja) ライフタイム値の測定方法及びこれを用いたウエーハの選別方法
JP7013684B2 (ja) 炭化珪素半導体装置の選別方法
JP2022105804A (ja) 炭化珪素半導体装置の検査方法
JP2014183136A (ja) 炭化珪素チップ、炭化珪素ウエハ、炭化珪素チップの試験方法、炭化珪素ウエハの試験方法
US20220254917A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7013683B2 (ja) 炭化珪素半導体装置の選別方法
JP7013685B2 (ja) 炭化珪素半導体装置の選別方法
JP2019186460A (ja) 炭化珪素半導体装置及びその製造方法
JP2022175891A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2017212317A (ja) 通電検査装置、および、通電検査方法
JP6737193B2 (ja) 半導体装置の製造方法
JP7192338B2 (ja) 炭化珪素半導体装置の選別方法
JP2022163818A (ja) 炭化珪素半導体装置の製造方法
Choi et al. Investigations of 900V 4H-SiC Planar Power MOSFET for More Robust Reliability Performance
US20220254916A1 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
US20220165629A1 (en) Silicon carbide semiconductor device, semiconductor package, and method of inspecting silicon carbide semiconductor device
JP7052295B2 (ja) 炭化珪素半導体装置の製造方法
Flicker et al. Performance and Reliability Characterization of 1200 V Silicon Carbide Power MOSFETs and JFETs at High Temperatures
Perpiñà SWITCHING-CELL-ARRAY-BASED POWER ELECTRONICS CONVERSION FOR FUTURE ELECTRIC VEHICLES
Yoo et al. 4H-SiC/SiO2 Interface Degradation in 1.2 kV 4H-SiC MOSFETs Due to Power Cycling Tests
CN104458035A (zh) 检测结构及检测方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231214