WO2014091545A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2014091545A1
WO2014091545A1 PCT/JP2012/081980 JP2012081980W WO2014091545A1 WO 2014091545 A1 WO2014091545 A1 WO 2014091545A1 JP 2012081980 W JP2012081980 W JP 2012081980W WO 2014091545 A1 WO2014091545 A1 WO 2014091545A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
trenches
temperature
semiconductor device
temperature sense
Prior art date
Application number
PCT/JP2012/081980
Other languages
English (en)
French (fr)
Inventor
毅 大佐賀
秀樹 春口
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2012/081980 priority Critical patent/WO2014091545A1/ja
Publication of WO2014091545A1 publication Critical patent/WO2014091545A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a semiconductor device capable of improving the accuracy of temperature detection of a temperature sense diode without increasing the area of the temperature sense pad, and a method for manufacturing the same.
  • IGBTs and MOSFETs Semiconductor devices equipped with power chips such as IGBTs and MOSFETs are used as switches for energizing and interrupting current at high speed.
  • heat is generated by time integration of current and on-voltage when energized, and heat is generated by time integration of current and voltage at turn-on and turn-off. If the temperature exceeds the guaranteed value due to this heat, the chip may be destroyed. Therefore, the temperature is adjusted by attaching the chip to a heat radiating fin or the like so that the temperature does not exceed the guaranteed value.
  • a power chip incorporating a temperature sensing diode has been devised in order to quickly detect temperature (see, for example, Patent Document 1).
  • the forward voltage VF of the diode decreases in proportion to the temperature increase. For this reason, the value of VF is monitored, and the temperature is detected by converting it to a temperature with an external circuit.
  • the temperature of the chip surface is constantly monitored, and when the temperature exceeds the guaranteed value, the operation is stopped by external control, or the operation is switched to an operation that does not increase the temperature, thereby improving the system reliability. Yes.
  • the accuracy of temperature detection also varies. Therefore, in order to improve the accuracy of temperature detection, it is required to minimize the variation in the value of VF. Furthermore, the temperature sensing diode and the temperature sensing pads (anode pad and cathode pad) that are electrically connected to the temperature sensing diode cannot perform the basic operation of the power chip to supply or cut off current, so that the area is as small as possible. It is required to be formed.
  • the capacitance between the temperature sense pad and the emitter is small in the IGBT TEMMCELL test with the temperature sense diode, the noise immunity decreases and the VF variation increases. Therefore, the capacity of the temperature sense pad is increased by increasing the area of the temperature sense pad to be larger than the area necessary for connecting the wires. However, there is a problem that the effective area of the chip (area where electricity can be applied) is reduced and the on-voltage is increased.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device that can improve the temperature detection accuracy of the temperature sense diode without increasing the area of the temperature sense pad, and its manufacture. Get the method.
  • a semiconductor device includes a semiconductor substrate, a transistor provided on the semiconductor substrate and having an electrode connected to the semiconductor substrate, and a temperature sensing diode provided on the semiconductor substrate and monitoring the temperature of the semiconductor substrate. And a temperature sense pad provided on the semiconductor substrate via an insulating film and electrically connected to the temperature sense diode, and a plurality of trenches are provided in the semiconductor substrate under the temperature sense pad. It is characterized by.
  • the temperature detection accuracy of the temperature sense diode can be improved without increasing the area of the temperature sense pad.
  • FIG. 2 is a cross-sectional view taken along the line II of FIG. It is the top view to which the temperature sense diode and temperature sense pad which concern on Embodiment 1 of this invention were expanded. It is the top view to which the temperature sense diode and temperature sense pad which concern on Embodiment 2 of this invention were expanded.
  • FIG. 1 is a top view showing a semiconductor device according to Embodiment 1 of the present invention.
  • a gate pad 2 and an emitter electrode 3 are provided on the main cell portion of the semiconductor substrate 1.
  • An FLR (Field Limiting Ring) portion is arranged so as to surround the main cell portion.
  • a temperature sense diode 4 for monitoring the temperature of the semiconductor substrate 1 is provided near the center of the semiconductor substrate 1.
  • the temperature sense pad 5 is electrically connected to the temperature sense diode 4 via a conductive wiring 6 such as Al.
  • FIG. 2 is a cross-sectional view taken along the line II of FIG.
  • an N-type carrier storage layer 8 and a P-type channel layer 9 are sequentially provided on the N ⁇ -type drift layer 7 of the semiconductor substrate 1.
  • a trench gate 10 is provided so as to penetrate the N-type carrier storage layer 8 and the P-type channel layer 9.
  • the trench gate 10 is a trench 11 filled with doped polysilicon 13 via a gate insulating film 12.
  • N + -type source layers 14 are provided on both sides of the trench gate 10, and an interlayer insulating film 15 is provided on the trench gate 10.
  • the emitter electrode 3 is connected to the P-type channel layer 9.
  • a P + -type collector layer 16 is provided under the N ⁇ -type drift layer 7, and a collector electrode 17 is connected to the P + -type collector layer 16. These constitute the transistor 18.
  • the transistor 18 is an n-channel IGBT, but is not limited to this and may be a MOSFET.
  • a plurality of P-type ring layers 19 are provided on the semiconductor substrate 1.
  • a temperature sense pad 5 electrically connected to the temperature sense diode 4 is provided on the semiconductor substrate 1 via an insulating film 20.
  • a plurality of trenches 21 are provided in the semiconductor substrate 1 under the temperature sense pad 5.
  • Doped polysilicon 22 electrically connected to the temperature sense pad 5 is filled in the plurality of trenches 21 via the insulating film 20.
  • FIG. 3 is an enlarged top view of the temperature sense diode and the temperature sense pad according to the first embodiment of the present invention.
  • the temperature sense diode 4 has a P-type region 23 and an N-type region 24 formed on polysilicon to form a PN junction. By observing the temperature change of the forward voltage VF when a constant current is passed from the P-type region 23 to the N-type region 24, the temperature of the chip surface can be monitored.
  • the temperature sense pad 5 has an anode pad 25 connected to the P-type region 23 and a cathode pad 26 connected to the N-type region 24. A plurality of trenches 21 are provided under the anode pad 25 and the cathode pad 26.
  • the temperature sense pad 5 and the N ⁇ type drift layer 7 have a capacitance due to the insulating film 20 disposed therebetween.
  • the N ⁇ type drift layer 7 and the P type channel layer 9 are connected with a PN junction capacitance. Therefore, between the temperature sense pad 5 and the emitter electrode 3, a capacitor by the insulating film 20 and a PN junction capacitor are connected in series.
  • the capacitance by the insulating film 20 is increased by providing a plurality of trenches 21 in the semiconductor substrate 1 under the temperature sense pad 5.
  • the capacitance between the temperature sense pad 5 and the emitter electrode 3 can be increased without increasing the area of the temperature sense pad 5. Therefore, the value of the forward voltage VF of the temperature sense diode is less affected by noise, and therefore the VF variation of the temperature sense diode 4 can be suppressed to a small value.
  • the accuracy of temperature detection of the temperature sense diode 4 can be improved without increasing the area of the temperature sense pad 5.
  • the temperature sense pad 5 is usually made of Al or AlSi. If the trench 21 is shallow, an Al or AlSi film can be formed along the sidewall of the trench 21 by sputtering, but cannot be formed if the trench 21 is thin and deep. Therefore, after the doped polysilicon 22 is filled in the trench 21, the temperature sense pad 5 is formed by sputtering. Thereby, the insulating film 20 on the side wall of the trench 21 and the temperature sense pad 5 can be connected without a gap.
  • FIG. FIG. 4 is an enlarged top view of the temperature sense diode and the temperature sense pad according to the second embodiment of the present invention.
  • the wiring 6 that electrically connects the temperature sensing diode 4 and the temperature sensing pad 5 is provided on the semiconductor substrate 1 with an insulating film 20 in the same manner as the temperature sensing pad 5. Under the wiring 6, a plurality of trenches 21 are provided in the semiconductor substrate 1.
  • the area of the temperature sensing pad 5 required for the wire connection is reduced. A sufficient capacity cannot be ensured only by providing the trench 21 below the trench 21. Further, the area of the wiring 6 connecting the temperature sensing pad 5 arranged at the chip end and the temperature sensing diode 4 arranged near the chip center is considerably large. Therefore, in this embodiment, the trench 21 is also provided under the wiring 6. Thereby, a capacity
  • FIG. 5 is a sectional view showing a semiconductor device according to the third embodiment of the present invention.
  • the doped polysilicon 22 is etched so that the upper surface of the doped polysilicon 22 has no step with respect to the upper surface of the semiconductor substrate 1.
  • the temperature sense pad 5 can be formed flat on the doped polysilicon 22, making it easy to ultrasonically connect a wire to the temperature sense pad 5.
  • FIG. FIG. 6 is a sectional view showing a semiconductor device according to the fourth embodiment of the present invention.
  • a P-type diffusion layer 27 that is deeper than the plurality of trenches 21 is provided in the semiconductor substrate 1 so as to cover the plurality of trenches 21.
  • an electric field is not applied to the end portion of the trench 21 even when a bias is applied between the collector and emitter of the IGBT, so that the breakdown voltage can be stabilized.
  • the width and interval of the trench 21 can be freely set without worrying about the withstand voltage, and the adjustment of the capacitance between the temperature sense pad 5 and the emitter electrode 3 becomes easy.
  • 7 to 9 are sectional views showing manufacturing steps of the semiconductor device according to the fourth embodiment of the present invention.
  • a P-type diffusion layer 27 and a P-type ring layer 19 are simultaneously formed on the semiconductor substrate 1.
  • an N-type carrier storage layer 8 a P-type channel layer 9, and an N + -type source layer 14 are formed.
  • the trench 11 of the trench gate 10 and the plurality of trenches 21 are formed simultaneously.
  • the gate insulating film 12 and the insulating film 20 of the trench gate 10 are formed simultaneously.
  • the doped polysilicon 22 in the plurality of trenches 21 and the doped polysilicon 13 of the trench gate 10 are formed simultaneously.
  • the temperature sense pad 5 is formed on the region of the semiconductor substrate 1 where the plurality of trenches 21 are provided.
  • the temperature sensing pad 5 and the emitter electrode 3 can be formed without increasing the number of wafer process steps. The capacity between them can be increased and the breakdown voltage can be stabilized.
  • the semiconductor device described above is not limited to that formed of silicon, but may be formed of a wide band gap semiconductor having a larger band gap than silicon.
  • the wide band gap semiconductor is, for example, silicon carbide, a gallium nitride-based material, or diamond.
  • a semiconductor device formed of such a wide band gap semiconductor has high voltage resistance and high allowable current density, and thus can be miniaturized.
  • a semiconductor module incorporating this element can also be miniaturized.
  • the heat resistance of the element is high, the heat dissipating fins of the heat sink can be miniaturized and the water cooling part can be air cooled, so that the semiconductor module can be further miniaturized.
  • the power loss of the element is low and the efficiency is high, the efficiency of the semiconductor module can be increased.

Abstract

　半導体基板（１）に接続された電極（３）を有するトランジスタ（１８）が半導体基板（１）に設けられている。半導体基板（１）の温度をモニターする温度センスダイオード（４）が半導体基板（１）に設けられている。温度センスダイオード（４）に電気的に接続された温度センスパッド（５）が半導体基板（１）上に絶縁膜（２０）を介して設けられている。温度センスパッド（５）の下において半導体基板（１）に複数のトレンチ（２１）が設けられている。

Description

半導体装置及びその製造方法
　本発明は、温度センスパッドの面積を増やすことなく温度センスダイオードの温度検出の精度を向上させることができる半導体装置及びその製造方法に関する。
　ＩＧＢＴやＭＯＳＦＥＴなどのパワーチップを搭載した半導体装置は電流を高速で通電したり遮断したりするスイッチに使用される。スイッチングを繰り返すと、通電時は電流とオン電圧の時間積分により発熱し、ターンオン時とターンオフ時も電流と電圧の時間積分により発熱する。この熱により温度が保証値を超えるとチップが破壊される可能性がある。そこで、温度が保証値を超えないように、チップを放熱フィンなどに取り付けて温度調整している。
　近年、温度を素早く検出するために、温度センスダイオードを内蔵したパワーチップが考案されている（例えば、特許文献１参照）。ダイオードの順電圧ＶＦは温度上昇に比例して低下する。このため、ＶＦの値をモニターし、それを外部の回路で温度に換算することで温度検出を行っている。チップ表面の温度を常にモニターし、温度が保証値よりも大きくなると、外部からの制御で動作を停止するか、温度が上がらないような動作に切り替えることで、システムの信頼性の向上を図っている。
特開２０１１－１５５２８９号公報
　温度センスダイオードのＶＦの値がばらつくと温度検出の精度もばらつく。従って、温度検出の精度を向上させるには、ＶＦの値のばらつきを極力小さくすることが要求されている。さらには、温度センスダイオードや、これに電気的に接続されている温度センスパッド（アノードパッドとカソードパッド）は電流を通電したり遮断したりするというパワーチップの基本動作ができないため、なるべく狭い領域に形成することが要求される。
　しかし、温度センスダイオードを備えたＩＧＢＴのＴＥＭＣＥＬＬ試験において、温度センスパッドとエミッタ間の容量が小さいと、ノイズ耐量が低下し、ＶＦばらつきが大きくなる。そこで、温度センスパッドの面積を、ワイヤを接続するために必要な面積以上に大きくして、容量を増やしている。しかし、チップの有効面積（通電可能な領域）が小さくなってしまい、オン電圧が大きくなるという問題がある。
　本発明は、上述のような課題を解決するためになされたもので、その目的は温度センスパッドの面積を増やすことなく温度センスダイオードの温度検出の精度を向上させることができる半導体装置及びその製造方法を得るものである。
　本発明に係る半導体装置は、半導体基板と、前記半導体基板に設けられ、前記半導体基板に接続された電極を有するトランジスタと、前記半導体基板に設けられ、前記半導体基板の温度をモニターする温度センスダイオードと、前記半導体基板上に絶縁膜を介して設けられ、前記温度センスダイオードに電気的に接続された温度センスパッドとを備え、前記温度センスパッドの下において前記半導体基板に複数のトレンチが設けられていることを特徴とする。
　本発明により、温度センスパッドの面積を増やすことなく温度センスダイオードの温度検出の精度を向上させることができる。
本発明の実施の形態１に係る半導体装置を示す上面図である。 図１のＩ－ＩＩに沿った断面図である。 本発明の実施の形態１に係る温度センスダイオードと温度センスパッドを拡大した上面図である。 本発明の実施の形態２に係る温度センスダイオードと温度センスパッドを拡大した上面図である。 本発明の実施の形態３に係る半導体装置を示す断面図である。 本発明の実施の形態４に係る半導体装置を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
　本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。半導体基板１のメインセル部にゲートパッド２とエミッタ電極３が設けられている。メインセル部を囲うようにＦＬＲ（Field Limiting Ring）部が配置されている。半導体基板１の温度をモニターする温度センスダイオード４が半導体基板１の中央付近に設けられている。温度センスパッド５がＡｌ等の導電性の配線６を介して温度センスダイオード４に電気的に接続されている。
　図２は図１のＩ－ＩＩに沿った断面図である。メインセル部において、半導体基板１のＮ－型ドリフト層７上にＮ型キャリア蓄積層８とＰ型チャネル層９が順に設けられている。Ｎ型キャリア蓄積層８とＰ型チャネル層９を貫通するようにトレンチゲート１０が設けられている。トレンチゲート１０はトレンチ１１内にゲート絶縁膜１２を介してドープドポリシリコン１３が充填されたものである。トレンチゲート１０の両サイドにＮ＋型ソース層１４が設けられ、トレンチゲート１０上に層間絶縁膜１５が設けられている。エミッタ電極３がＰ型チャネル層９に接続されている。Ｎ－型ドリフト層７の下にＰ＋型コレクタ層１６が設けられ、Ｐ＋型コレクタ層１６にコレクタ電極１７が接続されている。これらによりトランジスタ１８が構成される。なお、ここではトランジスタ１８はｎチャネル型ＩＧＢＴであるが、これに限らずＭＯＳＦＥＴでもよい。
　ＦＬＲ部において、複数のＰ型リング層１９が半導体基板１に設けられている。温度センスパッド部において、温度センスダイオード４に電気的に接続された温度センスパッド５が半導体基板１上に絶縁膜２０を介して設けられている。温度センスパッド５の下において半導体基板１に複数のトレンチ２１が設けられている。温度センスパッド５と電気的に接続されたドープドポリシリコン２２が複数のトレンチ２１内に絶縁膜２０を介して充填されている。
　図３は、本発明の実施の形態１に係る温度センスダイオードと温度センスパッドを拡大した上面図である。温度センスダイオード４は、ポリシリコン上にＰ型領域２３とＮ型領域２４を設けてＰＮ接合を構成したものである。Ｐ型領域２３からＮ型領域２４に一定の電流を通電する際の順電圧ＶＦの温度変化を観測することで、チップ表面の温度をモニターすることができる。温度センスパッド５は、Ｐ型領域２３に接続されたアノードパッド２５と、Ｎ型領域２４に接続されたカソードパッド２６とを有する。これらのアノードパッド２５とカソードパッド２６の下に複数のトレンチ２１が設けられている。
　温度センスパッド５とＮ－型ドリフト層７はその間に配置された絶縁膜２０により容量を持つ。Ｎ－型ドリフト層７とＰ型チャネル層９はＰＮ接合容量を持って接続されている。従って、温度センスパッド５とエミッタ電極３との間には、絶縁膜２０による容量とＰＮ接合容量が直列に接続されている。
　本実施の形態では、温度センスパッド５の下において半導体基板１に複数のトレンチ２１を設けることで絶縁膜２０による容量を増やす。これにより、温度センスパッド５の面積を増やすことなく、温度センスパッド５とエミッタ電極３との間の容量を増やすことができる。従って、温度センスダイオードの順電圧ＶＦの値がノイズの影響を受けにくくなるため、温度センスダイオード４のＶＦばらつきを小さく抑えることができる。この結果、温度センスパッド５の面積を増やすことなく温度センスダイオード４の温度検出の精度を向上させることができる。
　また、温度センスパッド５は通常ＡｌやＡｌＳｉで形成される。トレンチ２１が浅ければ、スパッタ法でトレンチ２１の側壁に沿ってＡｌやＡｌＳｉ膜を形成できるが、トレンチ２１が細くて深い場合は形成できない。そこで、トレンチ２１内にドープドポリシリコン２２を充填した後に、温度センスパッド５をスパッタ法にて形成する。これにより、トレンチ２１の側壁の絶縁膜２０と温度センスパッド５を隙間無く接続することができる。
実施の形態２．
　図４は、本発明の実施の形態２に係る温度センスダイオードと温度センスパッドを拡大した上面図である。温度センスダイオード４と温度センスパッド５を電気的に接続する配線６は、温度センスパッド５と同様に半導体基板１上に絶縁膜２０を介して設けられている。この配線６の下において半導体基板１に複数のトレンチ２１が設けられている。
　小信号パッドに接続するワイヤの径が細い場合、ワイヤ接続に必要な温度センスパッド５の面積は小さくなる。その下にトレンチ２１を設けただけでは、十分な容量を確保できない。また、チップ端に配置された温度センスパッド５とチップ中心付近に配置された温度センスダイオード４を接続する配線６の面積はかなり大きい。そこで、本実施の形態では、配線６の下にもトレンチ２１を設ける。これにより、容量を更に増やすことができ、温度センスダイオード４の温度検出の精度を向上させることができる。
実施の形態３．
　図５は、本発明の実施の形態３に係る半導体装置を示す断面図である。ドープドポリシリコン２２をエッチングして、ドープドポリシリコン２２の上面が半導体基板１の上面に対して段差が無くなるようにしている。これにより、ドープドポリシリコン２２上に温度センスパッド５を平坦に形成することができるため、温度センスパッド５にワイヤを超音波接続しやすくなる。
実施の形態４．
　図６は、本発明の実施の形態４に係る半導体装置を示す断面図である。複数のトレンチ２１よりも深さが深いＰ型拡散層２７が複数のトレンチ２１を覆うように半導体基板１に設けられている。このようにトレンチ２１をＰ型拡散層２７で覆うことで、ＩＧＢＴのコレクタエミッタ間にバイアスをかけてもトレンチ２１の端部に電界がかからないので、耐圧を安定させることができる。また、耐圧を気にせずにトレンチ２１の幅や間隔を自由に設定することが可能となり、温度センスパッド５とエミッタ電極３との間の容量の調整が容易になる。
　続いて、本実施の形態の製造方法を説明する。図７～図９は、本発明の実施の形態４に係る半導体装置の製造工程を示す断面図である。
　まず、図７に示すように、Ｐ型拡散層２７とＰ型リング層１９を半導体基板１に同時に形成する。次に、図８に示すように、Ｎ型キャリア蓄積層８、Ｐ型チャネル層９、及びＮ＋型ソース層１４を形成する。そして、トレンチゲート１０のトレンチ１１と複数のトレンチ２１を同時に形成する。
　次に、図９に示すように、トレンチゲート１０のゲート絶縁膜１２と絶縁膜２０を同時に形成する。複数のトレンチ２１内のドープドポリシリコン２２とトレンチゲート１０のドープドポリシリコン１３を同時に形成する。その後、温度センスパッド５を、半導体基板１の複数のトレンチ２１が設けられた領域上に形成する。
　上記のように複数のトレンチ２１、ドープドポリシリコン２２、Ｐ型拡散層２７を他の構成と同時に形成することにより、ウエハプロセスの工程数を増やすことなく、温度センスパッド５とエミッタ電極３の間の容量を増やし、耐圧も安定させることができる。
　なお、上記の半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１　半導体基板、３　エミッタ電極（電極）、４　温度センスダイオード、５　温度センスパッド、６　配線、１０　トレンチゲート、１１　トレンチ、１２　ゲート絶縁膜、１３，２２　ドープドポリシリコン、１８　トランジスタ、１９　Ｐ型リング層、２０　絶縁膜、２１　トレンチ、２７　Ｐ型拡散層

Claims (9)

  1. 　半導体基板と、
    　前記半導体基板に設けられ、前記半導体基板に接続された電極を有するトランジスタと、
    　前記半導体基板に設けられ、前記半導体基板の温度をモニターする温度センスダイオードと、
    　前記半導体基板上に絶縁膜を介して設けられ、前記温度センスダイオードに電気的に接続された温度センスパッドとを備え、
    　前記温度センスパッドの下において前記半導体基板に複数のトレンチが設けられていることを特徴とする半導体装置。
  2. 　前記半導体基板上に前記絶縁膜を介して設けられ、前記温度センスダイオードと前記温度センスパッドを電気的に接続する配線を更に備え、
    　前記配線の下において前記半導体基板に複数のトレンチが設けられ、前記温度センスパッドは前記複数のトレンチ内にも存在することを特徴とする請求項１に記載の半導体装置。
  3. 　前記複数のトレンチ内に充填され、前記温度センスパッドと電気的に接続されたドープドポリシリコンを更に備えることを特徴とする請求項１又は２に記載の半導体装置。
  4. 　前記ドープドポリシリコンの上面は前記半導体基板の上面に対して段差が無いことを特徴とする請求項３に記載の半導体装置。
  5. 　前記複数のトレンチを覆うように前記半導体基板に設けられ、前記複数のトレンチよりも深さが深いＰ型拡散層を更に備えることを特徴とする請求項１～４の何れか1項に記載の半導体装置。
  6. 　前記半導体基板に接続された電極と、トレンチゲートとを有するトランジスタを半導体基板に形成する工程と、
    　前記半導体基板の温度をモニターする温度センスダイオードを前記半導体基板に形成する工程と、
    　前記半導体基板に複数のトレンチを形成する工程と、
    　前記温度センスダイオードに電気的に接続された温度センスパッドを、前記半導体基板の前記複数のトレンチが設けられた領域上に絶縁膜を介して形成する工程とを備え、
    　前記トレンチゲートのトレンチと前記複数のトレンチを同時に形成することを特徴とする半導体装置の製造方法。
  7. 　前記トレンチゲートのゲート絶縁膜と前記絶縁膜を同時に形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 　前記温度センスパッドと電気的に接続されたドープドポリシリコンを前記複数のトレンチ内に充填する工程を更に備え、
    　前記複数のトレンチ内の前記ドープドポリシリコンと前記トレンチゲートのドープドポリシリコンを同時に形成することを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 　前記複数のトレンチよりも深さが深いＰ型拡散層を前記半導体基板に形成する工程と、
    　前記トランジスタを形成した領域を囲うようにＰ型リング層を前記半導体基板に形成する工程を更に備え、
    　前記Ｐ型拡散層内に前記複数のトレンチを形成し、
    　前記Ｐ型拡散層と前記Ｐ型リング層を同時に形成することを特徴とする請求項６～８の何れか１項に記載の半導体装置の製造方法。
PCT/JP2012/081980 2012-12-10 2012-12-10 半導体装置及びその製造方法 WO2014091545A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/081980 WO2014091545A1 (ja) 2012-12-10 2012-12-10 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/081980 WO2014091545A1 (ja) 2012-12-10 2012-12-10 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2014091545A1 true WO2014091545A1 (ja) 2014-06-19

Family

ID=50933873

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081980 WO2014091545A1 (ja) 2012-12-10 2012-12-10 半導体装置及びその製造方法

Country Status (1)

Country Link
WO (1) WO2014091545A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016028943A1 (en) * 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
CN113066852A (zh) * 2021-03-15 2021-07-02 无锡新洁能股份有限公司 感测功率半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229758A (ja) * 1987-03-19 1988-09-26 Nippon Denso Co Ltd 半導体装置
JP2002009284A (ja) * 2000-06-19 2002-01-11 Mitsubishi Electric Corp 電力用半導体素子及び電力用半導体装置
JP2005340347A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
WO2010109596A1 (ja) * 2009-03-24 2010-09-30 トヨタ自動車株式会社 半導体装置
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63229758A (ja) * 1987-03-19 1988-09-26 Nippon Denso Co Ltd 半導体装置
JP2002009284A (ja) * 2000-06-19 2002-01-11 Mitsubishi Electric Corp 電力用半導体素子及び電力用半導体装置
JP2005340347A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
WO2010109596A1 (ja) * 2009-03-24 2010-09-30 トヨタ自動車株式会社 半導体装置
JP2011204803A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体装置
JP2011249491A (ja) * 2010-05-26 2011-12-08 Mitsubishi Electric Corp 電力用半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016028943A1 (en) * 2014-08-19 2016-02-25 Vishay-Siliconix Electronic circuit
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
CN113066852A (zh) * 2021-03-15 2021-07-02 无锡新洁能股份有限公司 感测功率半导体器件

Similar Documents

Publication Publication Date Title
US11158511B2 (en) Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
KR101672689B1 (ko) 반도체장치 및 그 제조방법
JP5605095B2 (ja) 半導体装置
US9431394B2 (en) Power semiconductor package with gate and field electrode leads
WO2016098199A1 (ja) 半導体装置
JP2009188178A (ja) 半導体装置
CN110622320B (zh) 半导体装置
US10355082B2 (en) Semiconductor device including active and dummy cell regions
CN110391225B (zh) 半导体装置
CN110197826B (zh) 半导体装置及其制造方法以及电力变换装置
JP5365019B2 (ja) 半導体装置
JP5487956B2 (ja) 半導体装置
JP2012099695A (ja) 半導体装置
JP5747581B2 (ja) 半導体装置
JP2010287786A (ja) 半導体装置
WO2014091545A1 (ja) 半導体装置及びその製造方法
JP7076387B2 (ja) 半導体装置
US8692244B2 (en) Semiconductor device
JP2018157043A (ja) 半導体装置および半導体装置の製造方法
JP6048126B2 (ja) 半導体装置及び半導体装置の製造方法
JP5087831B2 (ja) 半導体装置およびその製造方法
JP2010199149A (ja) 半導体装置
WO2022172328A1 (ja) 半導体装置
JP7334678B2 (ja) 半導体装置
JP7243795B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12889929

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12889929

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP