JP2012253202A

JP2012253202A - パワーモジュール

Info

Publication number: JP2012253202A
Application number: JP2011124850A
Authority: JP
Inventors: Masanori Yamamoto; 正則山元
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2011-06-03
Filing date: 2011-06-03
Publication date: 2012-12-20
Anticipated expiration: 2031-06-03
Also published as: JP5452549B2

Abstract

【課題】本発明は、別に保護回路を設けることなく負荷の短絡時にＭＯＳＦＥＴチップおよびＩＧＢＴチップを保護することが可能なパワーモジュールを提供することを目的とする。
【解決手段】本発明によるパワーモジュールは、同一パッケージ内に並列接続されたＭＯＳＦＥＴチップ１１とＩＧＢＴチップ１２とを搭載するパワーモジュール２２であって、ＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２の動作を制御するゲートドライバ１３を備え、ＭＯＳＦＥＴチップ１１は、当該ＭＯＳＦＥＴチップ１１を流れる電流を検知する電流センサを有し、ゲートドライバ１３は、電流センサが検知した電流値に基づいてパワーモジュール２２の負荷が短絡していると判断すると、先にＩＧＢＴチップ１２、次いでＭＯＳＦＥＴチップ１１をオフし、ＭＯＳＦＥＴチップ１１のアバランシェ電圧は、ＩＧＢＴチップ１２の耐圧より低いことを特徴とする。
【選択図】図１

Description

本発明は、ＭＯＳＦＥＴチップとＩＧＢＴチップとを搭載するパワーモジュールに関する。

一般的に、ＭＯＳＦＥＴは、特に大電流の場合にＩＧＢＴモジュールに比べて損失が大きくなり、ＩＧＢＴは、特に小電流や高周波数の条件下ではＭＯＳＦＥＴに比べて損失が大きくなる。そのため、ＭＯＳＦＥＴチップのみを搭載したモジュール、あるいは、ＩＧＢＴチップのみを搭載したモジュールでは、電流および周波数の適用範囲が狭く制限されてしまい、広い範囲で適用するには困難であった。

上記の問題の対策として、１つのモジュールにＭＯＳＦＥＴチップおよびＩＧＢＴチップを搭載し、上記適用範囲を広くしたものがある（例えば、特許文献１，２参照）。

特開平４−３５４１５６号公報特開２００２−１６５４３９号公報

特許文献１，２では、ＭＯＳＦＥＴチップおよびＩＧＢＴチップを搭載したパワーモジュールが接続された負荷回路が短絡した場合の対策について講じられておらず、仮に周知の保護回路をモジュール内に搭載したとすると、モジュールの大型化や部品点数が増加するという問題があった。

本発明は、これらの問題を解決するためになされたものであり、別に保護回路を設けることなく負荷の短絡時にＭＯＳＦＥＴチップおよびＩＧＢＴチップを保護することが可能なパワーモジュールを提供することを目的とする。

上記の課題を解決するために、本発明によるパワーモジュールは、同一パッケージ内に並列接続されたＭＯＳＦＥＴチップとＩＧＢＴチップとを搭載するパワーモジュールであって、ＭＯＳＦＥＴチップおよびＩＧＢＴチップの動作を制御するゲートドライバを備え、ＭＯＳＦＥＴチップは、当該ＭＯＳＦＥＴチップを流れる電流を検知する電流センサを有し、ゲートドライバは、電流センサが検知した電流値に基づいてパワーモジュールの負荷が短絡していると判断すると、先にＩＧＢＴチップ、次いでＭＯＳＦＥＴチップをオフし、ＭＯＳＦＥＴチップのアバランシェ電圧は、ＩＧＢＴチップの耐圧より低いことを特徴とする。

本発明によると、同一パッケージ内に並列接続されたＭＯＳＦＥＴチップとＩＧＢＴチップとを搭載するパワーモジュールであって、ＭＯＳＦＥＴチップおよびＩＧＢＴチップの動作を制御するゲートドライバを備え、ＭＯＳＦＥＴチップは、当該ＭＯＳＦＥＴチップを流れる電流を検知する電流センサを有し、ゲートドライバは、電流センサが検知した電流値に基づいてパワーモジュールの負荷が短絡していると判断すると、先にＩＧＢＴチップ、次いでＭＯＳＦＥＴチップをオフし、ＭＯＳＦＥＴチップのアバランシェ電圧は、ＩＧＢＴチップの耐圧より低いことを特徴とするため、別に保護回路を設けることなくパワーモジュールの負荷の短絡時にＭＯＳＦＥＴチップおよびＩＧＢＴチップを保護することが可能となる。

本発明の実施形態によるパワーモジュールの構成の一例を示す図である。本発明の実施形態によるパワーモジュールの構成の一例を示す図である。本発明の実施形態によるパワーモジュールの静特性を示す図である。本発明の実施形態によるパワーモジュールの適用回路の一例を示す図である。本発明の実施形態によるパワーモジュールの短絡保護時における電圧・電流波形を示す図である。本発明の実施形態によるパワーモジュールの構造の一例を示す図である。

本発明の実施形態について、図面に基づいて以下に説明する。

図１は、本実施形態によるパワーモジュールの構成の一例を示す図である。図１に示すように、本実施形態によるパワーモジュール２２には、ＭＯＳＦＥＴチップ１１とＩＧＢＴチップ１２とが同一パッケージ内に並列接続して搭載されている。また、パワーモジュール２２は、コレクタ端子１５、エミッタ端子１６、ＩＧＢＴゲート端子１７、ＭＯＳＦＥＴゲート端子１８、制御エミッタ端子１９、電流センス端子２０、および温度センス端子２１を備えており、ＭＯＳＦＥＴゲート端子１８、制御エミッタ端子１９、電流センス端子２０、および温度センス端子２１はゲートドライバ１３に接続されている。また、ＭＯＳＦＥＴチップ１１は、電流センサおよび温度センサを備えている。なお、フライホイールダイオード１４については、当該フライホイールダイオード１４に代えて、ＭＯＳＦＥＴチップ１１の寄生ダイオード部あるいは他のダイオードチップを搭載する場合もある。

電流センサは、ＭＯＳＦＥＴチップ１１を流れる電流を検知し、検知した電流検知信号を電流センス端子２０を介してゲートドライバ１３に伝達する。また、温度センサは、ＭＯＳＦＥＴチップ１１の接合温度を検知し、検知した温度検知信号を温度センス端子２１を介してゲートドライバ１３に伝達している。

ゲートドライバ１３では、伝達された電流検知信号および温度検知信号に基づいて、ＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２の動作を制御する。ゲートドライバ１３は、温度検知信号により損失を推定し、電流検知信号による電流値と合わせてパワーモジュール２２のスイッチング周波数を概略推定する。そして、これらの推定結果に基づいて、ＭＯＳＦＥＴチップ１１のみを動作させるのか、あるいは、ＭＯＳＦＥＴチップ１１とＩＧＢＴチップ１２との両方を動作させるのか、いずれの方がパワーモジュール２２の損失を小さく抑えられるのかを判断し、最適な（損失が小さい）方を選択して制御を行う。

図２は、本実施形態によるパワーモジュール２３の構成の他の一例を示す図である。図２では、図１に示すパワーモジュール２２の構成と比べて、ゲートドライバ１３の具体的な構成例を示しており、また、パワーモジュール２３において、ＭＯＳＦＥＴチップ１１のゲート端子とＩＧＢＴ１２のゲート端子とが共通のゲート端子１８に接続されている。その他の構成は図１と同様であるため、ここでは説明を省略する。

図２に示すように、ゲートドライバ１３では、直列接続されたツェナーダイオード１３３およびコンデンサ１３４が、正のゲート電源１３１に並列接続されている。また、正のゲート電源１３１の正側およびツェナーダイオード１３３のカソード側と、ゲート端子１８との間にオンゲート用スイッチ１３５が設けられている。また、ツェナーダイオード１３３を挟んでオンゲート用スイッチ１３５と並列してオンゲート用スイッチ１３６が設けられている。また、コンデンサ１３４の一端はツェナーダイオード１３３のアノード側に接続され、他端と正のゲート電源１３１の負側とは制御エミッタ端子１９に接続されている。また、負のゲート電源１３２の正側は制御エミッタ端子１９に接続され、負側はオフゲート用スイッチ１３７を介してゲート端子１８に接続されている。

図２に示すゲートドライバ１３において、ツェナーダイオード１３３の電圧を適切に選ぶことによって、コンデンサ１３４に印加される電圧が、ＭＯＳＦＥＴチップ１１のＶ_GS（ｔｈ）（ゲートの閾値電圧）より高く、かつ、ＩＧＢＴチップ１２のＶ_GE（ｔｈ）（ゲートの閾値電圧）より低くなるようにする。そして、オンゲート用スイッチ１３５，１３６をそれぞれ切り替えることによって２段階（２種類）の正の電圧を生成し、ゲート端子１８を介してＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２のゲートに印加することができる。このように、ゲートドライバ１３は、パワーモジュール２３に対して、２段階の正の電圧を生成することにより、ＭＯＳＦＥＴ１１のみをオン（動作）させる場合と、ＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２の両方をオン（動作）させる場合との２つの動作を制御することができる。

図３は、本実施形態によるパワーモジュールの静特性を示す図である。図３では、横軸はオン電圧、縦軸はオン電流であり、ＭＯＳＦＥＴチップ１１、ＩＧＢＴチップ１２、およびパワーモジュールのそれぞれの静特性を示している。また、領域Ａは小電流領域を、領域Ｂは大電流領域を示している。

図３に示すように、領域Ａにおいて、ＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２の電流値が同一の場合は、ＭＯＳＦＥＴチップ１１の方がＩＧＢＴチップ１２よりもオン電圧が小さいため、領域Ａ（小電流領域）ではＭＯＳＦＥＴチップ１１をオンさせることによって損失を低減することができる。また、領域Ｂにおいて、ＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２の電流値が同一の場合は、ＩＧＢＴチップ１２の方がＭＯＳＦＥＴチップ１１よりもオン電圧が小さいため、領域Ｂ（大電流領域）ではＩＧＢＴチップ１２をオンさせることによって損失を低減することができる。パワーモジュールは、上記のＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２のそれぞれの特性を併せた特性を有し、小電流から大電流まで広い条件範囲において損失を低減させることができる。

なお、図３では静特性を示しているが、スイッチング損失については、一般的にユニポーラタイプであるＭＯＳＦＥＴの方が、バイポーラタイプであるＩＧＢＴよりも損失が小さい。また、高周波数の場合は、ＭＯＳＦＥＴのみを動作させた方が損失が小さくなると考えられる。

以上のことから、ゲートドライバは、電流センサが検知した電流値と温度センサが検知した接合温度とに基づいて、ＭＯＳＦＥＴチップ１１のみを動作させる、あるいは、ＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２の両方を動作させることができる。

図４は、本実施形態によるパワーモジュールの適用回路の一例を示す図であり、トーテムポール接続されたパワーモジュール２４，２５よりなるインバータ回路の１アーム分を示している。なお、三相モータを制御する場合は、３アーム分が必要となる。図４に示すように、パワーモジュール２４，２５は、図１に示すパワーモジュール２２と同一の構成となっている。また、パワーモジュール２４のコレクタ端子１５と、パワーモジュール２５のエミッタ端子１６とには、主電源用コンデンサが接続されている。また、パワーモジュール２４，２５にて生成された電流は、交流側の負荷（例えば三相モータ）に伝送される。

なお、図４では、パワーモジュール２４，２５は、図１に示すパワーモジュール２２と同一の構成となっているが、図２に示すパワーモジュール２３と同一の構成としてもよい。また、パワーモジュール２４は交流電流のＰ側を生成し、パワーモジュール２５は交流電流のＮ側を生成している。また、パワーモジュール２４，２５にはゲートドライバ（図示せず）が接続されている。

図４に示すように、アーム短絡時（負荷短絡時）において、主電源用コンデンサ、ある相におけるオン状態のパワーモジュール２４のコレクタ端子・エミッタ端子、ある相におけるオン状態のパワーモジュール２５のコレクタ端子・エミッタ端子の経路で短絡電流Ｉｓが流れる。図４では、ＭＯＳＦＥＴチップ１１に流れる電流をＩｓ１、ＩＧＢＴチップ１２に流れる電流をＩｓ２とし、Ｉｓ＝Ｉｓ１＋Ｉｓ２となっている。

また、図４に示す回路には、配線によるインダクタンス成分が存在し、電流をオフさせる場合は、インダクタンス（Ｌ）×電流の傾き（ｄｉ／ｄｔ）＝Ｌｄｉ／ｄｔの電圧（サージ電圧）が発生する。

図５は、本実施形態によるパワーモジュールの短絡保護時における電圧・電流波形を示す図である。図５に示す縦軸について、電流は短絡電流、電圧はパワーモジュール２４のコレクタ端子とパワーモジュール２５のエミッタ端子との間の電圧（以下、コレクタ・エミッタ間電圧、あるいは、Ｖｃｅとも称する）を示している（図４参照）。

回路における短絡発生の有無は、ＭＯＳＦＥＴチップ１１の電流センサによる電流検知信号、およびコレクタ・エミッタ間電圧に基づき判断することができる。例えば、コレクタ・エミッタ間電圧が電源電圧（図４の主電源用コンデンサの電圧Ｖｃｃ）に等しく、かつ、回路を流れる電流値が所定値以上であれば短絡していると判断することができる。なお、上記短絡の判断は、ゲートドライバが行う。

回路が短絡していると判断されると、まずゲートドライバはＩＧＢＴチップ１２をオフする。ＩＧＢＴチップ１２をオフするときに発生するサージ電圧（Ｖａｖ）は、上記のインダクタンス（Ｌ）と電流の傾き（ｄｉ／ｄｔ）が大きい場合には、パワーモジュール（今の場合はＩＧＢＴチップ１２）の耐圧を超える場合がある。その対策として、ＭＯＳＦＥＴチップ１１のアバランシェ電圧（Ｖａｃ）をＩＧＢＴチップ１２の耐圧（Ｖｃｅｓ）より低くなるように予め設定しておく（Ｖａｃ＜Ｖｃｅｓ）。Ｖａｃ＜Ｖｃｅｓとすることによって、サージ電圧がＶａｃ以上にならないように、ＭＯＳＦＥＴチップ１１をスナバとして使用することができる。このとき、ＭＯＳＦＥＴチップ１１の許容アバランシェエネルギ（Ｅａｖ）は、ＩＧＢＴチップ１２の短絡電流によるエネルギ（１／２Ｌ（Ｉｓ２）²）よりも十分大きいことが必要である（Ｅａｖ＞１／２Ｌ（Ｉｓ２）²）。ゲートドライバは、ＩＧＢＴチップ１２をオフした後に、ＭＯＳＦＥＴ１１をオフし、回路の短絡保護を完了させる。このように、ゲートドライバは、電流センサが検知した電流値に基づいてパワーモジュールの負荷が短絡していると判断すると、先にＩＧＢＴチップ、次いでＭＯＳＦＥＴチップをオフする。

以上のことから、別に保護回路を設けることなく短絡時にＭＯＳＦＥＴチップ１１およびＩＧＢＴチップ１２を保護することが可能であり、短絡を検知すると先にＩＧＢＴチップ１２をターンオフさせる（すなわち、ＩＧＢＴチップ１２に対する短絡時間を抑える）ことによって、ＩＧＢＴチップ１２は短絡耐量が低くてもよく、損失の低い特性を重視したＩＧＢＴチップ１２を用いることができる。

図６は、本実施形態によるパワーモジュールの構造の一例を示す図である。図１，２では、ＭＯＳＦＥＴチップ１１とＩＧＢＴチップ１２とは別個に形成されてパワーモジュール２２，２３に搭載されている。図６では、１つのチップ上にＭＯＳＦＥＴ部とＩＧＢＴ部とを形成（１チップ化）している。１チップ化によって、上述と同様の動作および効果が得られるだけでなく、ＭＯＳＦＥＴとＩＧＢＴとを接続する配線抵抗がなくなるため電圧降下を抑えることができる。また、１チップ化によって、モジュールへの組み立ても容易になるとともに、モジュール全体を小型化することができる。

また、チップにＳｉＣ（ＳｉＣ素子）を用いた場合は、チップにＳｉを用いた場合と比べてＩＧＢＴ部の立ち上がり電圧（閾値電圧、Ｖｔｈ）が高くなるため、ＭＯＳＦＥＴ部を設けることによってオン電圧を下げて損失を低減することができる（図３参照）。また、チップ全体の面積に対してＭＯＳＦＥＴ部の面積を最適にすることで、チップ全体としての特性をより向上させることができる。なお、ＳｉＣは、ＩＧＢＴ部のみに用いてもよく、ＭＯＳＦＥＴ部およびＩＧＢＴ部の両方に用いてもよい。

なお、本発明の他の実施例としては、ゲートドライブ部を１モジュール内に含めたＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔｐｏｗｅｒｍｏｄｕｌｅ）となるパワーモジュールや、１つのモジュール内に複数のＭＯＳＦＥＴチップとＩＧＢＴチップとのペアを備えるパワーモジュールなどが考えられる。

１１ＭＯＳＦＥＴチップ、１２ＩＧＢＴチップ、１３ゲートドライバ、１４フライホイールダイオード、１５コレクタ端子、１６エミッタ端子、１７ＩＧＢＴゲート端子、１８ＭＯＳＦＥＴゲート端子、１９制御エミッタ端子、２０電流センス端子、２１温度センス端子、２２，２３，２４，２５パワーモジュール、１３１正のゲート電源、１３２負のゲート電源、１３３ツェナーダイオード、１３４コンデンサ、１３５，１３６オンゲート用スイッチ、１３７オフゲート用スイッチ。

Claims

同一パッケージ内に並列接続されたＭＯＳＦＥＴチップとＩＧＢＴチップとを搭載するパワーモジュールであって、
前記ＭＯＳＦＥＴチップおよび前記ＩＧＢＴチップの動作を制御するゲートドライバを備え、
前記ＭＯＳＦＥＴチップは、当該ＭＯＳＦＥＴチップを流れる電流を検知する電流センサを有し、
前記ゲートドライバは、前記電流センサが検知した電流値に基づいて前記パワーモジュールの負荷が短絡していると判断すると、先に前記ＩＧＢＴチップ、次いで前記ＭＯＳＦＥＴチップをオフし、
前記ＭＯＳＦＥＴチップのアバランシェ電圧は、前記ＩＧＢＴチップの耐圧より低いことを特徴とする、パワーモジュール。
前記ＭＯＳＦＥＴチップおよび前記ＩＧＢＴチップは、１チップ上に形成されることを特徴とする、請求項１に記載のパワーモジュール。
前記ＩＧＢＴチップは、ＳｉＣ素子であることを特徴とする、請求項１または２に記載のパワーモジュール。
前記ＭＯＳＦＥＴチップは当該ＭＯＳＦＥＴチップの接合温度を検知する温度センサをさらに備え、
前記ゲートドライバは、前記電流センサが検知した電流値と前記温度センサが検知した接合温度とに基づいて、前記ＭＯＳＦＥＴチップのみを動作させる、あるいは、前記ＭＯＳＦＥＴチップおよび前記ＩＧＢＴチップの両方を動作させることを特徴とする、請求項１ないし３のいずれかに記載のパワーモジュール。
前記ＭＯＳＦＥＴチップのゲートの閾値電圧は前記ＩＧＢＴチップのゲートの閾値電圧よりも低く、前記ＭＯＳＦＥＴチップのゲートと前記ＩＧＢＴチップのゲートとは共通のゲート端子に接続されていることを特徴とする、請求項４に記載のパワーモジュール。