JP7273055B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7273055B2
JP7273055B2 JP2020553428A JP2020553428A JP7273055B2 JP 7273055 B2 JP7273055 B2 JP 7273055B2 JP 2020553428 A JP2020553428 A JP 2020553428A JP 2020553428 A JP2020553428 A JP 2020553428A JP 7273055 B2 JP7273055 B2 JP 7273055B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
metal layer
thickness
thickness direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020553428A
Other languages
English (en)
Other versions
JPWO2020085377A1 (ja
Inventor
小鵬 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2020085377A1 publication Critical patent/JPWO2020085377A1/ja
Application granted granted Critical
Publication of JP7273055B2 publication Critical patent/JP7273055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4928—Bases or plates or solder therefor characterised by the materials the materials containing carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49877—Carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40157—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48647—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本開示は、半導体素子を備える半導体装置に関し、特に半導体素子がスイッチング素子である半導体装置に関する。
従来、ＭＯＳＦＥＴやＩＧＢＴなどの半導体素子を搭載した半導体装置が広く知られている。特許文献１には、このような半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置では、支持部材（特許文献１では絶縁基板１１）の上に金属箔からなる導電部材（特許文献１では金属パターン４ａ，４ｂ）が配置されている。半導体素子は、当該導電部材に接合されている。
特許文献１に開示されている半導体装置の使用時には、半導体素子から熱が発生するため、導電部材の温度が上昇する。金属箔からなる導電部材は、厚さが比較的薄いため、厚さ方向に直交する方向における単位長さ当たりの熱抵抗が高いという特性がある。このため、導電部材の温度低下は緩やかなものとなり、半導体素子の近傍に位置する当該導電部材において、高温状態が局所的に継続するという課題がある。
特開２００９－１５８７８７号公報
本開示は上記事情に鑑み、放熱性を向上させることが可能な半導体装置を提供することをその課題とする。
本開示によって提供される半導体装置によれば、厚さ方向を向く支持面を有する支持部材と、前記厚さ方向において前記支持面と同じ側を向く主面と、前記主面とは反対側を向く裏面と、を有するとともに、前記裏面が前記支持面に対向するように前記支持部材に接合された導電部材と、前記主面に接合された半導体素子と、を備え、前記支持面の少なくとも一部を覆う第１金属層と、前記裏面を覆う第２金属層と、をさらに備え、前記第１金属層と前記第２金属層とが固相拡散により互いに接合されている。
本開示によって提供される半導体装置の具体的な構成は、添付図面に基づき以下に行う詳細な説明において示すこととする。
本開示の第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図２に対応する平面図であり、封止樹脂を透過している。 図１に示す半導体装置の底面図である。 図３のＶ－Ｖ線に沿う断面図である。 図３のＶＩ－ＶＩ線に沿う断面図である。 図３の部分拡大図である。 図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図８の部分拡大図である。 図８の部分拡大図である。 図９Ｂに示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の中央部を示している。 図９Ｂに示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の周縁部を示している。 本開示の第１実施形態の変形例にかかる半導体装置の部分拡大断面図である。 本開示の第１実施形態の変形例にかかる半導体装置の部分拡大断面図である。 図１０Ｂに示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の中央部を示している。 図１０Ｂに示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の周縁部を示している。 本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１１に示す半導体装置の底面図である。 図１１のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１１のＸＩＶ－ＸＩＶ線に沿う断面図である。 図１３の部分拡大図である。 図１１に示す半導体装置の導電部材の基層を構成するグラファイトの結晶構造の模式図である。 図１５の部分拡大図である。 本開示の第３実施形態にかかる半導体装置の斜視図である。 図１８に示す半導体装置の平面図である。 図１９に対応する平面図であり、封止樹脂を透過している。 図２０に示す半導体装置に対して、第２入力端子および複数の導通部材をさらに透過した平面図である。 図１８に示す半導体装置の底面図である。 図１８に示す半導体装置の右側面図である。 図１８に示す半導体装置の左側面図である。 図１８に示す半導体装置の正面図である。 図２０のＸＸＶＩ－ＸＸＶＩ線に沿う断面図である。 図２０のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。 図２６の部分拡大図である。 図２７の部分拡大図である。 本開示の第４実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図３０に示す半導体装置の底面図である。 図３０のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。 図３０のＸＸＸＩＩＩ－ＸＸＸＩＩＩ線に沿う断面図である。 図３２の部分拡大図である。 図３３の部分拡大図である。 本開示の第５実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図３６に示す半導体装置の底面図である。 図３６のＸＸＸＶＩＩＩ－ＸＸＸＶＩＩＩ線に沿う断面図である。 図３６のＸＸＸＩＸ－ＸＸＸＩＸ線に沿う断面図である。 本開示の第６実施形態にかかる半導体装置の部分拡大断面図である。 図４０の部分拡大図である。 図４１に示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の中央部の上端を示している。 図４１に示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の周縁部の上端を示している。 図４１に示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の中央部の下端を示している。 図４１に示す構成に対応する部分拡大図であり、厚さ方向に沿って視たときにおける第２金属層の周縁部の下端を示している。
本開示を実施するための形態について、添付図面に基づいて説明する。
〔第１実施形態〕
図１～図９Ｄに基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持部材１０、第１金属層１９、導電部材２０、第２金属層２９、第１端子３１、第２端子３２、半導体素子４０、導通部材５０および封止樹脂６０を備える。これらに加え、半導体装置Ａ１０は、絶縁層２３、ゲート層２４、検出層２５、ゲート端子３６、検出端子３７、ゲートワイヤ５１、検出ワイヤ５２、第１ワイヤ５３１および第２ワイヤ５３２をさらに備える。これらの図が示す半導体装置Ａ１０は、半導体素子４０がたとえばＭＯＳＦＥＴである電力変換装置（パワーモジュール）である。半導体装置Ａ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。ここで、図３は、理解の便宜上、封止樹脂６０を透過している。図３において透過した封止樹脂６０を想像線（二点鎖線）で示している。図９Ｃおよび図９Ｄは、ともに図９Ｂに示す構成に対応するとともに、断面位置が互いに異なる。
半導体装置Ａ１０の説明においては、支持部材１０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。第１方向ｘは、半導体装置Ａ１０の長手方向に対応する。第２方向ｙは、半導体装置Ａ１０の短手方向に対応する。また、半導体装置Ａ１０の説明においては、便宜上、第１方向ｘにおいて第１端子３１が位置する側を「第１方向ｘの一方側」と呼ぶ。第１方向ｘにおいて第２端子３２が位置する側を「第１方向ｘの他方側」と呼ぶ。
支持部材１０は、図３、図５および図６に示すように、導電部材２０を支持している。半導体装置Ａ１０が示す例においては、支持部材１０は、厚さ方向ｚに沿って視て第１方向ｘを長辺とする矩形状である。支持部材１０は、厚さ方向ｚにおいて互いに反対側を向く支持面１０Ａおよび底面１０Ｂを有する。これらのうち、支持面１０Ａは、導電部材２０に対向している。図４～図６に示すように、底面１０Ｂは、封止樹脂６０から露出している。半導体装置Ａ１０をヒートシンクに取り付ける際、底面１０Ｂは、当該ヒートシンクに対向する。半導体装置Ａ１０においては、支持部材１０は、第１支持板１１、第２支持板１２および底板１３を有する。
図５および図６に示すように、第１支持板１１は、厚さ方向ｚにおいて第２支持板１２と底板１３との間に位置する。第１支持板１１は、電気絶縁性を有する。第１支持板１１は、熱伝導性に優れたセラミックスである。当該セラミックスの一例として、窒化アルミニウム（ＡｌＮ）が挙げられる。
図３、図５および図６に示すように、第２支持板１２は、第１支持板１１に積層されている。第２支持板１２は、支持面１０Ａを含む。半導体装置Ａ１０においては、第２支持板１２に導電部材２０が接合されている。第２支持板１２は、銅（Ｃｕ）または銅合金からなる金属箔である。このため、第２支持板１２は、導電性を有する。半導体装置Ａ１０が示す例においては、第２支持板１２は、第１領域１２１、第２領域１２２および第３領域１２３の３つの領域を有する。これらの３つの領域は、互いに離間している。第１領域１２１は、第１方向ｘの一方側に位置する。第２領域１２２は、第１領域１２１に対して第１方向ｘの他方側に位置する。第３領域１２３は、第１領域１２１に対して第２方向ｙの一方側に位置する。これらのうち第１領域１２１および第３領域１２３は、厚さ方向ｚに沿って視て第１方向ｘに延びる帯状である。
図５および図６に示すように、底板１３は、第２支持板１２とは反対側において第１支持板１１に積層されている。底板１３は、底面１０Ｂを含む。底板１３は、第２支持板１２と同じく、銅または銅合金からなる金属箔である。このため、第２支持板１２は、導電性を有する。図４に示すように、厚さ方向ｚに沿って視て、底板１３の面積は、第１支持板１１の面積よりも小である。あわせて、底板１３の周縁よりも外方に、第１支持板１１の周縁が位置する。これにより、支持部材１０には、厚さ方向ｚに沿って視て底板１３を囲む段差部１３Ａが設けられている。段差部１３Ａは、封止樹脂６０に覆われている。
半導体装置Ａ１０においては、支持部材１０は、たとえばＤＢＣ（Direct Bonded Copper）基板を用いることにより容易に形成することができる。ＤＢＣ基板は、セラミックス板と、厚さ方向ｚの両側においてセラミックス板に積層された一対の銅箔とにより構成される。当該セラミックス板が第１支持板１１となる。一対の銅箔をそれぞれエッチングにより部分除去することにより、第２支持板１２および底板１３が形成される。
第１金属層１９は、図５および図６に示すように、支持部材１０の支持面１０Ａの少なくとも一部を覆っている。半導体装置Ａ１０においては、第１金属層１９は、第２支持板１２の第１領域１２１および第２領域１２２の各々の支持面１０Ａを覆っている。なお、第１金属層１９は、第２支持板１２の第３領域１２３の支持面１０Ａを覆っていない。図９Ａに示すように、第１金属層１９は、第１層１９１および第２層１９２を有する。第１層１９１は、支持面１０Ａの少なくとも一部を覆っている。第１層１９１の組成は、アルミニウム（Ａｌ）を含む。第２層１９２は、厚さ方向ｚにおいて第１層１９１に対して支持部材１０とは反対側に位置し、かつ第１層１９１に積層されている。第２層１９２の組成は、銀（Ａｇ）を含む。第１層１９１のビッカース硬さ（ＨＶ）は、第２層１９２のビッカース硬さよりも小である。あわせて、第１層１９１の厚さｔ１は、第２層１９２の厚さｔ２よりも大である。
第１金属層１９は、支持部材１０の支持面１０Ａに対して第１層１９１、第２層１９２の順に各層を成膜することにより形成される。成膜手法は、たとえばスパッタリング法、または真空蒸着が挙げられる。支持部材１０を形成するためにＤＢＣ基板を用いる場合は、厚さ方向ｚの一方側においてセラミックス板に積層された一方の銅箔を覆うように第１層１９１、第２層１９２の順に成膜させる。その後、第１層１９１および第２層１９２とともに、一方の銅箔をエッチングにより部分除去することにより、第２支持板１２および第１金属層１９が形成される。
図９Ｂに示すように、第１金属層１９は、単層のみの構成でもよい。この場合において、第１金属層１９の組成は、銀を含む。
導電部材２０は、図３、図５および図６に示すように、支持部材１０の第２支持板１２に接合されている。半導体装置Ａ１０においては、導電部材２０は、第１端子３１、第２端子３２および導通部材５０とともに、半導体装置Ａ１０の外部と、半導体素子４０との導電経路を構成している。導電部材２０は、厚さ方向ｚにおいて互いに反対側を向く主面２０Ａおよび裏面２０Ｂを有する。主面２０Ａは、厚さ方向ｚにおいて支持部材１０の支持面１０Ａと同じ側を向く。裏面２０Ｂは、支持部材１０の支持面１０Ａに対向している。半導体装置Ａ１０においては、導電部材２０は、銅または銅合金からなる金属板である。図８に示すように、導電部材２０の厚さＴａは、第２支持板１２の厚さＴｂよりも大である。なお、主面２０Ａには、たとえば、銀めっき、またはアルミニウム層、ニッケル（Ｎｉ）層、銀層の順に積層された複数種の金属めっきを施してもよい。
図３および図５に示すように、導電部材２０は、第１導電部２０１および第２導電部２０２を含む。第１導電部２０１は、第２支持板１２の第１領域１２１に接合されている。第２導電部２０２は、第２支持板１２の第２領域１２２に接合されている。このため、第１導電部２０１および第２導電部２０２は、第１方向ｘにおいて互いに離間している。
第２金属層２９は、図５および図６に示すように、導電部材２０（第１導電部２０１および第２導電部２０２）の各々の裏面２０Ｂを覆っている。図９Ａおよび図９Ｂに示すように、第２金属層２９は、第１層２９１および第２層２９２を有する。第１層２９１は、裏面２０Ｂを覆っている。第１層２９１の組成は、アルミニウムを含む。第２層２９２は、厚さ方向ｚにおいて第１層２９１に対して導電部材２０とは反対側に位置し、かつ第１層２９１に積層されている。第２層２９２の組成は、銀を含む。第１層２９１のビッカース硬さは、第２層２９２のビッカース硬さよりも小である。あわせて、第１層２９１の厚さｔ１は、第２層２９２の厚さｔ２よりも大である。
第２金属層２９は、導電部材２０の裏面２０Ｂに対して第１層２９１、第２層２９２の順に各層を成膜することにより形成される。成膜手法は、たとえばスパッタリング法、または真空蒸着が挙げられる。
次に、支持部材１０と導電部材２０との接合方法について説明する。
まず、支持部材１０の支持面１０Ａを覆う第１金属層１９に、導電部材２０の裏面２０Ｂを覆う第２金属層２９を接触させる。このとき、第１金属層１９の第２層１９２と、第２金属層２９の第２層２９２とが互いに接触する。これにより、支持面１０Ａと裏面２０Ｂは、互いに対向する。
次いで、第１金属層１９と第２金属層２９とを固相拡散により互いに接合させる。第１金属層１９および第２金属層２９を固相拡散させるためには、高温高圧下で行うことが必要とされる。固相拡散させるための条件として、たとえば温度が３５０℃、かつ圧力が４０ＭＰａである。これにより、第１金属層１９の第２層１９２と、第２金属層２９の第２層２９２とが固相拡散により互いに接合される。なお、当該固相拡散は、大気中で行う場合を想定しているが、真空中で行ってもよい。以上により、導電部材２０の裏面２０Ｂが支持部材１０の支持面１０Ａに対向した状態で、導電部材２０が支持部材１０に接合される。
図９Ａおよび図９Ｂに示すように、第１金属層１９の第２層１９２と、第２金属層２９の第２層２９２との間には、空隙１９Ａが形成されている。空隙１９Ａは、第１金属層１９と第２金属層２９とを固相拡散により互いに接合させた際に形成される。
図９Ｃおよび図９Ｄに示すように、第２金属層２９の第２層２９２の単位体積当たりの空隙１９Ａの体積は、厚さ方向ｚに沿って視たときの第２金属層２９の中央部と、厚さ方向ｚに沿って視たときの第２金属層２９の周縁部とで異なる。当該中央部における第２層２９２の単位体積当たりの空隙１９Ａの体積は、当該周縁部における第２層２９２の単位体積当たりの空隙１９Ａの体積よりも小となっている。
図９Ｄに示すように、厚さ方向ｚに沿って視て、導電部材２０の周縁部には、裏面２０Ｂから厚さ方向ｚに凹む凹部２０Ｃが形成されている。凹部２０Ｃに第２金属層２９の第１層２９１が接している。さらに、図９Ｃおよび図９Ｄに示すように、厚さ方向ｚに沿って視て、第１層２９１の中央部の最大厚さｔ１－１は、第１層２９１の周縁部の最大厚さｔ１－２よりも小である。
絶縁層２３は、図３および図６に示すように、第２支持板１２の第３領域１２３の支持面１０Ａに配置されている。絶縁層２３は、第１方向ｘに延びる帯状である。絶縁層２３の材料の一例として、セラミックスまたはガラスエポキシ樹脂が挙げられる。
ゲート層２４は、図３および図６に示すように、絶縁層２３の上に配置されている。ゲート層２４は、第１方向ｘに延びる帯状である。ゲート層２４は、銅または銅合金を含む金属箔である。なお、ゲート層２４の表面には、たとえば銀めっきを施してもよい。
検出層２５は、図３および図６に示すように、絶縁層２３の上に配置されている。検出層２５は、第１方向ｘに延びる帯状である。検出層２５の幅は、ゲート層２４の幅と略等しい。厚さ方向ｚに沿って視て、検出層２５は、第２方向ｙにおいてゲート層２４と第１導電部２０１との間に位置する。検出層２５は、銅または銅合金からなる金属箔である。なお、検出層２５の表面には、たとえば銀めっきを施してもよい。
第１端子３１は、図２、図３および図５に示すように、第１方向ｘの一方側に位置する。第１端子３１は、第１導電部２０１に接続されている。厚さ方向ｚに沿って視て、第１端子３１は、第１方向ｘに延びる帯状である。第１端子３１は、銅または銅合金からなる金属板である。第１端子３１は、接続部３１１および端子部３１２を有する。接続部３１１は、封止樹脂６０に覆われている。接続部３１１は、ハンダ接合または超音波接合などにより第１導電部２０１の主面２０Ａに接続されている。これにより、第１端子３１は、第１導電部２０１に導通している。端子部３１２は、接続部３１１の第１方向ｘの一方側につながっている。端子部３１２は、封止樹脂６０から露出している。
第２端子３２は、図２、図３および図５に示すように、第１方向ｘの他方側に位置する。第２端子３２は、第２導電部２０２に接続されている。厚さ方向ｚに沿って視て、第２端子３２は、第１方向ｘに延びる帯状である。第２端子３２は、銅または金属板からなる金属板である。第２端子３２は、接続部３２１および端子部３２２を有する。接続部３２１は、封止樹脂６０に覆われている。接続部３２１は、ハンダ接合または超音波接合により第２導電部２０２の主面２０Ａに接続されている。これにより、第２端子３２は、第２導電部２０２に導通している。端子部３２２は、接続部３２１の第１方向ｘの他方側につながっている。端子部３２２は、封止樹脂６０から露出している。
半導体素子４０は、図３および図５に示すように、第１導電部２０１（導電部材２０）の主面２０Ａに接合されている。半導体素子４０は、たとえば、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、半導体素子４０は、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ａ１０の説明においては、半導体素子４０が、ｎチャンネル型、かつ縦型構造のＭＯＳＦＥＴである場合を対象とする。
図７および図８に示すように、半導体素子４０は、第１面４０Ａ、第２面４０Ｂ、第１電極４１、第２電極４２、ゲート電極４３および絶縁膜４４を有する。第１面４０Ａおよび第２面４０Ｂは、厚さ方向ｚにおいて互いに反対側を向く。第１面４０Ａは、厚さ方向ｚにおいて第１導電部２０１の主面２０Ａと同じ側を向く。このため、裏面２０Ｂは、主面２０Ａに対向している。
図７および図８に示すように、第１電極４１は、第１面４０Ａに設けられている。第１電極４１には、半導体素子４０の内部からソース電流が流れる。
図８に示すように、第２電極４２は、第２面４０Ｂの全体にわたって設けられている。第２電極４２には、半導体素子４０の内部に向けてドレイン電流が流れる。第２電極４２は、導電性を有する接合層４９により第１導電部２０１の主面２０Ａに接合されている。接合層４９の一例として、錫（Ｓｎ）を主成分とする鉛フリーハンダ、または焼成銀が挙げられる。これにより、第２電極４２は、第１導電部２０１に導通している。したがって、第１端子３１は、第１導電部２０１を介して第２電極４２に導通している。このため、第１端子３１は、半導体装置Ａ１０のドレイン端子に相当する。
図７に示すように、ゲート電極４３は、第１面４０Ａに設けられている。ゲート電極４３には、半導体素子４０を駆動させるためのゲート電圧が印加される。ゲート電極４３の大きさは、第１電極４１の大きさよりも小とされている。
図７および図８に示すように、絶縁膜４４は、第１面４０Ａに設けられている。絶縁膜４４は、電気絶縁性を有する。絶縁膜４４は、厚さ方向ｚに沿って視て第１電極４１およびゲート電極４３をそれぞれ囲んでいる。絶縁膜４４は、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が第１面４０Ａからこの順で積層されたものである。なお、絶縁膜４４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
導通部材５０は、図３および図５に示すように、半導体素子４０の第１電極４１と、第２導電部２０２の主面２０Ａとに接続されている。厚さ方向ｚに沿って視て、導通部材５０は、第１方向ｘに延びる帯状である。導通部材５０は、銅または銅合金からなる金属リードである。導通部材５０の第１方向ｘの一方側に位置する端部は、接合層４９により第１電極４１に接続されている。導通部材５０の第１方向ｘの他方側に位置する端部は、接合層４９により第２導電部２０２の主面２０Ａに接続されている。これにより、第１電極４１は、第２導電部２０２に導通している。したがって、第２端子３２は、第２導電部２０２および導通部材５０を介して第１電極４１に導通している。このため、第２端子３２は、半導体装置Ａ１０のソース端子に相当する。なお、導通部材５０は、複数のワイヤでもよい。当該複数のワイヤの材料の一例として、アルミニウムまたはアルミニウム合金が挙げられる。
ゲートワイヤ５１は、図３に示すように、半導体素子４０のゲート電極４３と、ゲート層２４とに接続されている。これにより、ゲート電極４３は、ゲート層２４に導通している。ゲートワイヤ５１の材料の一例として、金（Ａｕ）、アルミニウムまたはアルミニウム合金が挙げられる。
検出ワイヤ５２は、図３に示すように、半導体素子４０の第１電極４１と、検出層２５とに接続されている。これにより、第１電極４１は、検出層２５に導通している。検出ワイヤ５２の材料の一例として、アルミニウムまたはアルミニウム合金が挙げられる。
ゲート端子３６および検出端子３７は、図３に示すように、第２方向ｙにおいて支持部材１０に隣接している。ゲート端子３６および検出端子３７は、第１方向ｘに沿って配列されている。ゲート端子３６および検出端子３７は、ともに同一のリードフレームから構成される。
ゲート端子３６には、半導体素子４０を駆動させるためのゲート電圧が印加される。ゲート端子３６は、接続部３６１および端子部３６２を有する。接続部３６１は、封止樹脂６０に覆われている。これにより、ゲート端子３６は、封止樹脂６０に支持されている。なお、接続部３６１の表面には、たとえば銀めっきを施してもよい。端子部３６２は、接続部３６１につながり、かつ封止樹脂６０から露出している（図６参照）。第１方向ｘに沿って視て、端子部３６２はＬ字状をなしている。
図３に示すように、検出端子３７は、第１方向ｘにおいてゲート端子３６に隣接している。検出端子３７には、半導体素子４０の第１電極４１に印加される電圧（ソース電流に対応した電圧）が検出される。検出端子３７は、接続部３７１および端子部３７２を有する。接続部３７１は、封止樹脂６０に覆われている。これにより、検出端子３７は、封止樹脂６０に支持されている。なお、接続部３７１の表面には、たとえば銀めっきを施してもよい。端子部３７２は、接続部３７１につながり、かつ封止樹脂６０から露出している（図３および図４参照）。第１方向ｘに沿って視て、端子部３７２はＬ字状をなしている。
第１ワイヤ５３１は、図３に示すように、ゲート端子３６の接続部３６１と、ゲート層２４とに接続されている。これにより、ゲート端子３６は、ゲート層２４に導通している。したがって、ゲート端子３６は、第１ワイヤ５３１、ゲート層２４およびゲートワイヤ５１を介して半導体素子４０のゲート電極４３に導通している。第１ワイヤ５３１の材料の一例として、アルミニウムまたはアルミニウム合金が挙げられる。
第２ワイヤ５３２は、図３に示すように、検出端子３７の接続部３７１と、検出層２５とに接続されている。これにより、検出端子３７は、検出層２５に導通している。したがって、検出端子３７は、第２ワイヤ５３２、検出層２５および検出ワイヤ５２を介して半導体素子４０の第１電極４１に導通している。第２ワイヤ５３２の材料の一例として、アルミニウムまたはアルミニウム合金が挙げられる。
封止樹脂６０は、図５に示すように、支持部材１０、第１端子３１および第２端子３２のそれぞれ一部ずつと、導電部材２０、半導体素子４０および導通部材５０を覆っている。封止樹脂６０は、絶縁層２３、ゲート層２４、検出層２５、ゲートワイヤ５１、検出ワイヤ５２、第１ワイヤ５３１および第２ワイヤ５３２と、ゲート端子３６および検出端子３７のそれぞれ一部ずつとを覆っている。封止樹脂６０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図２～図６に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３Ａおよび一対の第２側面６３Ｂを有する。
図５および図６に示すように、頂面６１は、厚さ方向ｚにおいて支持部材１０の支持面１０Ａと同じ側を向く。底面６２は、厚さ方向ｚにおいて頂面６１とは反対側を向く。図４に示すように、底面６２から底板１３（支持部材１０）の底面１０Ｂが露出している。底面６２は、底板１３を囲む枠状である。
図５に示すように、一対の第１側面６３Ａは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。第１方向ｘの一方側に位置する第１側面６３Ａからは、第１端子３１の端子部３１２が露出している。第１方向ｘの他方側に位置する第１側面６３Ａからは、第２端子３２の端子部３２２が露出している。
図６に示すように、一対の第２側面６３Ｂは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。一対の第２側面６３Ｂの第１方向ｘの両端は、一対の第１側面６３Ａにつながっている。一対の第２側面６３Ｂのいずれか一方からは、ゲート端子３６の端子部３６２、および検出端子３７の端子部３７２が露出している。
＜第１実施形態の変形例＞
次に、図１０Ａ～図１０Ｄに基づき、半導体装置Ａ１０の変形例である半導体装置Ａ１１について説明する。半導体装置Ａ１１は、第１金属層１９および第２金属層２９の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。ここで、図１０Ｃおよび図１０Ｄは、ともに図１０Ｂに示す構成に対応するとともに、断面位置が互いに異なる。
図１０Ａに示すように、半導体装置Ａ１１の第１金属層１９は、第１層１９１と第２層１９２との間に挟まれた第３層１９３をさらに有する。第３層１９３の組成は、ニッケルを含む。第３層１９３の厚さｔ３は、第１層１９１および第２層１９２の各々の厚さｔ１，ｔ２よりも小である。
図１０Ｂに示すように、第１金属層１９は、図９Ｂに示す半導体装置Ａ１０の場合と同じく単層のみの構成でもよい。この場合において、第１金属層１９の組成は、銀を含む。
図１０Ａおよび図１０Ｂに示すように、半導体装置Ａ１１の第２金属層２９は、第１層２９１と第２層２９２との間に挟まれた第３層２９３をさらに有する。第３層２９３の組成は、ニッケルを含む。第３層２９３の厚さｔ３は、第１層２９１および第２層２９２の各々の厚さｔ１，ｔ２よりも小である。
半導体装置Ａ１１の第１金属層１９は、支持部材１０の支持面１０Ａに対して第１層１９１、第３層１９３、第２層１９２の順に各層を成膜することにより形成される。同様に、半導体装置Ａ１１の第２金属層２９は、導電部材２０の裏面２０Ｂに対して第１層２９１、第３層２９３、第２層２９２の順に各層を成膜することにより形成される。半導体装置Ａ１１においても、第１金属層１９の第２層１９２と、第２金属層２９の第２層２９２とが固相拡散により互いに接合されることによって、導電部材２０が支持部材１０に接合される。
図１０Ｃおよび図１０Ｄに示すように、第２金属層２９の第２層２９２の単位体積当たりの空隙１９Ａの体積は、厚さ方向ｚに沿って視たときの第２金属層２９の中央部と、厚さ方向ｚに沿って視たときの第２金属層２９の周縁部とで異なる。当該中央部における第２層２９２の単位体積当たりの空隙１９Ａの体積は、当該周縁部における第２層２９２の単位体積当たりの空隙１９Ａの体積よりも小となっている。
図１０Ｄに示すように、厚さ方向ｚに沿って視て、導電部材２０の周縁部には、裏面２０Ｂから厚さ方向ｚに凹む凹部２０Ｃが形成されている。凹部２０Ｃに第２金属層２９の第１層２９１が接している。さらに、図１０Ｃおよび図１０Ｄに示すように、厚さ方向ｚに沿って視て、第１層２９１の中央部の最大厚さｔ１－１は、第１層２９１の周縁部の最大厚さｔ１－２よりも小である。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、第１金属層１９および第２金属層２９を備える。第１金属層１９は、支持部材１０の支持面１０Ａの少なくとも一部を覆っている。第２金属層２９は、導電部材２０の裏面２０Ｂを覆っている。第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。これにより、導電部材２０の厚さを、従来の金属箔よりも大にすることができる。このため、厚さ方向ｚに対して直交する方向における導電部材２０の単位長さ当たりの熱抵抗が低減されるため、半導体素子４０から発生した熱が導電部材２０において局所的に集中することが緩和され、かつ当該熱がより広範に伝わりやすくなる。あわせて、第１金属層１９と第２金属層２９とが固相拡散により互いに接合されているため、厚さ方向ｚにおける半導体装置Ａ１０の熱伝導性の低下を防止できる。したがって、半導体装置Ａ１０によれば、その放熱性を向上させることが可能となる。
図９Ａおよび図９Ｂに示すように、第２金属層２９は、導電部材２０の裏面２０Ｂを覆う第１層２９１と、厚さ方向ｚにおいて第１層２９１に対して導電部材２０とは反対側に位置する第２層２９２を有する。第１金属層１９の第２層１９２と、第２層２９２とが固相拡散により互いに接合されている。第１層２９１のビッカース硬さは、第２層２９２のビッカース硬さよりも小である。あわせて、第２金属層２９の第１層２９１の厚さｔ１は、第２金属層２９の第２層２９２の厚さｔ２よりも大である。これにより、第１金属層１９と第２金属層２９とを固相拡散により互いに接合させる際、支持部材１０および導電部材２０から第１金属層１９および第２金属層２９に作用する応力を緩和することができる。したがって、固相拡散により接合された第１金属層１９および第２金属層２９に蓄積される残留応力が低減されるため、半導体装置Ａ１０の使用の際、第１金属層１９および第２金属層２９に亀裂が発生することを抑制できる。
半導体装置Ａ１０においては、支持部材１０は、電気絶縁性を有する第１支持板１１と、支持面１０Ａを含み、かつ第１支持板１１に積層された第２支持板１２とを有する。導電部材２０は、金属板である。導電部材２０の厚さは、第２支持板１２の厚さよりも大である。これにより、厚さ方向ｚに対して直交する方向における導電部材２０の単位長さ当たりの熱抵抗を低減することができる。
支持部材１０は、支持面１０Ａとは反対側を向く底面１０Ｂを有する。半導体装置Ａ１０は、導電部材２０および半導体素子４０と、支持部材１０の一部とを覆う封止樹脂６０をさらに備える。底面１０Ｂは、封止樹脂６０から露出している。これにより、半導体装置Ａ１０の放熱性をより向上させることができる。また、支持部材１０には、厚さ方向ｚに沿って視て支持部材１０の底板１３を囲む段差部１３Ａが設けられている。段差部１３Ａは、封止樹脂６０に覆われている。これにより、底面１０Ｂが封止樹脂６０から露出した状態であっても、支持部材１０が封止樹脂６０から脱落することを防止できる。
〔第２実施形態〕
図１１～図１７に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１１は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ２０は、支持部材１０および導電部材２０の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。
半導体装置Ａ２０においては、支持部材１０は絶縁板である。図１１～図１４に示すように、当該絶縁板が、支持面１０Ａおよび底面１０Ｂを含む。このため、支持部材１０には、先述した半導体装置Ａ１０の支持部材１０のように段差部１３Ａが設けられていない。当該絶縁板は、熱伝導性に優れたセラミックスである。当該セラミックスとして、たとえば窒化アルミニウム（ＡｌＮ）が挙げられる。図１３に示すように、第１金属層１９は、厚さ方向ｚに沿って視て導電部材２０に重なる支持部材１０の支持面１０Ａの領域を覆っている。
図１３および図１４に示すように、導電部材２０は、基層２１、第１配線層２２１および第２配線層２２２を有する。基層２１は、導電部材２０の体積の大半を占めている。基層２１の組成は、炭素を含む。半導体装置Ａ２０においては、基層２１は、グラファイト（黒鉛）からなる。この他の基層２１の材料として、炭素繊維強化樹脂（carbon fiber reinforced plastic,ＣＦＲＰ）を選択することができる。図１６に示すように、グラファイトの結晶２１Ａが連なる方向である当該グラファイトの面内方向は、厚さ方向ｚに双方に沿っている。グラファイトの結晶２１Ａが積層する方向である当該グラファイトの面外方向は、厚さ方向ｚに対して直交する方向に沿っている。半導体装置Ａ２０が示す例においては、当該グラファイトの面外方向は、第２方向ｙである。このため、基層２１の面内方向、すなわち厚さ方向ｚのヤング率は、銅の４倍以上（１，０００ＧＰａ以上）とすることができる。なお、基層２１の面外方向のヤング率は、３０～４０ＧＰａである。図１５に示すように、基層２１の厚さＴｄは、支持部材１０の厚さＴｃよりも大である。
図１３および図１４に示すように、第１配線層２２１は、主面２０Ａを含み、かつ基層２１に積層されている。第２配線層２２２は、裏面２０Ｂを含み、かつ基層２１に積層されている。このため、基層２１は、第１配線層２２１と第２配線層２２２との間に挟まれている。第１配線層２２１および第２配線層２２２は、銅または銅合金からなる金属箔である。図１５に示すように、第１配線層２２１および第２配線層２２２の各々の厚さＴｅ，Ｔｆは、基層２１の厚さＴｄよりも小である。導電部材２０においては、裏面２０Ｂから主面２０Ａにかけて第２配線層２２２、基層２１、第１配線層２２１の順に積層されている。
図１７に示すように、第１金属層１９および第２金属層２９の各々の構成は、先述した半導体装置Ａ１０のこれらの構成（図９Ａ参照）と同様である。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、第１金属層１９および第２金属層２９を備える。第１金属層１９は、支持部材１０の支持面１０Ａの少なくとも一部を覆っている。第２金属層２９は、導電部材２０の裏面２０Ｂを覆っている。第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。したがって、半導体装置Ａ２０によっても、その放熱性を向上させることが可能となる。
半導体装置Ａ２０においては、支持部材１０は、絶縁板である。導電部材２０は、主面２０Ａを含む第１配線層２２１と、裏面２０Ｂを含む第２配線層２２２と、第１配線層２２１と第２配線層２２２との間に位置する基層２１とを有する。基層２１は、グラファイトからなる。当該グラファイトの面内方向は、厚さ方向ｚに沿っている。基層２１の厚さは、支持部材１０の厚さよりも大である。これにより、厚さ方向ｚと、厚さ方向ｚに直交する一方向（半導体装置Ａ２０が示す例においては第１方向ｘ）との双方における導電部材２０の単位長さ当たりの熱抵抗を低減することができる。グラファイトの面内方向の熱伝導率は、銅の熱伝導率（３９８Ｗ／（ｍ・Ｋ））の約４倍である。このため、半導体装置Ａ２０の放熱性を、先述した半導体装置Ａ１０よりもさらに向上させることが可能である。
グラファイトからなる基層２１の密度は、銅の密度（８．９２ｇ／ｃｍ3）の約１／４である。このため、半導体装置Ａ２０の重量を、半導体装置Ａ１０よりも小とすることができる。
〔第３実施形態〕
図１８～図２９に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、理解の便宜上、封止樹脂６０を透過している。図２１は、理解の便宜上、図２０に対してさらに第２入力端子３４（詳細は後述）および複数の導通部材５０を透過している。図２０および図２１において透過したこれらの要素を想像線で示している。
半導体装置Ａ３０は、支持部材１０、第１金属層１９、導電部材２０、第２金属層２９、第１入力端子３３、第２入力端子３４、出力端子３５、絶縁材３９、複数の半導体素子４０、複数の導通部材５０、および封止樹脂６０を備える。これらに加え、半導体装置Ａ３０は、一対の絶縁層２３、一対のゲート層２４、一対の検出層２５、一対のゲート端子３６、一対の検出端子３７、複数のダミー端子３８、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１ワイヤ５３１および一対の第２ワイヤ５３２をさらに備える。これらの構成のうち、第１金属層１９、導電部材２０および第２金属層２９を除く構成が、先述した半導体装置Ａ１０における構成と異なる。図１８および図１９に示すように、半導体装置Ａ３０は、厚さ方向ｚに沿って視て矩形状である。
図２０に示すように、支持部材１０の第２支持板１２は、第１領域１２１および第２領域１２２のみを有する。図２６および図２７に示すように、第１金属層１９は、第１領域１２１および第２領域１２２の各々の支持面１０Ａを覆っている。第１領域１２１に第１導電部２０１が接合されている。第２領域１２２に第２導電部２０２が接合されている。
第１金属層１９および第２金属層２９の各々の構成は、先述した半導体装置Ａ１０のこれらの構成（図９Ａおよび図９Ｂ参照）と同様である。なお、半導体装置Ａ３０においても、第１金属層１９および第２金属層２９の各々の構成を、先述した半導体装置Ａ１１のこれらの構成（図１０Ａおよび図１０Ｂ参照）と同様にしてもよい。
図２１に示すように、一対の絶縁層２３は、第１導電部２０１および第２導電部２０２の主面２０Ａに対して個別に配置されている。一対の絶縁層２３は、第１方向ｘにおいて互いに離間している。一対の絶縁層２３は、第２方向ｙに延びる帯状である。第１方向ｘの一方側に位置する絶縁層２３は、第１導電部２０１の主面２０Ａに配置されている。第１方向ｘの他方側に位置する絶縁層２３は、第２導電部２０２の主面２０Ａに配置されている。
図２１に示すように、一対のゲート層２４は、一対の絶縁層２３の上に配置されている。一対のゲート層２４は、第２方向ｙに延びる帯状である。
図２１に示すように、一対の検出層２５は、一対の絶縁層２３の上に配置されている。一対の検出層２５は、第２方向ｙに延びる帯状である。第１方向ｘの一方側に位置する絶縁層２３において、検出層２５は、ゲート層２４よりも第１方向ｘの一方側に位置する。第１方向ｘの他方側に位置する絶縁層２３において、検出層２５は、ゲート層２４よりも第１方向ｘの他方側に位置する。
第１入力端子３３および第２入力端子３４は、図２０および図２１に示すように、第１方向ｘの一方側に位置する。第１入力端子３３および第２入力端子３４には、電力変換対象となる直流電力が入力される。第１入力端子３３は、正極（Ｐ端子）である。第２入力端子３４は、負極（Ｎ端子）である。図２７に示すように、第２入力端子３４は、厚さ方向ｚにおいて第１入力端子３３、第１導電部２０１および第２導電部２０２のいずれに対しても離間して配置されている。第１入力端子３３および第２入力端子３４は、銅または銅合金からなる金属板である。
第１入力端子３３は、図２１に示すように、第１接続部３３１および第１端子部３３２を有する。第１入力端子３３において、第１接続部３３１および第１端子部３３２との境界面は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの一方側に位置する封止樹脂６０の第１側面６３Ａを含む面に該当する。第１接続部３３１は、その全体が封止樹脂６０に覆われている。第１接続部３３１の第１方向ｘの他方側は、櫛歯状となっている。この櫛歯状の部分が、ハンダ接合または超音波接合などにより第１導電部２０１の主面２０Ａに接続されている。これにより、第１入力端子３３は、第１導電部２０１に導通している。
図２１および図２２に示すように、第１端子部３３２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第１端子部３３２は矩形状である。第１端子部３３２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第１端子部３３２の部分は、封止樹脂６０から露出している。これにより、第１入力端子３３は、第１導電部２０１および封止樹脂６０の双方に支持されている。
第２入力端子３４は、図２０に示すように、第２接続部３４１および第２端子部３４２を有する。第２入力端子３４における第２接続部３４１と第２端子部３４２との境界面は、先述した第１入力端子３３における第１接続部３３１と第１端子部３３２との境界面と同一である。
図２０に示すように、第２接続部３４１は、連結部３４１Ａおよび複数の延出部３４１Ｂを有する。連結部３４１Ａは、第２方向ｙに延びる帯状である。連結部３４１Ａの第１方向ｘの一方側は、第２端子部３４２につながっている。複数の延出部３４１Ｂは、連結部３４１Ａから第１方向ｘの他方側に向けて延びている。複数の延出部３４１Ｂは、第１方向ｘに延びる帯状である。図２９に示すように、複数の延出部３４１Ｂの第１方向ｘの他方側に位置する端部は、接合層４９により複数の第２素子４０２（詳細は後述）の第１電極４１に接続されている。これにより、第２入力端子３４は、複数の第２素子４０２の第１電極４１に導通している。
図１９および図２０に示すように、第２端子部３４２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第２端子部３４２は矩形状である。第２端子部３４２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第２端子部３４２の部分は、封止樹脂６０から露出している。図２０および図２１に示すように、厚さ方向ｚに沿って視て、第２端子部３４２は、第１入力端子３３の第１端子部３３２に重なっている。図２７に示すように、第２端子部３４２は、第１端子部３３２に対して厚さ方向ｚにおいて支持部材１０の支持面１０Ａが向く側に離間している。なお、半導体装置Ａ３０が示す例においては、第２端子部３４２の形状は、第１端子部３３２の形状と同一である。
絶縁材３９は、図２７に示すように、厚さ方向ｚにおいて第１入力端子３３と第２入力端子３４との間に位置する。絶縁材３９は、電気絶縁性を有する平板である。絶縁材３９の一例として、絶縁紙が挙げられる。厚さ方向ｚに沿って視て、第１入力端子３３の全体が絶縁材３９に重なっている。第２入力端子３４においては、厚さ方向ｚに沿って視て、第２接続部３４１の連結部３４１Ａの一部と、第２端子部３４２の全体とが絶縁材３９に重なっている。厚さ方向ｚに沿って視て絶縁材３９に重なるこれらの部分は、絶縁材３９に接している。これにより、第１入力端子３３および第２入力端子３４は、互いに絶縁されている。絶縁材３９の一部（第１方向ｘの他方側、および第２方向ｙの両側）は、封止樹脂６０に覆われている。
図２１および図２７に示すように、絶縁材３９は、介在部３９１および延出部３９２を有する。介在部３９１は、第１入力端子３３の第１端子部３３２と、第２入力端子３４の第２端子部３４２との間に挟まれている。延出部３９２は、介在部３９１から第１端子部３３２および第２端子部３４２よりもさらに第１方向ｘの一方側に向けて延びている。延出部３９２の第２方向ｙの両側は、封止樹脂６０に覆われている。
出力端子３５は、図２０に示すように、第１方向ｘの他方側に位置する。出力端子３５から、複数の半導体素子４０により電力変換された交流電力が出力される。出力端子３５は、銅または銅合金からなる金属板である。出力端子３５は、接続部３５１および端子部３５２を有する。接続部３５１と端子部３５２との境界面は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの他方側に位置する封止樹脂６０の第１側面６３Ａを含む面である。接続部３５１は、その全体が封止樹脂６０に覆われている。接続部３５１の第１方向ｘの一方側には、櫛歯部３５１Ａが設けられている。櫛歯部３５１Ａが、ハンダ接合または超音波接合などにより第２導電部２０２の主面２０Ａに接続されている。これにより、出力端子３５は、第２導電部２０２に導通している。図１９および図２０に示すように、端子部３５２は、封止樹脂６０から第１方向ｘの他方側に延びている。厚さ方向ｚに沿って視て、端子部３５２は矩形状である。端子部３５２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の端子部３５２の部分は、封止樹脂６０から露出している。これにより、出力端子３５は、第２導電部２０２および封止樹脂６０の双方に支持されている。
複数の半導体素子４０は、複数の第１素子４０１と、複数の第２素子４０２とを含む。複数の第１素子４０１および複数の第２素子４０２は、いずれも先述した半導体装置Ａ１０の半導体素子４０と同一である。このため、複数の第１素子４０１および複数の第２素子４０２の個々の構成についての説明は省略する。
図２０に示すように、複数の第１素子４０１は、第１導電部２０１の主面２０Ａに接合されている。複数の第１素子４０１は、第２方向ｙに沿って所定の間隔で配列されている。複数の第１素子４０１は、半導体装置Ａ３０の上アーム回路を構成している。第１導電部２０１において、複数の第１素子４０１は、絶縁層２３よりも第１方向ｘの他方側に位置する。
図２０に示すように、複数の第２素子４０２は、第２導電部２０２の主面２０Ａに接合されている。複数の第２素子４０２は、第２方向ｙに沿って所定の間隔で配列されている。複数の第２素子４０２は、半導体装置Ａ３０の下アーム回路を構成している。第２導電部２０２において、複数の第２素子４０２は、絶縁層２３よりも第１方向ｘの一方側に位置する。
図２０に示すように、複数の第１素子４０１および複数の第２素子４０２は、これら全体として導電部材２０に千鳥配置されている。半導体装置Ａ３０が示す例においては、第１素子４０１および第２素子４０２のそれぞれの個数は４つである。第１素子４０１および第２素子４０２のそれぞれの個数は本構成に限定されず、半導体装置Ａ３０に要求される性能に応じて自在に設定可能である。
複数の導通部材５０は、図２６および図２８に示すように、複数の第１素子４０１の第１電極４１と、第２導電部２０２の主面２０Ａとに接続されている。複数の導通部材５０の第１方向ｘの一方側に位置する端部は、接合層４９により複数の第１素子４０１の第１電極４１に接続されている。複数の導通部材５０の第１方向ｘの他方側に位置する端部は、接合層４９により第２導電部２０２の主面２０Ａに接続されている。これにより、複数の第１素子４０１の第１電極４１は、第２導電部２０２に導通している。
複数のゲートワイヤ５１は、複数の第１ゲートワイヤ５１１と、複数の第２ゲートワイヤ５１２とを含む。図２０に示すように、複数の第１ゲートワイヤ５１１は、複数の第１素子４０１のゲート電極４３と、第１導電部２０１の主面２０Ａの上に位置する一方のゲート層２４とに接続されている。これにより、複数の第１素子４０１のゲート電極４３は、当該ゲート層２４に導通している。図２０に示すように、複数の第２ゲートワイヤ５１２は、複数の第２素子４０２のゲート電極４３と、第２導電部２０２の主面２０Ａの上に位置する他方のゲート層２４とに接続されている。これにより、複数の第２素子４０２のゲート電極４３は、当該ゲート層２４に導通している。
複数の検出ワイヤ５２は、複数の第１検出ワイヤ５２１と、複数の第２検出ワイヤ５２２とを含む。図２０に示すように、複数の第１検出ワイヤ５２１は、複数の第１素子４０１の第１電極４１と、第１導電部２０１の主面２０Ａの上に位置する一方の検出層２５とに接続されている。これにより、複数の第１素子４０１の第１電極４１は、当該検出層２５に導通している。図２０に示すように、複数の第２検出ワイヤ５２２は、複数の第２素子４０２の第１電極４１と、第２導電部２０２の主面２０Ａの上に位置する他方の検出層２５とに接続されている。これにより、複数の第２素子４０２の第１電極４１は、当該検出層２５に導通している。
一対のゲート端子３６、一対の検出端子３７および複数のダミー端子３８は、図２０に示すように、第２方向ｙにおいて導電部材２０に隣接している。これらの端子は、第１方向ｘに沿って配列されている。半導体装置Ａ３０においては、一対のゲート端子３６、一対の検出端子３７および複数のダミー端子３８は、いずれも同一のリードフレームから構成される。
一対のゲート端子３６は、図２０に示すように、その一方が第１導電部２０１に隣接し、その他方が第２導電部２０２に隣接している。一対のゲート端子３６の各々には、複数の第１素子４０１および複数の第２素子４０２のどちらかを駆動させるためのゲート電圧が印加される。
一対の検出端子３７は、図２０に示すように、第１方向ｘにおいて一対のゲート端子３６に隣接している。一対の検出端子３７の各々から、複数の第１素子４０１および複数の第２素子４０２のどちらかに該当する複数の第１電極４１に印加される電圧（ソース電流に対応した電圧）が印加される。
複数のダミー端子３８は、図２０に示すように、第１方向ｘにおいて一対の検出端子３７に対して一対のゲート端子３６とは反対側に位置する。半導体装置Ａ３０が示す例においては、ダミー端子３８の個数は６つである。これらのうち、３つのダミー端子３８は、第１方向ｘの一方側に位置する。残り３つのダミー端子３８は、第１方向ｘの他方側に位置する。なお、ダミー端子３８の個数は、本構成に限定されない。さらに、半導体装置Ａ３０において、複数のダミー端子３８を備えない構成でもよい。複数のダミー端子３８の各々は、接続部３８１および端子部３８２を有する。接続部３８１は、封止樹脂６０に覆われている。これにより、複数のダミー端子３８は、封止樹脂６０に支持されている。なお、接続部３８１の表面には、たとえば銀めっきを施してもよい。端子部３８２は、接続部３８１につながり、かつ封止樹脂６０から露出している（図２０および図２５参照）。図２３および図２４に示すように、第１方向ｘに沿って視て、端子部３８２はＬ字状をなしている。なお、一対のゲート端子３６の端子部３６２、および一対の検出端子３７の端子部３７２の各々の形状は、端子部３８２の形状と同一である。
一対の第１ワイヤ５３１は、図２０に示すように、一対のゲート端子３６と、一対のゲート層２４とに個別に接続されている。これにより、第１導電部２０１に隣接する一方のゲート端子３６は、複数の第１素子４０１のゲート電極４３に導通している。第２導電部２０２に隣接する他方のゲート端子３６は、複数の第２素子４０２のゲート電極４３に導通している。
一対の第２ワイヤ５３２は、図２０に示すように、一対の検出端子３７と、一対の検出層２５とに個別に接続されている。これにより、第１導電部２０１に隣接する一方の検出端子３７は、複数の第１素子４０１の第１電極４１に導通している。第２導電部２０２に隣接する他方の検出端子３７は、複数の第１素子４０１の第１電極４１に導通している。
封止樹脂６０は、図２６および図２７に示すように、支持部材１０、第１入力端子３３、第２入力端子３４および出力端子３５のそれぞれ一部ずつと、導電部材２０、複数の半導体素子４０および複数の導通部材５０を覆っている。封止樹脂６０は、一対の絶縁層２３、一対のゲート層２４、一対の検出層２５、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１ワイヤ５３１および一対の第２ワイヤ５３２を覆っている。さらに封止樹脂６０は、一対のゲート端子３６、一対の検出端子３７および複数のダミー端子３８のそれぞれ一部ずつを覆っている。図１９～図２５に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３Ａ、一対の第２側面６３Ｂ、複数の第３側面６３Ｃ、複数の第４側面６３Ｄ、複数の切欠部６３Ｅおよび複数の取付け孔６４を有する。
図２６および図２７に示すように、頂面６１は、厚さ方向ｚにおいて支持部材１０の支持面１０Ａと同じ側を向く。底面６２は、厚さ方向ｚにおいて頂面６１とは反対側を向く。図２２に示すように、底面６２から底板１３（支持部材１０）の底面１０Ｂが露出している。底面６２は、底板１３を囲む枠状である。
図１９～図２４、および図２７に示すように、一対の第１側面６３Ａは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。第１方向ｘの一方側に位置する第１側面６３Ａからは、第１入力端子３３の第１端子部３３２、および第２入力端子３４の第２端子部３４２が第１方向ｘの一方側に向けて延びている。第２方向ｙの他方側に位置する第１側面６３Ａからは、出力端子３５の端子部３５２が第１方向ｘの他方側に向けて延びている。このように、第１入力端子３３および第２入力端子３４のそれぞれ一部は、第１方向ｘの一方側において封止樹脂６０から露出している。あわせて、出力端子３５の一部は、第１方向ｘの他方側において封止樹脂６０から露出している。
図１９～図２５に示すように、一対の第２側面６３Ｂは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。一対の第２側面６３Ｂのいずれか一方からは、一対のゲート端子３６の端子部３６２、一対の検出端子３７の端子部３７２、および複数のダミー端子３８の端子部３８２が露出している。
図１９～図２４、および図２７に示すように、複数の第３側面６３Ｃは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。複数の第３側面６３Ｃは、第１方向ｘの一方側に位置する一対の第３側面６３Ｃと、第１方向ｘの他方側に位置する一対の第３側面６３Ｃとを含む。第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第２方向ｙにおいて対向している。また、第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第１側面６３Ａの第２方向ｙの両端につながっている。
図１９～図２７に示すように、複数の第４側面６３Ｄは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。複数の第４側面６３Ｄは、第１方向ｘにおいて一対の第１側面６３Ａよりも半導体装置Ａ１０の外側に位置する。複数の第４側面６３Ｄは、第１方向ｘの一方側に位置する一対の第４側面６３Ｄと、第１方向ｘの他方側に位置する一対の第４側面６３Ｄとを含む。第１方向ｘの一方側および他方側の各々において、一対の第４側面６３Ｄの第２方向ｙの両端は、一対の第２側面６３Ｂと、一対の第３側面６３Ｃとにつながっている。
図１９および図２２に示すように、複数の切欠部６３Ｅの各々は、第１側面６３Ａと第３側面６３Ｃとの境界に位置する。厚さ方向ｚに沿って視て、複数の切欠部６３Ｅは、いずれも第１方向ｘおよび第２方向ｙの双方に対して傾斜している。
図２６に示すように、複数の取付け孔６４は、厚さ方向ｚにおいて頂面６１から底面６２に至って封止樹脂６０を貫通している。複数の取付け孔６４は、半導体装置Ａ３０をヒートシンクに取り付ける際に利用される。図１９および図２２に示すように、厚さ方向ｚに沿って視て、複数の取付け孔６４の孔縁は円形状である。複数の取付け孔６４は、厚さ方向ｚに沿って視て封止樹脂６０の四隅に位置する。
次に、半導体装置Ａ３０の作用効果について説明する。
半導体装置Ａ３０は、第１金属層１９および第２金属層２９を備える。第１金属層１９は、支持部材１０の支持面１０Ａを覆っている。第２金属層２９は、導電部材２０の裏面２０Ｂを覆っている。第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。したがって、半導体装置Ａ３０によっても、その放熱性を向上させることが可能となる。
半導体装置Ａ３０においては、複数の半導体素子４０は、複数の第１素子４０１と、複数の第２素子４０２とを含む。複数の第１素子４０１は、第１導電部２０１に接合されている。複数の第２素子４０２は、第２導電部２０２に接合されている。第１金属層１９と第２金属層２９が互いに固相拡散により互いに接合されているため、第１導電部２０１および第２導電部２０２の各々の厚さを第２支持板１２の厚さよりも大とすることができる。したがって、複数の半導体素子４０が接合された導電部材２０の全てにおいて、その放熱性を向上させることができる。
第１入力端子３３および第２入力端子３４は、第１方向ｘの一方側に位置する。第１入力端子３３および第２入力端子３４は、厚さ方向ｚにおいて互いに離間している。厚さ方向ｚに沿って視て、第２入力端子３４の少なくとも一部（第２端子部３４２）が、第１入力端子３３に重なっている。これにより、半導体装置Ａ３０の使用時に、第２入力端子３４から発生する磁界により、第１入力端子３３の自己インダクタンスを低減させることができるため、半導体装置Ａ３０の電力変換効率の低下が抑制される。
〔第４実施形態〕
図３０～図３５に基づき、本開示の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３０は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ４０は、支持部材１０および導電部材２０の構成が、先述した半導体装置Ａ３０におけるこれらの構成と異なる。
半導体装置Ａ４０においては、支持部材１０は絶縁板である。図３０～図３４に示すように、当該絶縁板が、支持面１０Ａおよび底面１０Ｂを含む。図３２および図３３に示すように、第１金属層１９は、厚さ方向ｚに沿って視て導電部材２０に重なる支持部材１０の支持面１０Ａの領域を覆っている。これ以外の支持部材１０の構成は、先述した半導体装置Ａ２０の構成と同様であるため、ここでの説明を省略する。
図３２～図３５に示すように、導電部材２０は、基層２１、第１配線層２２１および第２配線層２２２を有する。基層２１は、導電部材２０の体積の大半を占めている。基層２１の組成は、炭素を含む。半導体装置Ａ４０においては、基層２１は、グラファイトからなる。第１配線層２２１は、主面２０Ａを含み、かつ基層２１に積層されている。第２配線層２２２は、裏面２０Ｂを含み、かつ基層２１に積層されている。このため、基層２１は、第１配線層２２１と第２配線層２２２との間に挟まれている。これ以外の導電部材２０の構成は、先述した半導体装置Ａ２０の構成と同様であるため、ここでの説明を省略する。
第１金属層１９および第２金属層２９の各々の構成は、先述した半導体装置Ａ２０のこれらの構成（図１７参照）と同様である。
次に、半導体装置Ａ４０の作用効果について説明する。
半導体装置Ａ４０は、第１金属層１９および第２金属層２９を備える。第１金属層１９は、支持部材１０の支持面１０Ａの少なくとも一部を覆っている。第２金属層２９は、導電部材２０の裏面２０Ｂを覆っている。第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。したがって、半導体装置Ａ４０によっても、その放熱性を向上させることが可能となる。
半導体装置Ａ４０においては、支持部材１０は、絶縁板である。導電部材２０は、主面２０Ａを含む第１配線層２２１と、裏面２０Ｂを含む第２配線層２２２と、第１配線層２２１と第２配線層２２２との間に位置する基層２１とを有する。基層２１は、グラファイトからなる。当該グラファイトの面内方向は、厚さ方向ｚに沿っている。基層２１の厚さは、支持部材１０の厚さよりも大である。したがって、半導体装置Ａ４０の放熱性を、先述した半導体装置Ａ３０よりもさらに向上させることが可能である。さらに、グラファイトからなる基層２１の密度は、銅の密度の約１／４である。このため、半導体装置Ａ４０の重量を、半導体装置Ａ３０よりも小とすることができる。
〔第５実施形態〕
図３６～図３９に基づき、本開示の第５実施形態にかかる半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３６は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ５０は、支持部材１０の構成が、先述した半導体装置Ａ３０における構成と異なる。
図３６～図３９に示すように、支持部材１０は、第１方向ｘにおいて互いに離間した第１支持部１０１および第２支持部１０２を含む。第１支持部１０１および第２支持部１０２の各々は、第１支持板１１、第２支持板１２および底板１３を有する。図３８および図３９に示すように、第１金属層１９は、第１支持部１０１および第２支持部１０２の各々の支持面１０Ａを覆っている。第１導電部２０１は、第１支持部１０１の第２支持板１２に接合されている。第２導電部２０２は、第２支持部１０２の第２支持板１２に接合されている。
図３７に示すように、第１支持部１０１および第２支持部１０２の各々の底面１０Ｂは、封止樹脂６０の底面６２から露出している。厚さ方向に沿って視て、第１支持部１０１の底面１０Ｂと、第２支持部１０２の底面１０Ｂとの間に、底面６２の一部が位置する。
次に、半導体装置Ａ５０の作用効果について説明する。
半導体装置Ａ５０は、第１金属層１９および第２金属層２９を備える。第１金属層１９は、支持部材１０の支持面１０Ａを覆っている。第２金属層２９は、導電部材２０の裏面２０Ｂを覆っている。第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。したがって、半導体装置Ａ５０によっても、その放熱性を向上させることが可能となる。
半導体装置Ａ５０においては、支持部材１０は、第１支持部１０１および第２支持部１０２を含む。第１支持部１０１および第２支持部１０２は、互いに離間している。第１導電部２０１は、第１支持部１０１に接合されている。第２導電部２０２は、第２支持部１０２に接合されている。半導体装置Ａ５０の製造において封止樹脂６０を形成した際、封止樹脂６０の収縮により半導体装置Ａ５０に厚さ方向ｚの反りが発生する。このような構成をとることにより、当該反りを抑制することができる。
〔第６実施形態〕
図４０～図４３Ｂに基づき、本開示の第５実施形態にかかる半導体装置Ａ６０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図４０は、図８に対応している。
半導体装置Ａ６０は、導電部材２０および第２金属層２９の構成が、先述した半導体装置Ａ１０における構成と異なる。
図４０に示すように、導電部材２０（第１導電部２０１および第２導電部２０２）は、本体層２０Ｄおよび接合層２０Ｅを有する。本体層２０Ｄは、主面２０Ａを含む。本体層２０Ｄは、銅または銅合金からなる金属板である。接合層２０Ｅは、裏面２０Ｂを含み、かつ本体層２０Ｄに積層されている。接合層２０Ｅの組成は、銀を含む。接合層２０Ｅの厚さは、本体層２０Ｄの厚さよりも小である。接合層２０Ｅは、接合層２０Ｅに対して成膜することにより形成される。成膜手法は、たとえばスパッタリング法、または真空蒸着が挙げられる。
図４１に示すように、第２金属層２９は、第１層２９１、一対の第２層２９２、および一対の第３層２９３を有する。第１層２９１の組成は、アルミニウムを含む。第１層２９１は、たとえばアルミニウム箔である。第１層２９１の厚さｔ１は、半導体装置Ａ１０の第１層２９１の厚さｔ１よりも大である。一対の第２層２９２は、厚さ方向ｚにおいて第１層２９１の両側に位置する。一対の第２層２９２の組成は、銀を含む。第１層２９１のビッカース硬さは、一対の第２層２９２の各々のビッカース硬さよりも小である。あわせて、第１層２９１の厚さは、一対の第２層２９２の各々の厚さよりも大である。一対の第３層２９３は、第１層２９１と、一対の第２層２９２の各々との間に挟まれている。一対の第３層２９３の組成は、ニッケルを含む。一対の第３層２９３の各々の厚さｔ３は、第１層２９１の厚さｔ１、および一対の第２層２９２の各々の厚さｔ２よりも小である。第２金属層２９は、第１層２９１の両面に対して、一対の第３層２９３、一対の第２層２９２の順にそれぞれ成膜することにより形成される。成膜手法は、たとえばスパッタリング法、または真空蒸着が挙げられる。
図４１に示すように、第１金属層１９は、図９Ｂに示す半導体装置Ａ１０の場合と同じく単層のみの構成である。この場合において、第１金属層１９の組成は、銀を含む。
半導体装置Ａ６０においては、図４１に示すように、導電部材２０の裏面２０Ｂと、一対の第２層２９２のうち一方の当該第２層２９２とが固相拡散により互いに接合されている。これにより、導電部材２０の接合層２０Ｅと、一方の当該第２層２９２との間には、空隙２９Ａが形成されている。あわせて、第１金属層１９と、一対の第２層２９２のうち他方の当該第２層２９２とが固相拡散により互いに接合されている。これにより、第１金属層１９と、他方の当該第２層２９２との間には、空隙１９Ａが形成されている。
図４２Ａおよび図４２Ｂに示すように、一対の第２層２９２のうち一方の当該第２層２９２の単位体積当たりの空隙２９Ａの体積は、厚さ方向ｚに沿って視たときの一方の当該第２層２９２の中央部と、厚さ方向ｚに沿って視たときの一方の当該第２層２９２の周縁部とで異なる。当該中央部における一方の当該第２層２９２の単位体積当たりの空隙２９Ａの体積は、当該周縁部における一方の当該第２層２９２の単位体積当たりの空隙２９Ａの体積よりも小となっている。
図４３Ａおよび図４３Ｂに示すように、一対の第２層２９２のうち他方の当該第２層２９２の単位体積当たりの空隙１９Ａの体積は、厚さ方向ｚに沿って視たときの他方の当該第２層２９２の中央部と、厚さ方向ｚに沿って視たときの他方の当該第２層２９２の周縁部とで異なる。当該中央部における他方の当該第２層２９２の単位体積当たりの空隙１９Ａの体積は、当該周縁部における他方の当該第２層２９２の単位体積当たりの空隙１９Ａの体積よりも小となっている。
図４３Ｂに示すように、厚さ方向ｚに沿って視て、第２金属層２９の周縁部に接する第１金属層１９には、厚さ方向ｚに湾曲する第１湾曲部１９Ｂが形成されている。半導体装置Ａ６０においては、第１湾曲部１９Ｂは、厚さ方向ｚにおいて第２金属層２９が位置する側に向けて湾曲している。さらに、厚さ方向ｚに沿って視て、第２金属層２９の一対の第２層２９２のうち、第１金属層１９に接する当該第２層２９２の周縁部には、厚さ方向ｚに湾曲する第２湾曲部２９Ｂが形成されている。厚さ方向ｚにおいて、第２湾曲部２９Ｂが湾曲する向きは、第１湾曲部１９Ｂが湾曲する向きと同一である。半導体装置Ａ６０においては、第２湾曲部２９Ｂは、厚さ方向ｚにおいて第２金属層２９の第１層２９１が位置する側に向けて湾曲している。
図４２Ｂに示すように、厚さ方向ｚに沿って視て、第２金属層２９の一対の第２層２９２のうち、導電部材２０の接合層２０Ｅに接する当該第２層２９２の周縁部にも第２湾曲部２９Ｂが形成されている。半導体装置Ａ６０においては、当該第２湾曲部２９Ｂは、厚さ方向ｚにおいて導電部材２０が位置する側に向けて湾曲している。
次に、半導体装置Ａ６０の作用効果について説明する。
半導体装置Ａ６０は、第１金属層１９および第２金属層２９を備える。第１金属層１９は、支持部材１０の支持面１０Ａを覆っている。第２金属層２９は、導電部材２０の裏面２０Ｂを覆っている。第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。したがって、半導体装置Ａ６０によっても、その放熱性を向上させることが可能となる。
本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
本開示における種々の実施形態は、以下の付記として規定しうる。
付記１．厚さ方向を向く支持面を有する支持部材と、
前記厚さ方向において前記支持面と同じ側を向く主面と、前記主面とは反対側を向く裏面と、を有するとともに、前記裏面が前記支持面に対向するように前記支持部材に接合された導電部材と、
前記主面に接合された半導体素子と、を備え、
前記支持面の少なくとも一部を覆う第１金属層と、前記裏面を覆う第２金属層と、をさらに備え、
前記第１金属層と前記第２金属層とが固相拡散により互いに接合されている、半導体装置。
付記２．前記第２金属層は、前記裏面を覆う第１層と、前記厚さ方向において前記第１層に対して前記導電部材とは反対側に位置する第２層と、有し、
前記第１金属層と前記第２層とが固相拡散により互いに接合されている、付記１に記載の半導体装置。
付記３．前記第１層の厚さは、前記第２層の厚さよりも大であり、
前記第１層のビッカース硬さは、前記第２層のビッカース硬さよりも小である、付記２に記載の半導体装置。
付記４．前記厚さ方向に沿って視て、前記導電部材の周縁部には、前記裏面から前記厚さ方向に凹む凹部が形成され、
前記凹部に前記第１層が接している、付記３に記載の半導体装置。
付記５．前記厚さ方向に沿って視て、前記第１層の中央部の最大厚さは、前記第１層の周縁部の最大厚さよりも小である、付記４に記載の半導体装置。
付記６．前記第１金属層は、前記第１層と前記第２層との間に挟まれた第３層を有し、
前記第３層の厚さは、前記第１層および前記第２層の各々の厚さよりも小である、付記２ないし５のいずれかに記載の半導体装置。
付記７．前記第２金属層は、第１層と、前記厚さ方向において前記第１金属層の両側に位置する一対の第２層と、を有し、
前記裏面と、前記一対の第２層のうち一方の当該第２層と、が固相拡散により互いに接合され、
前記第１金属層と、前記一対の第２層のうち他方の当該第２層と、が固相拡散により互いに接合されている、付記１に記載の半導体装置。
付記８．前記第１層の厚さは、前記一対の第２層の各々の厚さよりも大であり、
前記第１層のビッカース硬さは、前記一対の第２層の各々のビッカース硬さよりも小である、付記７に記載の半導体装置。
付記９．前記厚さ方向に沿って視て、前記第２金属層の周縁部に接する第１金属層には、前記厚さ方向に湾曲する第１湾曲部が形成されている、付記８に記載の半導体装置。
付記１０．前記厚さ方向に沿って視て、前記一対の第２層の少なくともいずれかの周縁部には、前記厚さ方向に湾曲する第２湾曲部が形成され、
前記厚さ方向において、前記第２湾曲部が湾曲する向きは、前記第１湾曲部が湾曲する向きと同一である、付記９に記載の半導体装置。
付記１１．前記第１金属層は、前記第１層と、前記一対の第２層の各々と、の間に挟まれた一対の第３層を有し、
前記一対の第３層の各々の厚さは、前記第１層、および前記一対の第２層の各々の厚さよりも小である、付記７ないし１０のいずれかに記載の半導体装置。
付記１２．前記支持部材は、電気絶縁性を有する第１支持板と、前記支持面を含み、かつ前記第１支持板に積層された金属製の第２支持板と、を有し、
前記導電部材は、金属板であり、
前記導電部材の厚さは、前記第２支持板の厚さよりも大である、付記２ないし１１のいずれかに記載の半導体装置。
付記１３．前記支持部材は、絶縁板であり、
前記導電部材は、前記主面を含む第１配線層と、前記裏面を含む第２配線層と、前記第１配線層と前記第２配線層との間に位置し、かつ組成に炭素を含む基層と、を有し、
前記基層の厚さは、前記支持部材の厚さよりも大である、付記２または３に記載の半導体装置。
付記１４．前記基層は、単結晶のグラファイトからなり、
前記グラファイトの面内方向は、前記厚さ方向に沿っている、付記１３に記載の半導体装置。
付記１５．前記支持部材は、前記支持面とは反対側を向く底面を有し、
前記導電部材および前記半導体素子と、前記支持部材の一部と、を覆う封止樹脂をさらに備え、
前記底面は、前記封止樹脂から露出している、付記１２ないし１４のいずれかに記載の半導体装置。

Claims (17)

  1. 厚さ方向を向く支持面を有する支持部材と、
    前記厚さ方向において前記支持面と同じ側を向く主面と、前記主面とは反対側を向く裏面と、を有するとともに、前記裏面が前記支持面に対向するように前記支持部材に接合された導電部材と、
    前記主面に接合された半導体素子と、
    前記支持面の少なくとも一部を覆う第１金属層と、
    前記裏面を覆う第２金属層と、を備え、
    前記第１金属層と前記第２金属層とが固相拡散により互いに接合されており、
    前記支持部材は、電気絶縁性を有する第１支持板と、前記支持面を含み、かつ前記第１支持板に積層された金属製の第２支持板と、を有し、
    前記導電部材は、金属板であり、
    前記導電部材の厚さは、前記第２支持板の厚さよりも大きい、半導体装置。
  2. 厚さ方向を向く支持面を有する支持部材と、
    前記厚さ方向において前記支持面と同じ側を向く主面と、前記主面とは反対側を向く裏面と、を有するとともに、前記裏面が前記支持面に対向するように前記支持部材に接合された導電部材と、
    前記主面に接合された半導体素子と、
    前記支持面の少なくとも一部を覆う第１金属層と、
    前記裏面を覆う第２金属層と、を備え、
    前記第１金属層と前記第２金属層とが固相拡散により互いに接合されており、
    前記支持部材は、絶縁板であり、
    前記導電部材は、前記主面を含む第１配線層と、前記裏面を含む第２配線層と、前記第１配線層と前記第２配線層との間に位置し、かつ組成に炭素を含む基層と、を有し、
    前記基層の厚さは、前記支持部材の厚さよりも大きい、半導体装置。
  3. 前記基層は、グラファイトからなり、
    前記グラファイトの面内方向は、前記厚さ方向に沿っている、請求項２に記載の半導体装置。
  4. 前記支持部材の一部と、前記導電部材および前記半導体素子とを覆う封止樹脂をさらに備え、
    前記支持部材は、前記支持面とは反対側を向く底面を有し、
    前記底面は、前記封止樹脂から露出している、請求項１ないし３のいずれかに記載の半導体装置。
  5. 厚さ方向において互いに反対側を向く支持面および底面と、前記支持面を含む第１金属箔と、前記底面を含む第２金属箔と、を有する支持部材と、
    前記厚さ方向において前記支持面と同じ側を向く主面と、前記主面とは反対側を向く裏面と、を有するとともに、前記裏面が前記支持面に対向するように前記支持部材に接合された導電部材と、
    前記厚さ方向において前記主面に対向する側とは反対側に位置する第１電極を有するとともに、前記主面に接合された半導体素子と、
    前記第１電極に導電接合された導通部材と、
    前記支持部材の一部と、前記導電部材、前記半導体素子および前記導通部材とを覆う封止樹脂と、
    前記支持面の少なくとも一部を覆う第１金属層と、
    前記裏面を覆う第２金属層と、を備え、
    前記第１金属層と前記第２金属層とが固相拡散により互いに接合されており、
    前記第２金属箔は、前記封止樹脂から露出しており、
    前記導電部材の厚さは、前記支持部材の厚さよりも大きい、半導体装置。
  6. 前記第２金属層は、前記裏面を覆う第１層と、前記第１層を基準として前記導電部材とは反対側に位置する第２層と、有し、
    前記第１金属層と前記第２層とが固相拡散により互いに接合されている、請求項１ないし５のいずれかに記載の半導体装置。
  7. 前記第１層の厚さは、前記第２層の厚さよりも大きく、
    前記第１層のビッカース硬さは、前記第２層のビッカース硬さよりも小さい、請求項６に記載の半導体装置。
  8. 前記厚さ方向に視て、前記導電部材の周縁部には、前記裏面から凹む凹部が形成されており、
    前記凹部に前記第１層が接している、請求項６または７に記載の半導体装置。
  9. 前記厚さ方向に視て、前記第１層の中央部の最大厚さは、前記第１層の周縁部の最大厚さよりも小さい、請求項８に記載の半導体装置。
  10. 前記第２金属層は、前記第１層と前記第２層との間に挟まれた第３層を有し、
    前記第３層の厚さは、前記第１層および前記第２層の各々の厚さよりも小さい、請求項６ないし９のいずれかに記載の半導体装置。
  11. 前記第２金属層は、第１層と、前記厚さ方向において前記第１層の両側に位置する一対の第２層と、を有し、
    前記裏面と、前記一対の第２層のうちの一方とが固相拡散により互いに接合されており、
    前記第１金属層と、前記一対の第２層のうちの他方とが固相拡散により互いに接合されている、請求項１ないし５のいずれかに記載の半導体装置。
  12. 前記第１層の厚さは、前記一対の第２層の各々の厚さよりも大きく、
    前記第１層のビッカース硬さは、前記一対の第２層の各々のビッカース硬さよりも小さい、請求項１１に記載の半導体装置。
  13. 前記厚さ方向に視て、前記第２金属層の周縁部に接する前記第１金属層には、前記厚さ方向に湾曲する第１湾曲部が形成されている、請求項１１または１２に記載の半導体装置。
  14. 前記厚さ方向に視て、前記一対の第２層の少なくともいずれかの周縁部には、前記厚さ方向に湾曲する第２湾曲部が形成されており、
    前記厚さ方向において、前記第２湾曲部が湾曲する向きは、前記第１湾曲部が湾曲する向きと同一である、請求項１３に記載の半導体装置。
  15. 前記第２金属層は、前記第１層を間に挟み、かつ前記一対の第２層に挟まれた一対の第３層を有し、
    前記一対の第３層の各々の厚さは、前記第１層、および前記一対の第２層の各々の厚さよりも小さい、請求項１１ないし１４のいずれかに記載の半導体装置。
  16. 前記半導体素子は、炭化ケイ素を主とする半導体材料を用いて構成されたＭＯＳＦＥＴであり、
    前記半導体素子は、前記厚さ方向において互いに反対側を向く第１面および第２面を有し、
    前記第１面には、ソース電流が流れており、
    前記第２面には、ドレイン電流が流れており、
    前記第２面は、前記主面に導電接合されている、請求項１ないし１５のいずれかに記載の半導体装置。
  17. 前記主面および前記裏面を有する追加の導電部材と、
    前記追加の導電部材の前記主面に接合された追加の半導体素子と、をさらに備え、
    前記追加の導電部材の前記裏面が前記支持面に対向するように、前記追加の導電部材は、前記支持部材に接合されている、請求項１ないし１６のいずれかに記載の半導体装置。
JP2020553428A 2018-10-24 2019-10-23 半導体装置 Active JP7273055B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018199930 2018-10-24
JP2018199930 2018-10-24
PCT/JP2019/041515 WO2020085377A1 (ja) 2018-10-24 2019-10-23 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020085377A1 JPWO2020085377A1 (ja) 2021-09-30
JP7273055B2 true JP7273055B2 (ja) 2023-05-12

Family

ID=70331116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020553428A Active JP7273055B2 (ja) 2018-10-24 2019-10-23 半導体装置

Country Status (5)

Country Link
US (2) US11728237B2 (ja)
JP (1) JP7273055B2 (ja)
CN (1) CN112997298B (ja)
DE (1) DE112019005313T5 (ja)
WO (1) WO2020085377A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202021004370U1 (de) 2020-10-14 2023-12-12 Rohm Co., Ltd. HalbleitermoduL
CN116825768B (zh) 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块
US20230245960A1 (en) 2020-10-14 2023-08-03 Rohm Co., Ltd. Semiconductor module
WO2023100980A1 (ja) * 2021-12-03 2023-06-08 ニデック株式会社 半導体モジュール、電力変換装置および電力変換装置の製造方法
WO2023162700A1 (ja) * 2022-02-24 2023-08-31 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068953A (ja) 2001-08-28 2003-03-07 Toyota Industries Corp 放熱板
JP2013222909A (ja) 2012-04-19 2013-10-28 Showa Denko Kk 絶縁基板の製造方法
JP2014022579A (ja) 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924411B2 (ja) 2007-12-27 2012-04-25 三菱電機株式会社 電力半導体装置
WO2014142310A1 (ja) * 2013-03-14 2014-09-18 三菱マテリアル株式会社 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
KR20170073618A (ko) * 2014-10-16 2017-06-28 미쓰비시 마테리알 가부시키가이샤 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법
JP2016152385A (ja) * 2015-02-19 2016-08-22 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068953A (ja) 2001-08-28 2003-03-07 Toyota Industries Corp 放熱板
JP2013222909A (ja) 2012-04-19 2013-10-28 Showa Denko Kk 絶縁基板の製造方法
JP2014022579A (ja) 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置

Also Published As

Publication number Publication date
JPWO2020085377A1 (ja) 2021-09-30
CN112997298B (zh) 2024-03-01
DE112019005313T5 (de) 2021-07-22
US20230253283A1 (en) 2023-08-10
WO2020085377A1 (ja) 2020-04-30
US20210384097A1 (en) 2021-12-09
CN112997298A (zh) 2021-06-18
US11728237B2 (en) 2023-08-15

Similar Documents

Publication Publication Date Title
JP7273055B2 (ja) 半導体装置
JP7204779B2 (ja) 半導体装置
JP7267716B2 (ja) 半導体装置
JP2020092108A (ja) 半導体装置
JP7391957B2 (ja) 半導体装置
JPWO2018168924A1 (ja) 半導体装置
JP7443359B2 (ja) 半導体装置
JP2023062046A (ja) 半導体モジュール
JP2021190505A (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
US11955440B2 (en) Semiconductor device with detection conductor
WO2020044668A1 (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
WO2020218298A1 (ja) 半導体装置
JP2023101032A (ja) パワー半導体素子
WO2021172015A1 (ja) 半導体装置
JP2020077762A (ja) 半導体装置
WO2021153447A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
WO2021079913A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
JP2022188699A (ja) 半導体装置および半導体装置の製造方法
JP2010251556A (ja) 半導体装置及び放熱体
JP2023088628A (ja) 半導体装置
JP2021111719A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230427

R150 Certificate of patent or registration of utility model

Ref document number: 7273055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150