JP2020077762A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020077762A
JP2020077762A JP2018210198A JP2018210198A JP2020077762A JP 2020077762 A JP2020077762 A JP 2020077762A JP 2018210198 A JP2018210198 A JP 2018210198A JP 2018210198 A JP2018210198 A JP 2018210198A JP 2020077762 A JP2020077762 A JP 2020077762A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
wiring layer
support
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018210198A
Other languages
English (en)
Inventor
沢水 神田
Souzu Kanda
沢水 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018210198A priority Critical patent/JP2020077762A/ja
Publication of JP2020077762A publication Critical patent/JP2020077762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 支持層と配線層との接合信頼性の向上を図ることが可能な半導体装置を提供する。【解決手段】 厚さ方向ｚにおいて互いに反対側を向く支持面１０Ａおよび底面１０Ｂを有する支持層１０と、支持面１０Ａに接合された配線層２０と、配線層２０に対して支持層１０とは反対側において、配線層２０に電気的に接合された半導体素子４０と、を備え、支持層１０は、支持面１０Ａを含む基層１１と、底面１０Ｂを含み、かつ基層１１に結合された絶縁層１２と、を有し、基層１１の構成材料の元素は、ケイ素を含み、絶縁層１２の構成材料は、二酸化ケイ素を含む。【選択図】 図１２

Description

本発明は、半導体素子を備える半導体装置に関し、特に半導体素子がスイッチング素子である半導体装置に関する。
従来、ＭＯＳＦＥＴやＩＧＢＴなどの半導体素子を搭載した半導体装置が広く知られている。特許文献１には、このような半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置では、支持層に相当する絶縁シートに、配線層に相当するヒートスプレッダが接合されている（特許文献１の図１参照）。半導体素子は、ヒートスプレッダに電気的に接合されている。
特許文献１に開示されている半導体装置において、絶縁シートの構成材料は、アルミナなどの無機材料が添加されたエポキシ樹脂である。一方、ヒートスプレッダは、一般的に金属板である。このため、当該半導体装置においては、非金属材料から構成された絶縁シートと、金属材料から構成されたヒートスプレッダとが互いに接合されている。このような異種材料どうしの接合がなされると、当該半導体装置の使用時において、絶縁シートとヒートスプレッダとの界面剥離の懸念が高くなる。
特開２０１４−２１６４５９号公報
本発明は上記事情に鑑み、支持層と配線層との接合信頼性の向上を図ることが可能な半導体装置を提供することをその課題とする。
本発明によれば、厚さ方向において互いに反対側を向く支持面および底面を有する支持層と、前記支持面に接合された配線層と、前記配線層に対して前記支持層とは反対側において、前記配線層に電気的に接合された半導体素子と、を備え、前記支持層は、前記支持面を含む基層と、前記底面を含み、かつ前記基層に結合された絶縁層と、を有し、前記基層の構成材料の元素は、ケイ素を含み、前記絶縁層の構成材料は、二酸化ケイ素を含むことを特徴とする半導体装置が提供される。
本発明の実施において好ましくは、前記配線層は、その厚さが前記支持層の厚さよりも大である金属板であり、前記配線層は、前記厚さ方向において前記支持面と同じ側を向き、かつ前記半導体素子が電気的に接合された主面と、前記主面とは反対側を向く裏面と、を有し、前記支持面と前記裏面との間に介在する第１金属層と、前記第１金属層と前記裏面との間に介在する第２金属層と、をさらに備え、前記第１金属層と前記第２金属層とが固相拡散により互いに接合されている。
本発明の実施において好ましくは、前記配線層の構成材料は、銅を含む。
本発明の実施において好ましくは、前記第１金属層および前記第２金属層の構成材料は、ともに銀を含む。
本発明の実施において好ましくは、前記第２金属層は、前記裏面を覆う第１層と、前記第１層に積層された第２層と、を有し、前記第１層のヤング率は、前記配線層のヤング率よりも小であり、前記第２層の構成材料は、銀を含む。
本発明の実施において好ましくは、前記第１層の構成材料は、アルミニウムを含む。
本発明の実施において好ましくは、前記第２金属層は、前記第１層と前記第２層との間に挟まれた第３層をさらに有し、前記第３層のヤング率は、前記第１層および前記第２層の各々のヤング率よりも大である。
本発明の実施において好ましくは、前記第３層の厚さは、前記第１層および前記第２層の各々の厚さよりも小である。
本発明の実施において好ましくは、前記第３層の構成材料は、ニッケルを含む。
本発明の実施において好ましくは、前記基層の構成材料は、多結晶シリコンを含み、前記配線層は、めっき層を含む。
本発明の実施において好ましくは、前記配線層および前記半導体素子と、前記支持層の一部と、を覆う封止樹脂をさらに備え、前記底面は、前記封止樹脂から露出している。
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記支持層の面積は、前記配線層の面積よりも大である。
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記支持層の面積は、前記配線層の面積よりも小である。
本発明の実施において好ましくは、前記支持層は、互いに離間した第１支持層および第２支持層を含み、前記配線層は、前記第１支持層に接合された第１配線層と、前記第２支持層に接合された第２配線層と、を含み、前記半導体素子は、前記第１配線層に電気的に接合された第１素子と、前記第２配線層に電気的に接合された第２素子と、を含み、前記第１配線層に接続された第１入力端子と、前記第２素子に接続された第２入力端子と、前記第２配線層に接続された出力端子と、前記第１素子と前記第２配線層とに接続された導通部材と、をさらに備え、前記封止樹脂は、前記導通部材と、前記第１入力端子、前記第２入力端子および前記出力端子のそれぞれ一部ずつと、を覆っている。
本発明の実施において好ましくは、前記第１入力端子および前記第２入力端子のそれぞれ一部は、前記厚さ方向に対して直交する一方向の一方側において前記封止樹脂から露出し、前記出力端子の一部は、前記一方向の他方側において前記封止樹脂から露出している。
本発明の実施において好ましくは、前記第１入力端子および前記第２入力端子は、前記厚さ方向において互いに離間し、前記第１入力端子は、前記封止樹脂から露出する第１端子部を有し、前記第２入力端子は、前記封止樹脂から露出する第２端子部を有し、前記厚さ方向に沿って視て、前記第２端子部の少なくとも一部が、前記第１端子部に重なっている。
本発明にかかる半導体装置によれば、支持層と配線層との接合信頼性の向上を図ることが可能となる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明の第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図１に示す半導体装置の平面図（封止樹脂を透過）である。 図３に示す半導体装置に対して、第２入力端子および複数の導通部材をさらに透過した平面図である。 図１に示す半導体装置の底面図である。 図１に示す半導体装置の右側面図である。 図１に示す半導体装置の左側面図である。 図１に示す半導体装置の正面図である。 図３のＩＸ−ＩＸ線に沿う断面図である。 図３のＸ−Ｘ線に沿う断面図である。 図３の部分拡大図である。 図１１のＸＩＩ−ＸＩＩ線に沿う断面図である。 図１１のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。 図１２の部分拡大図である。 本発明の第１実施形態の変形例にかかる半導体装置の部分拡大断面図である。 本発明の第２実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図１６に示す半導体装置の底面図である。 図１６のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。 図１６のＸＩＸ−ＸＩＸ線に沿う断面図である。 本発明の第３実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。 図２０に示す半導体装置の底面図である。 図２０のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。 図２０のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。 本発明の第４実施形態にかかる半導体装置の断面図である。 図２４に示す半導体装置の断面図である。
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
〔第１実施形態〕
図１〜図１４に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持層１０、第１金属層１９、配線層２０、第２金属層２９、第１入力端子３１、第２入力端子３２、出力端子３３、絶縁材３９、複数の半導体素子４０、複数の導通部材５０、および封止樹脂６０を備える。これらに加え、半導体装置Ａ１０は、一対の絶縁板２１、一対のゲート配線層２２、一対の検出配線層２３、一対のゲート端子３４、一対の検出端子３５、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１ワイヤ５３１および一対の第２ワイヤ５３２をさらに備える。これらの図が示す半導体装置Ａ１０は、複数の半導体素子４０がたとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である電力変換装置（パワーモジュール）である。半導体装置Ａ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。ここで、図３は、理解の便宜上、封止樹脂６０を透過している。図４は、理解の便宜上、図３に対してさらに第２入力端子３２および複数の導通部材５０を透過している。図３および図４において透過したこれらの要素を想像線（二点鎖線）で示している。
半導体装置Ａ１０の説明においては、支持層１０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。第１方向ｘは、半導体装置Ａ１０の長手方向に対応する。第２方向ｙは、半導体装置Ａ１０の短手方向に対応する。また、半導体装置Ａ１０の説明においては、便宜上、第１方向ｘにおいて第１入力端子３１および第２入力端子３２が位置する側を「第１方向ｘの一方側」と呼ぶ。第１方向ｘにおいて出力端子３３が位置する側を「第１方向ｘの他方側」と呼ぶ。なお、「厚さ方向ｚ」、「第１方向ｘ」、「第２方向ｙ」、「第１方向ｘの一方側」および「第１方向ｘの他方側」は、後述する半導体装置Ａ２０〜半導体装置Ａ４０の説明においても適用する。
支持層１０は、図９および図１０に示すように、配線層２０を支持している。支持層１０は、厚さ方向ｚにおいて互いに反対側を向く支持面１０Ａおよび底面１０Ｂを有する。これらのうち、支持面１０Ａは、配線層２０に対向している。図５に示すように、底面１０Ｂは、封止樹脂６０から露出している。半導体装置Ａ１０をヒートシンクに取り付ける際、底面１０Ｂは、当該ヒートシンクに対向する。支持層１０は、基層１１および絶縁層１２をさらに有する。
図１２および図１３に示すように、基層１１は、支持面１０Ａを含む。基層１１の構成材料の元素は、ケイ素（Ｓｉ）を含む。半導体装置Ａ１０が示す例においては、基層１１の構成材料は、たとえばシリコンである。基層１１のその他の構成材料は、炭化ケイ素（ＳｉＣ）でもよい。
図１２および図１３に示すように、絶縁層１２は、底面１０Ｂを含む。絶縁層１２は、基層１１に結合されている。絶縁層１２は、電気絶縁性を有する。絶縁層１２の構成材料は、二酸化ケイ素（ＳｉＯ2）を含む。基層１１の構成材料がシリコンである場合は、絶縁層１２は、たとえば熱酸化法により形成することができる。また、基層１１の構成材料が炭化ケイ素である場合は、絶縁層１２は、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）により形成することができる。
半導体装置Ａ１０が示す例においては、支持層１０は、第１方向ｘにおいて互いに離間した第１支持層１０１および第２支持層１０２の２つの領域を含む（図９および図１０参照）。第１支持層１０１および第２支持層１０２は、厚さ方向ｚに沿って視て第２方向ｙを長辺とする矩形状である。
第１金属層１９は、図１２および図１３に示すように、支持層１０の支持面１０Ａと、配線層２０の裏面２０Ｂ（詳細は後述）との間に介在している。半導体装置Ａ１０が示す例においては、第１金属層１９は、第１支持層１０１の支持面１０Ａと、第２支持層１０２の支持面１０Ａとを覆っている。第１金属層１９の構成材料は、銀（Ａｇ）を含む。半導体装置Ａ１０が示す例においては、第１金属層１９は、複数の金属薄膜により構成されている。当該複数の金属薄膜は、支持面１０Ａに接する側から順に、チタン（Ｔｉ）膜、ニッケル（Ｎｉ）膜、銀膜の順に成膜されている。当該複数の金属薄膜は、スパッタリング法により形成される。
配線層２０は、図９および図１０に示すように、支持層１０の支持面１０Ａに接合されている。配線層２０は、第１入力端子３１、第２入力端子３２、出力端子３３および複数の導通部材５０とともに、半導体装置Ａ１０の外部と、複数の半導体素子４０との導電経路を構成している。配線層２０は、厚さ方向ｚにおいて互いに反対側を向く主面２０Ａおよび裏面２０Ｂを有する。主面２０Ａは、厚さ方向ｚにおいて支持面１０Ａと同じ側を向く。裏面２０Ｂは支持面１０Ａに対向している。半導体装置Ａ１０においては、配線層２０は、金属板である。当該金属板の構成材料は、銅または銅合金である。このため、配線層２０の構成材料は、銅を含む。図１２および図１３に示すように、配線層２０の厚さＴ２は、支持層１０の厚さＴ１よりも大である。なお、主面２０Ａには、たとえば、銀めっき、またはアルミニウム層、ニッケル（Ｎｉ）層、銀層の順に積層された複数種の金属めっきを施してもよい。半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、配線層２０の面積は、支持層１０の面積に等しい。
半導体装置Ａ１０が示す例においては、配線層２０は、第１配線層２０１および第２配線層２０２の２つの領域を含む（図３、図９および図１０参照）。第１配線層２０１は、第１支持層１０１に接合されている。第２配線層２０２は、第２支持層１０２に接合されている。このため、第１配線層２０１および第２配線層２０２は、第１方向ｘにおいて互いに離間している。
第２金属層２９は、図１２および図１３に示すように、第１金属層１９と配線層２０の裏面２０Ｂとの間に介在している。半導体装置Ａ１０が示す例においては、第２金属層２９は、第１配線層２０１の裏面２０Ｂと、第２配線層２０２の裏面２０Ｂとを覆っている。第２金属層２９の構成材料は、銀を含む。図１４に示すように、第２金属層２９は、第１層２９１および第２層２９２を有する。第１層２９１は、裏面２０Ｂを覆っている。第１層２９１の構成材料は、アルミニウム（Ａｌ）を含む。第２層２９２は、第１層２９１に積層されている。第２層２９２の構成材料は、銀を含む。先述のとおり、配線層２０の構成材料は、銅を含む。配線層２０の構成材料が銅である場合、配線層２０のヤング率は、１２９．８ＧＰａである。一方、第１層２９１（第１層２９１の構成材料がアルミニウムである場合）のヤング率は、７０．３ＧＰａである。第２層２９２（第２層２９２の構成材料が銀である場合）のヤング率は、８２．７ＧＰａである。このため、第１層２９１および第２層２９２の各々のヤング率は、配線層２０のヤング率よりも小である。第２金属層２９は、裏面２０Ｂに対して第１層２９１、第２層２９２の順に各層を成膜することにより形成される。成膜手法は、たとえばスパッタリング法が挙げられる。
半導体装置Ａ１０においては、第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。これにより、第１配線層２０１は、第１支持層１０１に接合されている。第２配線層２０２は、第２支持層１０２に接合されている。以下、支持層１０と配線層２０との接合方法について説明する。
まず、支持層１０の支持面１０Ａを覆う第１金属層１９に、配線層２０の裏面２０Ｂを覆う第２金属層２９を接触させる。この際、第１金属層１９の銀膜と、第２金属層２９の銀を含む第２層２９２とが互いに接触する。これにより、支持面１０Ａと裏面２０Ｂは、互いに対向する。
次いで、第１金属層１９と第２金属層２９とを固相拡散により互いに接合させる。第１金属層１９および第２金属層２９を固相拡散させるためには、高温高圧下で行うことが必要とされる。固相拡散させるための条件として、たとえば温度が３５０℃、かつ圧力が５ＭＰａである。この条件を１０分以上継続させる。これにより、第１金属層１９と、第２金属層２９の第２層２９２とが固相拡散により互いに接合される。なお、当該固相拡散は、大気中で行う場合を想定しているが、真空中で行ってもよい。以上により、図１４に示すように、配線層２０の裏面２０Ｂが支持層１０の支持面１０Ａに対向した状態で、配線層２０が支持層１０に接合される。
図１４に示すように、第１金属層１９と、第２金属層２９の第２層２９２との間には、空隙１９Ａが形成されている。空隙１９Ａは、第１金属層１９と第２金属層２９とを固相拡散により互いに接合させた際に形成される。
一対の絶縁板２１は、図３、図９および図１０に示すように、第１配線層２０１および第２配線層２０２の各々の主面２０Ａに配置されている。一対の絶縁板２１は、第１方向ｘにおいて互いに離間している。一対の絶縁板２１は、第２方向ｙに延びる帯状である。第１方向ｘの一方側に位置する絶縁板２１は、第１配線層２０１の主面２０Ａに配置されている。第１方向ｘの他方側に位置する絶縁板２１は、第２配線層２０２の主面２０Ａに配置されている。絶縁板２１の構成材料は、たとえば、セラミックスまたはガラスエポキシ樹脂である。
一対のゲート配線層２２は、図３、図９および図１０に示すように、一対の絶縁板２１の上に配置されている。一対のゲート配線層２２は、第２方向ｙに延びる帯状である。一対のゲート配線層２２の幅は、ともに略等しい。ゲート配線層２２は、たとえば、銅または銅合金からなる金属箔により構成される。なお、ゲート配線層２２の表面には、たとえば銀めっきを施してもよい。
一対の検出配線層２３は、図３、図９および図１０に示すように、一対の絶縁板２１の上に配置されている。一対の検出配線層２３は、第２方向ｙに延びる帯状である。一対の検出配線層２３の各々の幅は、ゲート配線層２２の幅と略等しい。第１方向ｘの一方側に位置する絶縁板２１において、検出配線層２３は、ゲート配線層２２よりも第１方向ｘの一方側に位置する。第１方向ｘの他方側に位置する絶縁板２１において、検出配線層２３は、ゲート配線層２２よりも第１方向ｘの他方側に位置する。検出配線層２３は、たとえば、銅または銅合金からなる金属箔により構成される。なお、検出配線層２３の表面には、たとえば銀めっきを施してもよい。
第１入力端子３１および第２入力端子３２は、図２〜図５に示すように、第１方向ｘの一方側に位置する。第１入力端子３１および第２入力端子３２には、電力変換対象となる直流電力（電圧）が入力される。第１入力端子３１は、正極（Ｐ端子）である。第２入力端子３２は、負極（Ｎ端子）である。図１０に示すように、第２入力端子３２は、厚さ方向ｚにおいて第１入力端子３１、第１配線層２０１および第２配線層２０２のいずれに対しても離間して配置されている。第１入力端子３１および第２入力端子３２は、金属板である。当該金属板の構成材料は、銅または銅合金である。
第１入力端子３１は、図４に示すように、第１接続部３１１および第１端子部３１２を有する。第１入力端子３１において、第１接続部３１１および第１端子部３１２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの一方側に位置する封止樹脂６０の第１側面６３Ａ（詳細は後述）を含む面を通過する。第１接続部３１１は、その全体が封止樹脂６０に覆われている。第１接続部３１１の第１方向ｘの他方側は、櫛歯状となっている。この櫛歯状の部分が、ハンダ接合または超音波接合などにより第１配線層２０１の主面２０Ａに接続されている。これにより、第１入力端子３１は、第１配線層２０１に導通している。
図４および図５に示すように、第１端子部３１２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第１端子部３１２は矩形状である。第１端子部３１２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第１端子部３１２の部分は、封止樹脂６０から露出している。これにより、第１入力端子３１は、第１配線層２０１および封止樹脂６０の双方に支持されている。
第２入力端子３２は、図３に示すように、第２接続部３２１および第２端子部３２２を有する。厚さ方向ｚに沿って視て、第２入力端子３２における第２接続部３２１と第２端子部３２２との境界は、第１入力端子３１における第１接続部３１１と第１端子部３１２との境界に一致している。
図３に示すように、第２接続部３２１は、連結部３２１Ａおよび複数の延出部３２１Ｂを有する。連結部３２１Ａは、第２方向ｙに延びる帯状である。連結部３２１Ａの第１方向ｘの一方側は、第２端子部３２２につながっている。複数の延出部３２１Ｂは、連結部３２１Ａから第１方向ｘの他方側に向けて延びている。複数の延出部３２１Ｂは、第１方向ｘに延びる帯状である。
図２および図３に示すように、第２端子部３２２は、封止樹脂６０から第１方向ｘの一方側に延びている。厚さ方向ｚに沿って視て、第２端子部３２２は矩形状である。第２端子部３２２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の第２端子部３２２の部分は、封止樹脂６０から露出している。図４に示すように、厚さ方向ｚに沿って視て、第２端子部３２２は、第１入力端子３１の第１端子部３１２に重なっている。図１０に示すように、第２端子部３２２は、第１端子部３１２に対して厚さ方向ｚにおいて支持層１０の支持面１０Ａが向く側に離間している。なお、半導体装置Ａ１０が示す例においては、第２端子部３２２の形状は、第１端子部３１２の形状と同一である。
絶縁材３９は、図１０に示すように、厚さ方向ｚにおいて第１入力端子３１と第２入力端子３２との間に介在している。絶縁材３９は、電気絶縁性を有する平板である。絶縁材３９の構成材料は、たとえば絶縁紙などである。厚さ方向ｚに沿って視て、第１入力端子３１の全体が絶縁材３９に重なっている。第２入力端子３２においては、厚さ方向ｚに沿って視て、第２接続部３２１の連結部３２１Ａの一部と、第２端子部３２２の全体とが絶縁材３９に重なっている。このため、厚さ方向ｚに沿って視て、第１入力端子３１に重なる第２入力端子３２の部分は、全て絶縁材３９に接している。これにより、第１入力端子３１および第２入力端子３２は、互いに電気絶縁されている。絶縁材３９の一部（第１方向ｘの他方側、および第２方向ｙの両側）は、封止樹脂６０に覆われている。
図３、図４および図１０に示すように、絶縁材３９は、介在部３９１および延出部３９２を有する。介在部３９１は、第１入力端子３１の第１端子部３１２と、第２入力端子３２の第２端子部３２２との間に挟まれている。延出部３９２は、介在部３９１から第１端子部３１２および第２端子部３２２よりもさらに第１方向ｘの一方側に向けて延びている。延出部３９２の第２方向ｙの両側は、封止樹脂６０に覆われている。
出力端子３３は、図２〜図５に示すように、第１方向ｘの他方側に位置する。出力端子３３から、複数の半導体素子４０により電力変換された交流電力（電圧）が出力される。出力端子３３は、金属板である。当該金属板の構成材料は、銅または銅合金である。出力端子３３は、接続部３３１および端子部３３２を有する。接続部３３１と端子部３３２との境界は、第２方向ｙおよび厚さ方向ｚに沿った面であって、かつ第１方向ｘの他方側に位置する封止樹脂６０の第１側面６３Ａを含む面を通過する。接続部３３１は、その全体が封止樹脂６０に覆われている。接続部３３１の第１方向ｘの一方側には、櫛歯部３３１Ａが設けられている。櫛歯部３３１Ａが、ハンダ接合または超音波接合などにより第２配線層２０２の主面２０Ａに接続されている。これにより、出力端子３３は、第２配線層２０２に導通している。図２および図５に示すように、端子部３３２は、封止樹脂６０から第１方向ｘの他方側に延びている。厚さ方向ｚに沿って視て、端子部３３２は矩形状である。端子部３３２の第２方向ｙの両側は、封止樹脂６０に覆われている。それ以外の端子部３３２の部分は、封止樹脂６０から露出している。これにより、出力端子３３は、第２配線層２０２および封止樹脂６０の双方に支持されている。
複数の半導体素子４０は、図９および図１０に示すように、配線層２０の主面２０Ａに電気的に接合されている。複数の半導体素子４０は、いずれも同一の素子である。半導体素子４０は、たとえば、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴである。なお、半導体素子４０は、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ａ１０の説明においては、半導体素子４０がｎチャンネル型のＭＯＳＦＥＴである場合を対象とする。
図３に示すように、複数の半導体素子４０は、複数の第１素子４０１と、複数の第２素子４０２とを含む。図３および図９複数の第１素子４０１は、第１配線層２０１の主面２０Ａに電気的に接合されている。複数の第１素子４０１は、第２方向ｙに沿って所定の間隔で配列されている。複数の第１素子４０１は、半導体装置Ａ１０の上アーム回路（高電圧領域）を構成している。第１配線層２０１において、複数の第１素子４０１は、絶縁板２１よりも第１方向ｘの他方側に位置する。
図３および図１０に示すように、複数の第２素子４０２は、第２配線層２０２の主面２０Ａに電気的に接合されている。複数の第２素子４０２は、第２方向ｙに沿って所定の間隔で配列されている。複数の第２素子４０２は、半導体装置Ａ１０の下アーム回路（低電圧領域）を構成している。第２配線層２０２において、複数の第２素子４０２は、絶縁板２１よりも第１方向ｘの一方側に位置する。
図３に示すように、複数の第１素子４０１および複数の第２素子４０２は、これらが全体として配線層２０に千鳥配置されている。半導体装置Ａ１０が示す例においては、第１素子４０１および第２素子４０２のそれぞれの個数は４つである。第１素子４０１および第２素子４０２のそれぞれの個数は本構成に限定されず、半導体装置Ａ１０に要求される性能に応じて自在に設定可能である。
図１１〜図１３に示すように、複数の半導体素子４０の各々は、素子主面４０Ａ、素子裏面４０Ｂ、主面電極４１、裏面電極４２、ゲート電極４３および絶縁膜４４を有する。素子主面４０Ａおよび素子裏面４０Ｂは、厚さ方向ｚにおいて互いに反対側を向く。素子主面４０Ａは、厚さ方向ｚにおいて配線層２０の主面２０Ａと同じ側を向く。このため、素子裏面４０Ｂは、主面２０Ａに対向している。
図１１〜図１３に示すように、主面電極４１は、素子主面４０Ａに設けられている。主面電極４１には、半導体素子４０の内部からソース電流が流れる。
図１２および図１３に示すように、裏面電極４２は、素子裏面４０Ｂの全体にわたって設けられている。裏面電極４２には、半導体素子４０の内部に向けてドレイン電流が流れる。裏面電極４２は、導電性を有する接合層４９により配線層２０の主面２０Ａに電気的に接合されている。具体的には、複数の第１素子４０１の裏面電極４２は、接合層４９により第１配線層２０１の主面２０Ａに電気的に接合されている。複数の第２素子４０２の裏面電極４２は、接合層４９により第２配線層２０２の主面２０Ａに電気的に接合されている。接合層４９の構成材料は、たとえば、錫（Ｓｎ）を主成分とする鉛フリーハンダ、または焼成銀である。これにより、第１入力端子３１は、第１配線層２０１を介して複数の第１素子４０１の裏面電極４２に導通している。出力端子３３は、第２配線層２０２を介して複数の第２素子４０２の裏面電極４２に導通している。
図１１〜図１３に示すように、ゲート電極４３は、素子主面４０Ａに設けられている。ゲート電極４３には、半導体素子４０を駆動させるためのゲート電圧が印加される。ゲート電極４３の大きさは、主面電極４１の大きさよりも小とされている。
図１１〜図１３に示すように、絶縁膜４４は、素子主面４０Ａに設けられている。絶縁膜４４は、電気絶縁性を有する。絶縁膜４４は、厚さ方向ｚに沿って視て主面電極４１およびゲート電極４３をそれぞれ囲んでいる。絶縁膜４４は、たとえば二酸化ケイ素層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が素子主面４０Ａからこの順で積層されたものである。なお、絶縁膜４４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
複数の導通部材５０は、図３、図９および図１２に示すように、複数の第１素子４０１の主面電極４１と、第２配線層２０２の主面２０Ａとに接続されている。厚さ方向ｚに沿って視て、複数の導通部材５０は、第１方向ｘに延びる帯状である。導通部材５０の構成材料は、銅または銅合金である。複数の導通部材５０の第１方向ｘの一方側に位置する端部は、接合層４９により複数の第１素子４０１の主面電極４１に接続されている。複数の導通部材５０の第１方向ｘの他方側に位置する端部は、接合層４９により第２配線層２０２の主面２０Ａに接続されている。これにより、出力端子３３は、第２配線層２０２を介して複数の第１素子４０１の主面電極４１に導通している。なお、導通部材５０は、複数のワイヤから構成されたものでもよい。当該ワイヤの構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
図３、図１０および図１３に示すように、第２入力端子３２の複数の延出部３２１Ｂの第１方向ｘの他方側に位置する端部は、接合層４９により複数の第２素子４０２の主面電極４１に接続されている。これにより、第２入力端子３２は、複数の第２素子４０２の主面電極４１に導通している。
複数のゲートワイヤ５１は、図３に示すように、複数の第１ゲートワイヤ５１１と、複数の第２ゲートワイヤ５１２とを含む。複数の第１ゲートワイヤ５１１は、複数の第１素子４０１のゲート電極４３と、第１配線層２０１の主面２０Ａの上に位置する一方のゲート配線層２２とに接続されている（図３および図１１参照）。これにより、複数の第１素子４０１のゲート電極４３は、当該ゲート配線層２２に導通している。複数の第２ゲートワイヤ５１２は、複数の第２素子４０２のゲート電極４３と、第２配線層２０２の主面２０Ａの上に位置する他方のゲート配線層２２とに接続されている（図３および図１１参照）。これにより、複数の第２素子４０２のゲート電極４３は、当該ゲート配線層２２に導通している。ゲートワイヤ５１の構成材料は、たとえば、金（Ａｕ）、アルミニウム、またはアルミニウム合金である。
複数の検出ワイヤ５２は、図３に示すように、複数の第１検出ワイヤ５２１と、複数の第２検出ワイヤ５２２とを含む。複数の第１検出ワイヤ５２１は、複数の第１素子４０１の主面電極４１と、第１配線層２０１の主面２０Ａの上に位置する一方の検出配線層２３とに接続されている（図３および図１１参照）。これにより、複数の第１素子４０１の主面電極４１は、当該検出配線層２３に導通している。複数の第２検出ワイヤ５２２は、複数の第２素子４０２の主面電極４１と、第２配線層２０２の主面２０Ａの上に位置する他方の検出配線層２３とに接続されている。これにより、複数の第２素子４０２の主面電極４１は、当該検出配線層２３に導通している。検出ワイヤ５２の構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
一対のゲート端子３４、一対の検出端子３５および複数のダミー端子３６は、図３に示すように、第２方向ｙにおいて配線層２０に隣接している。これらの端子は、第１方向ｘに沿って配列されている。一対のゲート端子３４、一対の検出端子３５および複数のダミー端子３６は、いずれも同一のリードフレームから構成される。
一対のゲート端子３４には、図３に示すように、その一方が第１配線層２０１に隣接し、その他方が第２配線層２０２に隣接している。第１配線層２０１に隣接しているゲート端子３４には、複数の第１素子４０１を駆動させるためのゲート電圧が印加される。第２配線層２０２に隣接しているゲート端子３４には、複数の第２素子４０２を駆動させるためのゲート電圧が印加される。一対のゲート端子３４の各々は、接続部３４１および端子部３４２を有する。接続部３４１は、封止樹脂６０に覆われている。これにより、一対のゲート端子３４は、封止樹脂６０に支持されている。なお、接続部３４１の表面には、たとえば銀めっきを施してもよい。端子部３４２は、接続部３４１につながり、かつ封止樹脂６０から露出している（図３参照）。図１に示すように、第１方向ｘに沿って視て、端子部３４２はＬ字状をなしている。
一対の検出端子３５は、図３に示すように、第１方向ｘにおいて一対のゲート端子３４に隣接している。第１配線層２０１に隣接している検出端子３５には、複数の第１素子４０１の主面電極４１に印加される電圧、すなわちソース電流に対応した電圧が検出される。第２配線層２０２に隣接している検出端子３５には、複数の第２素子４０２の主面電極４１に印加される電圧が印加される。一対の検出端子３５の各々は、接続部３５１および端子部３５２を有する。接続部３５１は、封止樹脂６０に覆われている。これにより、一対の検出端子３５は、封止樹脂６０に支持されている。なお、接続部３５１の表面には、たとえば銀めっきを施してもよい。端子部３５２は、接続部３５１につながり、かつ封止樹脂６０から露出している（図３参照）。図１に示すように、第１方向ｘに沿って視て、端子部３５２はＬ字状をなしている。
複数のダミー端子３６は、図３に示すように、第１方向ｘにおいて一対の検出端子３５に対して一対のゲート端子３４とは反対側に位置する。半導体装置Ａ１０が示す例においては、ダミー端子３６の個数は６つである。これらのうち、３つのダミー端子３６は、第１方向ｘの一方側に位置する。残り３つのダミー端子３６は、第１方向ｘの他方側に位置する。なお、ダミー端子３６の個数は、本構成に限定されない。さらに、半導体装置Ａ１０において、複数のダミー端子３６を備えない構成でもよい。複数のダミー端子３６の各々は、接続部３６１および端子部３６２を有する。接続部３６１は、封止樹脂６０に覆われている。これにより、複数のダミー端子３６は、封止樹脂６０に支持されている。なお、接続部３６１の表面には、たとえば銀めっきを施してもよい。端子部３６２は、接続部３６１につながり、かつ封止樹脂６０から露出している（図３参照）。図１、図６および図７に示すように、第１方向ｘに沿って視て、端子部３６２はＬ字状をなしている。なお、一対のゲート端子３４の端子部３４２、および一対の検出端子３５の端子部３５２の各々の形状は、端子部３６２の形状と同一である。
一対の第１ワイヤ５３１は、図３に示すように、一対のゲート端子３４と、一対のゲート配線層２２とに個別に接続されている。これにより、第１配線層２０１に隣接する一方のゲート端子３４は、複数の第１素子４０１のゲート電極４３に導通している。第２配線層２０２に隣接する他方のゲート端子３４は、複数の第２素子４０２のゲート電極４３に導通している。第１ワイヤ５３１の構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
一対の第２ワイヤ５３２は、図３に示すように、一対の検出端子３５と、一対の検出配線層２３とに個別に接続されている。これにより、第１配線層２０１に隣接する一方の検出端子３５は、複数の第１素子４０１の主面電極４１に導通している。第２配線層２０２に隣接する他方の検出端子３５は、複数の第２素子４０２の主面電極４１に導通している。第２ワイヤ５３２の構成材料は、たとえば、アルミニウムまたはアルミニウム合金である。
封止樹脂６０は、図９および図１０に示すように、支持層１０、第１入力端子３１、第２入力端子３２および出力端子３３のそれぞれ一部ずつと、配線層２０、複数の半導体素子４０および複数の導通部材５０を覆っている。封止樹脂６０は、一対の絶縁板２１、一対のゲート配線層２２、一対の検出配線層２３、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１ワイヤ５３１および一対の第２ワイヤ５３２を覆っている。さらに封止樹脂６０は、一対のゲート端子３４、一対の検出端子３５および複数のダミー端子３６のそれぞれ一部ずつを覆っている。封止樹脂６０の構成材料は、たとえば黒色のエポキシ樹脂である。図２〜図８に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３Ａ、一対の第２側面６３Ｂ、複数の第３側面６３Ｃ、複数の第４側面６３Ｄ、複数の切欠部６３Ｅおよび複数の取付け孔６４を有する。
図９および図１０に示すように、頂面６１は、厚さ方向ｚにおいて支持層１０の支持面１０Ａと同じ側を向く。底面６２は、厚さ方向ｚにおいて頂面６１とは反対側を向く。図５に示すように、底面６２から絶縁層１２（支持層１０）の底面１０Ｂが露出している。
図２〜図７、および図１０に示すように、一対の第１側面６３Ａは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。第１方向ｘの一方側に位置する第１側面６３Ａからは、第１入力端子３１の第１端子部３１２、および第２入力端子３２の第２端子部３２２が第１方向ｘの一方側に向けて延びている。第２方向ｙの他方側に位置する第１側面６３Ａからは、出力端子３３の端子部３３２が第１方向ｘの他方側に向けて延びている。このように、第１入力端子３１および第２入力端子３２のそれぞれ一部は、第１方向ｘの一方側において封止樹脂６０から露出している。あわせて、出力端子３３の一部は、第１方向ｘの他方側において封止樹脂６０から露出している。
図２〜図８に示すように、一対の第２側面６３Ｂは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。一対の第２側面６３Ｂのいずれか一方からは、一対のゲート端子３４の端子部３４２、一対の検出端子３５の端子部３５２、および複数のダミー端子３６の端子部３６２が露出している。
図２〜図７、および図１０に示すように、複数の第３側面６３Ｃは、頂面６１および底面６２の双方につながり、かつ第２方向ｙを向く。複数の第３側面６３Ｃは、第１方向ｘの一方側に位置する一対の第３側面６３Ｃと、第１方向ｘの他方側に位置する一対の第３側面６３Ｃとを含む。第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第２方向ｙにおいて対向している。また、第１方向ｘの一方側および他方側の各々において、一対の第３側面６３Ｃは、第１側面６３Ａの第２方向ｙの両端につながっている。
図２〜図１０に示すように、複数の第４側面６３Ｄは、頂面６１および底面６２の双方につながり、かつ第１方向ｘを向く。複数の第４側面６３Ｄは、第１方向ｘにおいて一対の第１側面６３Ａよりも半導体装置Ａ１０の外側に位置する。複数の第４側面６３Ｄは、第１方向ｘの一方側に位置する一対の第４側面６３Ｄと、第１方向ｘの他方側に位置する一対の第４側面６３Ｄとを含む。第１方向ｘの一方側および他方側の各々において、一対の第４側面６３Ｄの第２方向ｙの両端は、一対の第２側面６３Ｂと、一対の第３側面６３Ｃとにつながっている。
図２および図５に示すように、複数の切欠部６３Ｅの各々は、第１側面６３Ａと第３側面６３Ｃとの境界に位置する。厚さ方向ｚに沿って視て、複数の切欠部６３Ｅは、いずれも第１方向ｘおよび第２方向ｙの双方に対して傾斜している。
図９に示すように、複数の取付け孔６４は、厚さ方向ｚにおいて頂面６１から底面６２に至って封止樹脂６０を貫通している。複数の取付け孔６４は、半導体装置Ａ１０をヒートシンクに取り付ける際に利用される。図２および図５に示すように、厚さ方向ｚに沿って視て、複数の取付け孔６４の孔縁は円形状である。複数の取付け孔６４は、厚さ方向ｚに沿って視て封止樹脂６０の四隅に位置する。
＜第１実施形態の変形例＞
次に、図１５に示すように、半導体装置Ａ１０の変形例である半導体装置Ａ１１について説明する。半導体装置Ａ１１は、第２金属層２９の構成が、先述した半導体装置Ａ１０における構成と異なる。
図１５に示すように、半導体装置Ａ１１の第２金属層２９は、第１層２９１と第２層２９２との間に挟まれた第３層２９３をさらに有する。第３層２９３の構成材料は、ニッケルを含む。第３層２９３（第３層２９３の構成材料がニッケルである場合）のヤング率は、２００ＧＰａである。このため、半導体装置Ａ１０の説明において先述した第１層２９１および第２層２９２の各々のヤング率が示すとおり、第３層２９３のヤング率は、第１層２９１および第２層２９２の各々のヤング率よりも大である。また、第３層２９３の厚さｔ３は、第１層２９１および第２層２９２の各々の厚さｔ１，ｔ２よりも小である。
半導体装置Ａ１１の第２金属層２９は、配線層２０の裏面２０Ｂに対して第１層２９１、第３層２９３、第２層２９２の順に各層を成膜することにより形成される。半導体装置Ａ１１においても、第１金属層１９と、第２金属層２９の第２層２９２とが固相拡散により互いに接合されることによって、配線層２０が支持層１０に接合される。
次に、半導体装置Ａ１０の作用効果について説明する。
半導体装置Ａ１０は、支持面１０Ａおよび底面１０Ｂを有する支持層１０と、支持面１０Ａに接合された配線層２０と、配線層２０に電気的に接合された半導体素子４０とを備える。支持層１０は、支持面１０Ａを含む基層１１と、底面１０Ｂを含み、かつ基層１１に結合された絶縁層１２を有する。基層１１の構成材料の元素は、ケイ素を含む。これにより、基層１１は、金属に近い性状を呈する。このため、基層１１と配線層２０との接合は、実質的に同種材料どうしによる、よりなじんだ状態の接合となるため、半導体装置Ａ１０の使用時における基層１１と配線層２０との界面剥離の懸念が低くなる。また、絶縁層１２の構成材料は、二酸化ケイ素を含む。これにより、基層１１が金属に近い性状を呈するものであっても、半導体装置Ａ１０の外部に対する配線層２０の電気絶縁が確保される。したがって、半導体装置Ａ１０によれば、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
半導体装置Ａ１０の配線層２０は、その厚さが支持層１０の厚さよりも大である金属板である。配線層２０の構成材料は、銅を含む。半導体装置Ａ１０は、第１金属層１９および第２金属層２９をさらに備える。第１金属層１９は、支持層１０の支持面１０Ａと、配線層２０の裏面２０Ｂとの間に介在している。第２金属層２９は、第１金属層１９と裏面２０Ｂとの間に介在している。半導体装置Ａ１０においては、第１金属層１９と第２金属層２９とが固相拡散により互いに接合されている。これにより、支持層１０と配線層２０との接合は、それらと実質的に同種材料である第１金属層１９および第２金属層２９を介したものとなるため、支持層１０と配線層２０との接合信頼性の向上を図ることができる。また、配線層２０の厚さを、たとえば金属箔よりも大にすることにより、厚さ方向ｚに対して直交する方向における配線層２０の単位長さ当たりの熱抵抗が低減される。これにより、半導体素子４０から発生した熱が配線層２０において局所的に集中することが緩和され、かつ当該熱がより広範に伝わりやすくなる。あわせて、第１金属層１９と第２金属層２９とが固相拡散により互いに接合されているため、厚さ方向ｚにおける半導体装置Ａ１０の熱伝導特性の低下を抑制できる。
図１４に示すように、第２金属層２９は、配線層２０の裏面２０Ｂを覆う第１層２９１と、第１層２９１に積層された第２層２９２とを有する。第１層２９１のヤング率は、配線層２０のヤング率よりも小である。第２層２９２の構成材料は、銀を含むため、第２層２９２のヤング率は、配線層２０のヤング率よりも小である。これにより、固相拡散による第１金属層１９と第２金属層２９との接合が良好なものとなる。また、第１金属層１９と第２金属層２９とを固相拡散により互いに接合させる際、第１層２９１が延びやすくなることから、配線層２０から第２層２９２および第１金属層１９に作用する応力を緩和することができる。したがって、固相拡散により接合された第１金属層１９および第２金属層２９に蓄積される残留応力が低減されるため、半導体装置Ａ１０の使用の際、第１金属層１９および第２金属層２９に亀裂が発生することを抑制できる。
図１５に示すように、半導体装置Ａ１１においては、第２金属層２９は、第１層２９１と第２層２９２との間に挟まれた第３層２９３を有する。第３層２９３のヤング率は、第１層２９１および第２層２９２の各々のヤング率よりも大である。これにより、第１金属層１９と第２金属層２９とを固相拡散により互いに接合させる際、第１層２９１から第２層２９２および第１金属層１９に作用する応力がより均一となる。したがって、厚さ方向ｚに対して直交する方向における、第１金属層１９と第２金属層２９との接合力の分布の偏りを抑制することができる。また、第３層２９３の厚さは、第１層２９１および第２層２９２の各々の厚さよりも小である。第２層２９２の構成材料は、銀を含むため、第２層２９２のヤング率は、配線層２０のヤング率よりも小である。これにより、第２金属層２９のヤング率が、配線層２０のヤング率よりも大となることが回避される。
半導体装置Ａ１０は、配線層２０および半導体素子４０と、支持層１０の一部とを覆う封止樹脂６０を備える。支持層１０の底面１０Ｂは、封止樹脂６０から露出している。これにより、半導体装置Ａ１０の放熱性をより向上させることができる。
半導体装置Ａ１０は、第１配線層２０１（配線層２０）に接続された第１入力端子３１と、第２素子４０２（半導体素子４０）に接続された第２入力端子３２とをさらに備える。第１入力端子３１および第２入力端子３２は、第１方向ｘの一方側に位置する。第１入力端子３１および第２入力端子３２は、厚さ方向ｚにおいて互いに離間している。厚さ方向ｚに沿って視て、第２入力端子３２の少なくとも一部（第２端子部３２２）が、第１入力端子３１に重なっている。これにより、半導体装置Ａ１０の使用時に、第２入力端子３２から発生する磁界により、第１入力端子３１の自己インダクタンスを低減させることができるため、半導体装置Ａ１０の電力変換効率の低下が抑制される。
〔第２実施形態〕
図１６〜図１９に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１６は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ２０は、支持層１０および配線層２０の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。
図１６〜図１９に示すように、厚さ方向ｚに沿って視て、支持層１０の面積は、配線層２０の面積よりも大である。半導体装置Ａ２０が示す例においては、厚さ方向ｚに沿って視て、第１支持層１０１の面積は第１配線層２０１の面積よりも大であり、かつ第２支持層１０２の面積は第２配線層２０２の面積よりも大である。これにより、半導体装置Ａ２０においては、第１金属層１９の一部が封止樹脂６０に覆われた構成となっている。
次に、半導体装置Ａ２０の作用効果について説明する。
半導体装置Ａ２０は、支持面１０Ａおよび底面１０Ｂを有する支持層１０と、支持面１０Ａに接合された配線層２０と、配線層２０に電気的に接合された半導体素子４０とを備える。支持層１０は、支持面１０Ａを含む基層１１と、底面１０Ｂを含み、かつ基層１１に結合された絶縁層１２を有する。基層１１の構成材料の元素は、ケイ素を含む。絶縁層１２の構成材料は、二酸化ケイ素を含む。したがって、半導体装置Ａ２０によっても、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
半導体装置Ａ２０においては、厚さ方向ｚに沿って視て、支持層１０の面積は、配線層２０の面積よりも大である。これにより、半導体装置Ａ２０の絶縁耐圧の向上を図ることができる。
〔第３実施形態〕
図２０〜図２３に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、理解の便宜上、封止樹脂６０を透過している。透過した封止樹脂６０を想像線で示している。
半導体装置Ａ３０は、支持層１０および配線層２０の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。
図２０〜図２３に示すように、厚さ方向ｚに沿って視て、支持層１０の面積は、配線層２０の面積よりも小である。半導体装置Ａ３０が示す例においては、厚さ方向ｚに沿って視て、第１支持層１０１の面積は第１配線層２０１の面積よりも小であり、かつ第２支持層１０２の面積は第２配線層２０２の面積よりも小である。これにより、半導体装置Ａ３０においては、第２金属層２９の一部が封止樹脂６０に覆われた構成となっている。
次に、半導体装置Ａ３０の作用効果について説明する。
半導体装置Ａ３０は、支持面１０Ａおよび底面１０Ｂを有する支持層１０と、支持面１０Ａに接合された配線層２０と、配線層２０に電気的に接合された半導体素子４０とを備える。支持層１０は、支持面１０Ａを含む基層１１と、底面１０Ｂを含み、かつ基層１１に結合された絶縁層１２を有する。基層１１の構成材料の元素は、ケイ素を含む。絶縁層１２の構成材料は、二酸化ケイ素を含む。したがって、半導体装置Ａ３０によっても、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
半導体装置Ａ３０においては、厚さ方向ｚに沿って視て、支持層１０の面積は、配線層２０の面積よりも小である。これにより、配線層２０の裏面２０Ｂの周縁付近を覆う第２金属層２９が、封止樹脂６０に接する構成となる。このため、支持層１０の底面１０Ｂが封止樹脂６０の底面６２から露出した状態であっても、支持層１０および配線層２０が底面６２から脱落することが防止される。
〔第４実施形態〕
図２４および図２５に基づき、本発明の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２４の断面位置は、先述した半導体装置Ａ１０の図９の断面位置と同一である。図２５の断面位置は、先述した半導体装置Ａ１０の図１０の断面位置と同一である。
半導体装置Ａ４０は、支持層１０および配線層２０の構成が、先述した半導体装置Ａ１０におけるこれらの構成と異なる。さらに、半導体装置Ａ４０は、第１金属層１９および第２金属層２９を備えない構成となっている。
半導体装置Ａ４０においては、支持層１０の基層１１の構成材料は、多結晶シリコン（ポリシリコン）を含む。絶縁層１２は、先述した半導体装置Ａ１０と同じく、二酸化ケイ素を含む。絶縁層１２は、たとえば熱酸化法により形成することができる。
図２４および図２５に示すように、配線層２０は、第１金属層１９および第２金属層２９を介することなく、支持層１０の支持面１０Ａに直接接合されている。配線層２０は、スパッタリング法により形成された金属薄膜層と、電解めっきにより形成されためっき層とを含む。配線層２０は、支持面１０Ａに対して当該金属薄膜層、当該めっき層の順に積層されている。当該金属薄膜層は、チタンおよび銅を含む。当該めっき層は、銅を含む。配線層２０の厚さは、半導体装置Ａ２０の配線層２０の厚さＴ２よりも小である。
次に、半導体装置Ａ４０の作用効果について説明する。
半導体装置Ａ４０は、支持面１０Ａおよび底面１０Ｂを有する支持層１０と、支持面１０Ａに接合された配線層２０と、配線層２０に電気的に接合された半導体素子４０とを備える。支持層１０は、支持面１０Ａを含む基層１１と、底面１０Ｂを含み、かつ基層１１に結合された絶縁層１２を有する。基層１１の構成材料の元素は、ケイ素を含む。絶縁層１２の構成材料は、二酸化ケイ素を含む。したがって、半導体装置Ａ４０によっても、支持層１０と配線層２０との接合信頼性の向上を図ることが可能となる。
半導体装置Ａ４０においては、支持層１０の基層１１の構成材料は、多結晶シリコンを含む。配線層２０は、めっき層を含む。これにより、たとえば基層１１の構成材料をシリコンとし、かつ配線層２０の構成材料を銅板とした半導体装置Ａ１０の製造コストよりも、半導体装置Ａ４０の製造コストをより低くすることができる。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
Ａ１０，Ａ１１，Ａ２０，Ａ３０，Ａ４０：半導体装置
１０：支持層
１０Ａ：支持面
１０Ｂ：底面
１０１：第１支持層
１０２：第２支持層
１１：基層
１２：絶縁層
１９：第１金属層
２０：配線層
２０Ａ：主面
２０Ｂ：裏面
２０１：第１配線層
２０２：第２配線層
２１：絶縁板
２２：ゲート配線層
２３：検出配線層
２９：第２金属層
２９１：第１層
２９２：第２層
２９３：第３層
３１：第１入力端子
３１１：第１接続部
３１２：第１端子部
３２：第２入力端子
３２１：第２接続部
３２１Ａ：連結部
３２１Ｂ：延出部
３２２：第２端子部
３３：出力端子
３３１：接続部
３３１Ａ：櫛歯部
３３２：端子部
３４：ゲート端子
３４１：接続部
３４２：端子部
３５：検出端子
３５１：接続部
３５２：端子部
３６：ダミー端子
３６１：接続部
３６２：端子部
３９：絶縁材
３９１：介在部
３９２：延出部
４０：半導体素子
４０Ａ：素子主面
４０Ｂ：素子裏面
４０１：第１素子
４０２：第２素子
４１：主面電極
４２：裏面電極
４３：ゲート電極
４４：絶縁膜
４９：接合層
５０：導通部材
５１：ゲートワイヤ
５１１：第１ゲートワイヤ
５１２：第２ゲートワイヤ
５２：検出ワイヤ
５２１：第１検出ワイヤ
５２２：第２検出ワイヤ
５３１：第１ワイヤ
５３２：第２ワイヤ
６０：封止樹脂
６１：頂面
６２：底面
６３Ａ：第１側面
６３Ｂ：第２側面
６３Ｃ：第３側面
６３Ｄ：第４側面
６３Ｅ：切欠部
６４：取付け孔
Ｔ１，Ｔ２：厚さ
ｔ１，ｔ２，ｔ３：厚さ
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

Claims (16)

  1. 厚さ方向において互いに反対側を向く支持面および底面を有する支持層と、
    前記支持面に接合された配線層と、
    前記配線層に対して前記支持層とは反対側において、前記配線層に電気的に接合された半導体素子と、を備え、
    前記支持層は、前記支持面を含む基層と、前記底面を含み、かつ前記基層に結合された絶縁層と、を有し、
    前記基層の構成材料の元素は、ケイ素を含み、
    前記絶縁層の構成材料は、二酸化ケイ素を含むことを特徴とする、半導体装置。
  2. 前記配線層は、その厚さが前記支持層の厚さよりも大である金属板であり、
    前記配線層は、前記厚さ方向において前記支持面と同じ側を向き、かつ前記半導体素子が電気的に接合された主面と、前記主面とは反対側を向く裏面と、を有し、
    前記支持面と前記裏面との間に介在する第１金属層と、前記第１金属層と前記裏面との間に介在する第２金属層と、をさらに備え、
    前記第１金属層と前記第２金属層とが固相拡散により互いに接合されている、請求項１に記載の半導体装置。
  3. 前記配線層の構成材料は、銅を含む、請求項２に記載の半導体装置。
  4. 前記第１金属層および前記第２金属層の構成材料は、ともに銀を含む、請求項３に記載の半導体装置。
  5. 前記第２金属層は、前記裏面を覆う第１層と、前記第１層に積層された第２層と、を有し、
    前記第１層のヤング率は、前記配線層のヤング率よりも小であり、
    前記第２層の構成材料は、銀を含む、請求項４に記載の半導体装置。
  6. 前記第１層の構成材料は、アルミニウムを含む、請求項５に記載の半導体装置。
  7. 前記第２金属層は、前記第１層と前記第２層との間に挟まれた第３層をさらに有し、
    前記第３層のヤング率は、前記第１層および前記第２層の各々のヤング率よりも大である、請求項５または６に記載の半導体装置。
  8. 前記第３層の厚さは、前記第１層および前記第２層の各々の厚さよりも小である、請求項７に記載の半導体装置。
  9. 前記第３層の構成材料は、ニッケルを含む、請求項８に記載の半導体装置。
  10. 前記基層の構成材料は、多結晶シリコンを含み、
    前記配線層は、めっき層を含む、請求項１に記載の半導体装置。
  11. 前記配線層および前記半導体素子と、前記支持層の一部と、を覆う封止樹脂をさらに備え、
    前記底面は、前記封止樹脂から露出している、請求項３ないし９のいずれかに記載の半導体装置。
  12. 前記厚さ方向に沿って視て、前記支持層の面積は、前記配線層の面積よりも大である、請求項１１に記載の半導体装置。
  13. 前記厚さ方向に沿って視て、前記支持層の面積は、前記配線層の面積よりも小である、請求項１１に記載の半導体装置。
  14. 前記支持層は、互いに離間した第１支持層および第２支持層を含み、
    前記配線層は、前記第１支持層に接合された第１配線層と、前記第２支持層に接合された第２配線層と、を含み、
    前記半導体素子は、前記第１配線層に電気的に接合された第１素子と、前記第２配線層に電気的に接合された第２素子と、を含み、
    前記第１配線層に接続された第１入力端子と、
    前記第２素子に接続された第２入力端子と、
    前記第２配線層に接続された出力端子と、
    前記第１素子と前記第２配線層とに接続された導通部材と、をさらに備え、
    前記封止樹脂は、前記導通部材と、前記第１入力端子、前記第２入力端子および前記出力端子のそれぞれ一部ずつと、を覆っている、請求項１１ないし１３のいずれかに記載の半導体装置。
  15. 前記第１入力端子および前記第２入力端子のそれぞれ一部は、前記厚さ方向に対して直交する一方向の一方側において前記封止樹脂から露出し、
    前記出力端子の一部は、前記一方向の他方側において前記封止樹脂から露出している、請求項１４に記載の半導体装置。
  16. 前記第１入力端子および前記第２入力端子は、前記厚さ方向において互いに離間し、
    前記第１入力端子は、前記封止樹脂から露出する第１端子部を有し、
    前記第２入力端子は、前記封止樹脂から露出する第２端子部を有し、
    前記厚さ方向に沿って視て、前記第２端子部の少なくとも一部が、前記第１端子部に重なっている、請求項１５に記載の半導体装置。
JP2018210198A 2018-11-08 2018-11-08 半導体装置 Pending JP2020077762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018210198A JP2020077762A (ja) 2018-11-08 2018-11-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018210198A JP2020077762A (ja) 2018-11-08 2018-11-08 半導体装置

Publications (1)

Publication Number Publication Date
JP2020077762A true JP2020077762A (ja) 2020-05-21

Family

ID=70724379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018210198A Pending JP2020077762A (ja) 2018-11-08 2018-11-08 半導体装置

Country Status (1)

Country Link
JP (1) JP2020077762A (ja)

Similar Documents

Publication Publication Date Title
JP7267716B2 (ja) 半導体装置
JP7273055B2 (ja) 半導体装置
JP7204779B2 (ja) 半導体装置
JP7228587B2 (ja) 半導体モジュール
JP2020092108A (ja) 半導体装置
US20240258248A1 (en) Semiconductor device
JP7443359B2 (ja) 半導体装置
WO2019235146A1 (ja) 半導体モジュール
JP7365368B2 (ja) 半導体装置
WO2020218298A1 (ja) 半導体装置
JP2020077762A (ja) 半導体装置
WO2020044668A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
WO2021172015A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
WO2021153447A1 (ja) 半導体装置
JP2021111719A (ja) 半導体装置