WO2021172015A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2021172015A1
WO2021172015A1 PCT/JP2021/004939 JP2021004939W WO2021172015A1 WO 2021172015 A1 WO2021172015 A1 WO 2021172015A1 JP 2021004939 W JP2021004939 W JP 2021004939W WO 2021172015 A1 WO2021172015 A1 WO 2021172015A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
bonding
thickness direction
layers
Prior art date
Application number
PCT/JP2021/004939
Other languages
English (en)
French (fr)
Inventor
舞子 畑野
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2021172015A1 publication Critical patent/WO2021172015A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Definitions

  • the present disclosure relates to a semiconductor device including a base material, a conductive layer bonded to the base material, and a semiconductor element bonded to the conductive layer.
  • the present disclosure relates to semiconductor devices containing carbon in the composition of the base material.
  • semiconductor devices equipped with semiconductor elements such as MOSFETs and IGBTs are widely known.
  • the semiconductor device is mainly used for power conversion.
  • the semiconductor element mounted on the semiconductor device emits heat at a relatively high temperature when it is driven. Therefore, in the semiconductor device, it is required to improve the heat dissipation.
  • Patent Document 1 discloses an example of a semiconductor device having improved heat dissipation.
  • the semiconductor device includes a base material (carbon fiber-metal composite material 5 in Patent Document 1), a conductive layer bonded to the base material (metal circuit board in Patent Document 1), and a semiconductor bonded to the conductive layer. It is equipped with an element.
  • the substrate contains carbon.
  • a brazing material is used for joining the base material and the conductive layer.
  • the brazing material is made of a material containing an alloy such as Ag—Cu—In type.
  • thermal stress is generated at the bonding interface between the base material and the conductive layer due to the difference in the coefficient of linear expansion of these members.
  • a part of the thermal stress remains accumulated as residual stress at the bonding interface between the base material and the conductive layer. Therefore, if the thermal stress is relatively large, the bonding state between the base material and the conductive layer may deteriorate when the semiconductor device is used. In such a state, there is a concern that the heat dissipation property of the semiconductor device may be lowered.
  • the present disclosure provides a semiconductor device capable of improving the heat dissipation of the device and reducing the thermal stress generated at the bonding interface between the base material and the conductive layer during the manufacture of the device. Is one of the issues.
  • the semiconductor device provided by the present disclosure is described via a base material having a main surface facing in the thickness direction, a first bonding layer facing the main surface and containing a metal element, and the first bonding layer.
  • a conductive layer bonded to the main surface and containing a metal element, and a semiconductor element located on the opposite side of the conductive layer from the base material in the thickness direction and bonded to the conductive layer are provided. ..
  • the base material has a base layer and a first coating layer that covers the base layer and includes the main surface.
  • the base layer contains carbon
  • the first coating layer contains carbon and metal elements.
  • the Vickers hardness of the first bonding layer is smaller than the Vickers hardness of the conductive layer.
  • the first coating layer is made of a material containing metal carbides.
  • the melting point of the first bonding layer is 200 ° C. or higher and 300 ° C. or lower.
  • the first bonding layer contains tin.
  • the base layer has a multilayer structure in which a plurality of layered crystals are laminated, and the in-plane direction of each of the plurality of layered crystals includes the thickness direction.
  • the base layer is made of a material containing graphite.
  • the base material has a back surface facing away from the main surface in the thickness direction, and a second coating layer that covers the base layer and includes the back surface, and the second coating layer. Is made of the same material as the first coating layer.
  • the semiconductor device further includes a second bonding layer facing the back surface and a support layer bonded to the back surface via the second bonding layer, and the second bonding layer is the first. It is made of the same material as the one bonding layer, and the support layer contains a metal element.
  • the Vickers hardness of the second bonding layer is smaller than the Vickers hardness of the support layer.
  • the semiconductor device further comprises an insulating layer located on the opposite side of the base material with respect to the support layer in the thickness direction, and the insulating layer is bonded to the support layer to have the thickness.
  • the insulating layer is bonded to the support layer to have the thickness.
  • the semiconductor device further includes a sealing resin that covers the base material, the conductive layer, the semiconductor element, and the support layer, and a part of the insulating layer is exposed from the sealing resin. doing.
  • the insulating layer has an insulator bonded to the support layer and a radiator located on the side opposite to the support layer with respect to the insulator in the thickness direction, and has the thickness.
  • the insulator When viewed along the longitudinal direction, at least a part of the peripheral edge of the radiator is located inward of the peripheral edge of the insulator.
  • the substrate comprises a first member, a second member, and at least one or more third members located between the first member and the second member in the thickness direction.
  • Each of the first member, the second member, and the at least one or more third members includes the main surface, the back surface, the base layer, the first coating layer, and the second coating layer.
  • the conductive layer is bonded to the main surface of the first member via the first bonding layer, and the support layer is bonded to the back surface of the second member via the second bonding layer. It is bonded and further includes a plurality of third bonding layers, each of the plurality of third bonding layers being made of the same material as the first bonding layer, and the first of the at least one or more third members.
  • the main surface of the third member located next to the member is joined to the back surface of the first member via any of the plurality of third bonding layers, and among the at least one or more third members.
  • the back surface of the third member located next to the second member is joined to the main surface of the second member via any of the plurality of third bonding layers.
  • a plurality of intermediate layers are further provided, each of the plurality of intermediate layers containing a metal element, and each of the plurality of third bonding layers containing a pair of regions separated from each other in the thickness direction.
  • Each of the plurality of intermediate layers is located between the pair of regions of any of the plurality of third bonding layers.
  • the Vickers hardness of each of the plurality of third bonding layers is smaller than the Vickers hardness of each of the plurality of intermediate layers.
  • the in-plane direction of each of the plurality of layered crystals is a first direction orthogonal to the thickness direction.
  • each of the third member located next to the first member and the third member located next to the second member has the plurality.
  • Each in-plane direction of the layered crystal of is included a second direction orthogonal to both the thickness direction and the first direction.
  • the semiconductor device of the present disclosure it is possible to improve the heat dissipation of the device and reduce the thermal stress generated at the bonding interface between the base material and the conductive layer during the manufacture of the device.
  • FIG. 6 is a cross-sectional view taken along the line VIII-VIII of FIG. It is a schematic diagram of the crystal structure in the base layer of the base material of the semiconductor device shown in FIG. It is a top view of the semiconductor device which concerns on 2nd Embodiment of this disclosure, and is transmitted through the sealing resin.
  • FIG. It is sectional drawing which follows the XI-XI line of FIG. It is sectional drawing which follows the XII-XII line of FIG. It is a partially enlarged view of FIG.
  • FIG. It is a schematic diagram of the crystal structure in the base layer of the base material (the first member and the second member) of the semiconductor device shown in FIG. It is a schematic diagram of the crystal structure in the base layer of the base material (third member) of the semiconductor device shown in FIG. It is sectional drawing of the semiconductor device which concerns on 3rd Embodiment of this disclosure. It is sectional drawing of the semiconductor device shown in FIG. It is a partially enlarged view of FIG.
  • the semiconductor device A10 includes a plurality of base materials 11, a plurality of bonding layers 15, a plurality of support layers 16, an insulating layer 17, a plurality of conductive layers 21, a first terminal 31, a second terminal 32, a semiconductor element 40, and a conductive member 51. And a sealing resin 60.
  • the semiconductor device A10 further includes a substrate 22, a gate wiring 23, a detection wiring 24, a gate terminal 33, a detection terminal 34, a plurality of gate wires 53, and a plurality of detection wires 54.
  • the semiconductor device A10 shown in these figures is a power conversion device (power module) in which the semiconductor element 40 is, for example, a MOSFET.
  • the semiconductor device A10 is used as a drive source for a motor, an inverter device for various electric appliances, a DC / DC converter, and the like.
  • FIG. 3 is transparent to the sealing resin 60 for convenience of understanding.
  • the permeated sealing resin 60 is shown by an imaginary line (dashed line).
  • the thickness direction of each of the plurality of base materials 11 is referred to as "thickness direction z".
  • the direction orthogonal to the thickness direction z is called the "first direction x”.
  • the direction orthogonal to both the thickness direction z and the first direction x is referred to as a "second direction y".
  • the semiconductor device A10 has a rectangular shape when viewed along the thickness direction z.
  • the first direction x corresponds to the longitudinal direction of the semiconductor device A10.
  • the second direction y corresponds to the lateral direction of the semiconductor device A10.
  • each of the plurality of base materials 11 is bonded to any one of the plurality of conductive layers 21 and one of the plurality of support layers 16.
  • the plurality of base materials 11 include a first base material 11A and a second base material 11B.
  • the first base material 11A and the second base material 11B are located apart from each other in the first direction x.
  • the dimension of the first base material 11A in the first direction x is larger than the size of the second base material 11B in the first direction x.
  • each of the plurality of base materials 11 has a main surface 12A, a back surface 12B, and an end surface 12C.
  • the main surface 12A and the back surface 12B face opposite to each other in the thickness direction z.
  • the main surface 12A faces any of the plurality of conductive layers 21.
  • the back surface 12B faces any of the plurality of support layers 16.
  • the end surface 12C is connected to the main surface 12A and the back surface 12B.
  • the end face 12C includes a pair of regions that face the first direction x and are located apart from each other in the first direction x, and a pair of regions that face the second direction y and are located apart from each other in the second direction y. ..
  • each of the plurality of base materials 11 has a base layer 13.
  • the base layer 13 occupies most of the volume of each of the plurality of base materials 11.
  • the base layer 13 contains carbon (C).
  • the base layer 13 is made of a material containing graphite.
  • the base layer 13 may be a simple substance containing only graphite or a mixture of graphite mixed with copper (Cu) and aluminum (Al).
  • the base layer 13 has a multi-layer structure in which a plurality of layered crystals 131 are laminated.
  • Each of the plurality of layered crystals 131 is a series of graphite crystals 131A.
  • the in-plane direction of each of the plurality of layered crystals 131 (the direction in which the crystals 131A are continuous) includes the thickness direction z.
  • the in-plane direction of each of the plurality of layered crystals 131 includes the first direction x. Therefore, the out-of-plane direction of each of the plurality of layered crystals 131 (the direction in which the plurality of layered crystals 131 are laminated) is the second direction y.
  • each of the plurality of substrates 11 has a plurality of coating layers 14.
  • the plurality of coating layers 14 cover the base layer 13.
  • Each of the plurality of coating layers 14 contains carbon and metal elements.
  • each of the plurality of coating layers 14 is made of a material containing metal carbides.
  • the metal carbide include titanium carbide (TiC), tantalum carbide (TaC), zirconium carbide (ZrC), tungsten carbide (WC), molybdenum carbide (Mo 2 C) and niobium carbide (NbC) and the like.
  • the plurality of coating layers 14 include a first coating layer 141, a second coating layer 142, and a third coating layer 143.
  • Each of the second coating layer 142 and the third coating layer 143 is made of the same material as the first coating layer 141.
  • the first coating layer 141 includes a main surface 12A.
  • the second coating layer 142 is located on the side opposite to the first coating layer 141 with respect to the base layer 13 in the thickness direction z, and includes the back surface 12B.
  • the third coating layer 143 is connected to the first coating layer 141 and the second coating layer 142, and includes an end face 12C. Therefore, in each of the plurality of base materials 11, each of the main surface 12A, the back surface 12B, and the end surface 12C is included in any of the plurality of coating layers 14. Further, each of the plurality of coating layers 14 has conductivity.
  • the plurality of coating layers 14 can be formed by laminating metal carbides on the surface of the base layer 13 by a sputtering method or the like, and then heat-treating the laminated metal carbides in a vacuum or an inert atmosphere.
  • each of the plurality of support layers 16 contains a metal element.
  • each of the plurality of support layers 16 is a metal foil made of copper or a copper alloy. Therefore, each of the plurality of support layers 16 has conductivity.
  • the plurality of support layers 16 include a first support layer 161, a second support layer 162, and a third support layer 163.
  • the first support layer 161 and the second support layer 162 are located apart from each other in the first direction x.
  • the first support layer 161 is joined to the back surface 12B of the first base material 11A among the plurality of base materials 11. When viewed along the thickness direction z, the peripheral edge of the first support layer 161 is located outside the peripheral edge of the first base material 11A.
  • the second support layer 162 is joined to the back surface 12B of the second base material 11B among the plurality of base materials 11.
  • the peripheral edge of the second support layer 162 is located outside the peripheral edge of the second base material 11B when viewed along the thickness direction z.
  • the third support layer 163 is located next to the first support layer 161 in the second direction y.
  • the dimension of the third support layer 163 in the first direction x is substantially the same as the dimension of the first support layer 161 in the first direction x.
  • the insulating layer 17 is located on the side opposite to the plurality of base materials 11 with respect to the plurality of support layers 16 in the thickness direction z.
  • the insulating layer 17 is joined to a plurality of support layers 16.
  • the insulating layer 17 has a rectangular shape having a first direction x as a long side when viewed along the thickness direction z. When viewed along the thickness direction z, at least a part of the peripheral edge of the insulating layer 17 is located outside the peripheral edge of each of the plurality of support layers 16.
  • the insulating layer 17 has an insulator 171 and a heat radiating body 172.
  • the insulator 171 is joined to a plurality of support layers 16.
  • the insulator 171 is a ceramic having excellent thermal conductivity.
  • An example of the ceramics is aluminum nitride (AlN).
  • the heat radiating body 172 is located on the side opposite to the plurality of support layers 16 with respect to the insulator 171 in the thickness direction z.
  • the heat radiating body 172 is in contact with the insulator 171.
  • the heat radiating body 172 is a metal foil made of copper or a copper alloy. Therefore, the heat radiating body 172 has conductivity.
  • the heat radiating body 172 is exposed from the sealing resin 60. Therefore, in the semiconductor device A10, a part of the insulating layer 17 is exposed from the sealing resin 60. When the semiconductor device A10 is attached to the heat sink, the heat radiating body 172 faces the heat sink.
  • the volume of the heat radiating body 172 is larger than the total value of the volumes of the plurality of support layers 16. Further, as shown in FIG. 4, at least a part of the peripheral edge of the radiator 172 is located inward of the peripheral edge of the insulator 171 when viewed along the thickness direction z. As a result, the insulating layer 17 is provided with a step 17A along the peripheral edge of the heat radiating body 172 when viewed along the thickness direction z.
  • the plurality of support layers 16 and the insulating layer 17 can be easily formed by using, for example, a DBC (Direct Bonded Copper) substrate.
  • the DBC substrate is composed of a ceramic plate and a pair of copper foils laminated on the ceramic plate on both sides in the thickness direction z.
  • the ceramic plate serves as an insulator 171 of the insulating layer 17.
  • each of the plurality of conductive layers 21 is individually bonded to the main surface 12A of the plurality of base materials 11.
  • the plurality of conductive layers 21 together with the first terminal 31, the second terminal 32, and the conductive member 51 form a conductive path between the outside of the semiconductor device A10 and the semiconductor element 40.
  • Each of the plurality of conductive layers 21 contains a metal element.
  • each of the plurality of conductive layers 21 is a metal foil made of copper or a copper alloy.
  • the surface of the metal foil may be subjected to silver (Ag) plating, or a plurality of types of metal plating in which an aluminum layer, a nickel (Ni) layer, and a silver layer are laminated in this order.
  • the plurality of conductive layers 21 include the first conductive layer 211 and the second conductive layer 212.
  • the first conductive layer 211 and the second conductive layer 212 are located apart from each other in the first direction x.
  • the first conductive layer 211 is bonded to the main surface 12A of the first base material 11A among the plurality of base materials 11.
  • the shape and size of the first conductive layer 211 are equal to those of the first base material 11A.
  • the second conductive layer 212 is joined to the main surface 12A of the second base material 11B among the plurality of base materials 11.
  • the shape and size of the second conductive layer 212 are equal to those of the second base material 11B.
  • Each of the plurality of bonding layers 15 contains a metal element. Therefore, each of the plurality of bonding layers 15 has conductivity.
  • the melting point of each of the plurality of bonding layers 15 is 200 ° C. or higher and 300 ° C. or lower.
  • Each of the plurality of bonding layers 15 is one or more of tin (Sn), silver, copper, antimony (Sb), bismuth (Bi), nickel, indium (In), phosphorus (P) and germanium (Ge). Contains metal elements.
  • the plurality of bonding layers 15 include the first bonding layer 151 and the second bonding layer 152, as shown in FIGS. 5 and 6.
  • the second bonding layer 152 is made of the same material as the first bonding layer 151.
  • the first bonding layer 151 faces each main surface 12A of the plurality of base materials 11.
  • Each of the plurality of conductive layers 21 is bonded to the main surface 12A of any of the plurality of base materials 11 via the first bonding layer 151. That is, each of the plurality of conductive layers 21 is bonded to the first coating layer 141 of any of the plurality of base materials 11 via the first bonding layer 151.
  • an active layer for improving the wettability of the melted first bonding layer 151 with respect to the first coating layer 141 may be formed on the surface of the first coating layer 141.
  • An example of the material of the active layer is a material containing any metal element of gold, silver and tin.
  • the active layer can be formed by electrolytic plating.
  • the Vickers hardness (HV) of the first bonding layer 151 is smaller than the Vickers hardness of each of the plurality of conductive layers 21.
  • the second bonding layer 152 faces the back surface 12B of each of the plurality of base materials 11.
  • Each of the plurality of support layers 16 (first support layer 161 and second support layer 162) is bonded to the back surface 12B of any of the plurality of base materials 11 via the second bonding layer 152. That is, each of the plurality of support layers 16 is bonded to the second coating layer 142 of any of the plurality of base materials 11 via the second bonding layer 152.
  • an active layer (not shown) may be formed on the surface of the second coating layer 142 to improve the wettability of the melted second bonding layer 152 with respect to the second coating layer 142.
  • the Vickers hardness of the second bonding layer 152 is smaller than the Vickers hardness of each of the plurality of support layers 16.
  • the substrate 22 is arranged on the third support layer 163 out of the plurality of support layers 16.
  • the substrate 22 has a strip shape extending in the first direction x.
  • Examples of the material of the substrate 22 include ceramics or glass epoxy resin.
  • the gate wiring 23 is arranged on the substrate 22 as shown in FIGS. 3 and 6.
  • the gate wiring 23 has a strip shape extending in the first direction x.
  • the gate wiring 23 is a metal leaf containing copper or a copper alloy.
  • the surface of the gate wiring 23 may be plated with silver, for example.
  • the detection wiring 24 is arranged on the substrate 22 as shown in FIGS. 3 and 6.
  • the detection wiring 24 has a strip shape extending in the first direction x.
  • the width of the detection wiring 24 is substantially equal to the width of the gate wiring 23.
  • the detection wiring 24 is located between the gate wiring 23 and the first conductive layer 211 of the plurality of conductive layers 21 in the second direction y.
  • the detection wiring 24 is a metal leaf made of copper or a copper alloy.
  • the surface of the detection wiring 24 may be plated with silver, for example.
  • the first terminal 31 is joined to the first conductive layer 211 of the plurality of conductive layers 21.
  • the first terminal 31 has a band shape extending in the first direction x.
  • the first terminal 31 is a metal plate made of copper or a copper alloy.
  • the first terminal 31 has a connection portion 311 and a terminal portion 312.
  • the connecting portion 311 is covered with the sealing resin 60.
  • the connecting portion 311 is bonded to the first conductive layer 211 by solder bonding, ultrasonic bonding, or the like.
  • the first terminal 31 is electrically connected to the first conductive layer 211.
  • the terminal portion 312 extends from the connecting portion 311 in the direction away from the first conductive layer 211 in the first direction x.
  • the terminal portion 312 is exposed from the sealing resin 60.
  • the second terminal 32 is joined to the second conductive layer 212 among the plurality of conductive layers 21.
  • the second terminal 32 has a band shape extending in the first direction x.
  • the second terminal 32 is a metal plate made of copper or a metal plate.
  • the second terminal 32 has a connection portion 321 and a terminal portion 322.
  • the connecting portion 321 is covered with the sealing resin 60.
  • the connecting portion 321 is bonded to the second conductive layer 212 by solder bonding or ultrasonic bonding.
  • the second terminal 32 is electrically connected to the second conductive layer 212.
  • the terminal portion 322 extends from the connecting portion 321 in the direction away from the second conductive layer 212 in the first direction x.
  • the terminal portion 322 is exposed from the sealing resin 60.
  • the semiconductor element 40 is bonded to the first conductive layer 211 of the plurality of conductive layers 21.
  • the semiconductor element 40 is located on the side of the plurality of base materials 11 opposite to the first base material 11A with respect to the first conductive layer 211 in the thickness direction z.
  • the semiconductor element 40 is, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) configured by using a semiconductor material mainly composed of silicon carbide (SiC).
  • the semiconductor element 40 is not limited to a MOSFET, but may be a field effect transistor including a MISFET (Metal-Insulator-Semiconductor Field-Effect Transistor) or a bipolar transistor such as an IGBT (Insulated Gate Bipolar Transistor).
  • MISFET Metal-Insulator-Semiconductor Field-Effect Transistor
  • IGBT Insulated Gate Bipolar Transistor
  • the semiconductor element 40 has a first surface 40A, a second surface 40B, a first electrode 41, a second electrode 42, a gate electrode 43, and an insulating film 44.
  • the first surface 40A and the second surface 40B face opposite to each other in the thickness direction z. Of these, the second surface 40B faces the first conductive layer 211.
  • the first electrode 41 is provided on the first surface 40A.
  • a source current flows through the first electrode 41 from the inside of the semiconductor element 40.
  • the second electrode 42 is provided over the entire second surface 40B.
  • a drain current flows through the second electrode 42 toward the inside of the semiconductor element 40.
  • the second electrode 42 is bonded to the first conductive layer 211 by a conductive bonding layer 49.
  • An example of the bonding layer 49 is lead-free solder containing tin as a main component.
  • the second electrode 42 is electrically connected to the first conductive layer 211. Therefore, the first terminal 31 is conducting to the second electrode 42. Therefore, the first terminal 31 corresponds to the drain terminal of the semiconductor device A10.
  • the gate electrode 43 is provided on the first surface 40A.
  • a gate voltage for driving the semiconductor element 40 is applied to the gate electrode 43.
  • the size of the gate electrode 43 is smaller than the size of the first electrode 41.
  • the insulating film 44 is provided on the first surface 40A.
  • the insulating film 44 has an electrical insulating property.
  • the insulating film 44 surrounds the first electrode 41 and the gate electrode 43, respectively, when viewed along the thickness direction z.
  • the insulating film 44 is formed by, for example, a silicon dioxide (SiO 2 ) layer, a silicon nitride (Si 3 N 4 ) layer, and a polybenzoxazole (PBO) layer laminated in this order from the first surface 40A.
  • a polyimide layer may be used instead of the polybenzoxazole layer.
  • the conductive member 51 is joined to the first electrode 41 of the semiconductor element 40 and the second conductive layer 212 of the plurality of conductive layers 21.
  • the conductive member 51 has a band shape extending in the first direction x.
  • the conductive member 51 is a metal lead made of copper or a copper alloy.
  • the conductive member 51 may be a plurality of wires.
  • An example of the material of the plurality of wires is aluminum or an aluminum alloy.
  • One end of the conductive member 51 in the first direction x is joined to the first electrode 41 by the bonding layer 49.
  • the other end of the conductive member 51 in the first direction x is joined to the second conductive layer 212 by the joint layer 49.
  • the first electrode 41 is electrically connected to the second conductive layer 212. Therefore, the second terminal 32 is conductive to the first electrode 41. Therefore, the second terminal 32 corresponds to the source terminal of the semiconductor device A10.
  • the gate terminal 33 and the detection terminal 34 are located next to the insulating layer 17 in the second direction y, and are close to the third support layer 163 among the plurality of support layers 16.
  • the gate terminal 33 and the detection terminal 34 are arranged along the first direction x. Both the gate terminal 33 and the detection terminal 34 are made of the same lead frame.
  • a gate voltage for driving the semiconductor element 40 is applied to the gate terminal 33.
  • the gate terminal 33 has a connection portion 331 and a terminal portion 332.
  • the connecting portion 331 is covered with the sealing resin 60.
  • the gate terminal 33 is supported by the sealing resin 60.
  • the surface of the connecting portion 331 may be plated with silver, for example.
  • the terminal portion 332 is connected to the connection portion 331 and is exposed from the sealing resin 60 (see FIG. 6).
  • the terminal portion 332 has an L shape when viewed along the first direction x.
  • the detection terminal 34 is located next to the gate terminal 33 in the first direction x. From the detection terminal 34, the voltage (voltage corresponding to the source current) applied to the first electrode 41 of the semiconductor element 40 can be detected.
  • the detection terminal 34 has a connection portion 341 and a terminal portion 342.
  • the connecting portion 341 is covered with the sealing resin 60. As a result, the detection terminal 34 is supported by the sealing resin 60.
  • the surface of the connecting portion 341 may be plated with silver, for example.
  • the terminal portion 342 is connected to the connection portion 341 and is exposed from the sealing resin 60 (see FIGS. 3 and 4). When viewed along the first direction x, the terminal portion 342 has an L shape.
  • the plurality of gate wires 53 include the first wire 531 and the second wire 532.
  • the first wire 531 is joined to the gate electrode 43 of the semiconductor element 40 and the gate wiring 23.
  • the second wire 532 is joined to the gate wiring 23 and the connection portion 331 of the gate terminal 33.
  • the gate terminal 33 is electrically connected to the gate electrode 43.
  • the material of each of the plurality of gate wires 53 one of gold, aluminum and an aluminum alloy can be mentioned.
  • the plurality of detection wires 54 include the first wire 541 and the second wire 542.
  • the first wire 541 is joined to the first electrode 41 of the semiconductor element 40 and the detection wiring 24.
  • the second wire 542 is joined to the detection wiring 24 and the connection portion 341 of the detection terminal 34.
  • the detection terminal 34 is electrically connected to the first electrode 41.
  • the material of each of the plurality of detection wires 54 either aluminum or an aluminum alloy can be mentioned.
  • the sealing resin 60 includes a plurality of base materials 11, a plurality of support layers 16, a plurality of conductive layers 21, a semiconductor element 40, a conductive member 51, an insulating layer 17, a first terminal 31, and a first. It covers a part of each of the two terminals 32.
  • the sealing resin 60 further covers the substrate 22, the gate wiring 23, the detection wiring 24, the plurality of gate wires 53, the plurality of detection wires 54, and a part of each of the gate terminal 33 and the detection terminal 34 (a part of each of the gate terminal 33 and the detection terminal 34). (See FIG. 6).
  • the sealing resin 60 is made of, for example, a material containing a black epoxy resin. As shown in FIGS. 2 to 6, the sealing resin 60 has a top surface 61, a bottom surface 62, and a plurality of side surfaces 63.
  • the top surface 61 and the bottom surface 62 face opposite to each other in the thickness direction z.
  • the bottom surface 62 of these faces the heat sink.
  • the heat radiating body 172 of the insulating layer 17 is exposed from the bottom surface 62.
  • the bottom surface 62 has a frame shape surrounding the heat radiating body 172.
  • each of the plurality of side surfaces 63 is connected to the top surface 61 and the bottom surface 62.
  • the plurality of side surfaces 63 includes a pair of first side surfaces 63A and a pair of second side surfaces 63B.
  • the pair of first side surfaces 63A face the first direction x and are located apart from each other in the first direction x.
  • the terminal portion 312 of the first terminal 31 is exposed from one region of the pair of first side surfaces 63A.
  • the terminal portion 322 of the second terminal 32 is exposed from the other region of the pair of first side surfaces 63A.
  • the pair of second side surfaces 63B face the second direction y and are located apart from each other in the second direction y. Both ends of each of the pair of second side surfaces 63B in the first direction x are connected to the pair of first side surfaces 63A.
  • the terminal portion 332 of the gate terminal 33 and the terminal portion 342 of the detection terminal 34 are exposed from any region of the pair of second side surfaces 63B.
  • the base material 11 of the semiconductor device A10 has a base layer 13 and a first coating layer 141 that covers the base layer 13 and includes the main surface 12A of the base material 11.
  • the base layer 13 contains carbon.
  • the first coating layer 141 contains carbon and metal elements.
  • the bonding state of the first coating layer 141 to the base layer 13 becomes stronger.
  • a material having a relatively low melting point 200 ° C. or higher and 300 ° C. or lower
  • the bonding can be performed under lower temperature conditions than when the conductive layer 21 is bonded to the base material 11 via a conventional brazing material. Therefore, according to the semiconductor device A10, it is possible to improve the heat dissipation of the semiconductor device A10 and reduce the thermal stress generated at the junction interface between the base material 11 and the conductive layer 21 during the manufacture of the semiconductor device A10. Become.
  • the Vickers hardness of the first bonding layer 151 is smaller than the Vickers hardness of the conductive layer 21. As a result, during the manufacture of the semiconductor device A10, when the conductive layer 21 is bonded to the main surface 12A of the base material 11 via the first bonding layer 151, the heat generated at the bonding interface between the base material 11 and the conductive layer 21 is generated.
  • the first bonding layer 151 can exert a buffering function for reducing stress.
  • the base layer 13 of the base material 11 has a multilayer structure in which a plurality of layered crystals 131 are laminated.
  • the in-plane direction of each of the plurality of layered crystals 131 includes the thickness direction z.
  • the base material 11 has a second coating layer 142 that covers the base layer 13 and includes the back surface 12B of the base material 11.
  • the second coating layer 142 is made of the same material as the first coating layer 141.
  • the semiconductor device A10 further includes a second bonding layer 152 facing the back surface 12B and a support layer 16 bonded to the back surface 12B via the second bonding layer 152.
  • the second bonding layer 152 is made of the same material as the first bonding layer 151.
  • the support layer 16 contains a metal element.
  • the temperature condition for the bonding is such that the conductive layer 21 is attached to the main surface 12A of the base material 11 via the first bonding layer 151. It can be the same as the temperature condition at the time of joining. Therefore, it is possible to reduce the thermal stress generated at the bonding interface between the base material 11 and the support layer 16 during the manufacture of the semiconductor device A10. As a result, the warpage of the base material 11 in the thickness direction z can be reduced.
  • the Vickers hardness of the second bonding layer 152 is smaller than the Vickers hardness of the support layer 16. As a result, during the manufacture of the semiconductor device A10, when the support layer 16 is bonded to the back surface 12B of the base material 11 via the second bonding layer 152, the thermal stress generated at the bonding interface between the base material 11 and the support layer 16 is generated.
  • the second bonding layer 152 can exert a buffering function for reducing the stress.
  • the semiconductor device A10 further includes an insulating layer 17 located on the side opposite to the base material 11 with respect to the support layer 16 in the thickness direction z.
  • the insulating layer 17 is joined to the support layer 16.
  • at least a part of the peripheral edge of the insulating layer 17 is located outside the peripheral edge of the support layer 16.
  • a part of the insulating layer 17 protrudes outward from the support layer 16 when viewed along the thickness direction z, so that the insulation withstand voltage of the semiconductor device A10 can be improved.
  • the semiconductor device A10 further includes a sealing resin 60 that covers the base material 11, the semiconductor element 40, and the support layer 16. Thereby, the base material 11, the semiconductor element 40, and the support layer 16 can be protected from the external environment of the semiconductor device A10. Further, a part of the insulating layer 17 is exposed from the sealing resin 60. This makes it possible to prevent the sealing resin 60 from deteriorating the heat dissipation of the semiconductor device A10.
  • the insulating layer 17 has an insulator 171 bonded to the support layer 16 and a heat radiating body 172 located on the side opposite to the support layer 16 with respect to the insulator 171 in the thickness direction z.
  • a part of the peripheral edge of the radiator 172 is located inward of the peripheral edge of the insulator 171.
  • FIG. 10 is transparent to the sealing resin 60 for convenience of understanding.
  • the permeated sealing resin 60 is shown by an imaginary line.
  • the configurations of the plurality of base materials 11 and the plurality of bonding layers 15 are different from the configurations of the semiconductor device A10 described above.
  • each of the plurality of base materials 11 is located between the first member 111, the second member 112, and the first member 111 and the second member 112 in the thickness direction z. Includes at least one or more third members 113 and the like.
  • the number of at least one third member 113 is singular.
  • the number of the third member 113 of at least one or more is a plurality, the number of the third member 113 is an odd number. Therefore, each of the plurality of base materials 11 has a multi-layer structure in which the second member 112, at least one or more third members 113, and the first member 111 are laminated in the order closest to any one of the plurality of support layers 16. There is.
  • Each of the first member 111, the second member 112, and at least one or more third members 113 includes a main surface 12A, a back surface 12B, an end surface 12C, a base layer 13, and a plurality of coating layers 14 (first coating layer 141, It has a second coating layer 142 and a third coating layer 143).
  • each of the plurality of conductive layers 21 is bonded to the main surface 12A of the first member 111 of any of the plurality of base materials 11 via the first bonding layer 151.
  • Each of the plurality of support layers 16 (first support layer 161 and second support layer 162) is bonded to the back surface 12B of any second member 112 of the plurality of base materials 11 via the second bonding layer 152. There is.
  • the in-plane directions of the plurality of layered crystals 131 are the thickness direction z and the first direction x. including. Therefore, the out-of-plane direction of the plurality of layered crystals 131 is the second direction y.
  • the in-plane direction of each of the plurality of layered crystals 131 is the thickness direction z.
  • the second direction y is included. Therefore, the out-of-plane direction of the plurality of layered crystals 131 is the first direction x.
  • the in-plane direction of each of the plurality of layered crystals 131 includes the thickness direction z and the second direction y (see FIG. 15). Further, in the base layer 13 of one of the two third members 113 adjacent to each other, the in-plane directions of the plurality of layered crystals 131 have a thickness direction z and a first direction x. Including (see FIG. 14). In the base layer 13 of the third member 113, the in-plane direction of each of the plurality of layered crystals 131 includes the thickness direction z and the second direction y (see FIG. 15).
  • the plurality of bonding layers 15 further include a plurality of third bonding layers 153, as shown in FIGS. 11 to 13.
  • Each of the plurality of third bonding layers 153 is made of the same material as the first bonding layer 151.
  • the main surface 12A of the third member 113 is the first member via any of the plurality of third bonding layers 153. It is joined to the back surface 12B of 111. The back surface 12B of the third member 113 is joined to the main surface 12A of the second member 112 via any of the third bonding layers 153.
  • the main surface 12A of the third member 113 located next to the first member 111 is any one of the plurality of third bonding layers 153. It is joined to the back surface 12B of the first member 111 via.
  • the back surface 12B of the third member 113 located next to the second member 112 is joined to the main surface 12A of the second member 112 via any of the third bonding layers 153.
  • the back surface 12B of one of the third members 113 and the main surface 12A of the other third member 113 are any of the plurality of third bonding layers 153. They are joined to each other through the.
  • the base material 11 of the semiconductor device A20 has a base layer 13 and a first coating layer 141 that covers the base layer 13 and includes the main surface 12A of the base material 11.
  • the base layer 13 contains carbon.
  • the first coating layer 141 contains carbon and metal elements. Therefore, according to the semiconductor device A20, it is possible to improve the heat dissipation of the semiconductor device A20 and reduce the thermal stress generated at the junction interface between the base material 11 and the conductive layer 21 during the manufacture of the semiconductor device A20. Become.
  • the base material 11 is at least one or more third members located between the first member 111, the second member 112, and the first member 111 and the second member 112 in the thickness direction z. Includes 113 and.
  • the semiconductor device A20 includes a plurality of third bonding layers 153. Each of the plurality of third bonding layers 153 is made of the same material as the first bonding layer 151.
  • the main surface 12A of the third member 113 located next to the first member 111 is the back surface of the first member 111 via any of the plurality of third bonding layers 153. It is joined to 12B.
  • the back surface 12B of the third member 113 located next to the second member 112 is the main surface of the second member 112 via any of the plurality of third bonding layers 153. It is joined to 12A.
  • the temperature conditions for forming the base material 11 having a multilayer structure are the same as the temperature conditions for joining the conductive layer 21 to the main surface 12A of the base material 11 via the first bonding layer 151 in the semiconductor device A10. Can be the same.
  • the base material 11 has a multi-layer structure, the flexural rigidity of the base material 11 in the direction orthogonal to the thickness direction z can be improved.
  • the in-plane direction of each of the plurality of layered crystals 131 includes the thickness direction z and the first direction x. Further, among at least one or more third members 113, a plurality of each of the third member 113 located next to the first member 111 and the third member 113 located next to the second member 112.
  • Each in-plane direction of the layered crystal 131 includes a thickness direction z and a second direction y. As a result, the structure of the base material 11 becomes nearly isotropic. Therefore, in the base material 11, the tensile strength and the thermal conductivity in the direction orthogonal to the thickness direction z can be made uniform.
  • FIGS. 16 to 18 The semiconductor device A30 according to the third embodiment of the present disclosure will be described with reference to FIGS. 16 to 18.
  • the same or similar elements of the semiconductor device A10 described above are designated by the same reference numerals, and redundant description will be omitted.
  • the cross-sectional position of FIG. 16 is the same as the cross-sectional position of FIG. 11 showing the semiconductor device A20.
  • the cross-sectional position of FIG. 17 is the same as the cross-sectional position of FIG. 12 showing the semiconductor device A20.
  • the semiconductor device A30 is different from the above-described semiconductor device A20 in that the plurality of intermediate layers 18 are further provided and the configurations of the plurality of third junction layers 153 are each different from those of the semiconductor device A20 described above.
  • Each of the plurality of intermediate layers 18 contains a metal element.
  • each of the plurality of intermediate layers 18 is a metal foil made of copper or a copper alloy. Therefore, each of the plurality of intermediate layers 18 has conductivity.
  • each of the plurality of third bonding layers 153 includes a pair of regions separated from each other in the thickness direction z.
  • Each of the plurality of intermediate layers 18 is located between the pair of regions of any of the plurality of third bonding layers 153.
  • the Vickers hardness of each of the plurality of third bonding layers 153 is smaller than the Vickers hardness of each of the plurality of intermediate layers 18.
  • the base material 11 of the semiconductor device A30 has a base layer 13 and a first coating layer 141 that covers the base layer 13 and includes the main surface 12A of the base material 11.
  • the base layer 13 contains carbon.
  • the first coating layer 141 contains carbon and metal elements. Therefore, according to the semiconductor device A30, it is possible to improve the heat dissipation of the semiconductor device A30 and reduce the thermal stress generated at the junction interface between the base material 11 and the conductive layer 21 during the manufacture of the semiconductor device A30. Become.
  • the semiconductor device A30 further includes a plurality of intermediate layers 18.
  • Each of the plurality of intermediate layers 18 contains a metallic element.
  • Each of the plurality of third bonding layers 153 includes a pair of regions separated from each other in the thickness direction z.
  • Each of the plurality of intermediate layers 18 is located between the pair of regions of any of the plurality of third bonding layers 153.
  • the bending rigidity of the base material 11 in the direction orthogonal to the thickness direction z can be made larger than the bending rigidity of the base material 11 of the semiconductor device A20.
  • the structure of the base material 11 becomes closer to isotropic than the structure of the base material 11 of the semiconductor device A20.
  • the present disclosure is not limited to the above-described embodiment.
  • the specific configuration of each part of the present disclosure can be freely redesigned.

Abstract

半導体装置は、基材と、第１接合層と、導電層と、半導体素子とを備える。前記基材は、厚さ方向を向く主面を有する。前記第１接合層は、前記主面に対向し、かつ金属元素を含む。前記導電層は、前記第１接合層を介して前記主面に接合され、かつ金属元素を含む。前記半導体素子は、前記厚さ方向において前記導電層に対して前記基材とは反対側に位置するとともに、前記導電層に接合されている。前記基材は、基層と、当該基層を覆い且つ前記主面を含む第１被覆層とを有する。前記基層は炭素を含み、前記第１被覆層は炭素および金属元素を含む。

Description

半導体装置
　本開示は、基材と、当該基材に接合された導電層と、当該導電層に接合された半導体素子とを備える半導体装置に関する。特に本開示は、基材の組成に炭素を含む半導体装置に関する。
　従来、ＭＯＳＦＥＴやＩＧＢＴなどの半導体素子（スイッチング素子）を搭載した半導体装置が広く知られている。当該半導体装置は、主に電力変換のために利用される。当該半導体装置に搭載される半導体素子は、その駆動時に比較的高い温度の熱を発する。このため、当該半導体装置においては、放熱性を向上させることが求められる。
　特許文献１には、放熱性を向上させた半導体装置の一例が開示されている。当該半導体装置は、基材（特許文献１では炭素繊維－金属複合材５）と、当該基材に接合された導電層（特許文献１では金属回路板）と、当該導電層に接合された半導体素子とを備える。当該基材は、炭素を含む。これにより、当該基材の厚さ方向の熱伝導率を、銅またはアルミニウムを材料とする基材の熱伝導率よりも大とすることができるため、当該半導体装置の放熱性の向上が可能となる。
　特許文献１に開示されている半導体装置においては、基材と導電層との接合にろう材が用いられている。当該ろう材は、たとえばＡｇ－Ｃｕ－Ｉｎ系といった合金を含む材料からなる。当該ろう材を介して基材と導電層との接合を行う際は、６５０℃以上８００℃以下の高温条件下で行うことが必要である。このため、基材と導電層との接合界面には、これらの部材の線膨張係数の相違に起因した熱応力が発生する。当該熱応力の一部は、残留応力として基材と導電層との接合界面に蓄積されたままとなる。このため、当該熱応力が比較的大であると、当該半導体装置の使用時において基材と導電層との接合状態が悪化することがある。このような状態となると、当該半導体装置の放熱性の低下が懸念される。
特開２００９－４６６６号公報
　本開示は上記事情に鑑み、装置の放熱性を向上させつつ、当該装置の製造時において基材と導電層との接合界面に発生する熱応力を低減することが可能な半導体装置を提供することをその一の課題とする。
　本開示によって提供される半導体装置は、厚さ方向を向く主面を有する基材と、前記主面に対向し、かつ金属元素を含む第１接合層と、前記第１接合層を介して前記主面に接合され、かつ金属元素を含む導電層と、前記厚さ方向において前記導電層に対して前記基材とは反対側に位置するとともに、前記導電層に接合された半導体素子と、備える。前記基材は、基層と、前記基層を覆い、かつ前記主面を含む第１被覆層とを有する。前記基層は、炭素を含み、前記第１被覆層は、炭素および金属元素を含む。
　好ましくは、前記第１接合層のビッカース硬さは、前記導電層のビッカース硬さよりも小である。
　好ましくは、前記第１被覆層は、金属炭化物を含む材料からなる。
　好ましくは、前記第１接合層の融点は、２００℃以上３００℃以下である。
　好ましくは、前記第１接合層は、錫を含む。
　好ましくは、前記基層は、複数の層状結晶が積層された多層構造をなし、前記複数の層状結晶の各々の面内方向は、前記厚さ方向を含む。
　好ましくは、前記基層は、グラファイトを含む材料からなる。
　好ましくは、前記基材は、前記厚さ方向において前記主面とは反対側を向く裏面と、前記基層を覆い、かつ前記裏面を含む第２被覆層と、を有し、前記第２被覆層は、前記第１被覆層と同一の材料からなる。
　好ましくは、前記半導体装置は、前記裏面に対向する第２接合層と、前記第２接合層を介して前記裏面に接合された支持層と、をさらに備え、前記第２接合層は、前記第１接合層と同一の材料からなり、前記支持層は、金属元素を含む。
　好ましくは、前記第２接合層のビッカース硬さは、前記支持層のビッカース硬さよりも小である。
　好ましくは、前記半導体装置は、前記厚さ方向において前記支持層に対して前記基材とは反対側に位置する絶縁層をさらに備え、前記絶縁層は、前記支持層に接合され、前記厚さ方向に沿って視て、前記絶縁層の周縁の少なくとも一部は、前記支持層の周縁よりも外方に位置する。
　好ましくは、前記半導体装置は、前記基材と、前記導電層と、前記半導体素子と、前記支持層と、を覆う封止樹脂をさらに備え、前記封止樹脂から前記絶縁層の一部が露出している。
　好ましくは、前記絶縁層は、前記支持層に接合された絶縁体と、前記厚さ方向において前記絶縁体に対して前記支持層とは反対側に位置する放熱体と、を有し、前記厚さ方向に沿って視て、前記放熱体の周縁の少なくとも一部は、前記絶縁体の周縁よりも内方に位置する。
　好ましくは、前記基材は、第１部材と、第２部材と、前記厚さ方向において前記第１部材と前記第２部材との間に位置する少なくとも１以上の第３部材と、を含み、前記第１部材、前記第２部材、および前記少なくとも１以上の第３部材の各々は、前記主面と、前記裏面と、前記基層と、前記第１被覆層と、前記第２被覆層と、を有し、前記導電層は、前記第１接合層を介して前記第１部材の前記主面に接合され、前記支持層は、前記第２接合層を介して前記第２部材の前記裏面に接合され、複数の第３接合層をさらに備え、前記複数の第３接合層の各々は、前記第１接合層と同一の材料からなり、前記少なくとも１以上の第３部材のうち、前記第１部材の隣に位置する当該第３部材の前記主面は、前記複数の第３接合層のいずれかを介して前記第１部材の前記裏面に接合され、前記少なくとも１以上の第３部材のうち、前記第２部材の隣に位置する当該第３部材の前記裏面は、前記複数の第３接合層のいずれかを介して前記第２部材の前記主面に接合されている。
　好ましくは、複数の中間層をさらに備え、前記複数の中間層の各々は、金属元素を含み、前記複数の第３接合層の各々は、前記厚さ方向において互いに離れた一対の領域を含み、前記複数の中間層の各々は、前記複数の第３接合層のいずれかの前記一対の領域の間に位置する。
　好ましくは、前記複数の第３接合層の各々のビッカース硬さは、前記複数の中間層の各々のビッカース硬さよりも小である。
　好ましくは、前記第１部材の前記基層と、前記第２部材の前記基層と、の各々において、前記複数の層状結晶の各々の面内方向は、前記厚さ方向に対して直交する第１方向を含み、前記少なくとも１以上の第３部材のうち、前記第１部材の隣に位置する当該第３部材と、前記第２部材の隣に位置する当該第３部材と、の各々において、前記複数の層状結晶の各々の面内方向は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向を含む。
　本開示の半導体装置によれば、当該装置の放熱性を向上させつつ、当該装置の製造時において基材と導電層との接合界面に発生する熱応力を低減することが可能である。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態にかかる半導体装置の斜視図である。 図１に示す半導体装置の平面図である。 図２に対応する平面図であり、封止樹脂を透過している。 図１に示す半導体装置の底面図である。 図３のＶ－Ｖ線に沿う断面図である。 図３のＶＩ－ＶＩ線に沿う断面図である。 図３の部分拡大図である。 図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図１に示す半導体装置の基材の基層における結晶構造の模式図である。 本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図１０のＸＩ－ＸＩ線に沿う断面図である。 図１０のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１１の部分拡大図である。 図１０に示す半導体装置の基材（第１部材および第２部材）の基層における結晶構造の模式図である。 図１０に示す半導体装置の基材（第３部材）の基層における結晶構造の模式図である。 本開示の第３実施形態にかかる半導体装置の断面図である。 図１６に示す半導体装置の断面図である。 図１６の部分拡大図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　〔第１実施形態〕
　図１～図９に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、複数の基材１１、複数の接合層１５、複数の支持層１６、絶縁層１７、複数の導電層２１、第１端子３１、第２端子３２、半導体素子４０、導通部材５１および封止樹脂６０を備える。これらに加え、半導体装置Ａ１０は、基板２２、ゲート配線２３、検出配線２４、ゲート端子３３、検出端子３４、複数のゲートワイヤ５３、および複数の検出ワイヤ５４をさらに備える。これらの図が示す半導体装置Ａ１０は、半導体素子４０がたとえばＭＯＳＦＥＴである電力変換装置（パワーモジュール）である。半導体装置Ａ１０は、モータの駆動源、様々な電気製品のインバータ装置、およびＤＣ／ＤＣコンバータなどに用いられる。図３は、理解の便宜上、封止樹脂６０を透過している。図３において透過した封止樹脂６０を想像線（二点鎖線）で示している。
　半導体装置Ａ１０の説明においては、複数の基材１１の各々の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１および図２に示すように、半導体装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。第１方向ｘは、半導体装置Ａ１０の長手方向に対応する。第２方向ｙは、半導体装置Ａ１０の短手方向に対応する。
　複数の基材１１の各々には、図３、図５および図６に示すように、複数の導電層２１のいずれかと、複数の支持層１６のいずれかとが接合されている。半導体装置Ａ１０においては、複数の基材１１は、第１基材１１Ａおよび第２基材１１Ｂを含む。第１基材１１Ａおよび第２基材１１Ｂは、第１方向ｘにおいて互いに離れて位置する。第１基材１１Ａの第１方向ｘの寸法は、第２基材１１Ｂの第１方向ｘの寸法よりも大である。
　図５、図６および図８に示すように、複数の基材１１の各々は、主面１２Ａ、裏面１２Ｂ、および端面１２Ｃを有する。主面１２Ａおよび裏面１２Ｂは、厚さ方向ｚにおいて互いに反対側を向く。主面１２Ａは、複数の導電層２１のいずれかに対向している。裏面１２Ｂは、複数の支持層１６のいずれかに対向している。端面１２Ｃは、主面１２Ａおよび裏面１２Ｂにつながっている。端面１２Ｃは、第１方向ｘを向き、かつ第１方向ｘにおいて互いに離れて位置する一対の領域と、第２方向ｙを向き、かつ第２方向ｙにおいて互いに離れて位置する一対の領域を含む。
　図５および図８に示すように、複数の基材１１の各々は、基層１３を有する。基層１３は、複数の基材１１の各々の体積の大半を占めている。基層１３は、炭素（Ｃ）を含む。基層１３は、グラファイト（黒鉛）を含む材料からなる。基層１３は、グラファイトのみの単体や、グラファイトに銅（Ｃｕ）およびアルミニウム（Ａｌ）を混ぜた混合体でもよい。図９に示すように、基層１３は、複数の層状結晶１３１が積層された多層構造をなしている。複数の層状結晶１３１の各々は、グラファイトの結晶１３１Ａが連なっている。複数の層状結晶１３１の各々の面内方向（結晶１３１Ａが連なる方向）は、厚さ方向ｚを含む。半導体装置Ａ１０においては、複数の層状結晶１３１の各々の面内方向は、第１方向ｘを含む。したがって、複数の層状結晶１３１の各々の面外方向（複数の層状結晶１３１の積層方向）は、第２方向ｙである。
　図５および図８に示すように、複数の基材１１の各々は、複数の被覆層１４を有する。複数の被覆層１４は、基層１３を覆っている。複数の被覆層１４の各々は、炭素および金属元素を含む。半導体装置Ａ１０においては、複数の被覆層１４の各々は、金属炭化物を含む材料からなる。当該金属炭化物の例を列挙すると、炭化チタン（ＴｉＣ）、炭化タンタル（ＴａＣ）、炭化ジルコニウム（ＺｒＣ）、炭化タングステン（ＷＣ）、 炭化モリブデン（Ｍｏ2Ｃ）および炭化ニオブ（ＮｂＣ）が挙げられる。複数の被覆層１４は、第１被覆層１４１、第２被覆層１４２および第３被覆層１４３を含む。第２被覆層１４２および第３被覆層１４３の各々は、第１被覆層１４１と同一の材料からなる。第１被覆層１４１は、主面１２Ａを含む。第２被覆層１４２は、厚さ方向ｚにおいて基層１３に対して第１被覆層１４１とは反対側に位置し、かつ裏面１２Ｂを含む。第３被覆層１４３は、第１被覆層１４１および第２被覆層１４２につながり、かつ端面１２Ｃを含む。したがって、複数の基材１１の各々においては、主面１２Ａ、裏面１２Ｂおよび端面１２Ｃの各々は、複数の被覆層１４のいずれかに含まれる構成となっている。さらに、複数の被覆層１４の各々は、導電性を有する。複数の被覆層１４は、スパッタリング法などにより基層１３の表面に金属炭化物を積層させた後、積層された当該金属炭化物を真空、または不活性雰囲気下において熱処理することにより形成することができる。
　複数の支持層１６の各々は、金属元素を含む。半導体装置Ａ１０においては、複数の支持層１６の各々は、銅または銅合金からなる金属箔である。したがって、複数の支持層１６の各々は、導電性を有する。図３に示すように、半導体装置Ａ１０においては、複数の支持層１６は、第１支持層１６１、第２支持層１６２および第３支持層１６３を含む。第１支持層１６１および第２支持層１６２は、第１方向ｘにおいて互いに離れて位置する。第１支持層１６１は、複数の基材１１のうち第１基材１１Ａの裏面１２Ｂに接合されている。厚さ方向ｚに沿って視て、第１支持層１６１の周縁は、第１基材１１Ａの周縁よりも外方に位置する。第２支持層１６２は、複数の基材１１のうち第２基材１１Ｂの裏面１２Ｂに接合されている。厚さ方向ｚに沿って視て、第２支持層１６２の周縁は、第２基材１１Ｂの周縁よりも外方に位置する。第３支持層１６３は、第２方向ｙにおいて第１支持層１６１の隣に位置する。第３支持層１６３の第１方向ｘの寸法は、第１支持層１６１の第１方向ｘの寸法と略同一である。
　絶縁層１７は、図５および図６に示すように、厚さ方向ｚにおいて複数の支持層１６に対して、複数の基材１１とは反対側に位置する。絶縁層１７は、複数の支持層１６に接合されている。図３および図４に示すように、絶縁層１７は、厚さ方向ｚに沿って視て、第１方向ｘを長辺とする矩形状である。厚さ方向ｚに沿って視て、絶縁層１７の周縁の少なくとも一部は、複数の支持層１６の各々の周縁よりも外方に位置する。
　図５および図６に示すように、絶縁層１７は、絶縁体１７１および放熱体１７２を有する。絶縁体１７１は、複数の支持層１６に接合されている。半導体装置Ａ１０においては、絶縁体１７１は、熱伝導性に優れたセラミックスである。当該セラミックスの一例として、窒化アルミニウム（ＡｌＮ）が挙げられる。放熱体１７２は、厚さ方向ｚにおいて絶縁体１７１に対して、複数の支持層１６とは反対側に位置する。放熱体１７２は、絶縁体１７１に接している。半導体装置Ａ１０においては、放熱体１７２は、銅または銅合金からなる金属箔である。したがって、放熱体１７２は、導電性を有する。放熱体１７２は、封止樹脂６０から露出している。したがって、半導体装置Ａ１０においては、封止樹脂６０から絶縁層１７の一部が露出する構成となっている。半導体装置Ａ１０をヒートシンクに取り付けたとき、放熱体１７２は、当該ヒートシンクに対向する。放熱体１７２の体積は、複数の支持層１６の体積の合計値よりも大である。さらに、図４に示すように、厚さ方向ｚに沿って視て、放熱体１７２の周縁の少なくとも一部は、絶縁体１７１の周縁よりも内方に位置する。これにより、厚さ方向ｚに沿って視て、絶縁層１７には、放熱体１７２の周縁に沿った段差１７Ａが設けられている。
　半導体装置Ａ１０においては、複数の支持層１６、および絶縁層１７は、たとえばＤＢＣ（Direct Bonded Copper）基板を用いることにより容易に形成することができる。ＤＢＣ基板は、セラミックス板と、厚さ方向ｚの両側においてセラミックス板に積層された一対の銅箔とにより構成される。当該セラミックス板が絶縁層１７の絶縁体１７１となる。 当該一対の銅箔に各々に対してエッチングにより部分除去することにより、複数の支持層１６、および絶縁層１７の放熱体１７２が形成される。
　複数の導電層２１は、図５および図６に示すように、複数の基材１１の主面１２Ａに対して個別に接合されている。複数の導電層２１は、第１端子３１、第２端子３２および導通部材５１とともに、半導体装置Ａ１０の外部と、半導体素子４０との導電経路を構成している。複数の導電層２１の各々は、金属元素を含む。半導体装置Ａ１０においては、複数の導電層２１の各々は、銅または銅合金からなる金属箔である。当該金属箔の表面に対して、銀（Ａｇ）めっき、またはアルミニウム層、ニッケル（Ｎｉ）層、銀層の順に積層された複数種の金属めっきを施してもよい。
　図３および図５に示すように、半導体装置Ａ１０においては、複数の導電層２１は、第１導電層２１１および第２導電層２１２を含む。第１導電層２１１および第２導電層２１２は、第１方向ｘにおいて互いに離れて位置する。第１導電層２１１は、複数の基材１１のうち第１基材１１Ａの主面１２Ａに接合されている。厚さ方向ｚに沿って視て、第１導電層２１１の形状および大きさは、第１基材１１Ａのそれらに等しい。第２導電層２１２は、複数の基材１１のうち第２基材１１Ｂの主面１２Ａに接合されている。厚さ方向ｚに沿って視て、第２導電層２１２の形状および大きさは、第２基材１１Ｂのそれらに等しい。
　複数の接合層１５の各々は、金属元素を含む。したがって、複数の接合層１５の各々は、導電性を有する。複数の接合層１５の各々の融点は、２００℃以上３００℃以下である。複数の接合層１５の各々は、錫（Ｓｎ）、銀、銅、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ニッケル、インジウム（Ｉｎ）、リン（Ｐ）およびゲルマニウム（Ｇｅ）のいずれか１以上の金属元素を含む。
　複数の接合層１５は、図５および図６に示すように、第１接合層１５１および第２接合層１５２を含む。第２接合層１５２は、第１接合層１５１と同一の材料からなる。図８に示すように、第１接合層１５１は、複数の基材１１の各々の主面１２Ａに対向している。複数の導電層２１の各々は、第１接合層１５１を介して複数の基材１１のいずれかの主面１２Ａに接合されている。すなわち、複数の導電層２１の各々は、第１接合層１５１を介して複数の基材１１のいずれかの第１被覆層１４１に接合されている。この場合において、第１被覆層１４１の表面には、当該第１被覆層１４１に対する溶融した第１接合層１５１の濡れ性を向上させるための活性層（図示略）を形成してもよい。当該活性層の材料の一例としては、金、銀および錫のいずれかの金属元素を含む材料が挙げられる。当該活性層は、電解めっきにより形成することができる。第１接合層１５１のビッカース硬さ（ＨＶ）は、複数の導電層２１の各々のビッカース硬さよりも小である。
　図８に示すように、第２接合層１５２は、複数の基材１１の各々の裏面１２Ｂに対向している。複数の支持層１６（第１支持層１６１および第２支持層１６２）の各々は、第２接合層１５２を介して複数の基材１１のいずれかの裏面１２Ｂに接合されている。すなわち、複数の支持層１６の各々は、第２接合層１５２を介して複数の基材１１のいずれかの第２被覆層１４２に接合されている。この場合において、第２被覆層１４２の表面には、当該第２被覆層１４２に対する溶融した第２接合層１５２の濡れ性を向上させるための活性層（図示略）を形成してもよい。第２接合層１５２のビッカース硬さは、複数の支持層１６の各々のビッカース硬さよりも小である。
　基板２２は、図３および図６に示すように、複数の支持層１６のうち第３支持層１６３に配置されている。基板２２は、第１方向ｘに延びる帯状である。基板２２の材料の一例として、セラミックスまたはガラスエポキシ樹脂が挙げられる。
　ゲート配線２３は、図３および図６に示すように、基板２２の上に配置されている。ゲート配線２３は、第１方向ｘに延びる帯状である。ゲート配線２３は、銅または銅合金を含む金属箔である。ゲート配線２３の表面には、たとえば銀めっきを施してもよい。
　検出配線２４は、図３および図６に示すように、基板２２の上に配置されている。検出配線２４は、第１方向ｘに延びる帯状である。検出配線２４の幅は、ゲート配線２３の幅と略等しい。厚さ方向ｚに沿って視て、検出配線２４は、第２方向ｙにおいてゲート配線２３と、複数の導電層２１のうち第１導電層２１１との間に位置する。検出配線２４は、銅または銅合金からなる金属箔である。検出配線２４の表面には、たとえば銀めっきを施してもよい。
　第１端子３１は、図２、図３および図５に示すように、複数の導電層２１のうち第１導電層２１１に接合されている。厚さ方向ｚに沿って視て、第１端子３１は、第１方向ｘに延びる帯状である。第１端子３１は、銅または銅合金からなる金属板である。第１端子３１は、接続部３１１および端子部３１２を有する。接続部３１１は、封止樹脂６０に覆われている。接続部３１１は、ハンダ接合または超音波接合などにより第１導電層２１１に接合されている。これにより、第１端子３１は、第１導電層２１１に導通している。端子部３１２は、接続部３１１から第１方向ｘのうち第１導電層２１１から離れる向きに延びている。端子部３１２は、封止樹脂６０から露出している。
　第２端子３２は、図２、図３および図５に示すように、複数の導電層２１のうち第２導電層２１２に接合されている。厚さ方向ｚに沿って視て、第２端子３２は、第１方向ｘに延びる帯状である。第２端子３２は、銅または金属板からなる金属板である。第２端子３２は、接続部３２１および端子部３２２を有する。接続部３２１は、封止樹脂６０に覆われている。接続部３２１は、ハンダ接合または超音波接合により第２導電層２１２に接合されている。これにより、第２端子３２は、第２導電層２１２に導通している。端子部３２２は、接続部３２１から第１方向ｘのうち第２導電層２１２から離れる向きに延びている。端子部３２２は、封止樹脂６０から露出している。
　半導体素子４０は、図３および図５に示すように、複数の導電層２１のうち第１導電層２１１に接合されている。半導体素子４０は、厚さ方向ｚにおいて第１導電層２１１に対して、複数の基材１１のうち第１基材１１Ａとは反対側に位置する。半導体素子４０は、たとえば、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、半導体素子４０は、ＭＯＳＦＥＴに限らずＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ａ１０の説明においては、半導体素子４０がｎチャンネル型、かつ縦型構造のＭＯＳＦＥＴである場合を対象とする。
　図７および図８に示すように、半導体素子４０は、第１面４０Ａ、第２面４０Ｂ、第１電極４１、第２電極４２、ゲート電極４３および絶縁膜４４を有する。第１面４０Ａおよび第２面４０Ｂは、厚さ方向ｚにおいて互いに反対側を向く。これらのうち、第２面４０Ｂは、第１導電層２１１に対向している。
　図７および図８に示すように、第１電極４１は、第１面４０Ａに設けられている。第１電極４１には、半導体素子４０の内部からソース電流が流れる。
　図８に示すように、第２電極４２は、第２面４０Ｂの全体にわたって設けられている。 第２電極４２には、半導体素子４０の内部に向けてドレイン電流が流れる。第２電極４２は、導電性を有する接合層４９により第１導電層２１１に接合されている。接合層４９の一例として、錫を主成分とする鉛フリーハンダが挙げられる。これにより、第２電極４２は、第１導電層２１１に導通している。したがって、第１端子３１は、第２電極４２に導通している。このため、第１端子３１は、半導体装置Ａ１０のドレイン端子に相当する。
　図７に示すように、ゲート電極４３は、第１面４０Ａに設けられている。ゲート電極４３には、半導体素子４０が駆動するためのゲート電圧が印加される。ゲート電極４３の大きさは、第１電極４１の大きさよりも小とされている。
　図７および図８に示すように、絶縁膜４４は、第１面４０Ａに設けられている。絶縁膜４４は、電気絶縁性を有する。絶縁膜４４は、厚さ方向ｚに沿って視て第１電極４１およびゲート電極４３をそれぞれ囲んでいる。絶縁膜４４は、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が第１面４０Ａからこの順で積層されたものである。なお、絶縁膜４４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
　導通部材５１は、図３および図５に示すように、半導体素子４０の第１電極４１と、複数の導電層２１のうち第２導電層２１２とに接合されている。厚さ方向ｚに沿って視て、導通部材５１は、第１方向ｘに延びる帯状である。導通部材５１は、銅または銅合金からなる金属リードである。この他、導通部材５１は、複数のワイヤでもよい。当該複数のワイヤの材料の一例として、アルミニウムまたはアルミニウム合金が挙げられる。導通部材５１の第１方向ｘにおける一端は、接合層４９により第１電極４１に接合されている。導通部材５１の第１方向ｘにおける他端は、接合層４９により第２導電層２１２に接合されている。これにより、第１電極４１は、第２導電層２１２に導通している。したがって、第２端子３２は、第１電極４１に導通している。このため、第２端子３２は、半導体装置Ａ１０のソース端子に相当する。
　ゲート端子３３および検出端子３４は、図３に示すように、第２方向ｙにおいて絶縁層１７の隣に位置し、かつ複数の支持層１６のうち第３支持層１６３に近接している。ゲート端子３３および検出端子３４は、第１方向ｘに沿って配列されている。ゲート端子３３および検出端子３４は、ともに同一のリードフレームからなる。
　ゲート端子３３には、半導体素子４０が駆動するためのゲート電圧が印加される。ゲート端子３３は、接続部３３１および端子部３３２を有する。接続部３３１は、封止樹脂６０に覆われている。これにより、ゲート端子３３は、封止樹脂６０に支持されている。接続部３３１の表面には、たとえば銀めっきを施してもよい。端子部３３２は、接続部３３１につながり、かつ封止樹脂６０から露出している（図６参照）。第１方向ｘに沿って視て、端子部３３２はＬ字状をなしている。
　図３に示すように、検出端子３４は、第１方向ｘにおいてゲート端子３３の隣に位置する。検出端子３４から、半導体素子４０の第１電極４１に印加される電圧（ソース電流に対応した電圧）を検出することができる。検出端子３４は、接続部３４１および端子部３４２を有する。接続部３４１は、封止樹脂６０に覆われている。これにより、検出端子３４は、封止樹脂６０に支持されている。接続部３４１の表面には、たとえば銀めっきを施してもよい。端子部３４２は、接続部３４１につながり、かつ封止樹脂６０から露出している（図３および図４参照）。第１方向ｘに沿って視て、端子部３４２はＬ字状をなしている。
　複数のゲートワイヤ５３は、図３に示すように、第１ワイヤ５３１および第２ワイヤ５ ３２を含む。第１ワイヤ５３１は、半導体素子４０のゲート電極４３と、ゲート配線２３とに接合されている。第２ワイヤ５３２は、ゲート配線２３と、ゲート端子３３の接続部３３１とに接合されている。これにより、ゲート端子３３は、ゲート電極４３に導通している。複数のゲートワイヤ５３の各々の材料の一例として、金、アルミニウムおよびアルミニウム合金のいずれかが挙げられる。
　複数の検出ワイヤ５４は、図３に示すように、第１ワイヤ５４１および第２ワイヤ５４２を含む。第１ワイヤ５４１は、半導体素子４０の第１電極４１と、検出配線２４とに接合されている。第２ワイヤ５４２は、検出配線２４と、検出端子３４の接続部３４１とに接合されている。これにより、検出端子３４は、第１電極４１に導通している。複数の検出ワイヤ５４の各々の材料の一例として、アルミニウムおよびアルミニウム合金のいずれかが挙げられる。
　封止樹脂６０は、図５に示すように、複数の基材１１、複数の支持層１６、複数の導電層２１、半導体素子４０および導通部材５１と、絶縁層１７、第１端子３１および第２端子３２のそれぞれ一部ずつとを覆っている。封止樹脂６０はさらに、基板２２、ゲート配線２３、検出配線２４、複数のゲートワイヤ５３、および複数の検出ワイヤ５４と、ゲート端子３３および検出端子３４のそれぞれ一部ずつとを覆っている（図６参照）。封止樹脂６０は、たとえば、黒色のエポキシ樹脂を含む材料からなる。図２～図６に示すように、封止樹脂６０は、頂面６１、底面６２、および複数の側面６３を有する。
　図５および図６に示すように、頂面６１および底面６２は、厚さ方向ｚにおいて互いに反対側を向く。半導体装置Ａ１０をヒートシンクに取り付けたとき、これらのうち底面６２は、当該ヒートシンクに対向する。図４に示すように、底面６２から絶縁層１７の放熱体１７２が露出している。厚さ方向ｚに沿って視て、底面６２は、放熱体１７２を囲む枠状である。
　図５および図６に示すように、複数の側面６３の各々は、頂面６１および底面６２につながっている。複数の側面６３は、一対の第１側面６３Ａ、および一対の第２側面６３Ｂを含む。図２および図４に示すように、一対の第１側面６３Ａは、第１方向ｘを向き、かつ第１方向ｘにおいて互いに離れて位置する。一対の第１側面６３Ａのうち一方の領域からは、第１端子３１の端子部３１２が露出している。一対の第１側面６３Ａのうち他方の領域からは、第２端子３２の端子部３２２が露出している。図２および図４に示すように、一対の第２側面６３Ｂは、第２方向ｙを向き、かつ第２方向ｙにおいて互いに離れて位置する。一対の第２側面６３Ｂの各々の第１方向ｘの両端は、一対の第１側面６３Ａにつながっている。一対の第２側面６３Ｂのうちいずれかの領域からは、ゲート端子３３の端子部３３２、および検出端子３４の端子部３４２が露出している。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０の基材１１は、基層１３と、基層１３を覆い、かつ基材１１の主面１２Ａを含む第１被覆層１４１とを有する。基層１３は、炭素を含む。第１被覆層１４１は、炭素および金属元素を含む。これにより、基層１３に対する第１被覆層１４１の結合状態が、より強固となる。この場合において、第１接合層１５１を介して導電層２１を主面１２Ａに接合させる際、第１接合層１５１は、融点が比較的低い（２００℃以上３００℃以下）材料を用いることができる。このため、従来のろう材を介して導電層２１を基材１１に接合させる場合よりも、より低温条件下でその接合を行うことができる。したがって、半導体装置Ａ１０によれば、半導体装置Ａ１０の放熱性を向上させつつ、半導体装置Ａ１０の製造時において基材１１と導電層２１との接合界面に発生する熱応力を低減することが可能となる。
　第１接合層１５１のビッカース硬さは、導電層２１のビッカース硬さよりも小である。これにより、半導体装置Ａ１０の製造時において、第１接合層１５１を介して基材１１の主面１２Ａに導電層２１を接合させる際、基材１１と導電層２１との接合界面に発生する熱応力を低減するための緩衝機能を第１接合層１５１が発揮することが可能となる。
　基材１１の基層１３は、複数の層状結晶１３１が積層された多層構造をなす。複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚを含む。これにより、基材１１の厚さ方向ｚにおける引張強度および熱伝導率の各々を、比較的大とすることができる。
　基材１１は、基層１３を覆い、かつ基材１１の裏面１２Ｂを含む第２被覆層１４２を有する。第２被覆層１４２は、第１被覆層１４１と同一の材料からなる。この場合において、半導体装置Ａ１０は、裏面１２Ｂに対向する第２接合層１５２と、第２接合層１５２を介して裏面１２Ｂに接合された支持層１６とをさらに備える。第２接合層１５２は、第１接合層１５１と同一の材料からなる。支持層１６は、金属元素を含む。これにより、第２接合層１５２を介して支持層１６を裏面１２Ｂに接合させる際、当該接合にかかる温度条件は、第１接合層１５１を介して導電層２１を基材１１の主面１２Ａに接合させる際の温度条件と同一とすることができる。したがって、半導体装置Ａ１０の製造時において基材１１と支持層１６との接合界面に発生する熱応力を低減することが可能となる。その結果、基材１１の厚さ方向ｚの反りを低減させることができる。
　第２接合層１５２のビッカース硬さは、支持層１６のビッカース硬さよりも小である。これにより、半導体装置Ａ１０の製造時において、第２接合層１５２を介して基材１１の裏面１２Ｂに支持層１６を接合させる際、基材１１と支持層１６との接合界面に発生する熱応力を低減するための緩衝機能を第２接合層１５２が発揮することが可能となる。
　半導体装置Ａ１０は、厚さ方向ｚにおいて支持層１６に対して基材１１とは反対側に位置する絶縁層１７をさらに備える。絶縁層１７は、支持層１６に接合されている。厚さ方向ｚに沿って視て、絶縁層１７の周縁の少なくとも一部は、支持層１６の周縁よりも外方に位置する。これにより、厚さ方向ｚに沿って視て、絶縁層１７の一部が支持層１６よりも外方にはみ出した構成となるため、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。
　半導体装置Ａ１０は、基材１１、半導体素子４０および支持層１６を覆う封止樹脂６０をさらに備える。これにより、半導体装置Ａ１０の外部環境から基材１１、半導体素子４０および支持層１６を保護することができる。さらに、封止樹脂６０から絶縁層１７の一部が露出している。これにより、封止樹脂６０により半導体装置Ａ１０の放熱性が低下することを防止できる。
　絶縁層１７は、支持層１６に接合された絶縁体１７１と、厚さ方向ｚにおいて絶縁体１７１に対して支持層１６とは反対側に位置する放熱体１７２とを有する。厚さ方向ｚに沿って視て、放熱体１７２の周縁の少なくとも一部は、絶縁体１７１の周縁よりも内方に位置する。これにより、放熱体１７２の一部が封止樹脂６０から露出した場合であっても、絶縁体１７１が封止樹脂６０に覆われた構成となるため、絶縁層１７が封止樹脂６０から脱落することを防止できる。
　〔第２実施形態〕
　図１０～図１５に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１０は、理解の便宜上、封止樹脂６０を 透過している。図１０において透過した封止樹脂６０を想像線で示している。
　半導体装置Ａ２０においては、複数の基材１１、および複数の接合層１５の構成が、先述した半導体装置Ａ１０の構成と異なる。
　複数の基材１１の各々は、図１１～図１３に示すように、第１部材１１１と、第２部材１１２と、厚さ方向ｚにおいて第１部材１１１と第２部材１１２との間に位置する少なくとも１以上の第３部材１１３と、を含む。半導体装置Ａ２０においては、少なくとも１以上の第３部材１１３の数は単数である。一方、少なくとも１以上の第３部材１１３の数が複数である場合、当該第３部材１１３の数は奇数である。したがって、複数の基材１１の各々は、複数の支持層１６のいずれかから近い順に第２部材１１２、少なくとも１以上の第３部材１１３、第１部材１１１の順に積層された多層構造をなしている。第１部材１１１と、第２部材１１２と、少なくとも１以上の第３部材１１３の各々は、主面１２Ａ、裏面１２Ｂ、端面１２Ｃ、基層１３、および複数の被覆層１４（第１被覆層１４１、第２被覆層１４２および第３被覆層１４３）を有する。
　図１３に示すように、複数の導電層２１の各々は、第１接合層１５１を介して複数の基材１１のいずれかの第１部材１１１の主面１２Ａに接合されている。複数の支持層１６（第１支持層１６１および第２支持層１６２）の各々は、第２接合層１５２を介して複数の基材１１のいずれかの第２部材１１２の裏面１２Ｂに接合されている。
　図１４に示すように、第１部材１１１の基層１３と、第２部材１１２の基層１３との各々において、複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚおよび第１方向ｘを含む。したがって、複数の層状結晶１３１の面外方向は、第２方向ｙである。
　図１５に示すように、少なくとも１以上の第３部材１１３の数が単数である場合、当該第３部材１１３の基層１３において、複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚおよび第２方向ｙを含む。したがって、複数の層状結晶１３１の面外方向は、第１方向ｘである。
　一方、少なくとも１以上の第３部材１１３の数が複数かつ奇数である場合、第１部材１１１の隣に位置する当該第３部材１１３と、第２部材１１２の隣に位置する当該第３部材１１３との各々において、複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚおよび第２方向ｙを含む（図１５参照）。さらに、互いに隣り合う２つの当該第３部材１１３のうち、一方の当該第３部材１１３の基層１３において、複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚおよび第１方向ｘを含む（図１４参照）。他方の当該第３部材１１３の基層１３において、複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚおよび第２方向ｙを含む（図１５参照）。
　複数の接合層１５は、図１１～図１３に示すように、複数の第３接合層１５３をさらに含む。複数の第３接合層１５３の各々は、第１接合層１５１と同一の材料からなる。
　図１３に示すように、少なくとも１以上の第３部材１１３の数が単数である場合、当該第３部材１１３の主面１２Ａは、複数の第３接合層１５３のいずれかを介して第１部材１１１の裏面１２Ｂに接合されている。当該第３部材１１３の裏面１２Ｂは、第３接合層１５３のいずれかを介して第２部材１１２の主面１２Ａに接合されている。
　一方、少なくとも１以上の第３部材１１３の数が複数かつ奇数である場合、第１部材１１１の隣に位置する当該第３部材１１３の主面１２Ａは、複数の第３接合層１５３のいずれかを介して第１部材１１１の裏面１２Ｂに接合されている。第２部材１１２の隣に位置 する当該第３部材１１３の裏面１２Ｂは、第３接合層１５３のいずれかを介して第２部材１１２の主面１２Ａに接合されている。さらに、互いに隣り合う２つの当該第３部材１１３においては、一方の当該第３部材１１３の裏面１２Ｂと、他方の当該第３部材１１３の主面１２Ａとが、複数の第３接合層１５３のいずれかを介して互いに接合されている。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０の基材１１は、基層１３と、基層１３を覆い、かつ基材１１の主面１２Ａを含む第１被覆層１４１とを有する。基層１３は、炭素を含む。第１被覆層１４１は、炭素および金属元素を含む。したがって、半導体装置Ａ２０によれば、半導体装置Ａ２０の放熱性を向上させつつ、半導体装置Ａ２０の製造時において基材１１と導電層２１との接合界面に発生する熱応力を低減することが可能となる。
　半導体装置Ａ２０においては、基材１１は、第１部材１１１と、第２部材１１２と、厚さ方向ｚにおいて第１部材１１１と第２部材１１２との間に位置する少なくとも１以上の第３部材１１３とを含む。半導体装置Ａ２０は、複数の第３接合層１５３を備える。複数の第３接合層１５３の各々は、第１接合層１５１と同一の材料からなる。少なくとも１以上の第３部材１１３のうち、第１部材１１１の隣に位置する当該第３部材１１３の主面１２Ａは、複数の第３接合層１５３のいずれかを介して第１部材１１１の裏面１２Ｂに接合されている。少なくとも１以上の第３部材１１３のうち、第２部材１１２の隣に位置する当該第３部材１１３の裏面１２Ｂは、複数の第３接合層１５３のいずれかを介して第２部材１１２の主面１２Ａに接合されている。これにより、多層構造をなす基材１１を形成する際の温度条件は、半導体装置Ａ１０において第１接合層１５１を介して導電層２１を基材１１の主面１２Ａに接合させる際の温度条件と同一とすることができる。その結果、基材１１が多層構造をなすことにより、厚さ方向ｚに対して直交する方向回りの基材１１の曲げ剛性の向上を図ることができる。
　第１部材１１１の基層１３と、第２部材１１２の基層１３との各々において、複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚおよび第１方向ｘを含む。さらに、少なくとも１以上の第３部材１１３のうち、第１部材１１１の隣に位置する当該第３部材１１３と、第２部材１１２の隣に位置する当該第３部材１１３との各々において、複数の層状結晶１３１の各々の面内方向は、厚さ方向ｚおよび第２方向ｙを含む。これにより、基材１１の構造が、等方性に近いものとなる。したがって、基材１１において、厚さ方向ｚに対して直交する方向における引張強度および熱伝導率の各々の均一化を図ることができる。
　〔第３実施形態〕
　図１６～図１８に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。図１６の断面位置は、半導体装置Ａ２０を示す図１１の断面位置と同一である。図１７の断面位置は、半導体装置Ａ２０を示す図１２の断面位置と同一である。
　半導体装置Ａ３０においては、複数の中間層１８をさらに備えることと、複数の第３接合層１５３の各々の構成とが、先述した半導体装置Ａ２０の構成と異なる。
　複数の中間層１８の各々は、金属元素を含む。半導体装置Ａ３０においては、複数の中間層１８の各々は、銅または銅合金からなる金属箔である。したがって、複数の中間層１８の各々は、導電性を有する。
　図１６～図１８に示すように、複数の第３接合層１５３の各々は、厚さ方向ｚにおいて 互いに離れた一対の領域を含む。複数の中間層１８の各々は、複数の第３接合層１５３のいずれかの当該一対の領域の間に位置する。複数の第３接合層１５３の各々のビッカース硬さは、複数の中間層１８の各々のビッカース硬さよりも小である。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０の基材１１は、基層１３と、基層１３を覆い、かつ基材１１の主面１２Ａを含む第１被覆層１４１とを有する。基層１３は、炭素を含む。第１被覆層１４１は、炭素および金属元素を含む。したがって、半導体装置Ａ３０によれば、半導体装置Ａ３０の放熱性を向上させつつ、半導体装置Ａ３０の製造時において基材１１と導電層２１との接合界面に発生する熱応力を低減することが可能となる。
　半導体装置Ａ３０は、複数の中間層１８をさらに備える。複数の中間層１８の各々は、金属元素を含む。複数の第３接合層１５３の各々は、厚さ方向ｚにおいて互いに離れた一対の領域を含む。複数の中間層１８の各々は、複数の第３接合層１５３のいずれかの当該一対の領域の間に位置する。これにより、多層構造をなす基材１１において、隣り合う２つの層の間に複数の中間層１８のいずれかが介在する場合であっても、半導体装置Ａ１０において第１接合層１５１を介して導電層２１を基材１１の主面１２Ａに接合させる際の温度条件と同一の温度条件にて基材１１を形成することができる。その結果、厚さ方向ｚに対して直交する方向回りの基材１１の曲げ剛性を、半導体装置Ａ２０の基材１１の当該曲げ剛性よりも大とすることができる。あわせて、基材１１の構造が、半導体装置Ａ２０の基材１１の構造よりもさらに等方性に近いものとなる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　　Ａ１０，Ａ２０，Ａ３０：半導体装置
　　１１：基材
　　１１Ａ：第１基材
　　１１Ｂ：第２基材
　　１１１：第１部材
　　１１２：第２部材
　　１１３：第３部材
　　１２Ａ：主面
　　１２Ｂ：裏面
　　１２Ｃ：端面
　　１３：基層
　　１３１：層状結晶
　　１３１Ａ：結晶
　　１４：被覆層
　　１４１：第１被覆層
　　１４２：第２被覆層
　　１４３：第３被覆層
　　１５：接合層
　　１５１：第１接合層
　　１５２：第２接合層
　　１５３：第３接合層
　　１６：支持層
　　１６１：第１支持層
　　１６２：第２支持層
　　１６３：第３支持層
　　１７：絶縁層
　　１７Ａ：段差
　　１７１：絶縁体
　　１７２：放熱体
　　１８：中間層
　　２１：導電層
　　２１１：第１導電層
　　２１２：第２導電層
　　２２：基板
　　２３：ゲート配線
　　２４：検出配線
　　３１：第１端子
　　３１１：接続部
　　３１２：端子部
　　３２：第２端子
　　３２１：接続部
　　３２２：端子部
　　３３：ゲート端子
　　３３１：接続部
　　３３２：端子部
　　３４：検出端子
　　３４１：接続部
　　３４２：端子部
　　４０：半導体素子
　　４０Ａ：第１面
　　４０Ｂ：第２面
　　４１：主面電極
　　４２：裏面電極
　　４３：ゲート電極
　　４４：絶縁膜
　　４９：接合層
　　５１：導通部材
　　５３：ゲートワイヤ
　　５３１：第１ワイヤ
　　５３２：第２ワイヤ
　　５４：検出ワイヤ
　　５４１：第１ワイヤ
　　５４２：第２ワイヤ
　　６０：封止樹脂
　　６１：頂面
　　６２：底面
　　６３：側面
　　６３Ａ：第１側面
　　６３Ｂ：第２側面
　　ｚ：厚さ方向
　　ｘ：第１方向
　　ｙ：第２方向

Claims (17)

  1. 　厚さ方向を向く主面を有する基材と、
    　前記主面に対向し、かつ金属元素を含む第１接合層と、
    　前記第１接合層を介して前記主面に接合され、かつ金属元素を含む導電層と、
    　前記厚さ方向において前記導電層に対して前記基材とは反対側に位置するとともに、前記導電層に接合された半導体素子と、備え、
    　前記基材は、基層と、前記基層を覆い、かつ前記主面を含む第１被覆層と、を有し、
    　前記基層は、炭素を含み、
    　前記第１被覆層は、炭素および金属元素を含む、半導体装置。
  2. 　前記第１接合層のビッカース硬さは、前記導電層のビッカース硬さよりも小である、請求項１に記載の半導体装置。
  3. 　前記第１被覆層は、金属炭化物を含む材料からなる、請求項２に記載の半導体装置。
  4. 　前記第１接合層の融点は、２００℃以上３００℃以下である、請求項２または３に記載の半導体装置。
  5. 　前記第１接合層は、錫を含む、請求項４に記載の半導体装置。
  6. 　前記基層は、複数の層状結晶が積層された多層構造をなし、
    　前記複数の層状結晶の各々の面内方向は、前記厚さ方向を含む、請求項２ないし５のいずれかに記載の半導体装置。
  7. 　前記基層は、グラファイトを含む材料からなる、請求項６に記載の半導体装置。
  8. 　前記基材は、前記厚さ方向において前記主面とは反対側を向く裏面と、前記基層を覆い、かつ前記裏面を含む第２被覆層と、を有し、
    　前記第２被覆層は、前記第１被覆層と同一の材料からなる、請求項６または７に記載の半導体装置。
  9. 　前記裏面に対向する第２接合層と、
    　前記第２接合層を介して前記裏面に接合された支持層と、をさらに備え、
    　前記第２接合層は、前記第１接合層と同一の材料からなり、
    　前記支持層は、金属元素を含む、請求項８に記載の半導体装置。
  10. 　前記第２接合層のビッカース硬さは、前記支持層のビッカース硬さよりも小である、請求項９に記載の半導体装置。
  11. 　前記厚さ方向において前記支持層に対して前記基材とは反対側に位置する絶縁層をさらに備え、
    　前記絶縁層は、前記支持層に接合され、
    　前記厚さ方向に沿って視て、前記絶縁層の周縁の少なくとも一部は、前記支持層の周縁よりも外方に位置する、請求項１０に記載の半導体装置。
  12. 　前記基材と、前記導電層と、前記半導体素子と、前記支持層と、を覆う封止樹脂をさらに備え、
    　前記封止樹脂から前記絶縁層の一部が露出している、請求項１１に記載の半導体装置。
  13. 　前記絶縁層は、前記支持層に接合された絶縁体と、前記厚さ方向において前記絶縁体に対して前記支持層とは反対側に位置する放熱体と、を有し、
    　前記厚さ方向に沿って視て、前記放熱体の周縁の少なくとも一部は、前記絶縁体の周縁よりも内方に位置する、請求項１２に記載の半導体装置。
  14. 　前記基材は、第１部材と、第２部材と、前記厚さ方向において前記第１部材と前記第２部材との間に位置する少なくとも１以上の第３部材と、を含み、
    　前記第１部材、前記第２部材、および前記少なくとも１以上の第３部材の各々は、前記主面と、前記裏面と、前記基層と、前記第１被覆層と、前記第２被覆層と、を有し、
    　前記導電層は、前記第１接合層を介して前記第１部材の前記主面に接合され、
    　前記支持層は、前記第２接合層を介して前記第２部材の前記裏面に接合され、
    　複数の第３接合層をさらに備え、
    　前記複数の第３接合層の各々は、前記第１接合層と同一の材料からなり、
    　前記少なくとも１以上の第３部材のうち、前記第１部材の隣に位置する当該第３部材の前記主面は、前記複数の第３接合層のいずれかを介して前記第１部材の前記裏面に接合され、
    　前記少なくとも１以上の第３部材のうち、前記第２部材の隣に位置する当該第３部材の前記裏面は、前記複数の第３接合層のいずれかを介して前記第２部材の前記主面に接合されている、請求項１０ないし１３のいずれかに記載の半導体装置。
  15. 　複数の中間層をさらに備え、
    　前記複数の中間層の各々は、金属元素を含み、
    　前記複数の第３接合層の各々は、前記厚さ方向において互いに離れた一対の領域を含み、
    　前記複数の中間層の各々は、前記複数の第３接合層のいずれかの前記一対の領域の間に位置する、請求項１４に記載の半導体装置。
  16. 　前記複数の第３接合層の各々のビッカース硬さは、前記複数の中間層の各々のビッカース硬さよりも小である、請求項１５に記載の半導体装置。
  17. 　前記第１部材の前記基層と、前記第２部材の前記基層と、の各々において、前記複数の層状結晶の各々の面内方向は、前記厚さ方向に対して直交する第１方向を含み、
    　前記少なくとも１以上の第３部材のうち、前記第１部材の隣に位置する当該第３部材と、前記第２部材の隣に位置する当該第３部材と、の各々において、前記複数の層状結晶の各々の面内方向は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向を含む、請求項１４ないし１６のいずれかに記載の半導体装置。
PCT/JP2021/004939 2020-02-25 2021-02-10 半導体装置 WO2021172015A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020029070A JP2023072092A (ja) 2020-02-25 2020-02-25 半導体装置
JP2020-029070 2020-02-25

Publications (1)

Publication Number Publication Date
WO2021172015A1 true WO2021172015A1 (ja) 2021-09-02

Family

ID=77491418

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/004939 WO2021172015A1 (ja) 2020-02-25 2021-02-10 半導体装置

Country Status (2)

Country Link
JP (1) JP2023072092A (ja)
WO (1) WO2021172015A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142547A (ja) * 2010-12-16 2012-07-26 Nippon Soken Inc 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
JP2017028207A (ja) * 2015-07-27 2017-02-02 株式会社東芝 熱拡散板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012142547A (ja) * 2010-12-16 2012-07-26 Nippon Soken Inc 熱拡散部材の接合構造、発熱体の冷却構造、及び熱拡散部材の接合方法
JP2017028207A (ja) * 2015-07-27 2017-02-02 株式会社東芝 熱拡散板およびその製造方法

Also Published As

Publication number Publication date
JP2023072092A (ja) 2023-05-24

Similar Documents

Publication Publication Date Title
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
CN112997298B (zh) 半导体装置
WO2013038749A1 (ja) 配線シート付き電極端子、配線構造体、半導体装置、及びその半導体装置の製造方法
US11710709B2 (en) Terminal member made of plurality of metal layers between two heat sinks
JP2013179229A (ja) パワーモジュール半導体装置
CN113169144B (zh) 半导体装置
JP2020092108A (ja) 半導体装置
JP2023089251A (ja) 半導体装置
WO2022118633A1 (ja) 半導体装置
JP4073876B2 (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
WO2021172015A1 (ja) 半導体装置
JP2013073945A (ja) 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
WO2020218298A1 (ja) 半導体装置
JP7074046B2 (ja) 半導体装置とその製造方法
JP2015026667A (ja) 半導体モジュール
JP2013105789A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
WO2020044668A1 (ja) 半導体装置
JPWO2020054688A1 (ja) 半導体装置
WO2024084899A1 (ja) 半導体装置
WO2023106151A1 (ja) 半導体装置
US20220415764A1 (en) Semiconductor device
WO2022153902A1 (ja) 半導体装置
US11972997B2 (en) Semiconductor device
WO2022070741A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21759723

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21759723

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP