WO2024084899A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2024084899A1
WO2024084899A1 PCT/JP2023/034653 JP2023034653W WO2024084899A1 WO 2024084899 A1 WO2024084899 A1 WO 2024084899A1 JP 2023034653 W JP2023034653 W JP 2023034653W WO 2024084899 A1 WO2024084899 A1 WO 2024084899A1
Authority
WO
WIPO (PCT)
Prior art keywords
die pad
semiconductor device
sealing resin
lead
semiconductor element
Prior art date
Application number
PCT/JP2023/034653
Other languages
English (en)
French (fr)
Inventor
匡司 林口
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024084899A1 publication Critical patent/WO2024084899A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • This disclosure relates to a semiconductor device.
  • Patent Document 1 discloses an example of a semiconductor device that includes a first semiconductor element and a first lead that is electrically connected to the first semiconductor element.
  • the first semiconductor element is a switching element such as a MOSFET.
  • the first lead includes a first pad to which the first semiconductor element is electrically connected, and a first terminal that is connected to the first pad.
  • the semiconductor device disclosed in Patent Document 1 further includes a sealing resin that covers the first pad and the first semiconductor element. Heat generated from the first semiconductor element is conducted to the first pad. This causes a relatively large thermal strain to occur in the first pad compared to the sealing resin, resulting in thermal stress at the interface between the first pad and the sealing resin. The thermal stress is transferred to the interface between the first semiconductor element and the sealing resin. If the thermal stress becomes large, there is a risk of peeling at the interface between the first semiconductor element and the sealing resin, or cracks occurring in the passivation film of the first semiconductor element. Therefore, measures to reduce the thermal stress are desired.
  • An object of the present disclosure is to provide a semiconductor device that is improved over conventional devices.
  • an object of the present disclosure is to provide a semiconductor device that can reduce thermal stress that occurs at the interface between the semiconductor element and the sealing resin.
  • the semiconductor device provided by the first aspect of the present disclosure comprises a first die pad, a first semiconductor element bonded to the first die pad, a sealing resin covering the first semiconductor element, and a reinforcing material bonded to the first die pad, the linear expansion coefficient of the reinforcing material being smaller than the linear expansion coefficient of the sealing resin.
  • the above configuration makes it possible to reduce thermal stress that occurs at the interface between the semiconductor element and the sealing resin in the semiconductor device.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view of the semiconductor device shown in FIG. 1, seen through the sealing resin.
  • FIG. 3 is a plan view corresponding to FIG. 2, further showing the first conductive member and the second conductive member.
  • FIG. 4 is a bottom view of the semiconductor device shown in FIG.
  • FIG. 5 is a front view of the semiconductor device shown in FIG.
  • FIG. 6 is a right side view of the semiconductor device shown in FIG.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is a cross-sectional view taken along line IX-IX in FIG.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view of the semiconductor device shown in FIG. 1, seen through the sealing resin
  • FIG. 10 is a partially enlarged view of FIG. 7, showing the first semiconductor element and its vicinity.
  • FIG. 11 is a partially enlarged view of FIG. 7, showing the second semiconductor element and its vicinity.
  • FIG. 12 is a partially enlarged view of FIG.
  • FIG. 13 is a partially enlarged view of FIG.
  • FIG. 14 is a partially enlarged view of FIG.
  • FIG. 15 is a plan view of the semiconductor device according to the second embodiment of the present disclosure, showing the first conductive member, the second conductive member, and the sealing resin.
  • FIG. 16 is a partially enlarged view of FIG.
  • FIG. 17 is a plan view of the semiconductor device according to the third embodiment of the present disclosure, showing the first conductive member, the second conductive member, and the sealing resin.
  • FIG. 18 is a partially enlarged view of FIG. FIG.
  • FIG. 19 is a plan view of the semiconductor device according to the fourth embodiment of the present disclosure, showing the first conductive member, the second conductive member, and the sealing resin.
  • FIG. 20 is a partially enlarged view of FIG.
  • FIG. 21 is a plan view of the semiconductor device according to the fifth embodiment of the present disclosure, seen through the sealing resin.
  • FIG. 22 is a cross-sectional view taken along line XXII-XXII in FIG.
  • FIG. 23 is a partially enlarged view of FIG.
  • FIG. 24 is a cross-sectional view taken along line XXIV-XXIV in FIG.
  • a semiconductor device A10 according to a first embodiment of the present disclosure will be described with reference to FIGS. 1 to 14.
  • the semiconductor device A10 includes a first die pad 101, a second die pad 102, a first lead 11, a second lead 12, a third lead 13, two fourth leads 14, two fifth leads 15, a plurality of semiconductor elements 20, a first conductive member 31, a second conductive member 32, a sealing resin 50, and two reinforcing materials 60.
  • the semiconductor device A10 further includes two first wires 41, two second wires 42, two first relay wires 43, and two second relay wires 44.
  • FIGS. 2 and 3 are seen through the sealing resin 50.
  • FIG. 3 is seen through the first conductive member 31 and the second conductive member 32.
  • the first conductive bonding layer 34, the second conductive bonding layer 35, the third conductive bonding layer 36, and the fourth conductive bonding layer 37 are omitted from illustration. 2 and 3
  • the transmitted sealing resin 50 is indicated by an imaginary line (two-dot chain line).
  • the transmitted first conductive member 31 and second conductive member 32 are indicated by imaginary lines.
  • line IX-IX is indicated by a dashed line.
  • first direction z the normal direction of the first main surface 101A of the first die pad 101 described below is referred to as the "first direction z.”
  • second direction x One direction perpendicular to the first direction z
  • third direction y The direction perpendicular to the first direction z and the second direction x is referred to as the "third direction y.”
  • the semiconductor device A10 converts the DC power supply voltage applied to the first lead 11 and the third lead 13 into AC power using multiple semiconductor elements 20.
  • the converted AC power is input from the second lead 12 to a power supply target such as a motor.
  • the semiconductor device A10 is used in a power conversion circuit such as an inverter.
  • the first die pad 101 and the second die pad 102 are separated from each other in the third direction y.
  • the first die pad 101 and the second die pad 102 are obtained from the same lead frame together with the first lead 11, the second lead 12, the third lead 13, two fourth leads 14, and two fifth leads 15.
  • the lead frame contains copper (Cu) or a copper alloy.
  • the first die pad 101 has a first main surface 101A and a first back surface 101B that face opposite each other in the first direction z.
  • the second die pad 102 has a second main surface 102A and a second back surface 102B that face opposite each other in the first direction z.
  • the second main surface 102A faces the same side as the first main surface 101A in the first direction z.
  • the first back surface 101B and the second back surface 102B are exposed from the sealing resin 50.
  • the dimension of the first die pad 101 in the second direction x is larger than the dimension of the first die pad 101 in the third direction y.
  • the dimension of the second die pad 102 in the second direction x is larger than the dimension of the second die pad 102 in the third direction y.
  • the first die pad 101 has a first seat 101C.
  • the first seat 101C is recessed from the first main surface 101A. This creates a step between the first main surface 101A and the first seat 101C in the first die pad 101.
  • the sealing resin 50 covers the semiconductor elements 20, the first conductive member 31, and the second conductive member 32. Furthermore, the sealing resin 50 covers parts of the two die pads 10, the first lead 11, the second lead 12, the third lead 13, the two fourth leads 14, and the two fifth leads 15.
  • the sealing resin 50 has electrical insulation properties.
  • the sealing resin 50 is made of a material containing, for example, a black epoxy resin.
  • the dimension of the sealing resin 50 in the third direction y is larger than the dimension of the sealing resin 50 in the second direction x.
  • the sealing resin 50 has a top surface 51, a bottom surface 52, two first side surfaces 53, a second side surface 54, a third side surface 55, multiple recesses 56, and a groove portion 57.
  • the top surface 51 faces the same side as the first main surface 101A of the first die pad 101 in the first direction z.
  • the bottom surface 52 faces the opposite side to the top surface 51 in the first direction z.
  • the first back surface 101B of the first die pad 101 and the second back surface 102B of the second die pad 102 are exposed from the bottom surface 52.
  • the two first side surfaces 53 are spaced apart from each other in the third direction y.
  • the two first side surfaces 53 face the third direction y and extend in the second direction x.
  • the two first side surfaces 53 are connected to the top surface 51 and the bottom surface 52.
  • the second side 54 and the third side 55 are separated from each other in the second direction x.
  • the second side 54 and the third side 55 face opposite each other in the second direction x and extend in the third direction y.
  • the second side 54 and the third side 55 are connected to the top surface 51 and the bottom surface 52.
  • the first lead 11, the second lead 12, the third lead 13, two fourth leads 14, and two fifth leads 15 protrude outward from the third side 55.
  • the multiple recesses 56 are recessed from the third side surface 55 in the second direction x and penetrate the sealing resin 50 in the first direction z.
  • the multiple recesses 56 are individually provided between the third lead 13 and a second detection terminal 15B described below, between the first lead 11 and the third lead 13, between the first lead 11 and the second lead 12, and between the second lead 12 and a first detection terminal 15A described below.
  • groove portion 57 is recessed from bottom surface 52 in first direction z and extends in second direction x. Both sides of groove portion 57 in the second direction x are connected to second side surface 54 and third side surface 55. When viewed in the first direction z, groove portion 57 separates first back surface 101B of first die pad 101 from second back surface 102B of second die pad 102.
  • the multiple semiconductor elements 20 are bonded to each of the first die pad 101 and the second die pad 102, as shown in Figures 3, 7, and 8.
  • the multiple semiconductor elements 20 include two first semiconductor elements 201 and two second semiconductor elements 202.
  • the two first semiconductor elements 201 are bonded to the first main surface 101A of the first die pad 101 and are arranged along the second direction x.
  • the two second semiconductor elements 202 are bonded to the second main surface 102A of the second die pad 102 and are arranged along the second direction x.
  • the multiple semiconductor elements 20 are, for example, MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • the multiple semiconductor elements 20 may be switching elements such as IGBTs (Insulated Gate Bipolar Transistors) or diodes.
  • the multiple semiconductor elements 20 are n-channel type MOSFETs with a vertical structure.
  • the multiple semiconductor elements 20 include a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • SiC silicon carbide
  • each of the multiple semiconductor elements 20 has a first electrode 21, a second electrode 22, a third electrode 23, and two fourth electrodes 24.
  • the first electrode 21 is located on the side opposite to the side facing either the first main surface 101A or the second main surface 102A in the first direction z.
  • a current corresponding to the power converted by the semiconductor element 20 flows through the first electrode 21.
  • the first electrode 21 corresponds to the source electrode of the semiconductor element 20.
  • the second electrode 22 faces either the first principal surface 101A or the second principal surface 102A.
  • a current corresponding to the power before being converted by the semiconductor element 20 flows through the second electrode 22.
  • the second electrode 22 corresponds to the drain electrode of the semiconductor element 20.
  • the third electrode 23 is located on the same side as the first electrode 21 in the first direction z.
  • a gate voltage for driving the semiconductor element 20 is applied to the third electrode 23.
  • the area of the third electrode 23 is smaller than the area of the first electrode 21.
  • the two fourth electrodes 24 are located on the same side as the first electrode 21 in the first direction z.
  • the two fourth electrodes 24 are located on opposite sides of each other in the second direction x with respect to the third electrode 23.
  • a voltage that is equipotential with the voltage applied to the first electrode 21 is applied to each of the two fourth electrodes 24.
  • the conductive bonding layer 29 is located between the first main surface 101A of the first die pad 101 and the two first semiconductor elements 201, and between the second main surface 102A of the second die pad 102 and the two second semiconductor elements 202.
  • the conductive bonding layer 29 is, for example, solder.
  • the conductive bonding layer 29 may be a sintered metal.
  • the conductive bonding layer 29 conductively bonds the first main surface 101A and the second electrode 22 of each of the two first semiconductor elements 201.
  • the second electrode 22 of each of the two first semiconductor elements 201 is electrically connected to the first die pad 101.
  • the conductive bonding layer 29 conductively bonds the second main surface 102A and the second electrode 22 of each of the two second semiconductor elements 202.
  • the second electrodes 22 of each of the two second semiconductor elements 202 are electrically connected to the second die pad 102.
  • the first lead 11 is located on the opposite side of the second side surface 54 of the sealing resin 50 with respect to the two die pads 10 in the second direction x.
  • the first lead 11 is spaced apart from the two die pads 10.
  • the first lead 11 is electrically connected to the first electrodes 21 of the two first semiconductor elements 201.
  • the first lead 11 is an N terminal (negative electrode) to which a DC power supply voltage to be the subject of power conversion is applied.
  • the first lead 11 has a mounting portion 111 and a covering portion 112.
  • the mounting portion 111 protrudes to the outside from the third side surface 55 of the sealing resin 50.
  • the mounting portion 111 extends in the second direction x.
  • the covering portion 112 is connected to the mounting portion 111.
  • the covering portion 112 is covered by the sealing resin 50.
  • the covering portion 112 of the first lead 11 is provided with a second seat portion 113.
  • the second seat portion 113 is recessed in the first direction z from the side where the first intermediate portion 313 of the first conductive member 31 described later is located in the first direction z.
  • the second lead 12 is connected to the first die pad 101. Therefore, the second lead 12 is electrically connected to the second electrodes 22 of the two first semiconductor elements 201 via the first die pad 101.
  • AC power converted by the multiple semiconductor elements 20 is output from the second lead 12.
  • the second lead 12 is located on the opposite side of the third lead 13 with respect to the first lead 11, and is located next to the first lead 11.
  • the second lead 12 has a mounting portion 121 and a covering portion 122.
  • the mounting portion 121 protrudes to the outside from the third side surface 55 of the sealing resin 50.
  • the mounting portion 121 extends in the second direction x.
  • the covering portion 122 connects the mounting portion 121 and the first die pad 101.
  • the covering portion 122 is covered by the sealing resin 50.
  • the covering portion 122 is bent in the first direction z toward the side closer to the first main surface 101A of the first die pad 101.
  • the third lead 13 is connected to the second die pad 102. Therefore, the third lead 13 is electrically connected to the second electrode 22 of each of the two second semiconductor elements 202 via the second die pad 102.
  • the third lead 13 is a P terminal (positive electrode) to which a DC power supply voltage to be converted is applied.
  • the third lead 13 is located on the opposite side of the first lead 11 to the second lead 12 and is located next to the first lead 11.
  • the third lead 13 has a mounting portion 131 and a covering portion 132.
  • the mounting portion 131 protrudes to the outside from the third side surface 55 of the sealing resin 50.
  • the mounting portion 131 extends in the second direction x.
  • the covering portion 132 connects the mounting portion 131 and the second die pad 102.
  • the covering portion 132 is covered by the sealing resin 50.
  • the covering portion 132 is bent in the first direction z toward the side closer to the second main surface 102A of the second die pad 102.
  • the two fourth leads 14 are located on the opposite side of the sealing resin 50 from the second side 54 with respect to the two die pads 10 in the second direction x. As shown in Figure 3, the two fourth leads 14 extend in the second direction x. The two fourth leads 14 sandwich the first lead 11, the second lead 12, the third lead 13, and the two fifth leads 15 between them in the third direction y.
  • the two fourth leads 14 include a first gate terminal 14A and a second gate terminal 14B.
  • each of the two fourth leads 14 has a mounting portion 141 and a covering portion 142.
  • the mounting portion 141 protrudes to the outside from the third side surface 55 of the sealing resin 50.
  • the mounting portion 141 extends in the second direction x.
  • the covering portion 142 is connected to the mounting portion 141.
  • the covering portion 142 is covered by the sealing resin 50.
  • the first gate terminal 14A is located closer to the first die pad 101 than to the second die pad 102.
  • the first gate terminal 14A is electrically connected to the third electrodes 23 of the two first semiconductor elements 201.
  • a gate voltage for driving the two first semiconductor elements 201 is applied to the first gate terminal 14A.
  • the second gate terminal 14B is located closer to the second die pad 102 than to the first die pad 101.
  • the second gate terminal 14B is electrically connected to the third electrodes 23 of the two second semiconductor elements 202.
  • a gate voltage for driving the two second semiconductor elements 202 is applied to the second gate terminal 14B.
  • the two fifth leads 15 are located on the opposite side of the second side 54 of the sealing resin 50 with respect to the two die pads 10 in the second direction x. As shown in Figure 3, the two fifth leads 15 extend in the second direction x. The two fifth leads 15 sandwich the first lead 11, the second lead 12, and the third lead 13 between them in the third direction y.
  • the two fifth leads 15 include a first detection terminal 15A and a second detection terminal 15B.
  • each of the two fifth leads 15 has a mounting portion 151 and a covering portion 152.
  • the mounting portion 151 protrudes to the outside from the third side surface 55 of the sealing resin 50.
  • the mounting portion 151 extends in the second direction x.
  • the covering portion 152 is connected to the mounting portion 151.
  • the covering portion 152 is covered by the sealing resin 50.
  • the first detection terminal 15A is located between the second lead 12 and the first gate terminal 14A, as shown in Figs. 2 and 3.
  • the first detection terminal 15A is electrically connected to the two fourth electrodes 24 of each of the two first semiconductor elements 201.
  • a voltage of the same potential as the voltage applied to each of the first electrodes 21 of the two first semiconductor elements 201 is applied to the first detection terminal 15A.
  • the second detection terminal 15B is located between the third lead 13 and the second gate terminal 14B, as shown in Figs. 2 and 3.
  • the second detection terminal 15B is electrically connected to the two fourth electrodes 24 of each of the two second semiconductor elements 202.
  • a voltage of the same potential as the voltage applied to the first electrode 21 of each of the two second semiconductor elements 202 is applied to the second detection terminal 15B.
  • the heights h of the mounting portion 111 of the first lead 11, the mounting portion 121 of the second lead 12, and the mounting portion 131 of the third lead 13 are all equal.
  • the mounting portion 141 of either of the two fourth leads 14 overlaps with the mounting portion 111 of the first lead 11, the mounting portion 121 of the second lead 12, and the mounting portion 131 of the third lead 13.
  • the first conductive member 31 is conductively joined to the first electrodes 21 of the two first semiconductor elements 201 and the second seat portion 113 of the first lead 11. As a result, the first lead 11 is electrically connected to the first electrodes 21 of the two first semiconductor elements 201.
  • the first conductive member 31 contains copper or a copper alloy.
  • the first conductive member 31 is a metal clip.
  • the first conductive member 31 has two first joint portions 311, a second joint portion 312, and a first intermediate portion 313.
  • the two first joints 311 are individually conductively joined to the first electrodes 21 of the two first semiconductor elements 201.
  • Each of the two first joints 311 is bifurcated and spaced apart from each other in the second direction x.
  • the two first joints 311 are spaced apart from each other in the second direction x.
  • the second joint portion 312 is conductively joined to the second seat portion 113 of the first lead 11.
  • the second joint portion 312 extends in the third direction y. At least a portion of the second joint portion 312 is accommodated in the second seat portion 113.
  • the semiconductor device A10 further includes a first conductive bonding layer 34.
  • the first conductive bonding layer 34 conductively bonds the first electrodes 21 of the two first semiconductor elements 201 to the two first bonding portions 311.
  • the first conductive bonding layer 34 is, for example, solder.
  • the first conductive bonding layer 34 may be a sintered metal.
  • the semiconductor device A10 further includes a second conductive bonding layer 35.
  • the second conductive bonding layer 35 conductively bonds the second seat portion 113 of the first lead 11 to the second bonding portion 312.
  • the second conductive bonding layer 35 is, for example, solder.
  • the second conductive bonding layer 35 may be a sintered metal.
  • the second conductive member 32 is conductively joined to the first electrodes 21 of the two second semiconductor elements 202 and the first seat portion 101C of the first die pad 101.
  • the first electrodes 21 of each of the two second semiconductor elements 202 are electrically connected to the first die pad 101 and the second electrodes 22 of each of the two first semiconductor elements 201.
  • the second conductive member 32 contains copper or a copper alloy.
  • the second conductive member 32 is a metal clip.
  • the second conductive member 32 has two third joints 321, a fourth joint 322, and a second intermediate portion 323.
  • the two third joints 321 are individually conductively joined to the first electrodes 21 of the two second semiconductor elements 202.
  • Each of the two third joints 321 is bifurcated and spaced apart from each other in the second direction x.
  • the two third joints 321 are spaced apart from each other in the second direction x.
  • the fourth joint 322 is conductively joined to the first seat 101C of the first die pad 101.
  • the fourth joint 322 extends in the second direction x. At least a portion of the fourth joint 322 is accommodated in the first seat 101C.
  • the second intermediate portion 323 connects the two third bonding portions 321 and the fourth bonding portion 322.
  • the second intermediate portion 323 spans between the first die pad 101 and the second die pad 102.
  • the semiconductor device A10 further includes a third conductive bonding layer 36.
  • the third conductive bonding layer 36 conductively bonds the first electrodes 21 of the two second semiconductor elements 202 to the two third bonding portions 321.
  • the third conductive bonding layer 36 is, for example, solder.
  • the third conductive bonding layer 36 may be a sintered metal.
  • the semiconductor device A10 further includes a fourth conductive bonding layer 37.
  • the fourth conductive bonding layer 37 conductively bonds the first seat portion 101C of the first die pad 101 to the fourth bonding portion 322.
  • the fourth conductive bonding layer 37 is, for example, solder.
  • the fourth conductive bonding layer 37 may be a sintered metal.
  • one of the two first wires 41 is conductively joined to the third electrode 23 of the first semiconductor element 201 that is located closest to the first gate terminal 14A, and to the covering portion 142 of the first gate terminal 14A.
  • the other of the two first wires 41 is conductively joined to the third electrode 23 of the second semiconductor element 202 that is located closest to the second gate terminal 14B, and to the covering portion 142 of the second gate terminal 14B.
  • one of the two first relay wires 43 is conductively joined to the third electrode 23 of one first semiconductor element 201 and the third electrode 23 of the other first semiconductor element 201.
  • the other of the two first relay wires 43 is conductively joined to the third electrode 23 of one second semiconductor element 202 and the third electrode 23 of the other second semiconductor element 202.
  • the first gate terminal 14A is electrically connected to the third electrodes 23 of the two first semiconductor elements 201.
  • the second gate terminal 14B is electrically connected to the third electrodes 23 of the two second semiconductor elements 202.
  • one of the two second wires 42 is conductively joined to one of the two fourth electrodes 24 of the first semiconductor element 201 that is located closest to the first detection terminal 15A, and to the covering portion 152 of the first detection terminal 15A.
  • the other of the two second wires 42 is conductively joined to one of the two fourth electrodes 24 of the second semiconductor element 202 that is located closest to the second detection terminal 15B, and to the covering portion 152 of the second detection terminal 15B.
  • one of the two second relay wires 44 is conductively connected to one of the two fourth electrodes 24 of one first semiconductor element 201 and one of the two fourth electrodes 24 of the other first semiconductor element 201.
  • one of the two second relay wires 44 is conductively connected to one of the two fourth electrodes 24 of one second semiconductor element 202 and one of the two fourth electrodes 24 of the other second semiconductor element 202.
  • the first detection terminal 15A is electrically connected to the two fourth electrodes 24 of each of the two first semiconductor elements 201.
  • the second detection terminal 15B is electrically connected to the two fourth electrodes 24 of each of the two second semiconductor elements 202.
  • the two reinforcing materials 60 are individually bonded to the first main surface 101A of the first die pad 101 and the second main surface 102A of the second die pad 102.
  • the two reinforcing materials 60 are covered with the sealing resin 50.
  • the linear expansion coefficient of each of the two reinforcing materials 60 is smaller than the linear expansion coefficient of the sealing resin 50. It is preferable that the linear expansion coefficient of each of the two reinforcing materials 60 is approximately the same as the linear expansion coefficient of each of the multiple semiconductor elements 20.
  • the configurations of the two reinforcing materials 60 in the semiconductor device A10 are similar to each other. Therefore, in the description of the semiconductor device A10, only the reinforcing material 60 bonded to the first main surface 101A of the two reinforcing materials 60 will be described.
  • the reinforcing material 60 is bonded to the first main surface 101A of the first die pad 101, so that the reinforcing material 60 is located on the same side as the two first semiconductor elements 201 with respect to the first die pad 101 in the first direction z.
  • the reinforcing material 60 includes two first reinforcing materials 601.
  • the two first reinforcing materials 601 are located on opposite sides to each other with respect to the two first semiconductor elements 201 in the third direction y.
  • Each of the two first reinforcing materials 601 extends in the second direction x.
  • each of the two first semiconductor elements 201 has two first edges 20A.
  • the two first edges 20A are spaced apart from each other in the third direction y.
  • Each of the two first edges 20A extends in the second direction x.
  • the dimension L1 in the second direction x of each of the two first reinforcing members 601 is greater than the dimension of each of the two first edges 20A.
  • two first virtual lines VL1 that individually pass through either end of the two first edges 20A and extend in the third direction y each intersect the two first reinforcing members 601.
  • the dimension T of the reinforcing material 60 in the first direction z is greater than the dimension t1 in the first direction z of each of the two first semiconductor elements 201. Furthermore, as shown in FIG. 11, the dimension T is greater than the dimension t2 in the first direction z of each of the two second semiconductor elements 202.
  • the reinforcing material 60 has an insulating layer 61 and a first metal layer 62.
  • the first metal layer 62 is laminated on the insulating layer 61.
  • a part of the sealing resin 50 is sandwiched between the insulating layer 61 and the first conductive member 31 in the first direction z.
  • the thermal conductivity of the insulating layer 61 is higher than that of the sealing resin 50.
  • An example of the insulating layer 61 is ceramics containing either aluminum oxide (Al 3 O 3 ) or aluminum nitride (AlN), or carbon fiber reinforced plastics (CFRP).
  • the first metal layer 62 contains, for example, copper or silver (Ag).
  • the first metal layer 62 can be formed by forming a metal thin film on the insulating layer 61 by a sputtering method.
  • the first metal layer 62 is bonded to the first main surface 101A of the first die pad 101 via a first bonding layer 63.
  • the first bonding layer 63 is, for example, solder.
  • the reinforcing material 60 may be made of a metal.
  • metals include iron (Fe), an iron-nickel (Ni) alloy, and stainless steel (SUS).
  • Fe iron
  • Ni iron-nickel
  • SUS stainless steel
  • the reinforcing material 60 is bonded to the first main surface 101A of the first die pad 101 via the first bonding layer 63.
  • the semiconductor device A10 includes a first die pad 101, a first semiconductor element 201 bonded to the first die pad 101, a sealing resin 50 covering the first semiconductor element 201, and a reinforcing material 60 bonded to the first die pad 101.
  • the linear expansion coefficient of the reinforcing material 60 is smaller than that of the sealing resin 50.
  • the reinforcing material 60 is located on the same side as the first semiconductor element 201 with respect to the first die pad 101 in the first direction z. This configuration makes it possible to suppress the increase in dimensions of the semiconductor device A10 due to the placement of the reinforcing material 60.
  • the reinforcing material 60 includes a first reinforcing material 601 extending in the second direction x.
  • the dimension L1 of the first reinforcing material 601 in the second direction x is greater than the dimension of the first edge 20A of the first semiconductor element 201.
  • the dimension of the first die pad 101 in the second direction x is greater than the dimension of the first die pad 101 in the third direction y. Therefore, the thermal strain generated in the first die pad 101 is greater in the second direction x than in the third direction y. Therefore, by adopting this configuration, the thermal strain generated in the first die pad 101 in the second direction x is reduced, and the thermal stress generated at the interface between the first semiconductor element 201 and the sealing resin 50 can be effectively reduced.
  • the dimension T of the reinforcing material 60 in the first direction z is greater than the dimension t1 of the first semiconductor element 201 in the first direction z.
  • the first die pad 101 has a first seat 101C recessed from the first main surface 101A. A portion of the second conductive member 32 is accommodated in the first seat 101C.
  • the first lead 11 is provided with a second seat 113 that is recessed in the first direction z from the side where the first intermediate portion 313 of the first conductive member 31 is located in the first direction z. A portion of the second joint portion 312 of the first conductive member 31 is accommodated in the second seat 113.
  • the second lead 12 is connected to the first die pad 101.
  • the third lead 13 is connected to the second die pad 102. This configuration makes it possible to utilize the first die pad 101 and the second die pad 102 as conductive paths for the semiconductor device A10 while suppressing the increase in size of the semiconductor device A10.
  • the first back surface 101B of the first die pad 101 and the second back surface 102B of the second die pad 102 are exposed from the sealing resin 50. This configuration can improve the heat dissipation of the semiconductor device A10.
  • the sealing resin 50 has multiple recesses 56 recessed from the third side surface 55 in the second direction x. This configuration ensures a longer creepage distance of the sealing resin 50 between any two adjacent leads among the first lead 11, the second lead 12, and the third lead 13. This improves the dielectric strength of the semiconductor device A10.
  • the sealing resin 50 has a groove 57 recessed from the bottom surface 52. When viewed in the first direction z, the groove 57 separates the first back surface 101B of the first die pad 101 from the second back surface 102B of the second die pad 102. This configuration ensures a longer creepage distance of the sealing resin 50 between the first die pad 101 and the second die pad 102. This allows the dielectric strength of the semiconductor device A10 to be further improved. Furthermore, the thermal strain of the sealing resin 50 in the third direction y is dispersed. This allows the concentration of thermal strain on the two first side surfaces 53 of the sealing resin 50 to be mitigated.
  • FIG. 15 shows the first conductive member 31, the second conductive member 32, and the sealing resin 50 through a transparent view.
  • the first conductive member 31, the second conductive member 32, and the sealing resin 50 through which they are seen are shown by imaginary lines.
  • the configuration of the two reinforcing members 60 is different from that of the semiconductor device A10.
  • the configurations of the two reinforcing members 60 in the semiconductor device A20 are similar to each other. Therefore, in the explanation of the semiconductor device A20, only the reinforcing member 60 bonded to the first main surface 101A of the first die pad 101 will be explained.
  • the reinforcing material 60 includes two second reinforcing materials 602 instead of the two first reinforcing materials 601.
  • the two second reinforcing materials 602 are located on opposite sides of each other in the second direction x with respect to the two first semiconductor elements 201.
  • Each of the two first reinforcing materials 601 extends in the third direction y.
  • each of the two first semiconductor elements 201 has two second edges 20B.
  • the two second edges 20B are spaced apart from each other in the second direction x.
  • Each of the two second edges 20B extends in the third direction y.
  • the dimension L2 in the third direction y of each of the two second reinforcing members 602 is greater than the dimension of each of the two second edges 20B.
  • two second virtual lines VL2 that individually pass through either end of the two second edges 20B and extend in the second direction x each intersect the two second reinforcing members 602.
  • the semiconductor device A20 comprises a first die pad 101, a first semiconductor element 201 bonded to the first die pad 101, a sealing resin 50 covering the first semiconductor element 201, and a reinforcing material 60 bonded to the first die pad 101.
  • the linear expansion coefficient of the reinforcing material 60 is smaller than the linear expansion coefficient of the sealing resin 50. Therefore, according to this configuration, the semiconductor device A20 can also reduce the thermal stress generated at the interface between the first semiconductor element 201 and the sealing resin 50. Furthermore, by being equipped with a configuration in common with the semiconductor device A10, the semiconductor device A20 achieves the same effects as the semiconductor device A10.
  • the reinforcing material 60 includes a second reinforcing material 602 extending in the third direction y.
  • the dimension L2 of the second reinforcing material 602 in the third direction y is greater than the dimension of the second edge 20B of the first semiconductor element 201.
  • the dimension of the sealing resin 50 in the third direction y is greater than the dimension of the sealing resin 50 in the second direction x. Therefore, due to the thermal stress generated at the interface between the first die pad 101 and the sealing resin 50, a larger thermal strain is generated in the sealing resin 50 in the third direction y than in the second direction x. Therefore, by adopting this configuration, the thermal strain generated in the first die pad 101 in the third direction y is reduced, and therefore the thermal strain generated in the sealing resin 50 can be effectively reduced.
  • FIG. 17 shows the first conductive member 31, the second conductive member 32, and the sealing resin 50 through the transparent view for ease of understanding.
  • the first conductive member 31, the second conductive member 32, and the sealing resin 50 through the transparent view are shown by imaginary lines.
  • the configuration of the two reinforcing members 60 is different from that of the semiconductor device A10.
  • the configurations of the two reinforcing members 60 in the semiconductor device A30 are similar to each other. Therefore, in the explanation of the semiconductor device A30, only the reinforcing member 60 bonded to the first main surface 101A of the first die pad 101 will be explained.
  • the reinforcing material 60 is a single member, not including the two first reinforcing materials 601 and the two second reinforcing materials 602. When viewed in the first direction z, the reinforcing material 60 surrounds the two first semiconductor elements 201.
  • the semiconductor device A30 comprises a first die pad 101, a first semiconductor element 201 bonded to the first die pad 101, a sealing resin 50 covering the first semiconductor element 201, and a reinforcing material 60 bonded to the first die pad 101.
  • the linear expansion coefficient of the reinforcing material 60 is smaller than the linear expansion coefficient of the sealing resin 50. Therefore, according to this configuration, the semiconductor device A30 can also reduce the thermal stress generated at the interface between the first semiconductor element 201 and the sealing resin 50. Furthermore, by being equipped with a configuration in common with the semiconductor device A10, the semiconductor device A30 achieves the same effects as the semiconductor device A10.
  • the reinforcing material 60 surrounds the first semiconductor element 201 when viewed in the first direction z.
  • This configuration can reduce the thermal strain in the first die pad 101 in each of the second direction x and the third direction y. This makes it possible to suppress bias in the distribution of thermal strain in the first die pad 101. Furthermore, because the reduction in thermal strain in the first die pad 101 is performed around the first semiconductor element 201, it is possible to further effectively reduce the thermal stress generated at the bonding interface between the first die pad 101 and the first semiconductor element 201.
  • FIG. 19 shows the first conductive member 31, the second conductive member 32, and the sealing resin 50 through a transparent view.
  • the first conductive member 31, the second conductive member 32, and the sealing resin 50 through which they are seen are shown by imaginary lines.
  • semiconductor device A40 the configuration of the two reinforcing members 60 is different from that of semiconductor device A10.
  • the configurations of the two reinforcing members 60 in semiconductor device A40 are similar to each other. Therefore, in the explanation of semiconductor device A40, only the reinforcing member 60 bonded to the first main surface 101A of the first die pad 101 will be explained.
  • the reinforcement 60 includes two first reinforcements 601 and two second reinforcements 602. Each of the two second reinforcements 602 is separated from both of the two second reinforcements 602.
  • the dimension L1 in the second direction x of each of the two first reinforcing members 601 is greater than the dimension of each of the two first edges 20A of the first semiconductor element 201.
  • two first virtual lines VL1 that individually pass through either end of each of the two first edges 20A and extend in the third direction y each intersect the two first reinforcing members 601.
  • the dimension L2 in the third direction y of each of the two second reinforcing members 602 is greater than the dimension of each of the two second edges 20B of the first semiconductor element 201.
  • two second virtual lines VL2 each passing through either end of each of the two second edges 20B individually and extending in the second direction x intersect the two second reinforcing members 602.
  • the semiconductor device A40 comprises a first die pad 101, a first semiconductor element 201 bonded to the first die pad 101, a sealing resin 50 covering the first semiconductor element 201, and a reinforcing material 60 bonded to the first die pad 101.
  • the linear expansion coefficient of the reinforcing material 60 is smaller than the linear expansion coefficient of the sealing resin 50. Therefore, according to this configuration, the semiconductor device A40 can also reduce the thermal stress generated at the interface between the first semiconductor element 201 and the sealing resin 50. Furthermore, by being equipped with a configuration in common with the semiconductor device A10, the semiconductor device A40 achieves the same effects as the semiconductor device A10.
  • the reinforcing material 60 includes a first reinforcing material 601 extending in the second direction x and a second reinforcing material 602 extending in the third direction y.
  • the dimension L1 of the first reinforcing material 601 in the second direction x is larger than the dimension of the first edge 20A of the first semiconductor element 201.
  • the dimension L2 of the second reinforcing material 602 in the third direction y is larger than the dimension of the second edge 20B of the first semiconductor element 201.
  • the first reinforcing material 601 and the second reinforcing material 602 are separated from each other. Therefore, in the semiconductor device A40, the degree of freedom in arranging the reinforcing material 60 with respect to the first die pad 101 is increased compared to the case of the semiconductor device A30.
  • FIG. 21 shows the sealing resin 50 through the view for ease of understanding.
  • the sealing resin 50 through the view is shown by imaginary lines.
  • the configuration of the reinforcing material 60 that is joined to the first die pad 101 and the first conductive member 31 of the two reinforcing materials 60 differs from that of semiconductor device A10.
  • the reinforcing material 60 has a second metal layer 64.
  • the second metal layer 64 is located on the opposite side of the insulating layer 61 from the first metal layer 62.
  • the second metal layer 64 is laminated on the insulating layer 61.
  • the second metal layer 64 contains, for example, copper or silver.
  • the second metal layer 64 can be formed by depositing a thin metal film on the insulating layer 61 by a sputtering method.
  • the reinforcing material 60 can be obtained from a DBC (Direct Bonded Copper) substrate.
  • DBC Direct Bonded Copper
  • the first intermediate portion 313 of the first conductive member 31 includes a first portion 313A and a second portion 313B.
  • the first portion 313A and the second portion 313B are separated from each other.
  • the first portion 313A is connected to the two first joint portions 311 of the first conductive member 31.
  • the second portion 313B is connected to the second joint portion 312 of the first conductive member 31.
  • the first conductive member 31 has a bent portion 314.
  • the bent portion 314 connects the first portion 313A and the second portion 313B.
  • the bent portion 314 protrudes from the first portion 313A and the second portion 313B toward the second metal layer 64 of the reinforcing material 60.
  • the second metal layer 64 is joined to the bent portion 314 via a second bonding layer 65.
  • the second bonding layer 65 is, for example, solder.
  • the semiconductor device A50 comprises a first die pad 101, a first semiconductor element 201 bonded to the first die pad 101, a sealing resin 50 covering the first semiconductor element 201, and a reinforcing material 60 bonded to the first die pad 101.
  • the linear expansion coefficient of the reinforcing material 60 is smaller than the linear expansion coefficient of the sealing resin 50. Therefore, according to this configuration, the semiconductor device A50 can also reduce the thermal stress generated at the interface between the first semiconductor element 201 and the sealing resin 50. Furthermore, by being equipped with a configuration in common with the semiconductor device A10, the semiconductor device A50 achieves the same effects as the semiconductor device A10.
  • the reinforcing material 60 is located on the opposite side of the insulating layer 61 from the first metal layer 62, and has a second metal layer 64 laminated on the insulating layer 61.
  • the second metal layer 64 is bonded to the first conductive member 31.
  • Appendix 1 A first die pad; a first semiconductor element bonded to the first die pad; a sealing resin covering the first semiconductor element; a reinforcing material bonded to the first die pad; A semiconductor device, wherein the reinforcing material has a linear expansion coefficient smaller than a linear expansion coefficient of the sealing resin.
  • Appendix 2. The semiconductor device according to claim 1, wherein the reinforcing material is covered with the sealing resin.
  • Appendix 3. 3.
  • the semiconductor device according to claim 2, wherein the reinforcing material is located on the same side as the first semiconductor element with respect to the first die pad in the first direction.
  • the first semiconductor element When viewed in the first direction, the first semiconductor element has a first edge extending in a second direction perpendicular to the first direction; 4.
  • Appendix 5. The semiconductor device described in Appendix 4, wherein, when viewed in the first direction, two imaginary lines that individually pass through both ends of the first edge and extend in a third direction perpendicular to the first direction and the second direction each intersect the reinforcing material.
  • the semiconductor device wherein, when viewed in the first direction, the reinforcing material surrounds the first semiconductor element.
  • Appendix 9. a first lead spaced from the first die pad; a first conductive member conductively connected to each of the first semiconductor element and the first lead, 5. The semiconductor device according to claim 4, wherein the first conductive member is covered with the sealing resin.
  • the reinforcing material includes an insulating layer and a first metal layer laminated on the insulating layer, 10. The semiconductor device of claim 9, wherein the first metal layer is bonded to the first die pad. Appendix 11. 11.
  • the semiconductor device according to claim 10 wherein a portion of the sealing resin is sandwiched between the insulating layer and the first conductive member in the first direction.
  • Appendix 12. the reinforcing material is located on the opposite side of the insulating layer to the first metal layer and has a second metal layer laminated on the insulating layer; 11.
  • Appendix 13. 13 The semiconductor device according to claim 12, wherein the insulating layer has a thermal conductivity higher than a thermal conductivity of the sealing resin.
  • Appendix 14. 10 The semiconductor device according to claim 9, wherein the reinforcing material is made of metal. Appendix 15.
  • the first semiconductor element is conductively bonded to the first die pad; the first die pad has a first back surface facing a side opposite to the first semiconductor element in the first direction; 15. The semiconductor device according to claim 9, wherein the first back surface is exposed from the sealing resin.
  • Appendix 16 A second die pad; a second semiconductor element conductively bonded to the second die pad; a second conductive member conductively connected to each of the second semiconductor element and the first die pad, the second semiconductor element and the second conductive member are covered with the sealing resin, the second die pad has a second back surface facing a side opposite to the first semiconductor element in the first direction; 16. The semiconductor device according to claim 15, wherein the second back surface is exposed from the sealing resin. Appendix 17.
  • A10, A20, A30, A40, A50 semiconductor device 101: first die pad 101A: first main surface 101B: first back surface 101C: first seat 102: second die pad 102A: second main surface 102B: second back surface 11: first lead 111: mounting portion 112: covering portion 113: second seat 12: second lead 121: mounting portion 122: covering portion 13: third lead 131: mounting portion 132: covering portion 14: fourth lead 14A: first gate terminal 14B: second gate terminal 141: mounting portion 142: covering portion 15: fifth lead 15A: first detection terminal 15B: second detection terminal 151: mounting portion 152: covering portion 20: semiconductor element 201: first semiconductor element 202: second semiconductor element 20A: first edge 20B: second edge 21: first electrode 22: second electrode 23: gate electrode 24: detection electrode 29: conductive bonding layer 31: first conductive member 311: first bonding portion 312: second bonding portion 313: first intermediate portion 313A: first portion 313B: second portion 314: bent portion 32: second conductive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第１ダイパッドと、第１半導体素子と、封止樹脂と、補強材とを備える。前記第１半導体素子は、前記第１ダイパッドに接合されている。前記封止樹脂は、前記第１半導体素子を覆う。前記補強材は、前記第１ダイパッドに接合されている。前記補強材の線膨張係数は、前記封止樹脂の線膨張係数よりも小さい。一例として、前記補強材は、前記封止樹脂に覆われている。また、前記補強材は、第１方向において前記第１ダイパッドを基準として前記第１半導体素子と同じ側に位置する。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１には、第１半導体素子と、当該第１半導体素子に導通する第１リードとを備える半導体装置の一例が開示されている。第１半導体素子は、ＭＯＳＦＥＴなどのスイッチング素子である。第１リードは、第１半導体素子が導電接合された第１パッドと、当該第１パッドに連結された第１端子とを含む。第１端子に直流電圧を印加させ、かつ第１半導体素子を駆動することによって、直流電力を交流電力に変換することができる。
　特許文献１に開示されている半導体装置は、第１パッドおよび第１半導体素子を覆う封止樹脂をさらに備える。第１半導体素子から発生した熱は、第１パッドに伝導される。これにより、封止樹脂に対して相対的に大きな熱ひずみが第１パッドに発生するため、第１パッドと封止樹脂との界面に熱応力が発生する。当該熱応力は、第１半導体素子と封止樹脂との界面に伝達される。当該熱応力が大きくなると、第１半導体素子と封止樹脂との界面における剥離や、当該第１半導体素子のパッシベーション膜に亀裂が発生するおそれがある。したがって、当該熱応力を低減する方策が望まれる。
特開２０１８－１４４９０号公報
　本開示は、従来よりも改良が施された半導体装置を提供することを一の課題とする。特に本開示は、上記事情に鑑み、半導体素子と封止樹脂との界面に発生する熱応力を低減することが可能な半導体装置を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、第１ダイパッドと、前記第１ダイパッドに接合された第１半導体素子と、前記第１半導体素子を覆う封止樹脂と、前記第１ダイパッドに接合された補強材と、を備え、前記補強材の線膨張係数は、前記封止樹脂の線膨張係数よりも小さい。
　上記構成によれば、半導体装置において半導体素子と封止樹脂との界面に発生する熱応力を低減することが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の斜視図である。 図２は、図１に示す半導体装置の平面図であり、封止樹脂を透過している。 図３は、図２に対応する平面図であり、第１導通部材および第２導通部材をさらに透過している。 図４は、図１に示す半導体装置の底面図である。 図５は、図１に示す半導体装置の正面図である。 図６は、図１に示す半導体装置の右側面図である。 図７は、図３のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図３のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３のＩＸ－ＩＸ線に沿う断面図である。 図１０は、図７の部分拡大図であり、第１半導体素子およびその近傍を示している。 図１１は、図７の部分拡大図であり、第２半導体素子およびその近傍を示している。 図１２は、図８の部分拡大図である。 図１３は、図９の部分拡大図である。 図１４は、図３の部分拡大図である。 図１５は、本開示の第２実施形態にかかる半導体装置の平面図であり、第１導通部材、第２導通部材および封止樹脂を透過している。 図１６は、図１５の部分拡大図である。 図１７は、本開示の第３実施形態にかかる半導体装置の平面図であり、第１導通部材、第２導通部材および封止樹脂を透過している。 図１８は、図１７の部分拡大図である。 図１９は、本開示の第４実施形態にかかる半導体装置の平面図であり、第１導通部材、第２導通部材および封止樹脂を透過している。 図２０は、図１９の部分拡大図である。 図２１は、本開示の第５実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図２２は、図２１のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図２３は、図２１の部分拡大図である。 図２４は、図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　第１実施形態：
　図１～図１４に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１ダイパッド１０１、第２ダイパッド１０２、第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、２つの第５リード１５、複数の半導体素子２０、第１導通部材３１、第２導通部材３２、封止樹脂５０、および２つの補強材６０を備える。さらに半導体装置Ａ１０は、２つの第１ワイヤ４１、２つの第２ワイヤ４２、２つの第１中継ワイヤ４３、および２つの第２中継ワイヤ４４を備える。ここで、図２および図３は、理解の便宜上、封止樹脂５０を透過している。図３は、理解の便宜上、第１導通部材３１および第２導通部材３２を透過している。図３においては、第１導電接合層３４、第２導電接合層３５、第３導電接合層３６および第４導電接合層３７の図示を省略している。図２および図３では、透過した封止樹脂５０を想像線（二点鎖線）で示している。図３では、透過した第１導通部材３１および第２導通部材３２を想像線で示している。さらに図３では、ＩＸ－ＩＸ線を一点鎖線で示している。
　半導体装置Ａ１０の説明においては、便宜上、後述する第１ダイパッド１０１の第１主面１０１Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する１つの方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘに対して直交する方向を「第３方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、第１リード１１および第３リード１３に印加された直流の電源電圧を、複数の半導体素子２０により交流電力に変換する。変換された交流電力は、第２リード１２からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、たとえばインバータといった電力変換回路に使用される。
　第１ダイパッド１０１および第２ダイパッド１０２は、図３および図７に示すように、第１ダイパッド１０１および第２ダイパッド１０２は、第３方向ｙにおいて互いに離れている。第１ダイパッド１０１および第２ダイパッド１０２は、第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、および２つの第５リード１５とともに、同一のリードフレームから得られる。当該リードフレームは、銅（Ｃｕ）または銅合金を含有する。
　図７および図８に示すように、第１ダイパッド１０１は、第１方向ｚにおいて互いに反対側を向く第１主面１０１Ａおよび第１裏面１０１Ｂを有する。第２ダイパッド１０２は、第１方向ｚにおいて互いに反対側を向く第２主面１０２Ａおよび第２裏面１０２Ｂを有する。第２主面１０２Ａは、第１方向ｚにおいて第１主面１０１Ａと同じ側を向く。第１裏面１０１Ｂおよび第２裏面１０２Ｂは、封止樹脂５０から露出している。図３に示すように、第１ダイパッド１０１の第２方向ｘの寸法は、第１ダイパッド１０１の第３方向ｙの寸法よりも大きい。第２ダイパッド１０２の第２方向ｘの寸法は、第２ダイパッド１０２の第３方向ｙの寸法よりも大きい。
　図３および図１２に示すように、第１ダイパッド１０１には、第１座部１０１Ｃが設けられている。第１座部１０１Ｃは、第１主面１０１Ａから凹んでいる。これにより、第１ダイパッド１０１においては、第１主面１０１Ａと第１座部１０１Ｃとにおいて段差をなしている。
　封止樹脂５０は、図７～図９に示すように、複数の半導体素子２０、第１導通部材３１および第２導通部材３２を覆っている。さらに封止樹脂５０は、２つのダイパッド１０、第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、および２つの第５リード１５の各々の一部と覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図４に示すように、封止樹脂５０の第３方向ｙの寸法は、封止樹脂５０の第２方向ｘの寸法よりも大きい。封止樹脂５０は、頂面５１、底面５２、２つの第１側面５３、第２側面５４、第３側面５５、複数の凹部５６、および溝部５７を有する。
　図７および図８に示すように、頂面５１は、第１方向ｚにおいて第１ダイパッド１０１の第１主面１０１Ａと同じ側を向く。図７～図９に示すように、底面５２は、第１方向ｚにおいて頂面５１とは反対側を向く。図４に示すように、底面５２から第１ダイパッド１０１の第１裏面１０１Ｂと、第２ダイパッド１０２の第２裏面１０２Ｂとが露出している。
　図２、図４および図５に示すように、２つの第１側面５３は、第３方向ｙにおいて互いに離れている。２つの第１側面５３は、第３方向ｙを向き、かつ第２方向ｘに延びている。２つの第１側面５３は、頂面５１および底面５２につながっている。
　図２、図４および図６に示すように、第２側面５４および第３側面５５は、第２方向ｘにおいて互いに離れている。第２側面５４および第３側面５５は、第２方向ｘにおいて互いに反対側を向き、かつ第３方向ｙに延びている。第２側面５４および第３側面５５は、頂面５１および底面５２につながっている。図５に示すように、第３側面５５から第１リード１１、第２リード１２、第３リード１３、２つの第４リード１４、および２つの第５リード１５が外部に突出している。
　図１および図４に示すように、複数の凹部５６は、第３側面５５から第２方向ｘに凹むとともに、第１方向ｚにおいて封止樹脂５０を貫通している。第３方向ｙにおいて、複数の凹部５６は、第３リード１３と後述する第２検出端子１５Ｂとの間、第１リード１１と第３リード１３との間、第１リード１１と第２リード１２との間、および第２リード１２と後述する第１検出端子１５Ａとの間において個別に設けられている。
　図４および図５に示すように、溝部５７は、底面５２から第１方向ｚに凹むとともに、第２方向ｘに延びている。溝部５７の第２方向ｘの両側は、第２側面５４および第３側面５５につながっている。第１方向ｚに視て、溝部５７は、第１ダイパッド１０１の第１裏面１０１Ｂと、第２ダイパッド１０２の第２裏面１０２Ｂとを区画している。
　複数の半導体素子２０は、図３、図７および図８に示すように、第１ダイパッド１０１および第２ダイパッド１０２の各々に接合されている。半導体装置Ａ１０においては、複数の半導体素子２０は、２つの第１半導体素子２０１と、２つの第２半導体素子２０２とを含む。２つの第１半導体素子２０１は、第１ダイパッド１０１の第１主面１０１Ａに接合されており、かつ第２方向ｘに沿って配列されている。２つの第２半導体素子２０２は、第２ダイパッド１０２の第２主面１０２Ａに接合されており、かつ第２方向ｘに沿って配列されている。複数の半導体素子２０は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の半導体素子２０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、ダイオードでもよい。半導体装置Ａ１０の説明においては、複数の半導体素子２０は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。複数の半導体素子２０は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。図３、図１０および図１１に示すように、複数の半導体素子２０の各々は、第１電極２１、第２電極２２、第３電極２３、および２つの第４電極２４を有する。
　図１０および図１１に示すように、第１電極２１は、第１方向ｚにおいて第１主面１０１Ａおよび第２主面１０２Ａのいずれかに対向する側とは反対側に位置する。第１電極２１には、半導体素子２０により変換された後の電力に対応する電流が流れる。すなわち、第１電極２１は、半導体素子２０のソース電極に相当する。
　図１０および図１１に示すように、第２電極２２は、第１主面１０１Ａおよび第２主面１０２Ａのいずれかに対向している。第２電極２２には、半導体素子２０により変換される前の電力に対応する電流が流れる。すなわち、第２電極２２は、半導体素子２０のドレイン電極に相当する。
　図１０および図１１に示すように、第３電極２３は、第１方向ｚにおいて第１電極２１と同じ側に位置する。第３電極２３には、半導体素子２０を駆動するためのゲート電圧が印加される。第１方向ｚに視て、第３電極２３の面積は、第１電極２１の面積より小さい。
　図３に示すように、２つの第４電極２４は、第１方向ｚにおいて第１電極２１と同じ側に位置する。２つの第４電極２４は、第２方向ｘにおいて第３電極２３を基準として互いに反対側に位置する。２つの第４電極２４の各々には、第１電極２１に印加される電圧と等電位の電圧が印加される。
　導電接合層２９は、図１０および図１１に示すように、第１ダイパッド１０１の第１主面１０１Ａと２つの第１半導体素子２０１との間、並びに第２ダイパッド１０２の第２主面１０２Ａと２つの第２半導体素子２０２との間とにそれぞれ位置する。導電接合層２９は、たとえばハンダである。この他、導電接合層２９は、焼結金属でもよい。導電接合層２９は、第１主面１０１Ａと、２つの第１半導体素子２０１の各々の第２電極２２とを導電接合する。これにより、２つの第１半導体素子２０１の各々の第２電極２２は、第１ダイパッド１０１に導通している。さらに導電接合層２９は、第２主面１０２Ａと、２つの第２半導体素子２０２の各々の第２電極２２とを導電接合する。これにより、２つの第２半導体素子２０２の各々の第２電極２２は、第２ダイパッド１０２に導通している。
　第１リード１１は、図２および図３に示すように、第２方向ｘにおいて２つのダイパッド１０を基準として封止樹脂５０の第２側面５４とは反対側に位置する。第１リード１１は、２つのダイパッド１０から離れている。第１リード１１は、２つの第１半導体素子２０１の第１電極２１に導通している。第１リード１１は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。
　図３および図９に示すように、第１リード１１は、実装部１１１および被覆部１１２を有する。実装部１１１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１１１は、第２方向ｘに延びている。被覆部１１２は、実装部１１１につながっている。被覆部１１２は、封止樹脂５０に覆われている。
　図３および図１３に示すように、第１リード１１の被覆部１１２には、第２座部１１３が設けられている。第２座部１１３は、第１方向ｚにおいて後述する第１導通部材３１の第１中間部３１３が位置する側から第１方向ｚに凹んでいる。
　第２リード１２は、図３に示すように、第１ダイパッド１０１につながっている。したがって、第２リード１２は、第１ダイパッド１０１を介して２つの第１半導体素子２０１の各々の第２電極２２に導通している。第２リード１２から、複数の半導体素子２０により変換された交流電力が出力される。第２リード１２は、第１リード１１を基準として第３リード１３とは反対側に位置するとともに、第１リード１１の隣に位置する。第２リード１２は、実装部１２１および被覆部１２２を有する。実装部１２１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１２１は、第２方向ｘに延びている。被覆部１２２は、実装部１２１と第１ダイパッド１０１とを連結している。被覆部１２２は、封止樹脂５０に覆われている。被覆部１２２は、第１方向ｚにおいて第１ダイパッド１０１の第１主面１０１Ａに近づく側に向けて屈曲している。
　第３リード１３は、図３に示すように、第２ダイパッド１０２につながっている。したがって、第３リード１３は、第２ダイパッド１０２を介して２つの第２半導体素子２０２の各々の第２電極２２に導通している。第３リード１３は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。第３リード１３は、第１リード１１を基準として第２リード１２とは反対側に位置するとともに、第１リード１１の隣に位置する。第３リード１３は、実装部１３１および被覆部１３２を有する。実装部１３１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１３１は、第２方向ｘに延びている。被覆部１３２は、実装部１３１と第２ダイパッド１０２とを連結している。被覆部１３２は、封止樹脂５０に覆われている。被覆部１３２は、第１方向ｚにおいて第２ダイパッド１０２の第２主面１０２Ａに近づく側に向けて屈曲している。
　２つの第４リード１４は、図２および図３に示すように、第２方向ｘにおいて２つのダイパッド１０を基準として封止樹脂５０の第２側面５４とは反対側に位置する。図３に示すように、２つの第４リード１４は、第２方向ｘに延びている。２つの第４リード１４は、第３方向ｙにおいて第１リード１１、第２リード１２、第３リード１３、および２つの第５リード１５を間に挟んでいる。２つの第４リード１４は、第１ゲート端子１４Ａおよび第２ゲート端子１４Ｂを含む。
　図３に示すように、２つの第４リード１４の各々は、実装部１４１および被覆部１４２を有する。実装部１４１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１４１は、第２方向ｘに延びている。被覆部１４２は、実装部１４１につながっている。被覆部１４２は、封止樹脂５０に覆われている。
　第１ゲート端子１４Ａは、図３に示すように、第２ダイパッド１０２よりも第１ダイパッド１０１の近くに位置する。第１ゲート端子１４Ａは、２つの第１半導体素子２０１の各々の第３電極２３に導通している。第１ゲート端子１４Ａには、２つの第１半導体素子２０１が駆動するためのゲート電圧が印加される。
　第２ゲート端子１４Ｂは、図３に示すように、第１ダイパッド１０１よりも第２ダイパッド１０２の近くに位置する。第２ゲート端子１４Ｂは、２つの第２半導体素子２０２の各々の第３電極２３に導通している。第２ゲート端子１４Ｂには、２つの第２半導体素子２０２が駆動するためのゲート電圧が印加される。
　２つの第５リード１５は、図２および図３に示すように、第２方向ｘにおいて２つのダイパッド１０を基準として封止樹脂５０の第２側面５４とは反対側に位置する。図３に示すように、２つの第５リード１５は、第２方向ｘに延びている。２つの第５リード１５は、第３方向ｙにおいて第１リード１１、第２リード１２および第３リード１３を間に挟んでいる。２つの第５リード１５は、第１検出端子１５Ａおよび第２検出端子１５Ｂを含む。
　図３に示すように、２つの第５リード１５の各々は、実装部１５１および被覆部１５２を有する。実装部１５１は、封止樹脂５０の第３側面５５から外部に突出している。実装部１５１は、第２方向ｘに延びている。被覆部１５２は、実装部１５１につながっている。被覆部１５２は、封止樹脂５０に覆われている。
　第１検出端子１５Ａは、図２および図３に示すように、第２リード１２と第１ゲート端子１４Ａとの間に位置する。第１検出端子１５Ａは、２つの第１半導体素子２０１の各々の２つの第４電極２４に導通している。第１検出端子１５Ａには、２つの第１半導体素子２０１の各々の第１電極２１に印加される電圧と等電位の電圧が印加される。
　第２検出端子１５Ｂは、図２および図３に示すように、第３リード１３と第２ゲート端子１４Ｂとの間に位置する。第２検出端子１５Ｂは、２つの第２半導体素子２０２の各々の２つの第４電極２４に導通している。第２検出端子１５Ｂには、２つの第２半導体素子２０２の各々の第１電極２１に印加される電圧と等電位の電圧が印加される。
　図５に示すように、第１リード１１の実装部１１１、第２リード１２の実装部１２１、および第３リード１３の実装部１３１の各々の高さｈは、いずれも等しい。図６に示すように、第３方向ｙに視て、２つの第４リード１４のいずれかの実装部１４１は、第１リード１１の実装部１１１、第２リード１２の実装部１２１、および第３リード１３の実装部１３１の各々に重なる。
　第１導通部材３１は、図３および図９に示すように、２つの第１半導体素子２０１の第１電極２１と、第１リード１１の第２座部１１３とに導電接合されている。これにより、第１リード１１は、２つの第１半導体素子２０１の各々の第１電極２１に導通している。第１導通部材３１は、銅または銅合金を含有する。第１導通部材３１は、金属クリップである。第１導通部材３１は、２つの第１接合部３１１、第２接合部３１２および第１中間部３１３を有する。
　図３および図１０に示すように、２つの第１接合部３１１は、２つの第１半導体素子２０１の第１電極２１に個別に導電接合されている。２つの第１接合部３１１の各々は、第２方向ｘにおいて互いに離れた二股である。図３に示すように、２つの第１接合部３１１は、第２方向ｘにおいて互いに離れている。
　図３および図１３に示すように、第２接合部３１２は、第１リード１１の第２座部１１３に導電接合されている。第２接合部３１２は、第３方向ｙに延びている。第２接合部３１２の少なくとも一部が、第２座部１１３に収容されている。
　半導体装置Ａ１０は、図７～図１０に示すように、第１導電接合層３４をさらに備える。第１導電接合層３４は、２つの第１半導体素子２０１の第１電極２１と、２つの第１接合部３１１とを導電接合する。第１導電接合層３４は、たとえばハンダである。この他、第１導電接合層３４は、焼結金属でもよい。
　半導体装置Ａ１０は、図９および図１３に示すように、第２導電接合層３５をさらに備える。第２導電接合層３５は、第１リード１１の第２座部１１３と、第２接合部３１２とを導電接合する。第２導電接合層３５は、たとえばハンダである。この他、第２導電接合層３５は、焼結金属でもよい。
　第２導通部材３２は、図３および図８に示すように、２つの第２半導体素子２０２の第１電極２１と、第１ダイパッド１０１の第１座部１０１Ｃとに導電接合されている。これにより、２つの第２半導体素子２０２の各々の第１電極２１は、第１ダイパッド１０１と、２つの第１半導体素子２０１の各々の第２電極２２とに導通している。第２導通部材３２は、銅または銅合金を含有する。第２導通部材３２は、金属クリップである。第２導通部材３２は、２つの第３接合部３２１、第４接合部３２２および第２中間部３２３を有する。
　図３および図１１に示すように、２つの第３接合部３２１は、２つの第２半導体素子２０２の第１電極２１に個別に導電接合されている。２つの第３接合部３２１の各々は、第２方向ｘにおいて互いに離れた二股である。図３に示すように、２つの第３接合部３２１は、第２方向ｘにおいて互いに離れている。
　図３および図１２に示すように、第４接合部３２２は、第１ダイパッド１０１の第１座部１０１Ｃに導電接合されている。第４接合部３２２は、第２方向ｘに延びている。第４接合部３２２の少なくとも一部が、第１座部１０１Ｃに収容されている。
　図３に示すように、第２中間部３２３は、２つの第３接合部３２１と、第４接合部３２２とを連結している。第２中間部３２３は、第１ダイパッド１０１と第２ダイパッド１０２との間を跨いでいる。
　半導体装置Ａ１０は、図７、図８および図１１に示すように、第３導電接合層３６をさらに備える。第３導電接合層３６は、２つの第２半導体素子２０２の第１電極２１と、２つの第３接合部３２１とを導電接合する。第３導電接合層３６は、たとえばハンダである。この他、第３導電接合層３６は、焼結金属でもよい。
　半導体装置Ａ１０は、図８および図１２に示すように、第４導電接合層３７をさらに備える。第４導電接合層３７は、第１ダイパッド１０１の第１座部１０１Ｃと、第４接合部３２２とを導電接合する。第４導電接合層３７は、たとえばハンダである。この他、第４導電接合層３７は、焼結金属でもよい。
　２つの第１ワイヤ４１のうち一方の第１ワイヤ４１は、図３に示すように、２つの第１半導体素子２０１のうち第１ゲート端子１４Ａから最も近くに位置する第１半導体素子２０１の第３電極２３と、第１ゲート端子１４Ａの被覆部１４２とに導電接合されている。２つの第１ワイヤ４１のうち他方の第１ワイヤ４１は、図３に示すように、２つの第２半導体素子２０２のうち第２ゲート端子１４Ｂから最も近くに位置する第２半導体素子２０２の第３電極２３と、第２ゲート端子１４Ｂの被覆部１４２とに導電接合されている。
　２つの第１中継ワイヤ４３のうち一方の第１中継ワイヤ４３は、図３に示すように、一方の第１半導体素子２０１の第３電極２３と、他方の第１半導体素子２０１の第３電極２３とに導電接合されている。２つの第１中継ワイヤ４３のうち他方の第１中継ワイヤ４３は、図３に示すように、一方の第２半導体素子２０２の第３電極２３と、他方の第２半導体素子２０２の第３電極２３とに導電接合されている。２つの第１ワイヤ４１、および２つの第１中継ワイヤ４３により、第１ゲート端子１４Ａは、２つの第１半導体素子２０１の各々の第３電極２３に導通している。あわせて第２ゲート端子１４Ｂは、２つの第２半導体素子２０２の各々の第３電極２３に導通している。
　２つの第２ワイヤ４２のうち一方の第２ワイヤ４２は、図３に示すように、２つの第１半導体素子２０１のうち第１検出端子１５Ａから最も近くに位置する第１半導体素子２０１の２つの第４電極２４のいずれかと、第１検出端子１５Ａの被覆部１５２とに導電接合されている。２つの第２ワイヤ４２のうち他方の第２ワイヤ４２は、図３に示すように、２つの第２半導体素子２０２のうち第２検出端子１５Ｂから最も近くに位置する第２半導体素子２０２の２つの第４電極２４のいずれかと、第２検出端子１５Ｂの被覆部１５２とに導電接合されている。
　２つの第２中継ワイヤ４４のうち一方の第２中継ワイヤ４４は、図３に示すように、一方の第１半導体素子２０１の２つの第４電極２４のいずれかと、他方の第１半導体素子２０１の２つの第４電極２４のいずれかとに導電接合されている。２つの第２中継ワイヤ４４のうち一方の第２中継ワイヤ４４は、図３に示すように、一方の第２半導体素子２０２の２つの第４電極２４のいずれかと、他方の第２半導体素子２０２の２つの第４電極２４のいずれかとに導電接合されている。２つの第２ワイヤ４２、および２つの第２中継ワイヤ４４により、第１検出端子１５Ａは、２つの第１半導体素子２０１の各々の２つの第４電極２４に導通している。あわせて第２検出端子１５Ｂは、２つの第２半導体素子２０２の各々の２つの第４電極２４に導通している。
　２つの補強材６０は、図３、図７および図８に示すように、第１ダイパッド１０１の第１主面１０１Ａと、第２ダイパッド１０２の第２主面１０２Ａとに個別に接合されている。２つの補強材６０は、封止樹脂５０に覆われている。２つの補強材６０の各々の線膨張係数は、封止樹脂５０の線膨張係数よりも小さい。２つの補強材６０の各々の線膨張係数は、複数の半導体素子２０の各々の線膨張係数と同程度であることが好ましい。半導体装置Ａ１０における２つの補強材６０の構成は、互いに同様である。したがって、半導体装置Ａ１０の説明においては、２つの補強材６０のうち第１主面１０１Ａに接合された補強材６０のみについて説明する。
　図７および図８に示すように、第１ダイパッド１０１の第１主面１０１Ａに補強材６０が接合されているため、補強材６０は、第１方向ｚにおいて第１ダイパッド１０１を基準として２つの第１半導体素子２０１と同じ側に位置する。図３に示すように、補強材６０は、２つの第１補強材６０１を含む。２つの第１補強材６０１は、第３方向ｙにおいて２つの第１半導体素子２０１を基準として互いに反対側に位置する。２つの第１補強材６０１の各々は、第２方向ｘに延びている。
　図１４に示すように、第１方向ｚに視て、２つの第１半導体素子２０１の各々は、２つの第１縁２０Ａを有する。２つの第１縁２０Ａは、第３方向ｙにおいて互いに離れている。２つの第１縁２０Ａの各々は、第２方向ｘに延びている。２つの第１補強材６０１の各々の第２方向ｘの寸法Ｌ１は、２つの第１縁２０Ａの各々の寸法よりも大きい。第１方向ｚに視て、２つの第１縁２０Ａのいずれかの両端を個別に通り、かつ第３方向ｙに延びる２つの第１仮想線ＶＬ１は、各々、２つの第１補強材６０１に交差している。
　図１０に示すように、補強材６０の第１方向ｚの寸法Ｔは、２つの第１半導体素子２０１の各々の第１方向ｚの寸法ｔ１よりも大きい。さらに図１１に示すように、寸法Ｔは、２つの第２半導体素子２０２の各々の第１方向ｚの寸法ｔ２よりも大きい。
　図１０および図１１に示すように、補強材６０は、絶縁層６１および第１金属層６２を有する。第１金属層６２は、絶縁層６１に積層されている。封止樹脂５０の一部は、第１方向ｚにおいて絶縁層６１と第１導通部材３１との間に挟まれている。絶縁層６１の熱伝導率は、封止樹脂５０の熱伝導率よりも高い。絶縁層６１の一例として、酸化アルミニウム（Ａｌ3Ｏ3）および窒化アルミニウム（ＡｌＮ）のいずれかを含むセラミックス、または炭素繊維強化プラスチック（ＣＦＲＰ；Carbon Fiber Reinforced Plastics）が挙げられる。第１金属層６２は、たとえば銅または銀（Ａｇ）を含有する。絶縁層６１に対してスパッタリング法により金属薄膜を成膜することによって、第１金属層６２を形成することができる。第１金属層６２は、第１接合層６３を介して第１ダイパッド１０１の第１主面１０１Ａに接合されている。第１接合層６３は、たとえばハンダである。
　この他、補強材６０は、金属からなる場合でもよい。当該金属の一例として、鉄（Ｆｅ）、鉄－ニッケル（Ｎｉ）合金、およびステンレス（ＳＵＳ）のいずれかが挙げられる。この場合においては、補強材６０は、第１接合層６３を介して第１ダイパッド１０１の第１主面１０１Ａに接合されている。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、第１ダイパッド１０１と、第１ダイパッド１０１に接合された第１半導体素子２０１と、第１半導体素子２０１を覆う封止樹脂５０と、第１ダイパッド１０１に接合された補強材６０とを備える。補強材６０の線膨張係数は、封止樹脂５０の線膨張係数よりも小さい。本構成をとることにより、第１半導体素子２０１の発熱に伴って第１ダイパッド１０１が熱膨張しようとすると、補強材６０により当該熱膨張が拘束される。このため、第１ダイパッド１０１に発生する熱ひずみが低減される。これにより、第１ダイパッド１０１と封止樹脂５０との界面に発生する熱応力が低減されるため、第１半導体素子２０１と封止樹脂５０との界面に発生する熱応力も低減されることとなる。したがって、本構成によれば半導体装置Ａ１０においては、第１半導体素子２０１と封止樹脂５０との界面に発生する熱応力を低減することが可能となる。
　補強材６０は、第１方向ｚにおいて第１ダイパッド１０１を基準として第１半導体素子２０１と同じ側に位置する。本構成をとることにより、補強材６０の配置に伴う半導体装置Ａ１０の寸法の拡大を抑制できる。
　補強材６０は、第２方向ｘに延びる第１補強材６０１を含む。第１補強材６０１の第２方向ｘの寸法Ｌ１は、第１半導体素子２０１の第１縁２０Ａの寸法よりも大きい。ここで、第１ダイパッド１０１の第２方向ｘの寸法は、第１ダイパッド１０１の第３方向ｙの寸法よりも大きい。このため、第１ダイパッド１０１に発生する熱ひずみは、第３方向ｙよりも第２方向ｘの方がより大きくなる。そこで本構成をとることにより、第１ダイパッド１０１に発生する第２方向ｘの熱ひずみが低減されるため、第１半導体素子２０１と封止樹脂５０との界面に発生する熱応力を効果的に低減することができる。
　さらに第１方向ｚに視て、第１半導体素子２０１の第１縁２０Ａの両端を個別に通り、かつ第３方向ｙに延びる２つの第１仮想線ＶＬ１は、各々、第１補強材６０１に交差している。本構成をとることにより、第１ダイパッド１０１と第１半導体素子２０１との接合界面に発生する熱応力を低減することができる。
　補強材６０の第１方向ｚの寸法Ｔは、第１半導体素子２０１の第１方向ｚの寸法ｔ１よりも大きい。本構成をとることにより、第１ダイパッド１０１と第１半導体素子２０１との接合界面における熱応力よりも、第１ダイパッド１０１と補強材６０との接合界面における熱応力の方がより集中しやすくなる。これにより、第１ダイパッド１０１と第１半導体素子２０１との接合界面における熱応力を効果的に低減することができる。
　第１ダイパッド１０１には、第１主面１０１Ａから凹む第１座部１０１Ｃが設けられている。第２導通部材３２の一部は、第１座部１０１Ｃに収容されている。本構成をとることにより、第２半導体素子２０２および第１ダイパッド１０１に第２導通部材３２を導電接合する際、第２導通部材３２の第１方向ｚの回りの回転が第１座部１０１Ｃにより規制される。これにより、第２半導体素子２０２に対する第２導通部材３２の位置ずれを抑制できる。
　第１リード１１には、第１方向ｚにおいて第１導通部材３１の第１中間部３１３が位置する側から第１方向ｚに凹む第２座部１１３が設けられている。第１導通部材３１の第２接合部３１２の一部は、第２座部１１３に収容されている。本構成をとることにより、第１半導体素子２０１および第１リード１１に第１導通部材３１を導電接合する際、第１導通部材３１の第１方向ｚの回りの回転が第２座部１１３により規制される。これにより、第１半導体素子２０１および枕部材３３の各々に対する第１導通部材３１の位置ずれを抑制できる。
　第２リード１２は、第１ダイパッド１０１につながっている。第３リード１３は、第２ダイパッド１０２につながっている。本構成をとることにより、半導体装置Ａ１０の寸法拡大を抑えつつ、第１ダイパッド１０１および第２ダイパッド１０２を半導体装置Ａ１０の導電経路として活用できる。
　第１ダイパッド１０１の第１裏面１０１Ｂと、第２ダイパッド１０２の第２裏面１０２Ｂとは、封止樹脂５０から露出している。本構成をとることにより、半導体装置Ａ１０の放熱性を向上させることができる。
　封止樹脂５０は、第３側面５５から第２方向ｘに凹む複数の凹部５６を有する。本構成をとることにより、第１リード１１、第２リード１２および第３リード１３のうち隣り合う２つのリードの間における封止樹脂５０の沿面距離がより長く確保される。これにより、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。
　封止樹脂５０は、底面５２から凹む溝部５７を有する。第１方向ｚに視て、溝部５７は、第１ダイパッド１０１の第１裏面１０１Ｂと、第２ダイパッド１０２の第２裏面１０２Ｂとを区画している。本構成をとることにより、第１ダイパッド１０１と第２ダイパッド１０２との間における封止樹脂５０の沿面距離がより長く確保される。これにより、半導体装置Ａ１０の絶縁耐圧のさらなる向上を図ることができる。さらに、封止樹脂５０の第３方向ｙの熱ひずみが分散される。これにより、封止樹脂５０の２つの第１側面５３に熱ひずみが集中することを緩和できる。
　第２実施形態：
　図１５および図１６に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１５は、理解の便宜上、第１導通部材３１、第２導通部材３２および封止樹脂５０を透過している。図１５では、透過した第１導通部材３１、第２導通部材３２および封止樹脂５０を想像線で示している。
　半導体装置Ａ２０においては、２つの補強材６０の構成が半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ２０における２つの補強材６０の構成は、互いに同様である。したがって、半導体装置Ａ２０の説明においても、２つの補強材６０のうち第１ダイパッド１０１の第１主面１０１Ａに接合された補強材６０のみについて説明する。
　図１５に示すように、補強材６０は、２つの第１補強材６０１に替えて２つの第２補強材６０２を含む。２つの第２補強材６０２は、第２方向ｘにおいて２つの第１半導体素子２０１を基準として互いに反対側に位置する。２つの第１補強材６０１の各々は、第３方向ｙに延びている。
　図１６に示すように、第１方向ｚに視て、２つの第１半導体素子２０１の各々は、２つの第２縁２０Ｂを有する。２つの第２縁２０Ｂは、第２方向ｘにおいて互いに離れている。２つの第２縁２０Ｂの各々は、第３方向ｙに延びている。２つの第２補強材６０２の各々の第３方向ｙの寸法Ｌ２は、２つの第２縁２０Ｂの各々の寸法よりも大きい。第１方向ｚに視て、２つの第２縁２０Ｂのいずれかの両端を個別に通り、かつ第２方向ｘに延びる２つの第２仮想線ＶＬ２は、各々、２つの第２補強材６０２に交差している。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、第１ダイパッド１０１と、第１ダイパッド１０１に接合された第１半導体素子２０１と、第１半導体素子２０１を覆う封止樹脂５０と、第１ダイパッド１０１に接合された補強材６０とを備える。補強材６０の線膨張係数は、封止樹脂５０の線膨張係数よりも小さい。したがって、本構成によれば半導体装置Ａ２０においても、第１半導体素子２０１と封止樹脂５０との界面に発生する熱応力を低減することが可能となる。さらに半導体装置Ａ２０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ２０においては、補強材６０は、第３方向ｙに延びる第２補強材６０２を含む。第２補強材６０２の第３方向ｙの寸法Ｌ２は、第１半導体素子２０１の第２縁２０Ｂの寸法よりも大きい。ここで、封止樹脂５０の第３方向ｙの寸法は、封止樹脂５０の第２方向ｘの寸法よりも大きい。このため、第１ダイパッド１０１と封止樹脂５０との界面に発生する熱応力によって、封止樹脂５０には、第２方向ｘよりも第３方向ｙの方がより大きな熱ひずみが発生する。そこで本構成をとることにより、第１ダイパッド１０１に発生する第３方向ｙの熱ひずみが低減されるため、封止樹脂５０に発生する熱ひずみを効果的に低減することができる。
　第３実施形態：
　図１７および図１８に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。本図において、先述した半導体装置Ａ１０および半導体装置Ａ２０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１７は、理解の便宜上、第１導通部材３１、第２導通部材３２および封止樹脂５０を透過している。図１７では、透過した第１導通部材３１、第２導通部材３２および封止樹脂５０を想像線で示している。
　半導体装置Ａ３０においては、２つの補強材６０の構成が半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ３０における２つの補強材６０の構成は、互いに同様である。したがって、半導体装置Ａ３０の説明においても、２つの補強材６０のうち第１ダイパッド１０１の第１主面１０１Ａに接合された補強材６０のみについて説明する。
　図１７および図１８に示すように、補強材６０は、２つの第１補強材６０１、および２つの第２補強材６０２を含まず、単一部材である。第１方向ｚに視て、補強材６０は、２つの第１半導体素子２０１を囲んでいる。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、第１ダイパッド１０１と、第１ダイパッド１０１に接合された第１半導体素子２０１と、第１半導体素子２０１を覆う封止樹脂５０と、第１ダイパッド１０１に接合された補強材６０とを備える。補強材６０の線膨張係数は、封止樹脂５０の線膨張係数よりも小さい。したがって、本構成によれば半導体装置Ａ３０においても、第１半導体素子２０１と封止樹脂５０との界面に発生する熱応力を低減することが可能となる。さらに半導体装置Ａ３０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ３０においては、第１方向ｚに視て、補強材６０は、第１半導体素子２０１を囲んでいる。本構成をとることにより、第１ダイパッド１０１に発生する第２方向ｘおよび第３方向ｙの各々の熱ひずみを低減できる。これにより、第１ダイパッド１０１における熱ひずみの分布の偏りを抑制することが可能となる。さらに、第１ダイパッド１０１に発生する熱ひずみの低減が第１半導体素子２０１の周囲においてなされるため、第１ダイパッド１０１と第１半導体素子２０１との接合界面に発生する熱応力をさらに効果的に低減することが可能となる。
　第４実施形態：
　図１９および図２０に基づき、本開示の第４実施形態にかかる半導体装置Ａ４０について説明する。本図において、先述した半導体装置Ａ１０および半導体装置Ａ２０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１９は、理解の便宜上、第１導通部材３１、第２導通部材３２および封止樹脂５０を透過している。図１９では、透過した第１導通部材３１、第２導通部材３２および封止樹脂５０を想像線で示している。
　半導体装置Ａ４０においては、２つの補強材６０の構成が半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ４０における２つの補強材６０の構成は、互いに同様である。したがって、半導体装置Ａ４０の説明においても、２つの補強材６０のうち第１ダイパッド１０１の第１主面１０１Ａに接合された補強材６０のみについて説明する。
　図１９に示すように、補強材６０は、２つの第１補強材６０１と、２つの第２補強材６０２とを含む。２つの第２補強材６０２の各々は、２つの第２補強材６０２の双方から離れている。
　図２０に示すように、２つの第１補強材６０１の各々の第２方向ｘの寸法Ｌ１は、第１半導体素子２０１の２つの第１縁２０Ａの各々の寸法よりも大きい。第１方向ｚに視て、２つの第１縁２０Ａのいずれかの両端を個別に通り、かつ第３方向ｙに延びる２つの第１仮想線ＶＬ１は、各々、２つの第１補強材６０１に交差している。
　図２０に示すように、２つの第２補強材６０２の各々の第３方向ｙの寸法Ｌ２は、第１半導体素子２０１の２つの第２縁２０Ｂの各々の寸法よりも大きい。第１方向ｚに視て、２つの第２縁２０Ｂのいずれかの両端を個別に通り、かつ第２方向ｘに延びる２つの第２仮想線ＶＬ２は、各々、２つの第２補強材６０２に交差している。
　次に、半導体装置Ａ４０の作用効果について説明する。
　半導体装置Ａ４０は、第１ダイパッド１０１と、第１ダイパッド１０１に接合された第１半導体素子２０１と、第１半導体素子２０１を覆う封止樹脂５０と、第１ダイパッド１０１に接合された補強材６０とを備える。補強材６０の線膨張係数は、封止樹脂５０の線膨張係数よりも小さい。したがって、本構成によれば半導体装置Ａ４０においても、第１半導体素子２０１と封止樹脂５０との界面に発生する熱応力を低減することが可能となる。さらに半導体装置Ａ４０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ４０においては、補強材６０は、第２方向ｘに延びる第１補強材６０１と、第３方向ｙに延びる第２補強材６０２とを含む。第１補強材６０１の第２方向ｘの寸法Ｌ１は、第１半導体素子２０１の第１縁２０Ａの寸法よりも大きい。第２補強材６０２の第３方向ｙの寸法Ｌ２は、第１半導体素子２０１の第２縁２０Ｂの寸法よりも大きい。本構成をとることにより、第１ダイパッド１０１に発生する第２方向ｘおよび第３方向ｙの各々の熱ひずみを低減できる。これにより、第１ダイパッド１０１における熱ひずみの分布の偏りを抑制することが可能となる。さらに、第１補強材６０１おおび第２補強材６０２は、互いに離れている。このため、半導体装置Ａ４０においては、半導体装置Ａ３０の場合と比較して、第１ダイパッド１０１に対する補強材６０の配置の自由度が増加する。
　第５実施形態：
　図２１～図２４に基づき、本開示の第５実施形態にかかる半導体装置Ａ５０について説明する。本図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２１は、理解の便宜上、封止樹脂５０を透過している。図２１では、透過した封止樹脂５０を想像線で示している。
　半導体装置Ａ５０においては、２つの補強材６０のうち第１ダイパッド１０１に接合された補強材６０と、第１導通部材３１との構成が、半導体装置Ａ１０の当該構成と異なる。
　図２４に示すように、補強材６０は、第２金属層６４を有する。第２金属層６４は、絶縁層６１を基準として第１金属層６２とは反対側に位置する。第２金属層６４は、絶縁層６１に積層されている。第２金属層６４は、たとえば銅または銀を含有する。絶縁層６１に対してスパッタリング法により金属薄膜を成膜することによって、第２金属層６４を形成することができる。この他、補強材６０は、ＤＢＣ（Direct Bonded Copper）基板から得ることができる。
　図２１および図２２に示すように、第１導通部材３１の第１中間部３１３は、第１部３１３Ａおよび第２部３１３Ｂを含む。第１部３１３Ａおよび第２部３１３Ｂは、互いに離れている。第１部３１３Ａは、第１導通部材３１の２つの第１接合部３１１につながっている。第２部３１３Ｂは、第１導通部材３１の第２接合部３１２につながっている。
　図２３および図２４に示すように、第１導通部材３１は、屈曲部３１４を有する。屈曲部３１４は、第１部３１３Ａと第２部３１３Ｂとを連結している。屈曲部３１４は、第１部３１３Ａおよび第２部３１３Ｂから補強材６０の第２金属層６４に向けて突出している。第２金属層６４は、第２接合層６５を介して屈曲部３１４に接合されている。第２接合層６５は、たとえばハンダである。
　次に、半導体装置Ａ５０の作用効果について説明する。
　半導体装置Ａ５０は、第１ダイパッド１０１と、第１ダイパッド１０１に接合された第１半導体素子２０１と、第１半導体素子２０１を覆う封止樹脂５０と、第１ダイパッド１０１に接合された補強材６０とを備える。補強材６０の線膨張係数は、封止樹脂５０の線膨張係数よりも小さい。したがって、本構成によれば半導体装置Ａ５０においても、第１半導体素子２０１と封止樹脂５０との界面に発生する熱応力を低減することが可能となる。さらに半導体装置Ａ５０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ５０においては、補強材６０は、絶縁層６１を基準として第１金属層６２とは反対側に位置し、かつ絶縁層６１に積層された第２金属層６４を有する。第２金属層６４は、第１導通部材３１に接合されている。本構成をとることにより、第１半導体素子２０１から第１導通部材３１に伝導した熱を、補強材６０を介して第１ダイパッド１０１に伝導させることができる。これにより、半導体装置Ａ５０の放熱効率の向上を図ることが可能となるとともに、第１導通部材３１により大きな電流を流すことができる。この場合において、第１導通部材３１から第１ダイパッド１０１に熱をより速やかに伝導させるためには、絶縁層６１の熱伝導率が封止樹脂５０の熱伝導率よりも高いことが好ましい。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１ダイパッドと、
　前記第１ダイパッドに接合された第１半導体素子と、
　前記第１半導体素子を覆う封止樹脂と、
　前記第１ダイパッドに接合された補強材と、を備え、
　前記補強材の線膨張係数は、前記封止樹脂の線膨張係数よりも小さい、半導体装置。
　付記２．
　前記補強材は、前記封止樹脂に覆われている、付記１に記載の半導体装置。
　付記３．
　前記補強材は、第１方向において前記第１ダイパッドを基準として前記第１半導体素子と同じ側に位置する、付記２に記載の半導体装置。
　付記４．
　前記第１方向に視て、前記第１半導体素子は、前記第１方向に対して直交する第２方向に延びる第１縁を有し、
　前記補強材の前記第２方向の寸法は、前記第１縁の寸法よりも大きい、付記３に記載の半導体装置。
　付記５．
　前記第１方向に視て、前記第１縁の両端を個別に通り、かつ前記第１方向および前記第２方向に対して直交する第３方向に延びる２つの仮想線は、各々、前記補強材に交差している、付記４に記載の半導体装置。
　付記６．
　前記第１ダイパッドの前記第２方向の寸法は、前記第１ダイパッドの前記第３方向の寸法よりも大きい、付記５に記載の半導体装置。
　付記７．
　前記第１方向に視て、前記補強材は、前記第１半導体素子を囲んでいる、付記５に記載の半導体装置。
　付記８．
　前記補強材の前記第１方向の寸法は、前記第１半導体素子の前記第１方向の寸法よりも大きい、付記４ないし７のいずれかに記載の半導体装置。
　付記９．
　前記第１ダイパッドから離れた第１リードと、
　前記第１半導体素子および前記第１リードの各々に導電接合された第１導通部材と、をさらに備え、
　前記第１導通部材は、前記封止樹脂に覆われている、付記４に記載の半導体装置。
　付記１０．
　前記補強材は、絶縁層と、前記絶縁層に積層された第１金属層と、有し、
　前記第１金属層は、前記第１ダイパッドに接合されている、付記９に記載の半導体装置。
　付記１１．
　前記封止樹脂の一部は、前記第１方向において前記絶縁層と前記第１導通部材との間に挟まれている、付記１０に記載の半導体装置。
　付記１２．
　前記補強材は、前記絶縁層を基準として前記第１金属層とは反対側に位置し、かつ前記絶縁層に積層された第２金属層を有し、
　前記第２金属層は、前記第１導通部材に接合されている、付記１０に記載の半導体装置。
　付記１３．
　前記絶縁層の熱伝導率は、前記封止樹脂の熱伝導率よりも高い、付記１２に記載の半導体装置。
　付記１４．
　前記補強材は、金属からなる、付記９に記載の半導体装置。
　付記１５．
　前記第１半導体素子は、前記第１ダイパッドに導電接合されており、
　前記第１ダイパッドは、前記第１方向において前記第１半導体素子とは反対側を向く第１裏面を有し、
　前記第１裏面は、前記封止樹脂から露出している、付記９ないし１４のいずれかに記載の半導体装置。
　付記１６．
　第２ダイパッドと、
　前記第２ダイパッドに導電接合された第２半導体素子と、
　前記第２半導体素子および前記第１ダイパッドの各々に導電接合された第２導通部材と、をさらに備え、
　前記第２半導体素子および前記第２導通部材は、前記封止樹脂に覆われており、
　前記第２ダイパッドは、前記第１方向において前記第１半導体素子とは反対側を向く第２裏面を有し、
　前記第２裏面は、前記封止樹脂から露出している、付記１５に記載の半導体装置。
　付記１７．
　前記第１ダイパッドにつながる第２リードと、
　前記第２ダイパッドにつながる第３リードと、をさらに備え、
　前記第３リードは、前記第１リードを基準として前記第２リードとは反対側に位置しており、
　前記第１リード、前記第２リードおよび前記第３リードの各々の一部は、前記封止樹脂から外部に突出している、付記１６に記載の半導体装置。
Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０：半導体装置
１０１：第１ダイパッド　　　　１０１Ａ：第１主面
１０１Ｂ：第１裏面　　　　１０１Ｃ：第１座部
１０２：第２ダイパッド　　　　１０２Ａ：第２主面
１０２Ｂ：第２裏面　　　　１１：第１リード
１１１：実装部　　　　１１２：被覆部
１１３：第２座部　　　　１２：第２リード
１２１：実装部　　　　１２２：被覆部
１３：第３リード　　　　１３１：実装部
１３２：被覆部　　　　１４：第４リード
１４Ａ：第１ゲート端子　　　　１４Ｂ：第２ゲート端子
１４１：実装部　　　　１４２：被覆部
１５：第５リード　　　　１５Ａ：第１検出端子
１５Ｂ：第２検出端子　　　　１５１：実装部
１５２：被覆部　　　　２０：半導体素子
２０１：第１半導体素子　　　　２０２：第２半導体素子
２０Ａ：第１縁　　　　２０Ｂ：第２縁
２１：第１電極　　　　２２：第２電極
２３：ゲート電極　　　　２４：検出電極
２９：導電接合層　　　　３１：第１導通部材
３１１：第１接合部　　　　３１２：第２接合部
３１３：第１中間部　　　　３１３Ａ：第１部
３１３Ｂ：第２部　　　　３１４：屈曲部
３２：第２導通部材　　　　３２１：第３接合部
３２２：第４接合部　　　　３２３：第２中間部
３４：第１導電接合層　　　　３５：第２導電接合層
３６：第３導電接合層　　　　３７：第４導電接合層
４１：第１ワイヤ　　　　４２：第２ワイヤ
４３：第１中継ワイヤ　　　　４４：第２中継ワイヤ
５０：封止樹脂　　　　５１：頂面
５２：底面　　　　５３：第１側面
５４：第２側面　　　　５５：第３側面
５６：凹部　　　　５７：溝部
６０：補強材　　　　６０１：第１補強材
６０２：第２補強材　　　　６１：絶縁層
６２：第１金属層　　　　６３：第１接合層
６４：第２金属層　　　　ｚ：第１方向
ｘ：第２方向　　　　ｙ：第３方向

Claims (17)

  1. 　第１ダイパッドと、
    　前記第１ダイパッドに接合された第１半導体素子と、
    　前記第１半導体素子を覆う封止樹脂と、
    　前記第１ダイパッドに接合された補強材と、を備え、
    　前記補強材の線膨張係数は、前記封止樹脂の線膨張係数よりも小さい、半導体装置。
  2. 　前記補強材は、前記封止樹脂に覆われている、請求項１に記載の半導体装置。
  3. 　前記補強材は、第１方向において前記第１ダイパッドを基準として前記第１半導体素子と同じ側に位置する、請求項２に記載の半導体装置。
  4. 　前記第１方向に視て、前記第１半導体素子は、前記第１方向に対して直交する第２方向に延びる第１縁を有し、
    　前記補強材の前記第２方向の寸法は、前記第１縁の寸法よりも大きい、請求項３に記載の半導体装置。
  5. 　前記第１方向に視て、前記第１縁の両端を個別に通り、かつ前記第１方向および前記第２方向に対して直交する第３方向に延びる２つの仮想線は、各々、前記補強材に交差している、請求項４に記載の半導体装置。
  6. 　前記第１ダイパッドの前記第２方向の寸法は、前記第１ダイパッドの前記第３方向の寸法よりも大きい、請求項５に記載の半導体装置。
  7. 　前記第１方向に視て、前記補強材は、前記第１半導体素子を囲んでいる、請求項５に記載の半導体装置。
  8. 　前記補強材の前記第１方向の寸法は、前記第１半導体素子の前記第１方向の寸法よりも大きい、請求項４ないし７のいずれかに記載の半導体装置。
  9. 　前記第１ダイパッドから離れた第１リードと、
    　前記第１半導体素子および前記第１リードの各々に導電接合された第１導通部材と、をさらに備え、
    　前記第１導通部材は、前記封止樹脂に覆われている、請求項４に記載の半導体装置。
  10. 　前記補強材は、絶縁層と、前記絶縁層に積層された第１金属層と、有し、
    　前記第１金属層は、前記第１ダイパッドに接合されている、請求項９に記載の半導体装置。
  11. 　前記封止樹脂の一部は、前記第１方向において前記絶縁層と前記第１導通部材との間に挟まれている、請求項１０に記載の半導体装置。
  12. 　前記補強材は、前記絶縁層を基準として前記第１金属層とは反対側に位置し、かつ前記絶縁層に積層された第２金属層を有し、
    　前記第２金属層は、前記第１導通部材に接合されている、請求項１０に記載の半導体装置。
  13. 　前記絶縁層の熱伝導率は、前記封止樹脂の熱伝導率よりも高い、請求項１２に記載の半導体装置。
  14. 　前記補強材は、金属からなる、請求項９に記載の半導体装置。
  15. 　前記第１半導体素子は、前記第１ダイパッドに導電接合されており、
    　前記第１ダイパッドは、前記第１方向において前記第１半導体素子とは反対側を向く第１裏面を有し、
    　前記第１裏面は、前記封止樹脂から露出している、請求項９ないし１４のいずれかに記載の半導体装置。
  16. 　第２ダイパッドと、
    　前記第２ダイパッドに導電接合された第２半導体素子と、
    　前記第２半導体素子および前記第１ダイパッドの各々に導電接合された第２導通部材と、をさらに備え、
    　前記第２半導体素子および前記第２導通部材は、前記封止樹脂に覆われており、
    　前記第２ダイパッドは、前記第１方向において前記第１半導体素子とは反対側を向く第２裏面を有し、
    　前記第２裏面は、前記封止樹脂から露出している、請求項１５に記載の半導体装置。
  17. 　前記第１ダイパッドにつながる第２リードと、
    　前記第２ダイパッドにつながる第３リードと、をさらに備え、
    　前記第３リードは、前記第１リードを基準として前記第２リードとは反対側に位置しており、
    　前記第１リード、前記第２リードおよび前記第３リードの各々の一部は、前記封止樹脂から外部に突出している、請求項１６に記載の半導体装置。
PCT/JP2023/034653 2022-10-17 2023-09-25 半導体装置 WO2024084899A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-166169 2022-10-17
JP2022166169 2022-10-17

Publications (1)

Publication Number Publication Date
WO2024084899A1 true WO2024084899A1 (ja) 2024-04-25

Family

ID=90737552

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/034653 WO2024084899A1 (ja) 2022-10-17 2023-09-25 半導体装置

Country Status (1)

Country Link
WO (1) WO2024084899A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295970A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体装置及び半導体装置製造方法
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2008172115A (ja) * 2007-01-15 2008-07-24 Rohm Co Ltd 半導体装置
JP2012209343A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2018093093A (ja) * 2016-12-05 2018-06-14 大日本印刷株式会社 リードフレームおよび半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295970A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体装置及び半導体装置製造方法
JP2006190850A (ja) * 2005-01-07 2006-07-20 Renesas Technology Corp 半導体装置およびその製造方法
JP2008172115A (ja) * 2007-01-15 2008-07-24 Rohm Co Ltd 半導体装置
JP2012209343A (ja) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd 半導体装置および半導体装置の製造方法
JP2018093093A (ja) * 2016-12-05 2018-06-14 大日本印刷株式会社 リードフレームおよび半導体装置

Similar Documents

Publication Publication Date Title
WO2022030244A1 (ja) 半導体装置
WO2022118633A1 (ja) 半導体装置
WO2019235146A1 (ja) 半導体モジュール
WO2024084899A1 (ja) 半導体装置
US20210407954A1 (en) Semiconductor device
WO2022019023A1 (ja) 半導体装置
WO2021176996A1 (ja) 半導体装置および半導体装置の製造方法
JP7489181B2 (ja) 半導体装置
WO2024018790A1 (ja) 半導体装置
WO2024106219A1 (ja) 半導体装置
WO2023063025A1 (ja) 半導体装置
WO2023218943A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置
WO2020044668A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
WO2021172015A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2023032667A1 (ja) 半導体装置、および半導体装置の取付け構造
WO2023199808A1 (ja) 半導体装置
WO2021215294A1 (ja) 半導体装置
WO2023120185A1 (ja) 半導体装置
WO2022259825A1 (ja) 半導体装置
WO2024085003A1 (ja) 半導体装置の冷却構造体
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2022168618A1 (ja) 半導体装置