WO2022259825A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022259825A1
WO2022259825A1 PCT/JP2022/020468 JP2022020468W WO2022259825A1 WO 2022259825 A1 WO2022259825 A1 WO 2022259825A1 JP 2022020468 W JP2022020468 W JP 2022020468W WO 2022259825 A1 WO2022259825 A1 WO 2022259825A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal layer
semiconductor device
edge
bonding
Prior art date
Application number
PCT/JP2022/020468
Other languages
English (en)
French (fr)
Inventor
小鵬 呉
央至 佐藤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202280040265.7A priority Critical patent/CN117425960A/zh
Priority to DE112022002542.5T priority patent/DE112022002542T5/de
Priority to JP2023527588A priority patent/JPWO2022259825A1/ja
Publication of WO2022259825A1 publication Critical patent/WO2022259825A1/ja
Priority to US18/489,512 priority patent/US20240047300A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present disclosure relates to semiconductor devices.
  • Patent Document 1 discloses an example of a semiconductor device (power module) in which a plurality of semiconductor elements are bonded to a conductor layer. A plurality of semiconductor elements are joined to the conductor layer via the solder layer. Thereby, when the semiconductor device is used, heat generated from the plurality of semiconductor elements is conducted to the conductor layer through the solder layer.
  • the bonding interfaces (the interface between the conductive layer and the solder layer and the interface between the solder layer and the plurality of semiconductor elements) interposed between the conductor layer and the plurality of semiconductor elements ) is confirmed to decrease in the long term. Therefore, in order to improve the reliability of the semiconductor device, a measure for stabilizing the heat dissipation at the junction interface over a long period of time is desired.
  • one object of the present disclosure is to provide a semiconductor device capable of stabilizing the heat dissipation at the bonding interface interposed between the supporting layer and the semiconductor element for a long period of time.
  • a semiconductor device provided by the present disclosure includes a support layer, a semiconductor element having an element metal layer facing the support layer, and a bonding layer interposed between the support layer and the element metal layer,
  • the element metal layer has a first edge extending in a first direction orthogonal to the thickness direction of the semiconductor element, and the bonding layer is located closest to the first edge and is the first edge.
  • the second edge extends in the thickness direction and is separated from the element metal layer when viewed in the thickness direction, the second edge is perpendicular to the thickness direction and the first direction.
  • a distance from the first edge to the second edge in a direction is less than or equal to twice the thickness of the bonding layer.
  • the semiconductor device According to the semiconductor device according to the present disclosure, it is possible to stabilize the heat dissipation at the bonding interface interposed between the support layer and the semiconductor element for a long period of time.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 2 is a perspective view corresponding to FIG. 1, and omits illustration of the sealing resin.
  • FIG. 3 is a perspective view corresponding to FIG. 1, omitting the illustration of the sealing resin and the second conductive member.
  • 4 is a plan view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a plan view corresponding to FIG. 4 and sees through the sealing resin.
  • 6 is a partially enlarged view of FIG. 5.
  • FIG. FIG. 7 is a plan view corresponding to FIG. 4, and omits illustration of the sealing resin and the second conductive member.
  • 8 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 2 is a perspective view corresponding to FIG. 1, and omits illustration of the sealing resin.
  • FIG. 3 is a perspective
  • FIG. 9 is a bottom view of the semiconductor device shown in FIG. 1.
  • FIG. 10 is a rear view of the semiconductor device shown in FIG. 1.
  • FIG. 11 is a front view of the semiconductor device shown in FIG. 1.
  • FIG. 12 is a cross-sectional view taken along line XII-XII in FIG.
  • FIG. 13 is a cross-sectional view along line XIII-XIII in FIG. 14 is a partially enlarged view of FIG. 13.
  • FIG. 15 is a cross-sectional view along line XV-XV in FIG. 5.
  • FIG. 16 is a cross-sectional view taken along line XVI--XVI of FIG.
  • FIG. 17 is a cross-sectional view along line XVII-XVII of FIG.
  • FIG. 18 is a partially enlarged view of FIG. 7.
  • FIG. 19 is a cross-sectional view along line XIX-XIX in FIG. 18.
  • FIG. 20 is a partially enlarged view of FIG. 19.
  • FIG. 21 is a partially enlarged view of FIG. 19.
  • FIG. 22 is a cross-sectional view along line XXII-XXII of FIG. 18.
  • FIG. 23 is a partially enlarged view of FIG. 22.
  • FIG. 24 is a circuit diagram of the semiconductor device shown in FIG. 1.
  • FIG. FIG. 25 is a partially enlarged plan view of the first modification of the semiconductor device shown in FIG. 1, which is transparent through the sealing resin.
  • 26 is a cross-sectional view along line XXVI-XXVI of FIG. 25.
  • FIG. 27 is a partially enlarged plan view of a second modification of the semiconductor device shown in FIG. 1, which is transparent through the sealing resin.
  • 28 is a cross-sectional view taken along line XXVIII--XXVIII of FIG. 27.
  • FIG. FIG. 29 is a partially enlarged cross-sectional view of a semiconductor device according to a second embodiment of the present disclosure; 30 is a partially enlarged cross-sectional view of the semiconductor device shown in FIG. 29.
  • FIG. 31 is a partially enlarged view of FIG. 29.
  • FIG. 32 is a partially enlarged cross-sectional view of a modification of the semiconductor device shown in FIG. 29.
  • FIG. 33 is a partially enlarged cross-sectional view of a semiconductor device according to a third embodiment of the present disclosure;
  • FIG. 34 is a partially enlarged cross-sectional view of the semiconductor device shown in FIG. 33.
  • FIG. The semiconductor device A10 includes a support 11, a support layer 12, a first input terminal 13, an output terminal 14, a second input terminal 15, a pair of first gate terminals 161, a pair of second gate terminals 162, and a plurality of semiconductor elements 21. , a bonding layer 23 , a first conducting member 31 , a second conducting member 32 , a plurality of gate wires 41 , and a sealing resin 50 .
  • the semiconductor device A10 includes a pair of first detection terminals 171, a pair of second detection terminals 172, a pair of first diode terminals 181, a pair of second diode terminals 182, a plurality of detection wires 42, a plurality of diode wires 43, and a pair of control wirings 60 .
  • the sealing resin 50 is shown through for convenience of understanding.
  • the permeated sealing resin 50 is indicated by an imaginary line (chain double-dashed line).
  • the second conducting member 32 is also shown for convenience of understanding.
  • the thickness direction of the semiconductor element 21 is called “thickness direction z" for convenience.
  • One direction perpendicular to the thickness direction z is called a “first direction x”.
  • a direction orthogonal to both the thickness direction z and the first direction x is called a "second direction y”.
  • the semiconductor device A 10 converts the DC power supply voltage applied to the first input terminal 13 and the second input terminal 15 into AC power by the semiconductor element 21 .
  • the converted AC power is input from the output terminal 14 to a power supply object such as a motor.
  • the semiconductor device A10 is used, for example, in a power conversion circuit such as an inverter.
  • the support 11 is located on the side opposite to the plurality of semiconductor elements 21 with the support layer 12 interposed therebetween in the thickness direction z.
  • the support 11 supports the support layer 12 .
  • the support 11 is composed of a DBC (Direct Bonded Copper) substrate.
  • the support 11 includes an insulating layer 111, an intermediate layer 112 and a heat dissipation layer 113.
  • FIG. The support 11 is covered with a sealing resin 50 except for part of the heat dissipation layer 113 .
  • the insulating layer 111 includes a portion interposed between the intermediate layer 112 and the heat dissipation layer 113 in the thickness direction z.
  • the insulating layer 111 is made of a material with relatively high thermal conductivity.
  • Insulating layer 111 is made of ceramics containing, for example, aluminum nitride (AlN).
  • the insulating layer 111 may be made of an insulating resin sheet instead of ceramics. The thickness of the insulating layer 111 is thinner than the thickness of the support layer 12 .
  • the intermediate layer 112 is positioned on one side of the insulating layer 111 in the thickness direction z.
  • the intermediate layer 112 includes a pair of regions spaced apart from each other in the first direction x.
  • the composition of the intermediate layer 112 includes copper (Cu). That is, intermediate layer 112 contains copper.
  • the intermediate layer 112 is surrounded by the periphery of the insulating layer 111 when viewed in the thickness direction z.
  • the heat dissipation layer 113 is located on the side opposite to the intermediate layer 112 and the support layer 12 with the insulating layer 111 interposed therebetween in the thickness direction z. As shown in FIG. 9, the heat dissipation layer 113 is exposed from the sealing resin 50. As shown in FIG. A heat sink (not shown) is bonded to the heat dissipation layer 113 .
  • the composition of the heat dissipation layer 113 contains copper.
  • the thickness of the heat dissipation layer 113 is thicker than the thickness of the insulating layer 111 .
  • the heat dissipation layer 113 is surrounded by the periphery of the insulating layer 111 when viewed in the thickness direction z.
  • the support layer 12 is bonded to the support 11 as shown in FIGS.
  • Support layer 12 contains a metal element.
  • the metal element is copper. Therefore, the support layer 12 has conductivity.
  • the support layer 12 includes a first support layer 121 and a second support layer 122 spaced apart from each other in the first direction x.
  • the first support layer 121 has a first main surface 121A and a first back surface 121B facing opposite sides in the thickness direction z.
  • the first principal surface 121A faces the plurality of semiconductor elements 21 .
  • the first back surface 121B is joined to one of the pair of regions of the intermediate layer 112 via the first adhesive layer 19 .
  • the first adhesive layer 19 is a brazing material containing silver (Ag) in its composition, for example.
  • the second support layer 122 has a second major surface 122A and a second back surface 122B facing opposite sides in the thickness direction z.
  • the second main surface 122A faces the same side as the first main surface 121A in the thickness direction z.
  • the second back surface 122B is bonded to the other of the pair of regions of the intermediate layer 112 via the first adhesive layer 19 .
  • the semiconductor element 21 is, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor).
  • the semiconductor element 21 may be a switching element such as an IGBT (Insulated Gate Bipolar Transistor) or a diode.
  • the semiconductor element 21 is an n-channel MOSFET with a vertical structure.
  • Semiconductor device 21 includes a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • the plurality of semiconductor elements 21 includes two first elements 21A, two second elements 21B, a third element 21C and a fourth element 21D.
  • the structure of the two second elements 21B is the same as the structure of the two first elements 21A.
  • the structure of the fourth element 21D is the same as the structure of the third element 21C.
  • the two first elements 21A and the third element 21C are mounted on the first main surface 121A of the first support layer 121.
  • the two first elements 21A and the third element 21C are arranged along the second direction y.
  • the two second elements 21B and the fourth element 21D are mounted on the second main surface 122A of the second support layer 122.
  • the two second elements 21B and the fourth element 21D are arranged along the second direction y.
  • the plurality of semiconductor elements 21 have element metal layers 211 , first electrodes 212 and second electrodes 213 .
  • the element metal layer 211 faces the support layer 12. As shown in FIG. In the semiconductor device A10, the element metal layer 211 is electrically connected to the circuit formed in the semiconductor element 21. As shown in FIG. Therefore, the element metal layer 211 corresponds to the electrode of the semiconductor element 21 . In addition, the element metal layer 211 may not correspond to the electrode of the semiconductor element 21, as in a switching element of horizontal structure. In this case, the support layer 12 does not provide a conductive path over the semiconductor element 21 . A current corresponding to power before being converted by the semiconductor element 21 flows through the element metal layer 211 . That is, the element metal layer 211 corresponds to the drain electrode of the semiconductor element 21 .
  • the first electrode 212 is located on the side opposite to the element metal layer 211 in the thickness direction z. A current corresponding to the power converted by the semiconductor element 21 flows through the first electrode 212 . That is, the first electrode 212 corresponds to the source electrode of the semiconductor element 21 .
  • the second electrode 213 is positioned on the same side as the first electrode 212 in the thickness direction z.
  • a gate voltage for driving the semiconductor element 21 is applied to the second electrode 213 . That is, the second electrode 213 corresponds to the gate electrode of the semiconductor element 21 .
  • the area of the second electrode 213 is smaller than the area of the first electrode 212 when viewed in the thickness direction z.
  • the third element 21C and the fourth element 21D further have a third electrode 214 and a pair of fourth electrodes 215.
  • the same current as the current flowing through the first electrode 212 of the third element 21C flows through the third electrode 214 of the third element 21C.
  • the same current as that flowing through the first electrode 212 of the fourth element 21D flows through the third electrode 214 of the fourth element 21D.
  • a half-bridge type switching circuit is configured in the semiconductor device A20.
  • the two first elements 21A and the third element 21C constitute an upper arm circuit of the switching circuit. In the upper arm circuit, the two first elements 21A and the third element 21C are connected in parallel.
  • the two second elements 21B and the fourth element 21D constitute a lower arm circuit of the switching circuit. In the lower arm circuit, the two second elements 21B and the fourth element 21D are connected in parallel.
  • the multiple semiconductor elements 21 include a switching function section Q1 and a freewheeling diode D2. Furthermore, the third element 21C and the fourth element 21D have a diode function portion D1. The pair of fourth electrodes 215 are electrically connected to the diode function part D1.
  • the bonding layer 23 is interposed between the support layer 12 and one of the element metal layers 211 of the plurality of semiconductor elements 21, as shown in FIGS.
  • the composition of the bonding layer 23 contains aluminum (Al).
  • the Vickers hardness of the bonding layer 23 is lower than the Vickers hardness of the support layer 12 .
  • the element metal layers 211 of the plurality of semiconductor elements 21 are bonded to the supporting layer 12 through the bonding layer 23 by solid phase diffusion.
  • the element metal layers 211 of the two first elements 21A and the third element 21C are electrically connected to the first support layer 121 .
  • the element metal layers 211 of the second element 21B and the fourth element 21D are electrically connected to the second support layer 122 . Bonding by solid phase diffusion is required to be performed under high temperature and high pressure conditions.
  • a solid-phase diffusion bonding layer 24 is interposed between the support layer 12 and one of the element metal layers 211 of the plurality of semiconductor elements 21 .
  • the solid phase diffusion bonding layer 24 is a concept of a metal bonding layer positioned at the interface between two metal layers that are in contact with each other and are bonded by solid phase diffusion.
  • the solid state diffusion bonding layer 24 does not necessarily exist as a metallic bonding layer having a significant thickness.
  • impurities and voids mixed in when bonding by solid-phase diffusion may be confirmed as portions remaining along the interface between the two metal layers.
  • the solid phase diffusion bonding layer 24 includes a first bonding layer 241 and a second bonding layer 242 that are separated from each other in the thickness direction z.
  • the first bonding layer 241 is located between the support layer 12 and the bonding layer 23 .
  • the first bonding layer 241 is located at the interface between the support layer 12 and the bonding layer 23.
  • the second bonding layer 242 is located between the bonding layer 23 and one of the element metal layers 211 of the plurality of semiconductor elements 21 .
  • the second bonding layer 242 is located at the interface between the bonding layer 23 and the element metal layer 211 .
  • the element metal layers 211 of the plurality of semiconductor elements 21 have a first edge 211A and a third edge 211B.
  • the first edge 211A and the third edge 211B are included in the periphery of the element metal layer 211 .
  • the first edge 211A extends in the first direction x.
  • the first edge 211A includes a pair of sections spaced apart from each other in the second direction y.
  • the third edge 211B extends in the second direction y.
  • the third edge 211B includes a pair of sections spaced apart from each other in the first direction x.
  • the bonding layer 23 has a second edge 23A and a fourth edge 23B.
  • the second edge 23A and the fourth edge 23B are included in the peripheral edges of the bonding layer 23 .
  • the second edge 23A is located closest to the first edge 211A of the element metal layer 211 and extends in the first direction x.
  • the second edge 23A includes a pair of sections spaced apart from each other in the second direction y.
  • the fourth edge 23B is located closest to the third edge 211B of the element metal layer 211 and extends in the second direction y.
  • the fourth edge 23B includes a pair of sections spaced apart from each other in the first direction x.
  • a distance d1 is a distance in the second direction y from the first edge 211A of the element metal layer 211 to the second edge 23A of the bonding layer 23 .
  • a distance d2 is a distance in the first direction x from the third edge 211B of the element metal layer 211 to the fourth edge 23B of the bonding layer 23 .
  • the distance d2 is positive when the fourth edge 23B is separated from the element metal layer 211 when viewed in the thickness direction z.
  • the distance d2 is 0 or negative.
  • the thickness t is 0.3 mm or less, and the standard is 0.2 mm. Such a relationship also holds for the distance d2.
  • the peripheral edge of the bonding layer 23 including the second edge 23A and the fourth edge 23B surrounds the peripheral edge of the element metal layer 211 including the first edge 211A and the third edge 211B.
  • the bonding layer 23 has bonding surfaces 231 facing the element metal layers 211 of the plurality of semiconductor elements 21 .
  • a convex portion 232 is formed on the bonding layer 23 so as to protrude from the bonding surface 231 in the thickness direction z.
  • the protrusion 232 is positioned between the first edge 211A of the element metal layer 211 and the second edge 23A of the bonding layer 23 in the second direction y.
  • a distance p1 between the first edge 211A and the projection 232 in the second direction y is shorter than a distance p2 between the projection 232 and the second edge 23A of the bonding layer 23 in the second direction y.
  • the protrusion 232 is also located between the third edge 211B of the element metal layer 211 and the fourth edge 23B of the bonding layer 23 in the first direction x.
  • a distance p3 in the first direction x between the third edge 211B and the protrusion 232 is shorter than a distance p4 in the first direction x between the protrusion 232 and the fourth edge 23B.
  • the first input terminal 13 is positioned on one side of the support layer 12 in the first direction x and connected to the first support layer 121, as shown in FIGS. Thereby, the first input terminal 13 is electrically connected to the element metal layers 211 of the two first elements 21A and the third element 21C through the first support layer 121 .
  • the first input terminal 13 is a P terminal (positive electrode) to which a DC power supply voltage to be converted is applied.
  • the first input terminal 13 extends from the first support layer 121 in the first direction x.
  • the first input terminal 13 has a covered portion 13A and an exposed portion 13B. As shown in FIG. 13 , the cover portion 13A is connected to the first support layer 121 and covered with the sealing resin 50 .
  • the covering portion 13A is flush with the first main surface 121A of the first support layer 121 .
  • the exposed portion 13B extends in the first direction x from the covered portion 13A and is exposed from the sealing resin 50 .
  • the thickness of the first input terminal 13 is thinner than the thickness of the first support layer 121 .
  • the output terminal 14 is located on the opposite side of the support layer 12 from the first input terminal 13 in the first direction x and is connected to the second support layer 122, as shown in FIGS. As a result, the output terminal 14 is electrically connected to the element metal layers 211 of the two second elements 21B and the fourth element 21D through the second support layer 122 .
  • the AC power converted by the semiconductor element 21 is output from the output terminal 14 .
  • the output terminal 14 includes a pair of regions spaced apart from each other in the second direction y.
  • the output terminal 14 has a covered portion 14A and an exposed portion 14B. As shown in FIG. 13, the covering portion 14A is connected to the second support layer 122 and covered with the sealing resin 50. As shown in FIG.
  • the covering portion 14A is flush with the second main surface 122A of the second support layer 122 .
  • the exposed portion 14B extends in the first direction x from the covered portion 14A and is exposed from the sealing resin 50 .
  • the thickness of the output terminal 14 is thinner than the thickness of the second support layer 122 .
  • the second input terminal 15 is located on the same side as the first input terminal 13 with respect to the support layer 12 in the first direction x, and is located away from the support layer 12, as shown in FIGS.
  • the second input terminal 15 is electrically connected to the first electrodes 212 of the two second elements 21B and the fourth element 21D.
  • the second input terminal 15 is an N terminal (negative electrode) to which a DC power supply voltage to be converted is applied.
  • the second input terminal 15 includes a pair of regions spaced apart from each other in the second direction y.
  • a first input terminal 13 is positioned between the pair of regions in the second direction y.
  • the second input terminal 15 has a covered portion 15A and an exposed portion 15B. As shown in FIG. 12 , the covering portion 15A is positioned apart from the first support layer 121 and covered with the sealing resin 50 .
  • the exposed portion 15B extends from the covered portion 15A in the first direction x and is exposed from the sealing resin 50 .
  • the pair of control wirings 60 includes a first gate terminal 161, a second gate terminal 162, a first detection terminal 171, a second detection terminal 172, a pair of first diode terminals 181, a pair of second diode terminals 182, and a plurality of constitutes a part of the conductive path with the semiconductor element 21 of .
  • the pair of control wires 60 includes a first wire 601 and a second wire 602 .
  • the first wiring 601 is located between the two first and third elements 21A and 21C and the first input terminal 13 and the second input terminal 15, respectively.
  • the first wiring 601 is joined to the first major surface 121A of the first support layer 121 .
  • the second wiring 602 is positioned between the two second elements 21B and the fourth element 21D and the output terminal 14 in the first direction x.
  • the second wiring 602 is bonded to the second main surface 122A of the second support layer 122 .
  • the pair of control wirings 60 has an insulating layer 61 , multiple wiring layers 62 , a metal layer 63 , multiple holders 64 , and multiple covering layers 65 .
  • the pair of control wires 60 are covered with the sealing resin 50 except for a portion of each of the multiple holders 64 and the multiple coating layers 65 .
  • the insulating layer 61 includes portions interposed between the plurality of wiring layers 62 and the metal layer 63 in the thickness direction z.
  • Insulating layer 61 is made of ceramics, for example.
  • the insulating layer 61 may be made of an insulating resin sheet instead of ceramics.
  • the plurality of wiring layers 62 are positioned on one side of the insulating layer 61 in the thickness direction z.
  • the composition of each of the plurality of wiring layers 62 contains copper.
  • the plurality of wiring layers 62 includes a first wiring layer 621, a second wiring layer 622, and a pair of third wiring layers 623.
  • the area of each of the pair of third wiring layers 623 is smaller than the area of each of the first wiring layer 621 and the second wiring layer 622 .
  • the metal layer 63 is located on the opposite side of the plurality of wiring layers 62 with the insulating layer 61 interposed in the thickness direction z.
  • the composition of metal layer 63 includes copper.
  • the metal layer 63 of the first wiring 601 is bonded to the first major surface 121A of the first support layer 121 by the second adhesive layer 68 .
  • the metal layer 63 of the second wiring 602 is bonded to the second main surface 122A of the second support layer 122 by the second adhesive layer 68.
  • the second adhesive layer 68 is made of a material that may or may not be electrically conductive.
  • the second adhesive layer 68 is solder, for example.
  • the multiple holders 64 are individually joined to the multiple wiring layers 62 by the third adhesive layer 69 .
  • the plurality of holders 64 are made of a conductive material such as metal.
  • Each of the plurality of holders 64 has a tubular shape extending along the thickness direction z.
  • One ends of the plurality of holders 64 are individually joined to the plurality of wiring layers 62 .
  • the other ends of the multiple holders 64 are exposed from the sealing resin 50 .
  • the third adhesive layer 69 has conductivity.
  • the third adhesive layer 69 is solder, for example.
  • the multiple coating layers 65 individually cover the portions of the multiple holders 64 exposed from the sealing resin 50 .
  • the plurality of coating layers 65 are individually arranged on the second protrusions 58 of the sealing resin 50, which will be described later.
  • the multiple covering layers 65 have electrical insulation.
  • the plurality of coating layers 65 are made of a material containing resin, for example.
  • the first gate terminal 161, the second gate terminal 162, the first sensing terminal 171, the second sensing terminal 172, the pair of first diode terminals 181, and the pair of second diode terminals 182 are arranged as shown in FIGS. and a metal pin extending in the thickness direction z. These terminals are individually press-fitted into a plurality of holders 64 of the pair of control wirings 60 . These terminals are thereby supported by a plurality of holders 64 . Further, as shown in FIGS. 10, 11 and 17, a portion of each of these terminals is covered with one of a plurality of covering layers 65 of the pair of control wirings 60.
  • the first gate terminal 161 is press-fitted into the holder 64 joined to the first wiring layer 621 of the first wiring 601 among the plurality of holders 64 of the pair of control wirings 60 . Thereby, the first gate terminal 161 is supported by the holder 64 and electrically connected to the first wiring layer 621 of the first wiring 601 . Furthermore, the first gate terminal 161 is electrically connected to the second electrodes 213 of the two first elements 21A and the third element 21C. A gate voltage for driving the two first elements 21A and the third element 21C is applied to the first gate terminal 161 .
  • the first detection terminal 171 is press-fitted into the holder 64 joined to the second wiring layer 622 of the first wiring 601 among the plurality of holders 64 of the pair of control wirings 60. there is Thereby, the first detection terminal 171 is supported by the holder 64 and electrically connected to the second wiring layer 622 of the first wiring 601 . Furthermore, the first detection terminal 171 is electrically connected to the two first electrodes 212 of the first element 21A and the third electrode 214 of the third element 21C. At the first detection terminal 171, a voltage corresponding to the maximum current among the current flowing through each of the first electrodes 212 of the two first elements 21A and the current flowing through the third electrode 214 of the third element 21C is applied. applied.
  • the pair of first diode terminals 181 are connected to the pair of holders 64 joined to the pair of third wiring layers 623 of the first wiring 601 among the plurality of holders 64 of the pair of control wirings 60. Pressed in individually. Thereby, the pair of first diode terminals 181 are supported by the pair of holders 64 and electrically connected to the pair of third wiring layers 623 of the first wiring 601 . Further, the pair of first diode terminals 181 are electrically connected to the pair of fourth electrodes 215 of the third element 21C.
  • the second gate terminal 162 is press-fitted into the holder 64 joined to the first wiring layer 621 of the second wiring 602 among the plurality of holders 64 of the pair of control wirings 60. there is Thereby, the second gate terminal 162 is supported by the holder 64 and electrically connected to the first wiring layer 621 of the second wiring 602 . Further, the second gate terminal 162 is electrically connected to the second electrodes 213 of the two second elements 21B and the fourth element 21D. A gate voltage for driving the two second elements 21B and the fourth element 21D is applied to the second gate terminal 162 .
  • the second detection terminal 172 is press-fitted into the holder 64 joined to the second wiring layer 622 of the second wiring 602 among the plurality of holders 64 of the pair of control wirings 60. there is Thereby, the second detection terminal 172 is supported by the holder 64 and electrically connected to the second wiring layer 622 of the second wiring 602 . Furthermore, the second detection terminal 172 is electrically connected to the first electrode 212 of the two second elements 21B and the third electrode 214 of the fourth element 21D. At the second detection terminal 172, a voltage corresponding to the maximum current among the current flowing through each of the first electrodes 212 of the two second elements 21B and the current flowing through the third electrode 214 of the fourth element 21D is applied. applied.
  • the pair of second diode terminals 182 are connected to the pair of third wiring layers 623 of the second wiring 602 among the plurality of holders 64 of the pair of control wirings 60. They are individually press-fitted into holders 64 . Thereby, the pair of second diode terminals 182 are supported by the pair of holders 64 and electrically connected to the pair of third wiring layers 623 of the second wiring 602 . Further, the pair of second diode terminals 182 are electrically connected to the pair of fourth electrodes 215 of the fourth element 21D.
  • the plurality of gate wires 41 are joined to the second electrodes 213 of the two first elements 21A and the third element 21C and the first wiring layer 621 of the first wiring 601, as shown in FIG. Thereby, the first gate terminal 161 is electrically connected to the second electrodes 213 of the two first elements 21A and the third element 21C. Furthermore, the plurality of gate wires 41 are joined to the second electrodes 213 of the two second elements 21B and the fourth element 21D and the first wiring layer 621 of the second wiring 602, as shown in FIG. . Thereby, the second gate terminal 162 is electrically connected to the second electrodes 213 of the two second elements 21B and the fourth element 21D.
  • the composition of the plurality of gate wires 41 contains gold (Au). In addition, the composition of the plurality of gate wires 41 may contain copper or aluminum.
  • the plurality of detection wires 42 are connected to the first electrode 212 of the two first elements 21A, the third electrode 214 of the third element 21C, and the second wiring layer 622 of the first wiring 601, as shown in FIG. are spliced. Thereby, the first detection terminal 171 is electrically connected to the two first electrodes 212 of the first element 21A and the third electrode 214 of the third element 21C. Furthermore, as shown in FIG. 7, the plurality of detection wires 42 are connected to the first electrode 212 of the two second elements 21B, the third electrode 214 of the fourth element 21D, and the second wiring layer 622 of the second wiring 602.
  • the composition of the plurality of sensing wires 42 includes gold. Alternatively, the composition of the plurality of sensing wires 42 may contain copper or aluminum.
  • the plurality of diode wires 43 are individually joined to the pair of fourth electrodes 215 of the third element 21C and the pair of third wiring layers 623 of the first wiring 601, as shown in FIG. Thereby, the pair of first diode terminals 181 are electrically connected to the pair of fourth electrodes 215 of the third element 21C. Furthermore, the plurality of diode wires 43 are individually joined to the pair of fourth electrodes 215 of the fourth element 21D and the pair of third wiring layers 623 of the second wiring 602, as shown in FIG. Thereby, the pair of second diode terminals 182 are electrically connected to the pair of fourth electrodes 215 of the fourth element 21D.
  • the composition of the plurality of diode wires 43 includes gold. In addition, the composition of the plurality of diode wires 43 may contain copper or aluminum.
  • the first conductive member 31 includes the first electrode 212 of the two first elements 21A, the first electrode 212 of the third element 21C, and the second main surface 122A of the second support layer 122. is joined to Thereby, the first electrode 212 of the two first elements 21A and the first electrode 212 of the third element 21C are electrically connected to the second support layer 122 .
  • the composition of the first conduction member 31 contains copper.
  • the first conducting member 31 is a metal clip.
  • the first conducting member 31 has a main body portion 311 , a plurality of first joint portions 312 , a plurality of first connecting portions 313 , a second joint portion 314 and a second connecting portion 315 .
  • the main body part 311 constitutes the main part of the first conducting member 31 . As shown in FIG. 7, the body portion 311 extends in the second direction y. As shown in FIG. 13 , the body portion 311 straddles between the first support layer 121 and the second support layer 122 .
  • the plurality of first joints 312 are individually joined to the first electrodes 212 of the two first elements 21A and the third element 21C.
  • Each of the multiple first joints 312 faces the first electrode 212 of one of the two first elements 21A and the third element 21C. Openings 312A penetrating in the thickness direction z are provided in the plurality of first joint portions 312 .
  • the plurality of first connecting portions 313 are connected to the main body portion 311 and the plurality of first joint portions 312 .
  • the plurality of first connecting parts 313 are positioned apart from each other in the second direction y.
  • the plurality of first connecting portions 313 when viewed in the second direction y, are arranged on the first main surface 121A of the first support layer 121 as they go from the plurality of first joint portions 312 toward the main body portion 311 .
  • an acute angle ⁇ (see FIG. 22) formed by the plurality of first connecting portions 313 with respect to the plurality of first joint portions 312 is 30° or more and 60° or less.
  • the second joint 314 is joined to the second main surface 122A of the second support layer 122. As shown in FIGS. The second joint portion 314 faces the second main surface 122A. The second joint portion 314 extends in the second direction y. The dimension of the second joint portion 314 in the second direction y is equal to the dimension of the main body portion 311 in the second direction y.
  • the second connecting portion 315 is connected to the main body portion 311 and the second joint portion 314 .
  • the second connecting portion 315 is inclined away from the second main surface 122A of the second support layer 122 as it goes from the second joint portion 314 toward the main body portion 311 .
  • the dimension of the second connecting portion 315 in the second direction y is equal to the dimension of the main body portion 311 in the second direction y.
  • the semiconductor device A10 further includes a first conductive bonding layer 33, as shown in FIGS.
  • the first conductive bonding layer 33 is interposed between the first electrodes 212 of the two first elements 21A and the third element 21C and the plurality of first bonding portions 312 .
  • a part of the first conductive bonding layer 33 enters the openings 312 ⁇ /b>A of the plurality of first bonding portions 312 .
  • the first conductive bonding layer 33 electrically connects the first electrodes 212 of the two first elements 21A and the third element 21C to the plurality of first bonding portions 312 .
  • the first conductive bonding layer 33 is solder, for example.
  • the first conductive bonding layer 33 may contain a sintered body of metal particles.
  • the semiconductor device A10 further includes a second conductive bonding layer 34, as shown in FIG.
  • the second conductive bonding layer 34 is interposed between the second main surface 122A of the second support layer 122 and the second bonding portion 314 .
  • the second conductive bonding layer 34 conductively bonds the second main surface 122 ⁇ /b>A and the second bonding portion 314 .
  • the second conductive bonding layer 34 is solder, for example.
  • the second conductive bonding layer 34 may contain a sintered body of metal particles.
  • the second conductive member 32 is joined to the first electrode 212 of the two second elements 21B, the first electrode 212 of the fourth element 21D, and the covering portion 15A of the second input terminal 15. It is As a result, the first electrodes 212 of the two second elements 21B and the first electrode 212 of the fourth element 21D are electrically connected to the second input terminal 15 .
  • the composition of the second conducting member 32 contains copper.
  • the second conducting member 32 is a metal clip.
  • the second conduction member 32 includes a pair of main body portions 321, a plurality of third joint portions 322, a plurality of third connection portions 323, a pair of fourth joint portions 324, a pair of fourth connection portions 325, and a pair of intermediate portions 326. , and a plurality of lateral beam portions 327 .
  • the pair of body parts 321 are positioned apart from each other in the second direction y.
  • the pair of body portions 321 extends in the first direction x.
  • the pair of main body portions 321 are arranged parallel to the first main surface 121A of the first support layer 121 and the second main surface 122A of the second support layer 122 .
  • the pair of main body portions 321 are located farther from the first main surface 121A and the second main surface 122A than the main body portion 311 of the first conduction member 31 is.
  • the pair of intermediate portions 326 are positioned apart from each other in the second direction y and positioned between the pair of main body portions 321 in the second direction y.
  • a pair of intermediate portions 326 extend in the first direction x.
  • the dimension of each of the pair of intermediate portions 326 in the first direction x is smaller than the dimension of each of the pair of main body portions 321 in the first direction x.
  • Two second elements 21B are positioned on both sides of one of the pair of intermediate portions 326 in the second direction y when viewed in the thickness direction z. As viewed in the thickness direction z, one of the two second elements 21B and the fourth element 21D are positioned on both sides of the other intermediate portion 326 of the pair of intermediate portions 326 in the second direction y.
  • the multiple third joints 322 are individually joined to the first electrodes 212 of the two second elements 21B and the fourth element 21D.
  • Each of the multiple third joints 322 faces the first electrode 212 of one of the two second elements 21B and the fourth element 21D.
  • the plurality of third connecting portions 323 are connected to both sides of the plurality of third joint portions 322 in the second direction y. Furthermore, the plurality of third connecting portions 323 are connected to either the pair of body portions 321 or the pair of intermediate portions 326 . As viewed in the first direction x, each of the plurality of third connecting portions 323 moves from one of the plurality of third joint portions 322 toward one of the pair of main body portions 321 and the pair of intermediate portions 326. It is inclined away from the second main surface 122A of the second support layer 122 .
  • the pair of fourth joint portions 324 are joined to the cover portion 15A of the second input terminal 15. As shown in FIG. A pair of fourth joint portions 324 are opposed to the covering portion 15A.
  • the pair of fourth connecting portions 325 are connected to the pair of main body portions 321 and the pair of fourth joint portions 324 .
  • the pair of fourth connecting portions 325 is inclined away from the first main surface 121A of the first support layer 121 from the pair of fourth joint portions 324 toward the pair of main body portions 321. is doing.
  • the plurality of lateral beam portions 327 are arranged along the second direction y.
  • the plurality of horizontal beam portions 327 includes regions that individually overlap the plurality of first joint portions 312 of the first conduction member 31 .
  • Both sides in the second direction y of the lateral beam portion 327 positioned at the center in the second direction y among the plurality of lateral beam portions 327 are connected to a pair of intermediate portions 326 .
  • Both sides of the remaining two lateral beam portions 327 among the plurality of lateral beam portions 327 in the second direction y are connected to one of the pair of main body portions 321 and one of the pair of intermediate portions 326 .
  • the plurality of lateral beam portions 327 are convex toward the side facing the first main surface 121A of the first support layer 121 in the thickness direction z.
  • the semiconductor device A10 further includes a third conductive bonding layer 35, as shown in FIG.
  • the third conductive bonding layer 35 is interposed between the first electrodes 212 of the two second elements 21B and the fourth element 21D and the plurality of third bonding portions 322 .
  • the third conductive bonding layer 35 electrically connects the first electrodes 212 of the two second elements 21B and the fourth element 21D to the plurality of third bonding portions 322 .
  • the third conductive bonding layer 35 is solder, for example.
  • the third conductive bonding layer 35 may contain a sintered body of metal particles.
  • the semiconductor device A10 further includes a fourth conductive bonding layer 36, as shown in FIG.
  • the fourth conductive bonding layer 36 is interposed between the covering portion 15A of the second input terminal 15 and the pair of fourth bonding portions 324 .
  • the fourth conductive bonding layer 36 conductively bonds the covering portion 15A and the pair of fourth bonding portions 324 .
  • the fourth conductive bonding layer 36 is solder, for example.
  • the fourth conductive bonding layer 36 may contain a sintered body of metal particles.
  • the sealing resin 50 covers the support layer 12, the plurality of semiconductor elements 21, the first conductive member 31 and the second conductive member 32. Furthermore, the sealing resin 50 partially covers each of the support 11 , the first input terminal 13 , the output terminal 14 and the second input terminal 15 .
  • the sealing resin 50 has electrical insulation.
  • Sealing resin 50 is made of a material containing, for example, black epoxy resin.
  • the sealing resin 50 includes a top surface 51, a bottom surface 52, a pair of first side surfaces 53, a pair of second side surfaces 54, a pair of recesses 55, and a pair of grooves 56. , a plurality of first protrusions 57 and a plurality of second protrusions 58 .
  • the top surface 51 faces the same side as the first main surface 121A of the first support layer 121 in the thickness direction z.
  • the bottom surface 52 faces the opposite side of the top surface 51 in the thickness direction z.
  • the heat dissipation layer 113 of the support 11 is exposed from the bottom surface 52 .
  • the pair of first side surfaces 53 are positioned apart from each other in the first direction x.
  • the pair of first side surfaces 53 faces the first direction x and extends in the second direction y.
  • a pair of first side surfaces 53 are connected to the top surface 51 .
  • the exposed portion 13B of the first input terminal 13 and the exposed portion 15B of the second input terminal 15 are exposed from one first side surface 53 of the pair of first side surfaces 53 .
  • the exposed portion 14B of the output terminal 14 is exposed from the other first side surface 53 of the pair of first side surfaces 53 .
  • the pair of second side surfaces 54 are positioned apart from each other in the second direction y.
  • the pair of second side surfaces 54 face opposite sides in the second direction y and extend in the first direction x.
  • a pair of second side surfaces 54 are connected to the top surface 51 and the bottom surface 52 .
  • the pair of recesses 55 exposes the exposed portion 13B of the first input terminal 13 and the exposed portion 15B of the second input terminal 15 of the pair of first side surfaces 53. It is recessed from the first side surface 53 toward the first direction x.
  • the pair of recesses 55 extends from the top surface 51 to the bottom surface 52 in the thickness direction z.
  • the pair of recesses 55 are located on both sides of the first input terminal 13 in the second direction y.
  • the pair of grooves 56 are recessed from the bottom surface 52 in the thickness direction z and extend in the second direction y. Both sides of the pair of grooves 56 in the second direction y are connected to the pair of second side surfaces 54 .
  • the pair of grooves 56 are positioned apart from each other in the first direction x.
  • the support layer 12 is positioned between the pair of grooves 56 in the first direction x.
  • the plurality of first protrusions 57 protrude from the top surface 51 in the thickness direction z.
  • the plurality of first protrusions 57 are arranged at the four corners of the sealing resin 50 when viewed in the thickness direction z.
  • Each of the plurality of first projections 57 has a truncated cone shape.
  • the plurality of first projections 57 have mounting holes 571 recessed in the thickness direction z.
  • the plurality of first protrusions 57 are used when the semiconductor device A10 is attached to the driver module.
  • the driver module is responsible for driving and controlling the semiconductor device A10.
  • the plurality of second protrusions 58 protrude from the top surface 51 in the thickness direction z.
  • the plurality of second protrusions 58 includes a first gate terminal 161, a second gate terminal 162, a first detection terminal 171, a second detection terminal 172, a pair of first diode terminals 181, and a pair of are individually arranged with respect to the second diode terminal 182 of the .
  • the plurality of second protrusions 58 individually cover the plurality of holders 64 of the pair of control wires 60 . One ends of the plurality of holders 64 are exposed from the plurality of second protrusions 58 .
  • FIG. 25 is transparent through the sealing resin 50 for convenience of understanding.
  • the position of FIG. 25 is the same as the position of FIG.
  • the relationship between the distance d1 and the thickness t of the bonding layer 23 is ⁇ t ⁇ d1 ⁇ 0. Furthermore, the relationship between the distance d2 and the thickness t is ⁇ t ⁇ d2 ⁇ 0. Therefore, when viewed in the thickness direction z, the peripheral edges of the bonding layer 23 including the second edge 23A and the fourth edge 23B overlap the element metal layers 211 of the plurality of semiconductor elements 21 and overlap the first edge 211A and the third edge. It is surrounded by the periphery of the element metal layer 211 including 211B.
  • FIG. 27 is transparent through the sealing resin 50 for convenience of understanding.
  • the position of FIG. 27 is the same as the position of FIG.
  • both the distance d1 and the distance d2 are 0 in the semiconductor device A12. Therefore, when viewed in the thickness direction z, the peripheral edge of the bonding layer 23 including the second edge 23A and the fourth edge 23B corresponds to the element metal layer 211 of the plurality of semiconductor elements 21 including the first edge 211A and the third edge 211B. match the perimeter.
  • the semiconductor device A10 includes a semiconductor element 21 having an element metal layer 211 facing the support layer 12, and a bonding layer 23 interposed between the support layer 12 and the element metal layer 211.
  • the element metal layer 211 has a first edge 211A.
  • the bonding layer 23 has a second edge 23A.
  • the relationship between the distance d (distance d1) in the second direction y from the first edge 211A to the second edge 23A and the thickness t of the bonding layer 23 is ⁇ t ⁇ d ⁇ 2t.
  • the bonding state of the two material layers at the bonding interface becomes strong. Therefore, according to the semiconductor device A10, it is possible to stabilize the heat dissipation at the bonding interface interposed between the supporting layer 12 and the semiconductor element 21 for a long period of time.
  • the peripheral edge of the bonding layer 23 including the second edge 23A surrounds the peripheral edge of the element metal layer 211 of the semiconductor element 21 including the first edge 211A.
  • the area of the bonding interface interposed between the support layer 12 and the element metal layer 211 is increased, so that the bonding strength of the element metal layer 211 to the support layer 12 is improved.
  • the heat conduction efficiency of the bonding layer 23 in the direction orthogonal to the thickness direction z is improved, the heat generated from the semiconductor element 21 can be conducted to the support layer 12 more quickly.
  • the bonding layer 23 is formed with a protrusion 232 protruding from the bonding surface 231 in the thickness direction z. .
  • the protrusion 232 is located between the first edge 211A of the element metal layer 211 of the semiconductor element 21 and the second edge 23A of the bonding layer 23 in the second direction y.
  • the convex portion 232 is obtained by bonding the element metal layer 211 to the support layer 12 by solid phase diffusion through the bonding layer 23 .
  • the element metal layer 211 of the semiconductor element 21 is electrically connected to the support layer 12 and the circuit formed in the semiconductor element 21 .
  • the semiconductor device A10 when used, if the bonding state between the two material layers at the bonding interface interposed between the support layer 12 and the element metal layer 211 becomes stronger, the current flowing through the bonding interface increases. long-term fluctuations are suppressed. Therefore, the long-term stability of the current flowing through the junction interface between the supporting layer 12 and the semiconductor element 21 can be achieved.
  • the semiconductor device A10 further includes a support 11 located on the side opposite to the semiconductor element 21 with the support layer 12 interposed therebetween.
  • Support layer 12 is bonded to support 11 .
  • the support 11 includes an insulating layer 111 and a heat dissipation layer 113 located on the opposite side of the supporting layer 12 with the insulating layer 111 interposed therebetween.
  • the thickness of the heat dissipation layer 113 is greater than the thickness of the insulating layer 111, the heat conduction efficiency of the heat dissipation layer 113 in the direction perpendicular to the thickness direction z is improved. It is preferable for improvement of
  • the sealing resin 50 has a pair of recesses 55 recessed in the first direction x from the first side surfaces 53 of the pair of first side surfaces 53 where the first input terminal 13 and the second input terminal 15 are exposed.
  • the pair of recesses 55 are located on both sides of the first input terminal 13 in the second direction y.
  • the sealing resin 50 has a pair of grooves 56 recessed from the bottom surface 52 and positioned apart from each other in the first direction x.
  • the pair of grooves 56 extends in the second direction y.
  • the support layer 12 is positioned between the pair of grooves 56 in the first direction x.
  • the composition of the first conduction member 31 and the second conduction member 32 contains copper. Thereby, the electrical resistance of the first conduction member 31 and the second conduction member 32 can be reduced compared to the case where the first conduction member 31 and the second conduction member 32 are wires containing aluminum in their composition. This is suitable for allowing a larger current to flow through the semiconductor element 21 .
  • FIG. 29 is the same as the position in FIG. 19 of the semiconductor device A10.
  • the position in FIG. 30 is the same as the position in FIG. 22 of the semiconductor device A10.
  • the semiconductor device A20 differs from the semiconductor device A10 described above in that it further includes a first metal layer 25, a second metal layer 26, a third metal layer 27, and a fourth metal layer .
  • the element metal layers 211 of the plurality of semiconductor elements 21 are bonded to the support layer 12 through the bonding layer 23 by solid-phase diffusion.
  • the first element 21A among the plurality of semiconductor elements 21 will be described as a representative.
  • the first metal layer 25 is interposed between the first support layer 121 (support layer 12) and the bonding layer .
  • the first metal layer 25 is in contact with the bonding layer 23 .
  • the composition of the first metal layer 25 contains silver.
  • the second metal layer 26 is interposed between the bonding layer 23 and the element metal layer 211 of the first element 21A.
  • the second metal layer 26 is in contact with the bonding layer 23 .
  • the composition of the second metal layer 26 includes silver.
  • the third metal layer 27 is interposed between the first support layer 121 and the first metal layer 25. As shown in FIGS. The third metal layer 27 is in contact with the first major surface 121A of the first support layer 121 .
  • the composition of the third metal layer 27 contains silver.
  • the fourth metal layer 28 is interposed between the second metal layer 26 and the element metal layer 211 of the first element 21A. The fourth metal layer 28 is in contact with the element metal layer 211 .
  • the composition of the fourth metal layer 28 includes silver.
  • the composition of the first metal layer 25, the second metal layer 26, the third metal layer 27 and the fourth metal layer 28 may contain nickel (Ni) in addition to silver.
  • each of the first metal layer 25, the second metal layer 26, the third metal layer 27 and the fourth metal layer 28 has a structure in which a silver layer is laminated on a nickel layer.
  • a silver layer forming the first metal layer 25 and a silver layer forming the third metal layer 27 are located at the interface between the first metal layer 25 and the third metal layer 27 .
  • a silver layer forming the second metal layer 26 and a silver layer forming the fourth metal layer 28 are located at the interface between the second metal layer 26 and the fourth metal layer 28 .
  • the first bonding layer 241 of the solid-phase diffusion bonding layer 24 is located at the interface between the first metal layer 25 and the third metal layer 27 .
  • the second bonding layer 242 of the solid phase diffusion bonding layer 24 is located at the interface between the second metal layer 26 and the fourth metal layer 28 .
  • FIG. 32 The position of FIG. 32 is the same as the position of FIG.
  • the semiconductor device A21 has a configuration without the fourth metal layer 28 . Therefore, the second bonding layer 242 of the solid phase diffusion bonding layer 24 is located at the interface between the second metal layer 26 and the element metal layer 211 of the first element 21A.
  • the semiconductor device A20 includes a semiconductor element 21 having an element metal layer 211 facing the support layer 12, and a bonding layer 23 interposed between the support layer 12 and the element metal layer 211.
  • the element metal layer 211 has a first edge 211A.
  • the bonding layer 23 has a second edge 23A.
  • the relationship between the distance d (distance d1) in the second direction y from the first edge 211A to the second edge 23A and the thickness t of the bonding layer 23 is ⁇ t ⁇ d ⁇ 2t. Therefore, even with the semiconductor device A20, it is possible to stabilize the heat dissipation at the bonding interface interposed between the supporting layer 12 and the semiconductor element 21 for a long period of time. Furthermore, since the semiconductor device A20 has the same configuration as the semiconductor device A10, the semiconductor device A20 also exhibits the effects of the configuration.
  • the semiconductor device A20 further includes a first metal layer 25, a second metal layer 26 and a third metal layer 27.
  • the first metal layer 25 and the second metal layer 26 are in contact with the bonding layer 23 .
  • the third metal layer 27 is in contact with the support layer 12 .
  • the compositions of the first metal layer 25, the second metal layer 26 and the third metal layer 27 contain silver.
  • the first bonding layer 241 of the solid phase diffusion bonding layer 24 is located at the interface between the first metal layer 25 and the third metal layer 27 .
  • FIGS. A semiconductor device A30 according to the third embodiment of the present disclosure will be described based on FIGS.
  • the same reference numerals are given to the same or similar elements of the semiconductor device A10 described above, and overlapping descriptions are omitted.
  • the position in FIG. 33 is the same as the position in FIG. 19 of the semiconductor device A10.
  • the position in FIG. 34 is the same as the position in FIG. 22 of the semiconductor device A10.
  • the configuration of the bonding layer 23 is different from that of the semiconductor device A10 described above.
  • the element metal layers 211 of the plurality of semiconductor elements 21 are joined to the support layer 12 by sintering via the joining layer 23. As shown in FIG.
  • the bonding layer 23 contains a sintered body of metal particles.
  • the composition of the sintered body contains silver or copper.
  • ⁇ t ⁇ d1 ⁇ 2t is established between the distance d1 and the thickness t of the bonding layer 23 shown in FIG. Further, ⁇ t ⁇ d2 ⁇ 2t is established between the distance d2 and the thickness t shown in FIG.
  • the semiconductor device A30 includes a semiconductor element 21 having an element metal layer 211 facing the support layer 12 and a bonding layer 23 interposed between the support layer 12 and the element metal layer 211 .
  • the element metal layer 211 has a first edge 211A.
  • the bonding layer 23 has a second edge 23A.
  • the relationship between the distance d (distance d1) in the second direction y from the first edge 211A to the second edge 23A and the thickness t of the bonding layer 23 is ⁇ t ⁇ d ⁇ 2t. Therefore, the semiconductor device A30 also makes it possible to stabilize the heat dissipation at the bonding interface interposed between the supporting layer 12 and the semiconductor element 21 for a long period of time. Further, since the semiconductor device A30 has the same configuration as the semiconductor device A10, the semiconductor device A30 also exhibits the effects of the configuration.
  • Appendix 1 a support layer; a semiconductor device having a device metal layer facing the support layer; a bonding layer interposed between the support layer and the element metal layer; the element metal layer has a first edge extending in a first direction perpendicular to the thickness direction of the semiconductor element; the bonding layer has a second edge located closest to the first edge and extending in the first direction; When the second edge is separated from the element metal layer when viewed in the thickness direction, the second edge extends from the first edge in a second direction orthogonal to the thickness direction and the first direction.
  • a semiconductor device, wherein the distance to the edge is twice or less the thickness of the bonding layer.
  • the semiconductor device according to appendix 1 Appendix 3. The semiconductor device according to appendix 1, wherein a peripheral edge of the bonding layer including the second edge surrounds a peripheral edge of the element metal layer including the first edge when viewed in the thickness direction. Appendix 4. 3. The semiconductor device according to Appendix 3, wherein the support layer contains a metal element. Appendix 5. 5. The semiconductor device according to appendix 4, wherein the metal element is copper. Appendix 6.
  • the bonding layer contains aluminum, A solid phase diffusion bonding layer is interposed between the support layer and the element metal layer, The solid phase diffusion bonding layer includes a first bonding layer positioned between the support layer and the bonding layer, and a second bonding layer positioned between the bonding layer and the element metal layer, 6.
  • the semiconductor device according to appendix 4 or 5. Appendix 7.
  • the semiconductor device according to appendix 15 wherein the thickness of the insulating layer is thinner than the thickness of the support layer.
  • Appendix 17. The support includes a heat dissipation layer positioned opposite to the support layer with the insulating layer interposed therebetween, 17.
  • Appendix 18. 18. The semiconductor device according to any one of appendices 15 to 17, wherein the element metal layer is electrically connected to the support layer and a circuit configured in the semiconductor element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、支持層と、前記支持層に対向する素子金属層を有する半導体素子と、前記支持層と前記素子金属層との間に介在する接合層と、を備える。前記素子金属層は、前記半導体素子の厚さ方向に対して直交する第１方向に延びる第１縁を有する。前記接合層は、前記第１縁から最も近くに位置し、かつ前記第１方向に延びる第２縁を有する。前記厚さ方向に視て前記第２縁が前記素子金属層から離れている場合においては、前記厚さ方向および前記第１方向に対して直交する第２方向において前記第１縁から前記第２縁に至る距離が前記接合層の厚さの２倍以下である。

Description

半導体装置
　本開示は、半導体装置に関する。
　特許文献１には、導体層に複数の半導体素子が接合された半導体装置（パワーモジュール）の一例が開示されている。複数の半導体素子は、半田層を介して導体層に接合されている。これにより、当該半導体装置の使用の際、複数の半導体素子から発した熱は、半田層を介して導体層に伝導される。
　しかし、特許文献１に開示されている半導体装置において、導体層と複数の半導体素子との間に介在する接合界面（導電層と半田層との界面、および半田層と複数の半導体素子との界面）における放熱性は、長期的に低下することが確認されている。したがって、当該半導体装置の信頼性の向上のため、当該接合界面における放熱性を長期的に安定させる方策が望まれる。
特開２０１６－１６２７７３号公報
　本開示は上記事情に鑑み、支持層と半導体素子との間に介在する接合界面における放熱性を長期的に安定させることが可能な半導体装置を提供することをその一の課題とする。
　本開示によって提供される半導体装置は、支持層と、前記支持層に対向する素子金属層を有する半導体素子と、前記支持層と前記素子金属層との間に介在する接合層と、を備え、前記素子金属層は、前記半導体素子の厚さ方向に対して直交する第１方向に延びる第１縁を有し、前記接合層は、前記第１縁から最も近くに位置し、かつ前記第１方向に延びる第２縁を有し、前記厚さ方向に視て前記第２縁が前記素子金属層から離れている場合においては、前記厚さ方向および前記第１方向に対して直交する第２方向において前記第１縁から前記第２縁に至る距離が前記接合層の厚さの２倍以下である。
　本開示にかかる半導体装置によれば、支持層と半導体素子との間に介在する接合界面における放熱性を長期的に安定させることが可能となる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の斜視図である。 図２は、図１に対応する斜視図であり、封止樹脂の図示を省略している。 図３は、図１に対応する斜視図であり、封止樹脂および第２導通部材の図示を省略している。 図４は、図１に示す半導体装置の平面図である。 図５は、図４に対応する平面図であり、封止樹脂を透過している。 図６は、図５の部分拡大図である。 図７は、図４に対応する平面図であり、封止樹脂および第２導通部材の図示を省略している。 図８は、図１に示す半導体装置の右側面図である。 図９は、図１に示す半導体装置の底面図である。 図１０は、図１に示す半導体装置の背面図である。 図１１は、図１に示す半導体装置の正面図である。 図１２は、図５のＸＩＩ－ＸＩＩ線に沿う断面図である。 図１３は、図５のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、図１３の部分拡大図である。 図１５は、図５のＸＶ－ＸＶ線に沿う断面図である。 図１６は、図５のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、図５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１８は、図７の部分拡大図である。 図１９は、図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。 図２０は、図１９の部分拡大図である。 図２１は、図１９の部分拡大図である。 図２２は、図１８のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図２３は、図２２の部分拡大図である。 図２４は、図１に示す半導体装置の回路図である。 図２５は、図１に示す半導体装置の第１変形例の部分拡大平面図であり、封止樹脂を透過している。 図２６は、図２５のＸＸＶＩ－ＸＸＶＩ線に沿う断面図である。 図２７は、図１に示す半導体装置の第２変形例の部分拡大平面図であり、封止樹脂を透過している。 図２８は、図２７のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図である。 図２９は、本開示の第２実施形態にかかる半導体装置の部分拡大断面図である。 図３０は、図２９に示す半導体装置の部分拡大断面図である。 図３１は、図２９の部分拡大図である。 図３２は、図２９に示す半導体装置の変形例の部分拡大断面図である。 図３３は、本開示の第３実施形態にかかる半導体装置の部分拡大断面図である。 図３４は、図３３に示す半導体装置の部分拡大断面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　図１～図２４に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、支持体１１、支持層１２、第１入力端子１３、出力端子１４、第２入力端子１５、一対の第１ゲート端子１６１、一対の第２ゲート端子１６２、複数の半導体素子２１、接合層２３、第１導通部材３１、第２導通部材３２、複数のゲートワイヤ４１、および封止樹脂５０を備える。さらに半導体装置Ａ１０は、一対の第１検出端子１７１、一対の第２検出端子１７２、一対の第１ダイオード端子１８１、一対の第２ダイオード端子１８２、複数の検出ワイヤ４２、複数のダイオードワイヤ４３、および一対の制御配線６０を備える。ここで、図２、図３、図５～図７、および図１８では、理解の便宜上、封止樹脂５０を透過している。これらの図のうち図５では、透過した封止樹脂５０を想像線（二点鎖線）で示している。さらに図３、図７および図１８では、理解の便宜上、第２導通部材３２をも透過している。
　半導体装置Ａ１０の説明においては、便宜上、半導体素子２１の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する１つの方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、第１入力端子１３および第２入力端子１５に印加された直流の電源電圧を、半導体素子２１により交流電力に変換する。変換された交流電力は、出力端子１４からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、たとえばインバータといった電力変換回路に使用される。
　支持体１１は、図２および図３に示すように、厚さ方向ｚにおいて支持層１２を間に挟んで複数の半導体素子２１とは反対側に位置する。支持体１１は、支持層１２を支持している。半導体装置Ａ１０においては、支持体１１は、ＤＢＣ（Direct Bonded Copper）基板から構成される。図１２～図１７に示すように、支持体１１は、絶縁層１１１、中間層１１２および放熱層１１３を含む。支持体１１は、放熱層１１３の一部を除き封止樹脂５０に覆われている。
　図１２～図１７に示すように、絶縁層１１１は、厚さ方向ｚにおいて中間層１１２と放熱層１１３との間に介在する部分を含む。絶縁層１１１は、熱伝導性が比較的高い材料からなる。絶縁層１１１は、たとえば窒化アルミニウム（ＡｌＮ）を含むセラミックスからなる。絶縁層１１１は、セラミックスの他、絶縁樹脂シートからなる構成でもよい。絶縁層１１１の厚さは、支持層１２の厚さよりも薄い。
　図１２～図１７に示すように、中間層１１２は、絶縁層１１１の厚さ方向ｚの一方側に位置する。中間層１１２は、第１方向ｘにおいて互いに離れて位置する一対の領域を含む。中間層１１２の組成は、銅（Ｃｕ）を含む。すなわち、中間層１１２は、銅を含有する。図７に示すように、厚さ方向ｚに視て、中間層１１２は、絶縁層１１１の周縁に囲まれている。
　図１２～図１７に示すように、放熱層１１３は、厚さ方向ｚにおいて絶縁層１１１を間に挟んで中間層１１２および支持層１２とは反対側に位置する。図９に示すように、放熱層１１３は、封止樹脂５０から露出している。放熱層１１３には、ヒートシンク（図示略）が接合される。放熱層１１３の組成は、銅を含む。放熱層１１３の厚さは、絶縁層１１１の厚さよりも厚い。厚さ方向ｚに視て、放熱層１１３は、絶縁層１１１の周縁に囲まれている。
　支持層１２は、図２および図３に示すように、支持体１１に接合されている。支持層１２は、金属元素を含む。当該金属元素は、銅である。したがって、支持層１２は、導電性を有する。支持層１２は、第１方向ｘにおいて互いに離れて位置する第１支持層１２１および第２支持層１２２を含む。図１２および図１３に示すように、第１支持層１２１は、厚さ方向ｚにおいて互いに反対側を向く第１主面１２１Ａおよび第１裏面１２１Ｂを有する。第１主面１２１Ａは、複数の半導体素子２１に対向している。図１４に示すように、第１裏面１２１Ｂは、第１接着層１９を介して中間層１１２の一対の領域のうち一方の領域に接合されている。第１接着層１９は、たとえば銀（Ａｇ）を組成に含むろう材である。図１２および図１３に示すように、第２支持層１２２は、厚さ方向ｚにおいて互いに反対側を向く第２主面１２２Ａおよび第２裏面１２２Ｂを有する。第２主面１２２Ａは、厚さ方向ｚにおいて第１主面１２１Ａと同じ側を向く。第２裏面１２２Ｂは、第１接着層１９を介して中間層１１２の一対の領域のうち他方の領域に接合されている。
　複数の半導体素子２１は、図３および図７に示すように、支持層１２に搭載されている。半導体素子２１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、半導体素子２１は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子や、ダイオードでもよい。半導体装置Ａ１０の説明においては、半導体素子２１は、ｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。半導体素子２１は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。
　図７に示すように、半導体装置Ａ１０においては、複数の半導体素子２１は、２つの第１素子２１Ａ、２つの第２素子２１Ｂ、第３素子２１Ｃおよび第４素子２１Ｄを含む。２つの第２素子２１Ｂの構造は、２つの第１素子２１Ａの構造と同一である。第４素子２１Ｄの構造は、第３素子２１Ｃの構造と同一である。２つの第１素子２１Ａ、および第３素子２１Ｃは、第１支持層１２１の第１主面１２１Ａに搭載されている。２つの第１素子２１Ａ、および第３素子２１Ｃは、第２方向ｙに沿って配列されている。２つの第２素子２１Ｂ、および第４素子２１Ｄは、第２支持層１２２の第２主面１２２Ａに搭載されている。２つの第２素子２１Ｂ、および第４素子２１Ｄは、第２方向ｙに沿って配列されている。
　図２２に示すように、複数の半導体素子２１は、素子金属層２１１、第１電極２１２および第２電極２１３を有する。
　図１９および図２２に示すように、素子金属層２１１は、支持層１２に対向している。半導体装置Ａ１０においては、素子金属層２１１は、半導体素子２１に構成された回路に導通している。したがって、素子金属層２１１は、半導体素子２１の電極に相当する。この他、横型構造のスイッチング素子のように、素子金属層２１１が半導体素子２１の電極に相当しない場合でもよい。この場合においては、支持層１２は、半導体素子２１にかかる導電経路をなさない。素子金属層２１１には、半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、素子金属層２１１は、半導体素子２１のドレイン電極に相当する。
　図１９および図２２に示すように、第１電極２１２は、厚さ方向ｚにおいて素子金属層２１１とは反対側に位置する。第１電極２１２には、半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第１電極２１２は、半導体素子２１のソース電極に相当する。
　図１８および図２２に示すように、第２電極２１３は、厚さ方向ｚにおいて第１電極２１２と同じ側に位置する。第２電極２１３には、半導体素子２１を駆動するためのゲート電圧が印加される。すなわち、第２電極２１３は、半導体素子２１のゲート電極に相当する。厚さ方向ｚに視て、第２電極２１３の面積は、第１電極２１２の面積よりも小さい。
　図７に示すように、第３素子２１Ｃおよび第４素子２１Ｄは、第３電極２１４、および一対の第４電極２１５をさらに有する。第３素子２１Ｃの第３電極２１４には、第３素子２１Ｃの第１電極２１２に流れる電流と同一の電流が流れる。第４素子２１Ｄの第３電極２１４には、第４素子２１Ｄの第１電極２１２に流れる電流と同一の電流が流れる。
　図２４に示すように、半導体装置Ａ２０には、ハーフブリッジ型のスイッチング回路が構成されている。２つの第１素子２１Ａ、および第３素子２１Ｃは、当該スイッチング回路の上アーム回路を構成している。当該上アーム回路において、２つの第１素子２１Ａ、および第３素子２１Ｃは、互いに並列接続されている。２つの第２素子２１Ｂ、および第４素子２１Ｄは、当該スイッチング回路の下アーム回路を構成している。当該下アーム回路において、２つの第２素子２１Ｂ、および第４素子２１Ｄは、互いに並列接続されている。
　図２４に示すように、複数の半導体素子２１は、スイッチング機能部Ｑ１と、還流ダイオードＤ２とを備える。さらに第３素子２１Ｃおよび第４素子２１Ｄは、ダイオード機能部Ｄ１を備える。一対の第４電極２１５は、ダイオード機能部Ｄ１に導通している。
　接合層２３は、図１９および図２２に示すように、支持層１２と、複数の半導体素子２１のいずれかの素子金属層２１１との間に介在している。半導体装置Ａ１０においては、接合層２３の組成は、アルミニウム（Ａｌ）を含む。接合層２３のビッカース硬さは、支持層１２のビッカース硬さよりも小さい。
　半導体装置Ａ１０においては、複数の半導体素子２１の素子金属層２１１は、接合層２３を介して固相拡散により支持層１２に接合されている。これにより、２つの第１素子２１Ａ、および第３素子２１Ｃの素子金属層２１１は、第１支持層１２１に導通している。第２素子２１Ｂ、および第４素子２１Ｄの素子金属層２１１は、第２支持層１２２に導通している。固相拡散による接合は、高温高圧の条件で行うことが必要とされる。
　図２１に示すように、支持層１２と、複数の半導体素子２１のいずれかの素子金属層２１１との間には、固相拡散結合層２４が介在している。固相拡散結合層２４とは、互いに接する２つの金属層が固相拡散により接合された結果、当該２つの金属層の界面に位置する金属結合層の概念である。固相拡散結合層２４は、必ずしも有意な厚さをもつ金属結合層として実在するものではない。固相拡散結合層２４は、固相拡散により接合する際に混入した不純物や空隙が、当該２つの金属層の界面に沿って残存した部位として確認できる場合がある。
　図２１に示すように、固相拡散結合層２４は、厚さ方向ｚにおいて互いに離れて位置する第１結合層２４１および第２結合層２４２を含む。第１結合層２４１は、支持層１２と接合層２３との間に位置する。半導体装置Ａ１０においては、第１結合層２４１は、支持層１２と接合層２３との界面に位置する。第２結合層２４２は、接合層２３と、複数の半導体素子２１のいずれかの素子金属層２１１との間に位置する。半導体装置Ａ１０においては、第２結合層２４２は、接合層２３と素子金属層２１１との界面に位置する。
　図１８、図１９および図２２に示すように、複数の半導体素子２１の素子金属層２１１は、第１縁２１１Ａおよび第３縁２１１Ｂを有する。第１縁２１１Ａおよび第３縁２１１Ｂは、素子金属層２１１の周縁に含まれる。第１縁２１１Ａは、第１方向ｘに延びている。第１縁２１１Ａは、第２方向ｙにおいて互いに離れて位置する一対の区間を含む。第３縁２１１Ｂは、第２方向ｙに延びている。第３縁２１１Ｂは、第１方向ｘにおいて互いに離れて位置する一対の区間を含む。
　図１８、図１９および図２２に示すように、接合層２３は、第２縁２３Ａおよび第４縁２３Ｂを有する。第２縁２３Ａおよび第４縁２３Ｂは、接合層２３の周縁に含まれる。第２縁２３Ａは、素子金属層２１１の第１縁２１１Ａから最も近くに位置し、かつ第１方向ｘに延びている。第２縁２３Ａは、第２方向ｙにおいて互いに離れて位置する一対の区間を含む。第４縁２３Ｂは、素子金属層２１１の第３縁２１１Ｂから最も近くに位置し、かつ第２方向ｙに延びている。第４縁２３Ｂは、第１方向ｘにおいて互いに離れて位置する一対の区間を含む。
　図１８に示す距離ｄ１および距離ｄ２について説明する。距離ｄ１は、素子金属層２１１の第１縁２１１Ａから接合層２３の第２縁２３Ａに至る第２方向ｙの距離である。距離ｄ２は、素子金属層２１１の第３縁２１１Ｂから接合層２３の第４縁２３Ｂに至る第１方向ｘの距離である。厚さ方向ｚに視て、第２縁２３Ａが素子金属層２１１から離れている状態では、距離ｄ１の値が正である。厚さ方向ｚに視て、第２縁２３Ａが素子金属層２１１に重なる状態では、距離ｄ１の値が０または負である。距離ｄ１と同様に、厚さ方向ｚに視て、第４縁２３Ｂが素子金属層２１１から離れている状態では、距離ｄ２が正である。厚さ方向ｚに視て、第４縁２３Ｂが素子金属層２１１に重なる状態では、距離ｄ２が０または負である。
　距離ｄ１の値が正である場合、０＜ｄ１≦２ｔが成立する。すなわち、ｄ１の大きさ（＝｜ｄ１｜）は厚さｔの２倍以下である。距離ｄ１の値が０または負（すなわち「非正」）である場合、－ｔ≦ｄ１≦０が成立する。すなわち、ｄ１の大きさ（＝｜ｄ１｜）は厚さｔ以下である。別言すれば、距離ｄ１の値が正であろうと非正であろうと、ｄ１の大きさは２ｔ以下（｜ｄ１｜≦２ｔ）であり、特に、距離ｄ１の値が非正である場合は、ｄ１の大きさはｔ以下（｜ｄ１｜≦ｔ）である。ここで、厚さｔは、０．３ｍｍ以下であり、かつ標準が０．２ｍｍである。このような関係は、距離ｄ２においても成立する。半導体装置Ａ１０においては、０＜ｄ１≦２ｔ、かつ０＜ｄ２≦２ｔが成立する。したがって、厚さ方向ｚに視て、第２縁２３Ａおよび第４縁２３Ｂを含む接合層２３の周縁が、第１縁２１１Ａおよび第３縁２１１Ｂを含む素子金属層２１１の周縁を囲んでいる。
　図２０に示すように、接合層２３は、複数の半導体素子２１の素子金属層２１１に対向する接合面２３１を有する。接合層２３には、接合面２３１から厚さ方向ｚに突出した凸部２３２が形成されている。図２０に示すように、第２方向ｙにおいて、凸部２３２は、素子金属層２１１の第１縁２１１Ａと、接合層２３の第２縁２３Ａとの間に位置する。第１縁２１１Ａと凸部２３２との第２方向ｙにおける間隔ｐ１は、凸部２３２と接合層２３の第２縁２３Ａとの第２方向ｙにおける間隔ｐ２よりも短い。
　図２３に示すように、第１方向ｘにおいて、凸部２３２は、素子金属層２１１の第３縁２１１Ｂと、接合層２３の第４縁２３Ｂとの間にも位置する。第３縁２１１Ｂと凸部２３２との第１方向ｘにおける間隔ｐ３は、凸部２３２と第４縁２３Ｂとの第１方向ｘにおける間隔ｐ４よりも短い。
　第１入力端子１３は、図５および図１３に示すように、支持層１２の第１方向ｘの一方側に位置し、かつ第１支持層１２１につながっている。これにより、第１入力端子１３は、第１支持層１２１を介して２つの第１素子２１Ａ、および第３素子２１Ｃの素子金属層２１１に導通している。第１入力端子１３は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。第１入力端子１３は、第１支持層１２１から第１方向ｘに延びている。第１入力端子１３は、被覆部１３Ａおよび露出部１３Ｂを有する。図１３に示すように、被覆部１３Ａは、第１支持層１２１につながり、かつ封止樹脂５０に覆われている。被覆部１３Ａは、第１支持層１２１の第１主面１２１Ａと面一である。露出部１３Ｂは、被覆部１３Ａから第１方向ｘに延び、かつ封止樹脂５０から露出している。第１入力端子１３の厚さは、第１支持層１２１の厚さよりも薄い。
　出力端子１４は、図５および図１３に示すように、第１方向ｘにおいて支持層１２に対して第１入力端子１３とは反対側に位置し、かつ第２支持層１２２につながっている。これにより、出力端子１４は、第２支持層１２２を介して２つの第２素子２１Ｂ、および第４素子２１Ｄの素子金属層２１１に導通している。出力端子１４から、半導体素子２１により変換された交流電力が出力される。出力端子１４は、第２方向ｙにおいて互いに離れて位置する一対の領域を含む。出力端子１４は、被覆部１４Ａおよび露出部１４Ｂを有する。図１３に示すように、被覆部１４Ａは、第２支持層１２２につながり、かつ封止樹脂５０に覆われている。被覆部１４Ａは、第２支持層１２２の第２主面１２２Ａと面一である。露出部１４Ｂは、被覆部１４Ａから第１方向ｘに延び、かつ封止樹脂５０から露出している。出力端子１４の厚さは、第２支持層１２２の厚さよりも薄い。
　第２入力端子１５は、図５および図１２に示すように、第１方向ｘにおいて支持層１２に対して第１入力端子１３と同じ側に位置し、かつ支持層１２から離れて位置する。第２入力端子１５は、２つの第２素子２１Ｂ、および第４素子２１Ｄの第１電極２１２に導通している。第２入力端子１５は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。第２入力端子１５は、第２方向ｙにおいて互いに離れて位置する一対の領域を含む。当該一対の領域の第２方向ｙの間には、第１入力端子１３が位置する。第２入力端子１５は、被覆部１５Ａおよび露出部１５Ｂを有する。図１２に示すように、被覆部１５Ａは、第１支持層１２１から離れて位置し、かつ封止樹脂５０に覆われている。露出部１５Ｂは、被覆部１５Ａから第１方向ｘに延び、かつ封止樹脂５０から露出している。
　一対の制御配線６０は、第１ゲート端子１６１、第２ゲート端子１６２、第１検出端子１７１、第２検出端子１７２、一対の第１ダイオード端子１８１、および一対の第２ダイオード端子１８２と、複数の半導体素子２１との導電経路の一部を構成している。図５～図７に示すように、一対の制御配線６０は、第１配線６０１および第２配線６０２を含む。第１方向ｘにおいて、第１配線６０１は、２つの第１素子２１Ａ、および第３素子２１Ｃと、第１入力端子１３および第２入力端子１５との間に位置する。第１配線６０１は、第１支持層１２１の第１主面１２１Ａに接合されている。第１方向ｘにおいて、第２配線６０２は、２つの第２素子２１Ｂ、および第４素子２１Ｄと、出力端子１４との間に位置する。第２配線６０２は、第２支持層１２２の第２主面１２２Ａに接合されている。図１３および図１７に示すように、一対の制御配線６０は、絶縁層６１、複数の配線層６２、金属層６３、複数のホルダ６４、および複数の被覆層６５を有する。一対の制御配線６０は、複数のホルダ６４の各々の一部と、複数の被覆層６５とを除き、封止樹脂５０に覆われている。
　図１４に示すように、絶縁層６１は、厚さ方向ｚにおいて複数の配線層６２と、金属層６３との間に介在する部分を含む。絶縁層６１は、たとえばセラミックスからなる。絶縁層６１は、セラミックスの他、絶縁樹脂シートからなる構成でもよい。
　図１４に示すように、複数の配線層６２は、絶縁層６１の厚さ方向ｚの一方側に位置する。複数の配線層６２の各々の組成は、銅を含む。図７に示すように、複数の配線層６２は、第１配線層６２１、第２配線層６２２、および一対の第３配線層６２３を含む。厚さ方向ｚに視て、一対の第３配線層６２３の各々の面積は、第１配線層６２１および第２配線層６２２の各々の面積よりも小さい。
　図１４に示すように、金属層６３は、厚さ方向ｚにおいて絶縁層６１を間に挟んで複数の配線層６２とは反対側に位置する。金属層６３の組成は、銅を含む。第１配線６０１の金属層６３は、第２接着層６８により第１支持層１２１の第１主面１２１Ａに接合されている。第２配線６０２の金属層６３は、第２接着層６８により第２支持層１２２の第２主面１２２Ａに接合されている。第２接着層６８は、導電性の有無を問わない材料からなる。第２接着層６８は、たとえばハンダである。
　図１４に示すように、複数のホルダ６４は、第３接着層６９により複数の配線層６２に個別に接合されている。複数のホルダ６４は、金属などの導電性材料からなる。複数のホルダ６４の各々は、厚さ方向ｚに沿って延びる筒状である。複数のホルダ６４の一端は、複数の配線層６２に個別に接合されている。複数のホルダ６４の他端は、封止樹脂５０から露出している。第３接着層６９は、導電性を有する。第３接着層６９は、たとえばハンダである。
　図１３および図１７に示すように、複数の被覆層６５は、封止樹脂５０から露出する複数のホルダ６４の部分を個別に覆っている。複数の被覆層６５は、後述する封止樹脂５０の第２凸部５８に個別に配置されている。複数の被覆層６５は、電気絶縁性を有する。複数の被覆層６５は、たとえば樹脂を含む材料からなる。
　第１ゲート端子１６１、第２ゲート端子１６２、第１検出端子１７１、第２検出端子１７２、一対の第１ダイオード端子１８１、および一対の第２ダイオード端子１８２は、図１～図３に示すように、厚さ方向ｚに延びる金属ピンからなる。これらの端子は、一対の制御配線６０の複数のホルダ６４に個別に圧入されている。これにより、これらの端子は、複数のホルダ６４に支持されている。さらに図１０、図１１および図１７に示すように、これらの端子の各々の一部は、一対の制御配線６０の複数の被覆層６５のいずれかに覆われている。
　第１ゲート端子１６１は、図６に示すように、一対の制御配線６０の複数のホルダ６４のうち、第１配線６０１の第１配線層６２１に接合されたホルダ６４に圧入されている。これにより、第１ゲート端子１６１は、当該ホルダ６４に支持されるとともに、第１配線６０１の第１配線層６２１に導通している。さらに第１ゲート端子１６１は、２つの第１素子２１Ａ、および第３素子２１Ｃの第２電極２１３に導通している。第１ゲート端子１６１には、２つの第１素子２１Ａ、および第３素子２１Ｃが駆動するためのゲート電圧が印加される。
　第１検出端子１７１は、図６および図１４に示すように、一対の制御配線６０の複数のホルダ６４のうち、第１配線６０１の第２配線層６２２に接合されたホルダ６４に圧入されている。これにより、第１検出端子１７１は、当該ホルダ６４に支持されるとともに、第１配線６０１の第２配線層６２２に導通している。さらに第１検出端子１７１は、２つの第１素子２１Ａの第１電極２１２と、第３素子２１Ｃの第３電極２１４とに導通している。第１検出端子１７１には、２つの第１素子２１Ａの第１電極２１２の各々に流れる電流と、第３素子２１Ｃの第３電極２１４に流れる電流とのうち最大となる電流に対応した電圧が印加される。
　一対の第１ダイオード端子１８１は、図６に示すように、一対の制御配線６０の複数のホルダ６４のうち、第１配線６０１の一対の第３配線層６２３に接合された一対のホルダ６４に個別に圧入されている。これにより、一対の第１ダイオード端子１８１は、当該一対のホルダ６４に支持されるとともに、第１配線６０１の一対の第３配線層６２３に導通している。さらに一対の第１ダイオード端子１８１は、第３素子２１Ｃの一対の第４電極２１５に導通している。
　第２ゲート端子１６２は、図７および図１７に示すように、一対の制御配線６０の複数のホルダ６４のうち、第２配線６０２の第１配線層６２１に接合されたホルダ６４に圧入されている。これにより、第２ゲート端子１６２は、当該ホルダ６４に支持されるとともに、第２配線６０２の第１配線層６２１に導通している。さらに第２ゲート端子１６２は、２つの第２素子２１Ｂ、および第４素子２１Ｄの第２電極２１３に導通している。第２ゲート端子１６２には、２つの第２素子２１Ｂ、および第４素子２１Ｄが駆動するためのゲート電圧が印加される。
　第２検出端子１７２は、図７および図１７に示すように、一対の制御配線６０の複数のホルダ６４のうち、第２配線６０２の第２配線層６２２に接合されたホルダ６４に圧入されている。これにより、第２検出端子１７２は、当該ホルダ６４に支持されるとともに、第２配線６０２の第２配線層６２２に導通している。さらに第２検出端子１７２は、２つの第２素子２１Ｂの第１電極２１２と、第４素子２１Ｄの第３電極２１４とに導通している。第２検出端子１７２には、２つの第２素子２１Ｂの第１電極２１２の各々に流れる電流と、第４素子２１Ｄの第３電極２１４に流れる電流とのうち最大となる電流に対応した電圧が印加される。
　一対の第２ダイオード端子１８２は、図７および図１７に示すように、一対の制御配線６０の複数のホルダ６４のうち、第２配線６０２の一対の第３配線層６２３に接合された一対のホルダ６４に個別に圧入されている。これにより、一対の第２ダイオード端子１８２は、当該一対のホルダ６４に支持されるとともに、第２配線６０２の一対の第３配線層６２３に導通している。さらに一対の第２ダイオード端子１８２は、第４素子２１Ｄの一対の第４電極２１５に導通している。
　複数のゲートワイヤ４１は、図７に示すように、２つの第１素子２１Ａ、および第３素子２１Ｃの第２電極２１３と、第１配線６０１の第１配線層６２１とに接合されている。これにより、第１ゲート端子１６１は、２つの第１素子２１Ａ、および第３素子２１Ｃの第２電極２１３に導通している。さらに複数のゲートワイヤ４１は、図７に示すように、２つの第２素子２１Ｂ、および第４素子２１Ｄの第２電極２１３と、第２配線６０２の第１配線層６２１とに接合されている。これにより、第２ゲート端子１６２は、２つの第２素子２１Ｂ、および第４素子２１Ｄの第２電極２１３に導通している。複数のゲートワイヤ４１の組成は、金（Ａｕ）を含む。この他、複数のゲートワイヤ４１の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　複数の検出ワイヤ４２は、図７に示すように、２つの第１素子２１Ａの第１電極２１２、および第３素子２１Ｃの第３電極２１４と、第１配線６０１の第２配線層６２２とに接合されている。これにより、第１検出端子１７１は、２つの第１素子２１Ａの第１電極２１２、および第３素子２１Ｃの第３電極２１４に導通している。さらに複数の検出ワイヤ４２は、図７に示すように、２つの第２素子２１Ｂの第１電極２１２、および第４素子２１Ｄの第３電極２１４と、第２配線６０２の第２配線層６２２とに接合されている。これにより、第２検出端子１７２は、２つの第２素子２１Ｂの第１電極２１２、および第４素子２１Ｄの第３電極２１４に導通している。複数の検出ワイヤ４２の組成は、金を含む。この他、複数の検出ワイヤ４２の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　複数のダイオードワイヤ４３は、図７に示すように、第３素子２１Ｃの一対の第４電極２１５と、第１配線６０１の一対の第３配線層６２３とに個別に接合されている。これにより、一対の第１ダイオード端子１８１は、第３素子２１Ｃの一対の第４電極２１５に導通している。さらに複数のダイオードワイヤ４３は、図７に示すように、第４素子２１Ｄの一対の第４電極２１５と、第２配線６０２の一対の第３配線層６２３とに個別に接合されている。これにより、一対の第２ダイオード端子１８２は、第４素子２１Ｄの一対の第４電極２１５に導通している。複数のダイオードワイヤ４３の組成は、金を含む。この他、複数のダイオードワイヤ４３の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　第１導通部材３１は、図７に示すように、２つの第１素子２１Ａの第１電極２１２と、第３素子２１Ｃの第１電極２１２と、第２支持層１２２の第２主面１２２Ａとに接合されている。これにより、２つの第１素子２１Ａの第１電極２１２と、第３素子２１Ｃの第１電極２１２とは、第２支持層１２２に導通している。第１導通部材３１の組成は、銅を含む。第１導通部材３１は、金属クリップである。第１導通部材３１は、本体部３１１、複数の第１接合部３１２、複数の第１連結部３１３、第２接合部３１４および第２連結部３１５を有する。
　本体部３１１は、第１導通部材３１の主要部をなしている。図７に示すように、本体部３１１は、第２方向ｙに延びている。図１３に示すように、本体部３１１は、第１支持層１２１と第２支持層１２２との間を跨いでいる。
　図７、図１８および図１９に示すように、複数の第１接合部３１２は、２つの第１素子２１Ａ、および第３素子２１Ｃの第１電極２１２に個別に接合されている。複数の第１接合部３１２の各々は、２つの第１素子２１Ａ、および第３素子２１Ｃのいずれかの第１電極２１２に対向している。複数の第１接合部３１２には、厚さ方向ｚに貫通する開口３１２Ａが設けられている。
　図７に示すように、複数の第１連結部３１３は、本体部３１１、および複数の第１接合部３１２につながっている。複数の第１連結部３１３は、第２方向ｙにおいて互いに離れて位置する。図１３に示すように、第２方向ｙに視て、複数の第１連結部３１３は、複数の第１接合部３１２から本体部３１１に向かうほど、第１支持層１２１の第１主面１２１Ａから離れる向きに傾斜している。第２方向ｙに視て、複数の第１接合部３１２に対して複数の第１連結部３１３がなす鋭角α（図２２参照）は、３０°以上６０°以下である。
　図７および図１３に示すように、第２接合部３１４は、第２支持層１２２の第２主面１２２Ａに接合されている。第２接合部３１４は、第２主面１２２Ａに対向している。第２接合部３１４は、第２方向ｙに延びている。第２接合部３１４の第２方向ｙの寸法は、本体部３１１の第２方向ｙの寸法に等しい。
　図７および図１３に示すように、第２連結部３１５は、本体部３１１および第２接合部３１４につながっている。第２方向ｙに視て、第２連結部３１５は、第２接合部３１４から本体部３１１に向かうほど、第２支持層１２２の第２主面１２２Ａから離れる向きに傾斜している。第２連結部３１５の第２方向ｙの寸法は、本体部３１１の第２方向ｙの寸法に等しい。
　半導体装置Ａ１０は、図１５、図１８、図１９および図２２に示すように、第１導電接合層３３をさらに備える。第１導電接合層３３は、２つの第１素子２１Ａ、および第３素子２１Ｃの第１電極２１２と、複数の第１接合部３１２との間に介在している。第１導電接合層３３の一部は、複数の第１接合部３１２の開口３１２Ａに入り込んでいる。第１導電接合層３３は、２つの第１素子２１Ａ、および第３素子２１Ｃの第１電極２１２と、複数の第１接合部３１２とを導電接合する。第１導電接合層３３は、たとえばハンダである。この他、第１導電接合層３３は、金属粒子の焼結体を含むものでもよい。
　半導体装置Ａ１０は、図１３に示すように、第２導電接合層３４をさらに備える。第２導電接合層３４は、第２支持層１２２の第２主面１２２Ａと、第２接合部３１４との間に介在している。第２導電接合層３４は、第２主面１２２Ａと第２接合部３１４とを導電接合する。第２導電接合層３４は、たとえばハンダである。この他、第２導電接合層３４は、金属粒子の焼結体を含むものでもよい。
　第２導通部材３２は、図６に示すように、２つの第２素子２１Ｂの第１電極２１２と、第４素子２１Ｄの第１電極２１２と、第２入力端子１５の被覆部１５Ａとに接合されている。これにより、２つの第２素子２１Ｂの第１電極２１２と、第４素子２１Ｄの第１電極２１２とは、第２入力端子１５に導通している。第２導通部材３２の組成は、銅を含む。第２導通部材３２は、金属クリップである。第２導通部材３２は、一対の本体部３２１、複数の第３接合部３２２、複数の第３連結部３２３、一対の第４接合部３２４、一対の第４連結部３２５、一対の中間部３２６、および複数の横梁部３２７を有する。
　図６に示すように、一対の本体部３２１は、第２方向ｙにおいて互いに離れて位置する。一対の本体部３２１は、第１方向ｘに延びている。図１２に示すように、一対の本体部３２１は、第１支持層１２１の第１主面１２１Ａ、および第２支持層１２２の第２主面１２２Ａに対して平行に配置されている。一対の本体部３２１は、第１導通部材３１の本体部３１１よりも第１主面１２１Ａおよび第２主面１２２Ａから離れて位置する。
　図６に示すように、一対の中間部３２６は、第２方向ｙにおいて互いに離れて位置するとともに、第２方向ｙにおいて一対の本体部３２１の間に位置する。一対の中間部３２６は、第１方向ｘに延びている。一対の中間部３２６の各々の第１方向ｘの寸法は、一対の本体部３２１の各々の第１方向ｘの寸法よりも小さい。厚さ方向ｚに視て、一対の中間部３２６のうち一方の中間部３２６の第２方向ｙの両側に、２つの第２素子２１Ｂが位置する。厚さ方向ｚに視て、一対の中間部３２６のうち他方の中間部３２６の第２方向ｙの両側に、２つの第２素子２１Ｂのいずれかと、第４素子２１Ｄとが位置する。
　図６に示すように、複数の第３接合部３２２は、２つの第２素子２１Ｂ、および第４素子２１Ｄの第１電極２１２に個別に接合されている。複数の第３接合部３２２の各々は、２つの第２素子２１Ｂ、および第４素子２１Ｄのいずれかの第１電極２１２に対向している。
　図６および図１６に示すように、複数の第３連結部３２３は、複数の第３接合部３２２の第２方向ｙの両側につながっている。さらに複数の第３連結部３２３は、一対の本体部３２１、および一対の中間部３２６のいずれかにつながっている。第１方向ｘに視て、複数の第３連結部３２３の各々は、複数の第３接合部３２２のいずれかから、一対の本体部３２１、および一対の中間部３２６のいずれかに向かうほど、第２支持層１２２の第２主面１２２Ａから離れる向きに傾斜している。
　図６および図１２に示すように、一対の第４接合部３２４は、第２入力端子１５の被覆部１５Ａに接合されている。一対の第４接合部３２４は、被覆部１５Ａに対向している。
　図６および図１２に示すように、一対の第４連結部３２５は、一対の本体部３２１、および一対の第４接合部３２４につながっている。第２方向ｙに視て、一対の第４連結部３２５は、一対の第４接合部３２４から一対の本体部３２１に向かうほど、第１支持層１２１の第１主面１２１Ａから離れる向きに傾斜している。
　図６および図１５に示すように、複数の横梁部３２７は、第２方向ｙに沿って配列されている。厚さ方向ｚに視て、複数の横梁部３２７は、第１導通部材３１の複数の第１接合部３１２に個別に重なる領域を含む。複数の横梁部３２７のうち第２方向ｙの中央に位置する横梁部３２７の第２方向ｙの両側は、一対の中間部３２６につながっている。複数の横梁部３２７のうち残り２つの横梁部３２７の第２方向ｙの両側は、一対の本体部３２１のいずれかと、一対の中間部３２６のいずれかとにつながっている。第１方向ｘに視て、複数の横梁部３２７は、厚さ方向ｚにおいて第１支持層１２１の第１主面１２１Ａが向く側に凸状をなしている。
　半導体装置Ａ１０は、図１６に示すように、第３導電接合層３５をさらに備える。第３導電接合層３５は、２つの第２素子２１Ｂ、および第４素子２１Ｄの第１電極２１２と、複数の第３接合部３２２との間に介在している。第３導電接合層３５は、２つの第２素子２１Ｂ、および第４素子２１Ｄの第１電極２１２と、複数の第３接合部３２２とを導電接合する。第３導電接合層３５は、たとえばハンダである。この他、第３導電接合層３５は、金属粒子の焼結体を含むものでもよい。
　半導体装置Ａ１０は、図１２に示すように、第４導電接合層３６をさらに備える。第４導電接合層３６は、第２入力端子１５の被覆部１５Ａと、一対の第４接合部３２４との間に介在している。第４導電接合層３６は、被覆部１５Ａと一対の第４接合部３２４とを導電接合する。第４導電接合層３６は、たとえばハンダである。この他、第４導電接合層３６は、金属粒子の焼結体を含むものでもよい。
　封止樹脂５０は、図１２、図１３、図１５および図１６に示すように、支持層１２、複数の半導体素子２１、第１導通部材３１および第２導通部材３２を覆っている。さらに封止樹脂５０は、支持体１１、第１入力端子１３、出力端子１４および第２入力端子１５の各々の一部を覆っている。封止樹脂５０は、電気絶縁性を有する。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む材料からなる。図４、および図８～図１１に示すように、封止樹脂５０は、頂面５１、底面５２、一対の第１側面５３、一対の第２側面５４、一対の凹部５５、一対の溝部５６、複数の第１凸部５７、および複数の第２凸部５８を有する。
　図１２および図１３に示すように、頂面５１は、厚さ方向ｚにおいて第１支持層１２１の第１主面１２１Ａと同じ側を向く。図１２および図１３に示すように、底面５２は、厚さ方向ｚにおいて頂面５１とは反対側を向く。図９に示すように、底面５２から支持体１１の放熱層１１３が露出している。
　図４および図８に示すように、一対の第１側面５３は、第１方向ｘにおいて互いに離れて位置する。一対の第１側面５３は、第１方向ｘを向き、かつ第２方向ｙに延びている。一対の第１側面５３は、頂面５１につながっている。図１０に示すように、一対の第１側面５３のうち一方の第１側面５３から、第１入力端子１３の露出部１３Ｂ、および第２入力端子１５の露出部１５Ｂが露出している。図１１に示すように、一対の第１側面５３のうち他方の第１側面５３から、出力端子１４の露出部１４Ｂが露出している。
　図４、図１０および図１１に示すように、一対の第２側面５４は、第２方向ｙにおいて互いに離れて位置する。一対の第２側面５４は、第２方向ｙにおいて互いに反対側を向き、かつ第１方向ｘに延びている。一対の第２側面５４は、頂面５１および底面５２につながっている。
　図４、図９および図１０に示すように、一対の凹部５５は、一対の第１側面５３のうち第１入力端子１３の露出部１３Ｂ、および第２入力端子１５の露出部１５Ｂが露出する第１側面５３から第１方向ｘに向けて凹んでいる。一対の凹部５５は、厚さ方向ｚにおいて頂面５１から底面５２に至っている。一対の凹部５５は、第１入力端子１３の第２方向ｙの両側に位置する。
　図８、図９、図１２および図１３に示すように、一対の溝部５６は、底面５２から厚さ方向ｚに凹むとともに、第２方向ｙに延びている。一対の溝部５６の第２方向ｙの両側は、一対の第２側面５４につながっている。一対の溝部５６は、第１方向ｘにおいて互いに離れて位置する。第１方向ｘにおいて、一対の溝部５６の間に支持層１２が位置する。
　図８、図１０および図１１に示すように、複数の第１凸部５７は、頂面５１から厚さ方向ｚに向けて突出している。図４に示すように、厚さ方向ｚに視て、複数の第１凸部５７は、封止樹脂５０の四隅に配置されている。複数の第１凸部５７の各々の外形は、円錐台状である。図４および図１２に示すように、複数の第１凸部５７は、厚さ方向ｚに凹む取付け孔５７１を有する。複数の第１凸部５７は、半導体装置Ａ１０をドライバモジュールに取り付ける際に利用される。当該ドライバモジュールは、半導体装置Ａ１０の駆動および制御を担う。
　図８、図１０および図１１に示すように、複数の第２凸部５８は、頂面５１から厚さ方向ｚに向けて突出している。図４に示すように、複数の第２凸部５８は、第１ゲート端子１６１、第２ゲート端子１６２、第１検出端子１７１、第２検出端子１７２、一対の第１ダイオード端子１８１、および一対の第２ダイオード端子１８２に対して個別に配置されている。図１３および図１７に示すように、複数の第２凸部５８は、一対の制御配線６０の複数のホルダ６４を個別に覆っている。複数の第２凸部５８から、複数のホルダ６４の一端が露出している。
　次に、図２５および図２６に基づき、半導体装置Ａ１０の第１変形例である半導体装置Ａ１１について説明する。ここで、図２５は、理解の便宜上、封止樹脂５０を透過している。図２５の位置は、図１８の位置と同一である。
　図２５および図２６に示すように、半導体装置Ａ１１においては、距離ｄ１と接合層２３の厚さｔとの関係が－ｔ≦ｄ１＜０である。さらに距離ｄ２と厚さｔとの関係が－ｔ≦ｄ２＜０である。したがって、厚さ方向ｚに視て、第２縁２３Ａおよび第４縁２３Ｂを含む接合層２３の周縁が、複数の半導体素子２１の素子金属層２１１に重なり、かつ第１縁２１１Ａおよび第３縁２１１Ｂを含む素子金属層２１１の周縁に囲まれている。
　次に、図２７および図２８に基づき、半導体装置Ａ１０の第２変形例である半導体装置Ａ１２について説明する。ここで、図２７は、理解の便宜上、封止樹脂５０を透過している。図２７の位置は、図１８の位置と同一である。
　図２７および図２８に示すように、半導体装置Ａ１２においては、距離ｄ１および距離ｄ２は、ともに０である。したがって、厚さ方向ｚに視て、第２縁２３Ａおよび第４縁２３Ｂを含む接合層２３の周縁が、第１縁２１１Ａおよび第３縁２１１Ｂを含む複数の半導体素子２１の素子金属層２１１の周縁と一致している。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、支持層１２に対向する素子金属層２１１を有する半導体素子２１と、支持層１２と素子金属層２１１との間に介在する接合層２３とを備える。素子金属層２１１は、第１縁２１１Ａを有する。接合層２３は、第２縁２３Ａを有する。第１縁２１１Ａから第２縁２３Ａに至る第２方向ｙの距離ｄ（距離ｄ１）と、接合層２３の厚さｔとの関係が－ｔ≦ｄ≦２ｔである。本構成をとると、接合層２３を介して支持層１２に素子金属層２１１を接合させた際、支持層１２と素子金属層２１１との間に介在する接合界面におけるせん断応力の集中が低減される。これにより、当該接合界面における２つの物質層の結合状態が強固なものとなる。したがって、半導体装置Ａ１０によれば、支持層１２と半導体素子２１との間に介在する接合界面における放熱性を長期的に安定させることが可能となる。
　厚さ方向ｚに視て、第２縁２３Ａを含む接合層２３の周縁が、第１縁２１１Ａを含む半導体素子２１の素子金属層２１１の周縁を囲んでいる。これにより、支持層１２と素子金属層２１１との間に介在する接合界面の面積がより大きくなるため、支持層１２に対する素子金属層２１１の接合強度が向上する。さらに厚さ方向ｚに対して直交する方向における接合層２３の熱伝導効率が向上するため、半導体素子２１から発した熱をより速やかに支持層１２に伝導させることができる。
　上記に加えて、支持層１２が金属元素を含み、かつ接合層２３の組成がアルミニウムを含む場合、接合層２３には、接合面２３１から厚さ方向ｚに突出した凸部２３２が形成される。第２方向ｙにおいて、凸部２３２は、半導体素子２１の素子金属層２１１の第１縁２１１Ａと、接合層２３の第２縁２３Ａとの間に位置する。凸部２３２は、接合層２３を介して固相拡散により支持層１２に素子金属層２１１を接合させることにより得られる。接合層２３に凸部２３２が形成されると、固相拡散の際、支持層１２と素子金属層２１１との間に介在する固相拡散結合層２４に圧縮応力が作用したことの証となる。さらに、第１縁２１１Ａと凸部２３２との第２方向ｙにおける間隔ｐ１が、凸部２３２と第２縁２３Ａとの第２方向ｙにおける間隔ｐ２よりも短いと、固相拡散の際、固相拡散結合層２４により大きな圧縮応力が作用したこととなる。したがって、固相拡散結合層２４の結合状態がより強固なものとなる。
　半導体素子２１の素子金属層２１１は、支持層１２と、半導体素子２１に構成された回路とに導通している。この場合において、半導体装置Ａ１０の使用の際、支持層１２と素子金属層２１１との間に介在する接合界面における２つの物質層の結合状態がより強固なものとなると、当該接合界面に流れる電流の長期的な変動が抑制される。したがって、支持層１２と半導体素子２１との間に介在する接合界面に流れる電流の長期安定性を図ることができる。
　半導体装置Ａ１０は、支持層１２を間に挟んで半導体素子２１とは反対側に位置する支持体１１をさらに備える。支持層１２は、支持体１１に接合されている。支持体１１は、絶縁層１１１と、絶縁層１１１を間に挟んで支持層１２とは反対側に位置する放熱層１１３とを含む。これにより、支持層１２を半導体装置Ａ１０における導電経路としつつ、半導体素子２１から支持層１２に伝導された熱を半導体装置Ａ１０の外部に効率よく放出することができる。この場合において、放熱層１１３の厚さが絶縁層１１１の厚さよりも厚いと、厚さ方向ｚに対して直交する方向における放熱層１１３の熱伝導効率が向上するため、半導体装置Ａ１０の放熱性の向上に好ましい。
　封止樹脂５０は、一対の第１側面５３のうち第１入力端子１３および第２入力端子１５が露出する第１側面５３から第１方向ｘに凹む一対の凹部５５を有する。一対の凹部５５は、第１入力端子１３の第２方向ｙの両側に位置する。これにより、第１入力端子１３と第２入力端子１５との間における封止樹脂５０の沿面距離がより長くなる。これにより、半導体装置Ａ１０の絶縁耐圧の向上を図ることができる。
　封止樹脂５０は、底面５２から凹み、かつ第１方向ｘにおいて互いに離れて位置する一対の溝部５６を有する。一対の溝部５６は、第２方向ｙに延びている。第１方向ｘにおいて、一対の溝部５６の間に支持層１２が位置する。これにより、第１入力端子１３および第２入力端子１５と、出力端子１４との間における封止樹脂５０の沿面距離がより長くなる。これにより、半導体装置Ａ１０の絶縁耐圧のさらなる向上を図ることができる。
　第１導通部材３１および第２導通部材３２の組成は、銅を含む。これにより、第１導通部材３１および第２導通部材３２がアルミニウムを組成に含むワイヤである場合と比較して、第１導通部材３１および第２導通部材３２の電気抵抗を低減させることができる。このことは、半導体素子２１により大きな電流を流すことに好適である。
　図２９～図３１に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２９の位置は、半導体装置Ａ１０の図１９の位置と同一である。図３０の位置は、半導体装置Ａ１０の図２２の位置と同一である。
　半導体装置Ａ２０は、第１金属層２５、第２金属層２６、第３金属層２７および第４金属層２８をさらに備えることが、先述した半導体装置Ａ１０と異なる。半導体装置Ａ２０においても、複数の半導体素子２１の素子金属層２１１は、接合層２３を介して固相拡散により支持層１２に接合されている。以後の半導体装置Ａ２０の説明においては、複数の半導体素子２１のうち第１素子２１Ａを代表として説明する。
　図２９～図３１に示すように、第１金属層２５は、第１支持層１２１（支持層１２）と接合層２３との間に介在している。第１金属層２５は、接合層２３に接している。第１金属層２５の組成は、銀を含む。第２金属層２６は、接合層２３と第１素子２１Ａの素子金属層２１１との間に介在している。第２金属層２６は、接合層２３に接している。第２金属層２６の組成は、銀を含む。
　図２９～図３１に示すように、第３金属層２７は、第１支持層１２１と第１金属層２５との間に介在している。第３金属層２７は、第１支持層１２１の第１主面１２１Ａに接している。第３金属層２７の組成は、銀を含む。第４金属層２８は、第２金属層２６と、第１素子２１Ａの素子金属層２１１との間に介在している。第４金属層２８は、素子金属層２１１に接している。第４金属層２８の組成は、銀を含む。
　第１金属層２５、第２金属層２６、第３金属層２７および第４金属層２８の組成は、銀に加えてニッケル（Ｎｉ）を含むものでもよい。この場合においては、第１金属層２５、第２金属層２６、第３金属層２７および第４金属層２８の各々は、ニッケル層の上に銀層が積層された構成をとる。第１金属層２５と第３金属層２７との界面には、第１金属層２５を構成する銀層と、第３金属層２７を構成する銀層とが位置する。第２金属層２６と第４金属層２８との界面には、第２金属層２６を構成する銀層と、第４金属層２８を構成する銀層とが位置する。
　図３１に示すように、固相拡散結合層２４の第１結合層２４１は、第１金属層２５と第３金属層２７との界面に位置する。固相拡散結合層２４の第２結合層２４２は、第２金属層２６と第４金属層２８との界面に位置する。
　次に、図３２に基づき、半導体装置Ａ２０の変形例である半導体装置Ａ２１について説明する。図３２の位置は、図３１の位置と同一である。
　図３１に示すように、半導体装置Ａ２１においては、第４金属層２８を備えない構成をとる。したがって、固相拡散結合層２４の第２結合層２４２は、第２金属層２６と、第１素子２１Ａの素子金属層２１１との界面に位置する。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、支持層１２に対向する素子金属層２１１を有する半導体素子２１と、支持層１２と素子金属層２１１との間に介在する接合層２３とを備える。素子金属層２１１は、第１縁２１１Ａを有する。接合層２３は、第２縁２３Ａを有する。第１縁２１１Ａから第２縁２３Ａに至る第２方向ｙの距離ｄ（距離ｄ１）と、接合層２３の厚さｔとの関係が－ｔ≦ｄ≦２ｔである。したがって、半導体装置Ａ２０によっても、支持層１２と半導体素子２１との間に介在する接合界面における放熱性を長期的に安定させることが可能となる。さらに半導体装置Ａ２０が半導体装置Ａ１０と同様の構成を具備することによって、半導体装置Ａ２０においても当該構成にかかる作用効果を奏する。
　半導体装置Ａ２０は、第１金属層２５、第２金属層２６および第３金属層２７をさらに備える。第１金属層２５および第２金属層２６は、接合層２３に接している。第３金属層２７は、支持層１２に接している。第１金属層２５、第２金属層２６および第３金属層２７の組成は、銀を含む。この場合において、固相拡散結合層２４の第１結合層２４１は、第１金属層２５と第３金属層２７との界面に位置する。組成に銀を含む金属層どうしを固相拡散により接合させた場合、金属結合の強度が比較的高いものとなる。したがって、固相拡散結合層２４における結合状態をさらに強固にすることが可能となる。
　図３３および図３４に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。本図において、先述した半導体装置Ａ１０の同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３３の位置は、半導体装置Ａ１０の図１９の位置と同一である。図３４の位置は、半導体装置Ａ１０の図２２の位置と同一である。
　半導体装置Ａ３０においては、接合層２３の構成が先述した半導体装置Ａ１０の当該構成と異なる。半導体装置Ａ３０においては、複数の半導体素子２１の素子金属層２１１は、接合層２３を介して焼結により支持層１２に接合されている。
　接合層２３は、金属粒子の焼結体を含む。当該焼結体の組成は、銀または銅を含む。
　半導体装置Ａ３０においても、図３３に示す距離ｄ１と接合層２３の厚さｔとの間には、－ｔ≦ｄ１≦２ｔが成立する。さらに図３４に示す距離ｄ２と厚さｔとの間には、－ｔ≦ｄ２≦２ｔが成立する。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、支持層１２に対向する素子金属層２１１を有する半導体素子２１と、支持層１２と素子金属層２１１との間に介在する接合層２３とを備える。素子金属層２１１は、第１縁２１１Ａを有する。接合層２３は、第２縁２３Ａを有する。第１縁２１１Ａから第２縁２３Ａに至る第２方向ｙの距離ｄ（距離ｄ１）と、接合層２３の厚さｔとの関係が－ｔ≦ｄ≦２ｔである。したがって、半導体装置Ａ３０によっても、支持層１２と半導体素子２１との間に介在する接合界面における放熱性を長期的に安定させることが可能となる。さらに半導体装置Ａ３０が半導体装置Ａ１０と同様の構成を具備することによって、半導体装置Ａ３０においても当該構成にかかる作用効果を奏する。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　支持層と、
　前記支持層に対向する素子金属層を有する半導体素子と、
　前記支持層と前記素子金属層との間に介在する接合層と、を備え、
　前記素子金属層は、前記半導体素子の厚さ方向に対して直交する第１方向に延びる第１縁を有し、
　前記接合層は、前記第１縁から最も近くに位置し、かつ前記第１方向に延びる第２縁を有し、
　前記厚さ方向に視て前記第２縁が前記素子金属層から離れている場合においては、前記厚さ方向および前記第１方向に対して直交する第２方向において前記第１縁から前記第２縁に至る距離が前記接合層の厚さの２倍以下である、半導体装置。
　付記２．
　前記厚さ方向に視て前記第２縁が前記素子金属層に重なる場合においては、前記第２方向において前記第１縁から前記第２縁に至る前記距離が前記接合層の厚さ以下である、付記１に記載の半導体装置。
　付記３．
　前記厚さ方向に視て、前記第２縁を含む前記接合層の周縁が、前記第１縁を含む前記素子金属層の周縁を囲んでいる、付記１に記載の半導体装置。
　付記４．
　前記支持層は、金属元素を含有する、付記３に記載の半導体装置。
　付記５．
　前記金属元素は、銅である、付記４に記載の半導体装置。
　付記６．
　前記支持層と前記素子金属層との間に介在する固相拡散結合層をさらに備え、
　前記接合層は、アルミニウムを含有し、
　前記支持層と前記素子金属層との間には、固相拡散結合層が介在しており、
　前記固相拡散結合層は、前記支持層と前記接合層との間に位置する第１結合層と、前記接合層と前記素子金属層との間に位置する第２結合層と、を含む、付記４または５に記載の半導体装置。
　付記７．
　前記支持層と前記接合層との間に介在する第１金属層と、
　前記接合層と前記素子金属層との間に介在する第２金属層と、
　前記支持層と前記第１金属層との間に介在する第３金属層と、をさらに備え、
　前記第１金属層および前記第２金属層は、前記接合層に接しており、
　前記第３金属層は、前記支持層に接しており、
　前記第１結合層は、前記第１金属層と前記第３金属層との界面に位置しており、
　前記第２結合層は、前記第２金属層と前記素子金属層との間に位置している、付記６に記載の半導体装置。
　付記８．
　前記第１金属層、前記第２金属層および前記第３金属層は、各々、銀を含有する、付記７に記載の半導体装置。
　付記９．
　前記第２金属層と前記素子金属層との間に介在する第４金属層をさらに備え、
　前記第４金属層は、前記素子金属層に接しており、
　前記第２結合層は、前記第２金属層と前記第４金属層との界面に位置している、付記７または８に記載の半導体装置。
　付記１０．
　前記第４金属層は、銀を含有する、付記９に記載の半導体装置。
　付記１１．
　前記接合層は、前記素子金属層に対向する接合面を有し、
　前記接合層には、前記接合面から前記厚さ方向に突出した凸部が形成されており、
　前記第２方向において、前記凸部は、前記第１縁と前記第２縁との間に位置する、付記６ないし１０のいずれかに記載の半導体装置。
　付記１２．
　前記第１縁と前記凸部との前記第２方向における間隔は、前記凸部と前記第２縁との前記第２方向における間隔よりも短い、付記１１に記載の半導体装置。
　付記１３．
　前記接合層は、金属粒子の焼結体を含む、付記４または５に記載の半導体装置。
　付記１４．
　前記焼結体は、銀または銅を含有する、付記１３に記載の半導体装置。
　付記１５．
　前記支持層を間に挟んで前記半導体素子とは反対側に位置する支持体をさらに備え、
　前記支持体は、絶縁層を含み、
　前記支持層は、前記支持体に接合されている、付記４ないし１４のいずれかに記載の半導体装置。
　付記１６．
　前記絶縁層の厚さは、前記支持層の厚さよりも薄い、付記１５に記載の半導体装置。
　付記１７．
　前記支持体は、前記絶縁層を間に挟んで前記支持層とは反対側に位置する放熱層を含み、
　前記放熱層の厚さは、前記絶縁層の厚さよりも厚い、付記１６に記載の半導体装置。
　付記１８．
　前記素子金属層は、前記支持層と、前記半導体素子に構成された回路と、に導通している、付記１５ないし１７のいずれかに記載の半導体装置。
Ａ１０，Ａ２０，Ａ３０：半導体装置　　　１１：支持体
１１１：絶縁層　　　１１２：中間層　　　１１３：放熱層
１２：支持層　　　１２１：第１支持層　　　１２１Ａ：第１主面
１２１Ｂ：第１裏面　　　１２２：第２支持層　　　１２２Ａ：第２主面
１２２Ｂ：第２支持層　　　１３：第１入力端子　　　１３Ａ：被覆部
１３Ｂ：露出部　　　１４：出力端子　　　１４Ａ：被覆部
１４Ｂ：露出部　　　１５：第２入力端子　　　１５Ａ：被覆部
１５Ｂ：露出部　　　１６１：第１ゲート端子
１６２：第２ゲート端子　　　１７１：第１検出端子　　　
１７２：第２検出端子　　　１８１：第１ダイオード端子
１８２：第２ダイオード端子　　　１９：第１接着層
２１：半導体素子　　　２１Ａ：第１素子
２１Ｂ：第２素子　　　２１Ｃ：第３素子　　　２１Ｄ：第４素子
２１１：素子金属層　　　２１１Ａ：第１縁　　　２１１Ｂ：第３縁
２１２：第１電極　　　２１３：第２電極　　　２１４：第３電極
２１５：第４電極　　　２３：接合層　　　２３Ａ：第２縁
２３Ｂ：第４縁　　　２３１：接合面　　　２３２：凸部
２４：固相拡散結合層　　　２４１：第１結合層　　　２４２：第２結合層
２５：第１金属層　　　２６：第２金属層　　　２７：第３金属層
２８：第４金属層　　　３１：第１導通部材　　　３１１：本体部
３１２：第１接合部　　　３１２Ａ：開口　　　３１３：第１連結部
３１４：第２接合部　　　３１５：第２連結部　　　３２：第２導通部材
３２１：本体部　　　３２２：第３接合部　　　３２２Ａ：開口
３２３：第３連結部　　　３２４：第４接合部　　　３２５：第４連結部
３２６：中間部　　　３２７：横梁部　　　３３：第１導電接合層
３４：第２導電接合層　　　３５：第３導電接合層　　　
３６：第４導電接合層　　　４１：ゲートワイヤ　　　
４２：検出ワイヤ　　　４３：ダイオードワイヤ
５０：封止樹脂　　　５１：頂面　　　５２：底面
５３：第１側面　　　５４：第２側面　　　５５：凹部
５６：溝部　　　５７：第１凸部　　　５７１：取付け孔
５８：第２凸部　　　６０：制御配線　　　６０１：第１配線
６０２：第２配線　　　６１：絶縁層　　　６２：配線層
６２１：第１配線層　　　６２２：第２配線層　　　６２３：第３配線層
６３：金属層　　　６４：ホルダ　　　６５：被覆層
６８：第２接着層　　　６９：第３接着層　　　ｔ：厚さ
ｄ１，ｄ２：距離　　　ｐ１，ｐ２，ｐ３，ｐ４：間隔
ｚ：厚さ方向　　　ｘ：第１方向　　　ｙ：第２方向

Claims (18)

  1. 　支持層と、
    　前記支持層に対向する素子金属層を有する半導体素子と、
    　前記支持層と前記素子金属層との間に介在する接合層と、を備え、
    　前記素子金属層は、前記半導体素子の厚さ方向に対して直交する第１方向に延びる第１縁を有し、
    　前記接合層は、前記第１縁から最も近くに位置し、かつ前記第１方向に延びる第２縁を有し、
    　前記厚さ方向に視て前記第２縁が前記素子金属層から離れている場合においては、前記厚さ方向および前記第１方向に対して直交する第２方向において前記第１縁から前記第２縁に至る距離が前記接合層の厚さの２倍以下である、半導体装置。
  2. 　前記厚さ方向に視て前記第２縁が前記素子金属層に重なる場合においては、前記第２方向において前記第１縁から前記第２縁に至る距離が前記接合層の厚さ以下である、
    請求項１に記載の半導体装置。
  3. 前記厚さ方向に視て、前記第２縁を含む前記接合層の周縁が、前記第１縁を含む前記素子金属層の周縁を囲んでいる、請求項１に記載の半導体装置。
  4. 　前記支持層は、金属元素を含有する、請求項３に記載の半導体装置。
  5. 　前記金属元素は、銅である、請求項４に記載の半導体装置。
  6. 　前記支持層と前記素子金属層との間に介在する固相拡散結合層をさらに備え、
    　前記接合層は、アルミニウムを含有し、
    　前記固相拡散結合層は、前記支持層と前記接合層との間に位置する第１結合層と、前記接合層と前記素子金属層との間に位置する第２結合層と、を含む、請求項４または５に記載の半導体装置。
  7. 　前記支持層と前記接合層との間に介在する第１金属層と、
    　前記接合層と前記素子金属層との間に介在する第２金属層と、
    　前記支持層と前記第１金属層との間に介在する第３金属層と、をさらに備え、
    　前記第１金属層および前記第２金属層は、前記接合層に接しており、
    　前記第３金属層は、前記支持層に接しており、
    　前記第１結合層は、前記第１金属層と前記第３金属層との界面に位置しており、
    　前記第２結合層は、前記第２金属層と前記素子金属層との間に位置している、請求項６に記載の半導体装置。
  8. 　前記第１金属層、前記第２金属層および前記第３金属層は、各々、銀を含有する、請求項７に記載の半導体装置。
  9. 　前記第２金属層と前記素子金属層との間に介在する第４金属層をさらに備え、
    　前記第４金属層は、前記素子金属層に接しており、
    　前記第２結合層は、前記第２金属層と前記第４金属層との界面に位置している、請求項７または８に記載の半導体装置。
  10. 　前記第４金属層は、銀を含有する、請求項９に記載の半導体装置。
  11. 　前記接合層は、前記素子金属層に対向する接合面を有し、
    　前記接合層には、前記接合面から前記厚さ方向に突出した凸部が形成されており、
    　前記第２方向において、前記凸部は、前記第１縁と前記第２縁との間に位置する、請求項６ないし１０のいずれかに記載の半導体装置。
  12. 　前記第１縁と前記凸部との前記第２方向における間隔は、前記凸部と前記第２縁との前記第２方向における間隔よりも短い、請求項１１に記載の半導体装置。
  13. 　前記接合層は、金属粒子の焼結体を含む、請求項４または５に記載の半導体装置。
  14. 　前記焼結体は、銀または銅を含有する、請求項１３に記載の半導体装置。
  15. 　前記支持層を間に挟んで前記半導体素子とは反対側に位置する支持体をさらに備え、
    　前記支持体は、絶縁層を含み、
    　前記支持層は、前記支持体に接合されている、請求項４ないし１４のいずれかに記載の半導体装置。
  16. 　前記絶縁層の厚さは、前記支持層の厚さよりも薄い、請求項１５に記載の半導体装置。
  17. 　前記支持体は、前記絶縁層を間に挟んで前記支持層とは反対側に位置する放熱層を含み、
    　前記放熱層の厚さは、前記絶縁層の厚さよりも厚い、請求項１６に記載の半導体装置。
  18. 　前記素子金属層は、前記支持層と、前記半導体素子に構成された回路と、に導通している、請求項１５ないし１７のいずれかに記載の半導体装置。
PCT/JP2022/020468 2021-06-09 2022-05-17 半導体装置 WO2022259825A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280040265.7A CN117425960A (zh) 2021-06-09 2022-05-17 半导体装置
DE112022002542.5T DE112022002542T5 (de) 2021-06-09 2022-05-17 Halbleiterbauelement
JP2023527588A JPWO2022259825A1 (ja) 2021-06-09 2022-05-17
US18/489,512 US20240047300A1 (en) 2021-06-09 2023-10-18 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-096764 2021-06-09
JP2021096764 2021-06-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/489,512 Continuation US20240047300A1 (en) 2021-06-09 2023-10-18 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2022259825A1 true WO2022259825A1 (ja) 2022-12-15

Family

ID=84424843

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/020468 WO2022259825A1 (ja) 2021-06-09 2022-05-17 半導体装置

Country Status (5)

Country Link
US (1) US20240047300A1 (ja)
JP (1) JPWO2022259825A1 (ja)
CN (1) CN117425960A (ja)
DE (1) DE112022002542T5 (ja)
WO (1) WO2022259825A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175492A (ja) * 2013-03-08 2014-09-22 Mitsubishi Materials Corp 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP2020009995A (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
WO2020241346A1 (ja) * 2019-05-24 2020-12-03 ローム株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175492A (ja) * 2013-03-08 2014-09-22 Mitsubishi Materials Corp 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP2020009995A (ja) * 2018-07-12 2020-01-16 三菱電機株式会社 半導体装置、電力変換装置、及び半導体装置の製造方法
WO2020241346A1 (ja) * 2019-05-24 2020-12-03 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
CN117425960A (zh) 2024-01-19
JPWO2022259825A1 (ja) 2022-12-15
US20240047300A1 (en) 2024-02-08
DE112022002542T5 (de) 2024-03-07

Similar Documents

Publication Publication Date Title
WO2022030244A1 (ja) 半導体装置
US20220223568A1 (en) Semiconductor device
US20240014193A1 (en) Semiconductor device
WO2020208739A1 (ja) 半導体装置
WO2022259825A1 (ja) 半導体装置
WO2022080072A1 (ja) 半導体モジュール
WO2023149257A1 (ja) 半導体装置
WO2024018790A1 (ja) 半導体装置
JPWO2020149225A1 (ja) 半導体装置
WO2023032667A1 (ja) 半導体装置、および半導体装置の取付け構造
WO2022259809A1 (ja) 半導体装置
WO2023112662A1 (ja) 半導体モジュールおよび半導体装置
WO2024116743A1 (ja) 半導体装置
WO2024116873A1 (ja) 半導体モジュール
WO2024085003A1 (ja) 半導体装置の冷却構造体
WO2024024371A1 (ja) 半導体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2022239696A1 (ja) 半導体装置
WO2024018851A1 (ja) 半導体装置
WO2023047890A1 (ja) 半導体モジュール
WO2023120353A1 (ja) 半導体装置
WO2023120185A1 (ja) 半導体装置
WO2024029385A1 (ja) 半導体装置
WO2024090193A1 (ja) 半導体装置
WO2024128062A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22820008

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023527588

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280040265.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022002542

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22820008

Country of ref document: EP

Kind code of ref document: A1