WO2024018851A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2024018851A1
WO2024018851A1 PCT/JP2023/023728 JP2023023728W WO2024018851A1 WO 2024018851 A1 WO2024018851 A1 WO 2024018851A1 JP 2023023728 W JP2023023728 W JP 2023023728W WO 2024018851 A1 WO2024018851 A1 WO 2024018851A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
conductive layer
layer
semiconductor device
gate
Prior art date
Application number
PCT/JP2023/023728
Other languages
English (en)
French (fr)
Inventor
和則 富士
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Publication of WO2024018851A1 publication Critical patent/WO2024018851A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present disclosure relates to a semiconductor device.
  • Patent Document 1 discloses an example of such a semiconductor device.
  • the source electrode and the drain electrode are located on opposite sides.
  • a top plate electrode is electrically connected to the source electrode.
  • a drain electrode pattern is conductively bonded to the drain electrode.
  • the semiconductor element is sandwiched between a top plate electrode and a drain electrode pattern.
  • An object of the present disclosure is to provide a semiconductor device that is improved over conventional ones. Particularly, in view of the above-mentioned circumstances, an object of the present disclosure is to provide a semiconductor device that can reduce the parasitic inductance of the device and improve the heat dissipation of the device.
  • a semiconductor device provided by a first aspect of the present disclosure includes: a first insulating layer; a first conductive layer bonded to one side of the first insulating layer in a first direction; a second conductive layer located on the same side as the first conductive layer and bonded to the first insulating layer; and a second conductive layer located on the opposite side of the first conductive layer and the second conductive layer with respect to the first insulating layer.
  • a first heat dissipation layer located on the first insulating layer and bonded to the first insulating layer, and a first electrode and a second electrode located on opposite sides in the first direction, and the first electrode is connected to the first conductive layer.
  • a first semiconductor element conductively bonded to the second conductive layer; a third electrode and a fourth electrode located on opposite sides in the first direction; and a semiconductor element conductively bonded to the second conductive layer; 2 semiconductor elements, a conductive member conductively joined to the second electrode and the third electrode, and a sealing resin that covers the first semiconductor element and the second semiconductor element, and the polarity of the second electrode and the polarity of the third electrode are different from each other, and the first heat radiation layer and the conductive member are exposed from the sealing resin.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view corresponding to FIG. 1, in which the sealing resin, the second insulating layer and the second heat dissipation layer of the conductive member are transparently shown.
  • FIG. 3 is a plan view corresponding to FIG. 2, and further shows the third conductive layer of the conductive member.
  • FIG. 4 is a bottom view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a sectional view taken along line VV in FIG. 2.
  • FIG. 6 is a cross-sectional view taken along line VI-VI in FIG.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG.
  • FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 2 is a plan view corresponding to FIG. 1, in which the sealing resin, the second insulating layer and the second heat dissipation layer of the conductive
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG.
  • FIG. 9 is a partially enlarged view of FIG. 3, showing the first semiconductor element and its vicinity, and also showing the first semiconductor element as transparent.
  • FIG. 10 is a cross-sectional view taken along line XX in FIG.
  • FIG. 11 is a cross-sectional view taken along line XI-XI in FIG.
  • FIG. 12 is a partially enlarged view of FIG. 3, showing the second semiconductor element and its vicinity.
  • FIG. 13 is a sectional view taken along line XIII-XIII in FIG. 12.
  • FIG. 14 is a plan view of a semiconductor device according to a second embodiment of the present disclosure, in which the sealing resin, the second insulating layer and the second heat dissipation layer of the conductive member are transparently shown.
  • FIG. 15 is a plan view corresponding to FIG. 14, and further shows the third conductive layer of the conductive member.
  • FIG. 16 is a cross-sectional view taken along line XVI-XVI in FIG. 14.
  • FIG. 17 is a cross-sectional view taken along line XVII-XVII in FIG. 14.
  • FIG. 18 is a cross-sectional view taken along line XVIII-XVIII in FIG. 14.
  • FIG. 19 is a cross-sectional view taken along line XIX-XIX in FIG. 14.
  • FIG. 14 is a plan view of a semiconductor device according to a second embodiment of the present disclosure, in which the sealing resin, the second insulating layer and the second heat dissipation layer of the conductive member are transparently shown.
  • FIG. 20 is a plan view of the first semiconductor element included in the semiconductor device shown in FIG. 14.
  • FIG. 21 is a bottom view of the first semiconductor element shown in FIG. 20.
  • FIG. 22 is a cross-sectional view taken along line XXII-XXII in FIG. 20.
  • FIG. 23 is a cross-sectional view taken along line XXIII-XXIII in FIG. 20.
  • FIG. 24 is a sectional view taken along line XXIV-XXIV in FIG. 20.
  • FIG. 25 is a cross-sectional view taken along line XXV-XXV in FIG. 20.
  • FIG. 26 is a partially enlarged view of FIG. 15, showing the first semiconductor element and its vicinity.
  • FIG. 27 is a cross-sectional view taken along line XXVII-XXVII in FIG. 26.
  • FIG. 28 is a plan view of the second semiconductor element included in the semiconductor device shown in FIG. 14. 29 is a bottom view of the second semiconductor element shown in FIG. 28.
  • FIG. 30 is a cross-sectional view taken along the line XXX-XXX in FIG. 28.
  • FIG. 31 is a cross-sectional view taken along line XXXI-XXXI in FIG. 28.
  • FIG. 32 is a cross-sectional view taken along the line XXXII-XXXII in FIG. 28.
  • FIG. 33 is a partially enlarged view of FIG. 15, showing the second semiconductor element and its vicinity.
  • FIG. 34 is a sectional view taken along line XXXIV-XXXIV in FIG. 33.
  • FIG. 35 is a plan view of the semiconductor device according to the third embodiment of the present disclosure, showing the sealing resin and the coating layer transparently.
  • FIG. 36 is a cross-sectional view taken along line XXXVI-XXXVI in FIG. 35.
  • FIG. 37 is a cross-sectional view taken along line XXXVII-XXXVII in FIG. 35.
  • the semiconductor device A10 includes a first insulating layer 11, a first conductive layer 12, a second conductive layer 13, a first heat dissipation layer 16, a conductive member 17, a plurality of first semiconductor elements 21, a plurality of second semiconductor elements 22, a plurality of , a first spacer 31 , a plurality of second spacers 32 , a plurality of power terminals 40 , and a sealing resin 60 .
  • the semiconductor device A10 includes a first gate conductive layer 141, a second gate conductive layer 142, a first detection conductive layer 151, a second detection conductive layer 152, a first gate terminal 441, a second gate terminal 442, a first detection terminal 451 and a second detection terminal 452.
  • FIG. 2 shows the sealing resin 60 and the second insulating layer 171 and second heat dissipation layer 173 of the conductive member 17, which will be described later, as being transparent.
  • FIG. 3 shows a third conductive layer 172 of the conductive member 17, which will be described later with respect to FIG. 2, in a transparent manner.
  • FIG. 9 shows the first semiconductor element 21 in a more transparent manner than in FIG.
  • the outline of the sealing resin 60 that has passed through is shown by an imaginary line (two-dot chain line).
  • the outlines of elements of the conductive member 17 that have been seen through are shown in imaginary lines.
  • the transparent first semiconductor element 21 is shown by an imaginary line.
  • the VV line, the VI-VI line, and the VII-VII line are each indicated by a dashed-dotted line.
  • first direction z the normal direction of the first main surface 12A of the first conductive layer 12, which will be described later, will be referred to as a "first direction z.”
  • second direction x One direction perpendicular to the first direction z is called a "second direction x.”
  • third direction y A direction perpendicular to both the first direction z and the second direction x is referred to as a "third direction y.”
  • the semiconductor device A10 applies a DC power supply voltage applied to a first input terminal 41 and a second input terminal 42, which will be described later, among the plurality of power terminals 40 to the plurality of first semiconductor elements 21 and the plurality of second semiconductor elements 22. Converts to AC power.
  • the converted AC power is input from an output terminal 43 (described later) among the plurality of power terminals 40 to a power supply target such as a motor.
  • the semiconductor device A10 constitutes a part of a power conversion circuit such as an inverter.
  • the first insulating layer 11 includes a first conductive layer 12, a second conductive layer 13, a first gate conductive layer 141, a second gate conductive layer 142, a first detection conductive layer 151, The second detection conductive layer 152 and the first heat dissipation layer 16 are supported.
  • the first insulating layer 11 is made of a material with relatively high thermal conductivity.
  • the first insulating layer 11 is made of ceramics containing aluminum nitride (AlN), for example. The periphery of the first insulating layer 11 is sandwiched between the sealing resin 60 in the first direction z.
  • the thickness of the first insulating layer 11 is smaller than the thickness of each of the first conductive layer 12, the second conductive layer 13, and the first heat dissipation layer 16. Therefore, in the semiconductor device A10, each of the first conductive layer 12, the second conductive layer 13, and the first heat dissipation layer 16 is thicker than the first insulating layer 11.
  • the first conductive layer 12 is bonded to one side of the first insulating layer 11 in the first direction z, as shown in FIGS. 2, 3, 5, 6, and 8.
  • the first conductive layer 12 has a plurality of first semiconductor elements 21 and a plurality of first spacers 31 mounted thereon.
  • the first conductive layer 12 has a rectangular shape with its long side extending in the third direction y.
  • the first conductive layer 12 is surrounded by the periphery of the first insulating layer 11 when viewed in the first direction z.
  • the composition of the first conductive layer 12 includes copper (Cu).
  • the first conductive layer 12 has a first main surface 12A facing in the first direction z.
  • the plurality of first semiconductor elements 21 and the plurality of first spacers 31 face the first main surface 12A.
  • the second conductive layer 13 is located on the same side as the first conductive layer 12 in the first direction z, and is bonded to the first insulating layer 11. ing.
  • the second conductive layer 13 has a plurality of second semiconductor elements 22 mounted thereon.
  • the second conductive layer 13 is separated from the first conductive layer 12 in the second direction x.
  • the second conductive layer 13 has a rectangular shape with its long side extending in the third direction y.
  • the second conductive layer 13 is surrounded by the periphery of the first insulating layer 11 when viewed in the first direction z.
  • the composition of the second conductive layer 13 includes copper.
  • the second conductive layer 13 has a second main surface 13A facing the same side as the first main surface 12A of the first conductive layer 12 in the first direction z.
  • the plurality of second semiconductor elements 22 face the second main surface 13A.
  • the first heat dissipation layer 16 is located on the opposite side of the first conductive layer 12 and the second conductive layer 13 with respect to the first insulating layer 11, and is located on the opposite side of the first insulating layer 11. is joined to.
  • the first heat dissipation layer 16 is exposed from the sealing resin 60.
  • the volume of the first heat dissipation layer 16 is larger than the sum of the volumes of the first conductive layer 12 and the second conductive layer 13.
  • the first heat dissipation layer 16 is surrounded by the periphery of the first insulating layer 11 when viewed in the first direction z.
  • the composition of the first heat dissipation layer 16 includes copper.
  • a heat sink (not shown) is bonded to the first heat dissipation layer 16.
  • the plurality of first semiconductor elements 21 are bonded to the plurality of first spacers 31, as shown in FIGS. 5 and 8. All of the plurality of first semiconductor elements 21 are the same element.
  • the plurality of first semiconductor elements 21 are, for example, MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • the plurality of first semiconductor elements 21 may be field-effect transistors including MISFETs (Metal-Insulator-Semiconductor Field-Effect Transistors), or bipolar transistors such as IGBTs (Insulated Gate Bipolar Transistors).
  • the plurality of first semiconductor elements 21 are n-channel type MOSFETs with a vertical structure.
  • the plurality of first semiconductor elements 21 include a compound semiconductor substrate.
  • the composition of the compound semiconductor substrate includes silicon carbide (SiC).
  • the plurality of first semiconductor elements 21 are arranged along the third direction y.
  • the plurality of first semiconductor elements 21 have a first electrode 211, a second electrode 212, and a first gate electrode 213.
  • the first electrode 211 faces the first main surface 12A of the first conductive layer 12. A current corresponding to the power converted by the first semiconductor element 21 flows through the first electrode 211 . That is, the first electrode 211 corresponds to the source electrode of the first semiconductor element 21.
  • the second electrode 212 is located on the side opposite to the first main surface 12A of the first conductive layer 12 in the first direction z. A current corresponding to the power before being converted by the first semiconductor element 21 flows through the second electrode 212 . That is, the second electrode 212 corresponds to the drain electrode of the first semiconductor element 21.
  • the first gate electrode 213 faces the first main surface 12A of the first conductive layer 12. Therefore, the first gate electrode 213 is located on the same side as the first electrode 211 in the first direction z. A gate voltage for driving the first semiconductor element 21 is applied to the first gate electrode 213 . As shown in FIG. 9, the area of the first gate electrode 213 is smaller than the area of the first electrode 211 when viewed in the first direction z.
  • the plurality of second semiconductor elements 22 are bonded to the second main surface 13A of the second conductive layer 13, as shown in FIGS. 5 to 7.
  • the plurality of second semiconductor elements 22 are the same elements as the plurality of first semiconductor elements 21. Therefore, the plurality of second semiconductor elements 22 are n-channel type MOSFETs with a vertical structure.
  • the plurality of second semiconductor elements 22 are arranged along the third direction y.
  • the plurality of second semiconductor elements 22 have a third electrode 221, a fourth electrode 222, and a second gate electrode 223.
  • the third electrode 221 is located on the side opposite to the second main surface 13A of the second conductive layer 13 in the first direction z. A current corresponding to the power converted by the second semiconductor element 22 flows through the third electrode 221 . That is, the third electrode 221 corresponds to the source electrode of the second semiconductor element 22.
  • the fourth electrode 222 faces the second main surface 13A of the second conductive layer 13. A current corresponding to the power before being converted by the second semiconductor element 22 flows through the fourth electrode 222 . That is, the fourth electrode 222 corresponds to the drain electrode of the second semiconductor element 22.
  • the fourth electrode 222 is conductively bonded to the second main surface 13A via the conductive bonding layer 29. Thereby, the fourth electrodes 222 of the plurality of second semiconductor elements 22 are electrically connected to the second conductive layer 13.
  • the conductive bonding layer 29 is, for example, solder.
  • the conductive bonding layer 29 may be a sintered metal containing silver (Ag) or the like.
  • the second gate electrode 223 is located on the side opposite to the second main surface 13A of the second conductive layer 13 in the first direction z. Therefore, the second gate electrode 223 is located on the same side as the third electrode 221 in the first direction z.
  • a gate voltage for driving the second semiconductor element 22 is applied to the second gate electrode 223 .
  • the area of the second gate electrode 223 is smaller than the area of the third electrode 221 when viewed in the first direction z.
  • the plurality of first semiconductor elements 21 constitute part of the upper arm circuit
  • the plurality of second semiconductor elements 22 constitute part of the lower arm circuit.
  • the configuration of the plurality of first semiconductor elements 21 is equivalent to the configuration when the plurality of second semiconductor elements 22 are reversed around the direction orthogonal to the first direction z. Therefore, the polarity of the first electrode 211 of each of the plurality of first semiconductor elements 21 and the polarity of the fourth electrode 222 of each of the plurality of second semiconductor elements 22 are different from each other.
  • the second electrode 212 of each of the plurality of first semiconductor elements 21 and the third electrode 221 of each of the plurality of second semiconductor elements 22 are different from each other.
  • the plurality of first spacers 31 are electrically bonded to the first main surface 12A of the first conductive layer 12.
  • the first electrodes 211 of each of the plurality of first semiconductor elements 21 are individually conductively bonded to the plurality of first spacers 31. Therefore, each of the plurality of first spacers 31 conductively connects the first conductive layer 12 and the first electrode 211 of one of the plurality of first semiconductor elements 21.
  • the first electrode 211 of each of the plurality of first semiconductor elements 21 is individually electrically connected to the plurality of first spacers 31 and is electrically connected to the first conductive layer 12 via any one of the plurality of first spacers 31. ing.
  • the plurality of first spacers 31 are arranged along the third direction y.
  • the plurality of first spacers 31 are located between the first main surface 12A and the plurality of first semiconductor elements 21.
  • the plurality of first spacers 31 include a first portion 311 and a second portion 312.
  • the plurality of first spacers 31 have a rectangular shape when viewed in the first direction z.
  • the plurality of first spacers 31 may have a circular shape when viewed in the first direction z.
  • the composition of the plurality of first spacers 31 includes copper.
  • the first portion 311 has a second surface 311A, a third surface 311B, and a fourth surface 311C.
  • the second surface 311A faces the first main surface 12A of the first conductive layer 12.
  • the second surface 311A is conductively bonded to the first main surface 12A via the conductive bonding layer 29.
  • the second surface 311A may be conductively bonded to the first main surface 12A by solid-phase diffusion.
  • the third surface 311B faces the opposite side from the second surface 311A in the first direction z.
  • the first semiconductor element 21 is surrounded by the periphery of the third surface 311B.
  • the fourth surface 311C faces a direction perpendicular to the first direction z.
  • the fourth surface 311C includes a plurality of regions.
  • the first portion 311 is provided with a first recess 311D that is recessed from the third surface 311B and the fourth surface 311C.
  • the first gate electrode 213 of the first semiconductor element 21 overlaps the first recess 311D.
  • the second portion 312 is located between the first portion 311 and the first electrode 211 of the first semiconductor element 21.
  • the second portion 312 is connected to the first portion 311 at a third surface 311B.
  • the second portion 312 is surrounded by the periphery of the first semiconductor element 21 when viewed in the first direction z.
  • the second portion 312 is separated from the first gate electrode 213 of the first semiconductor element 21 when viewed in the first direction z.
  • the dimension t1 of the first part 311 in the first direction z is larger than the dimension t2 of the second part 312 in the thickness direction.
  • the dimension t1 is 3 times or more and 30 times or less of the dimension t2.
  • the second portion 312 has a first surface 312A.
  • the first surface 312A faces the first semiconductor element 21.
  • the first surface 312A is separated from the first gate electrode 213 of the first semiconductor element 21 when viewed in the first direction z.
  • the first surface 312A is surrounded by the periphery of the second surface 311A of the first portion 311.
  • the area of the first surface 312A is smaller than the area of the first electrode 211 of the first semiconductor element 21.
  • the first electrode 211 of each of the plurality of first semiconductor elements 21 is individually conductively bonded to the first surface 312A of each of the plurality of first spacers 31 by solid-phase diffusion.
  • the first electrode 211 of each of the plurality of first semiconductor elements 21 may be individually conductively bonded to the first surface 312A of each of the plurality of first spacers 31 via the conductive bonding layer 29.
  • the second portion 312 is provided with a second recess 312B that is recessed in a direction perpendicular to the first direction z.
  • the second recess 312B penetrates the second portion 312 in the first direction z and is connected to the first recess 311D of the first portion 311.
  • the second recess 312B overlaps the first recess 311D and the first gate electrode 213 of the first semiconductor element 21.
  • the plurality of second spacers 32 are individually conductively bonded to the third electrodes 221 of each of the plurality of second semiconductor elements 22, as shown in FIGS. 7 and 13.
  • the plurality of second spacers 32 are arranged along the third direction y.
  • the plurality of second spacers 32 are located between the plurality of second semiconductor elements 22 and the conductive member 17.
  • each of the plurality of second spacers 32 has a rectangular shape when viewed in the first direction z.
  • each of the plurality of second spacers 32 may have a circular shape when viewed in the first direction z.
  • the area of each of the plurality of second spacers 32 is smaller than the area of the third electrode 221 when viewed in the first direction z.
  • the composition of the plurality of second spacers 32 includes copper.
  • Each of the plurality of second spacers 32 is individually conductively bonded to the third electrode 221 of each of the plurality of second semiconductor elements 22 by solid phase diffusion.
  • each of the plurality of second spacers 32 may be individually conductively bonded to the third electrode 221 of each of the plurality of second semiconductor elements 22 via the conductive bonding layer 29.
  • the first gate conductive layer 141 is located on the same side as the first conductive layer 12 in the first direction z, and is bonded to the first insulating layer 11. ing.
  • the first gate conductive layer 141 is located on the opposite side of the first conductive layer 12 with respect to the second conductive layer 13 in the second direction x.
  • the first gate conductive layer 141 extends along the third direction y.
  • the composition of the first gate conductive layer 141 includes copper.
  • the first gate terminal 441 is located on the opposite side of the first conductive layer 12 with respect to the first gate conductive layer 141 in the second direction x.
  • the first gate terminal 441 is electrically connected to the first gate conductive layer 141.
  • the first gate terminal 441 is a metal lead made of a material containing copper or a copper alloy.
  • a portion of the first gate terminal 441 is covered with a sealing resin 60.
  • the first gate terminal 441 has an L-shape when viewed in the third direction y.
  • the first gate terminal 441 includes a portion that stands up in the first direction z. This portion is exposed from the sealing resin 60.
  • a gate voltage for driving the plurality of first semiconductor elements 21 is applied to the first gate terminal 441 .
  • each of the plurality of first gate wirings 51 is electrically connected to the first gate electrode 213 of any one of the plurality of first semiconductor elements 21 and the first gate conductive layer 141. Thereby, the first gate electrodes 213 of the plurality of first semiconductor elements 21 are electrically connected to the first gate conductive layer 141.
  • the plurality of first gate wirings 51 are metal leads.
  • the composition of the first gate wiring 51 includes copper.
  • the second gate conductive layer 142 is located on the same side as the second conductive layer 13 in the first direction z, and is bonded to the first insulating layer 11. ing.
  • the second gate conductive layer 142 is located on the opposite side of the first gate conductive layer 141 with respect to the first conductive layer 12 and the second conductive layer 13 in the second direction x.
  • the second gate conductive layer 142 extends along the third direction y.
  • the composition of the second gate conductive layer 142 includes copper.
  • the second gate terminal 442 is located on the opposite side of the second conductive layer 13 with respect to the second gate conductive layer 142 in the second direction x.
  • the second gate terminal 442 is electrically connected to the second gate conductive layer 142.
  • the second gate terminal 442 is a metal lead made of a material containing copper or a copper alloy.
  • a portion of the second gate terminal 442 is covered with a sealing resin 60.
  • the second gate terminal 442 has an L-shape when viewed in the third direction y.
  • the second gate terminal 442 includes a portion that stands up in the first direction z. This portion is exposed from the sealing resin 60.
  • a gate voltage for driving the plurality of second semiconductor elements 22 is applied to the second gate terminal 442.
  • each of the plurality of second gate wirings 53 is electrically connected to the second gate electrode 223 of any one of the plurality of second semiconductor elements 22 and the second gate conductive layer 142.
  • the second gate electrodes 223 of the plurality of second semiconductor elements 22 are electrically connected to the second gate conductive layer 142.
  • the plurality of second gate wirings 53 are wires.
  • the composition of the plurality of second gate wirings 53 includes gold (Au).
  • the composition of the plurality of second gate wirings 53 may include copper or aluminum.
  • the semiconductor device A10 further includes two first wires 55.
  • the two first wires 55 are individually bonded to the first gate terminal 441 and the second gate terminal 442, and the first gate conductive layer 141 and the second gate conductive layer 142, as shown in FIGS. 2 and 5. ing.
  • the first gate terminal 441 is electrically connected to the first gate conductive layer 141
  • the second gate terminal 442 is electrically connected to the second gate conductive layer 142.
  • the composition of each of the two first wires 55 includes gold.
  • the composition of the two first wires 55 may include copper or aluminum.
  • the first detection conductive layer 151 is located on the same side as the second conductive layer 13 in the first direction z, and is bonded to the first insulating layer 11. ing.
  • the first detection conductive layer 151 is located next to the first gate conductive layer 141 in the second direction x.
  • the first detection conductive layer 151 extends along the third direction y.
  • the composition of the first detection conductive layer 151 includes copper.
  • the first detection terminal 451 is located on the opposite side of the first conductive layer 12 with respect to the first detection conductive layer 151 in the second direction x.
  • the first detection terminal 451 is located next to the first gate terminal 441 in the third direction y.
  • the first detection terminal 451 is electrically connected to the first detection conductive layer 151.
  • the first detection terminal 451 is a metal lead made of a material containing copper or a copper alloy.
  • a portion of the first detection terminal 451 is covered with a sealing resin 60.
  • the first detection terminal 451 is L-shaped when viewed in the third direction y.
  • the first detection terminal 451 includes a portion that stands up in the first direction z. This portion is exposed from the sealing resin 60.
  • a voltage having the same potential as the voltage applied to the first electrodes 211 of the plurality of first semiconductor elements 21 is applied to the first detection terminal 451 .
  • each of the plurality of first detection wirings 52 is electrically bonded to the third surface 311B of any one of the plurality of first spacers 31 and the first detection conductive layer 151.
  • the first electrodes 211 of the plurality of first semiconductor elements 21 are electrically connected to the first detection conductive layer 151.
  • the plurality of second gate wirings 53 are wires.
  • the composition of the plurality of second gate wirings 53 includes gold.
  • the composition of the plurality of second gate wirings 53 may include copper or aluminum.
  • the second detection conductive layer 152 is located on the same side as the second conductive layer 13 in the first direction z, and is bonded to the first insulating layer 11. ing.
  • the second sensing conductive layer 152 is located next to the second gate conductive layer 142 in the second direction x.
  • the second detection conductive layer 152 extends along the third direction y.
  • the composition of the second detection conductive layer 152 includes copper.
  • the second detection terminal 452 is located on the opposite side of the second conductive layer 13 with respect to the second detection conductive layer 152 in the second direction x.
  • the second detection terminal 452 is located next to the second gate terminal 442 in the third direction y.
  • the second detection terminal 452 is electrically connected to the second detection conductive layer 152.
  • the second detection terminal 452 is a metal lead made of a material containing copper or a copper alloy.
  • a portion of the second detection terminal 452 is covered with a sealing resin 60.
  • the second detection terminal 452 is L-shaped when viewed in the third direction y.
  • the second detection terminal 452 includes a portion that stands up in the first direction z. This portion is exposed from the sealing resin 60.
  • a voltage having the same potential as the voltage applied to the third electrodes 221 of the plurality of second semiconductor elements 22 is applied to the second detection terminal 452 .
  • each of the plurality of second detection wirings 54 is electrically connected to the third electrode 221 of one of the plurality of second semiconductor elements 22 and the second detection conductive layer 152.
  • the third electrodes 221 of the plurality of second semiconductor elements 22 are electrically connected to the second detection conductive layer 152.
  • the plurality of second detection wirings 54 are wires.
  • the composition of the plurality of second detection wirings 54 includes gold.
  • the composition of the plurality of second detection wirings 54 may include copper or aluminum.
  • the semiconductor device A10 further includes two second wires 56.
  • the two second wires 56 are individually joined to the first detection terminal 451 and the second detection terminal 452, and the first detection conductive layer 151 and the second detection conductive layer 152. ing.
  • the first detection terminal 451 is electrically connected to the first detection conductive layer 151
  • the second detection terminal 452 is electrically connected to the second detection conductive layer 152.
  • the composition of the two second wires 56 includes gold.
  • the composition of each of the two second wires 56 may include copper or aluminum.
  • the conductive member 17 is separated from the first insulating layer 11 on the side facing the first main surface 12A of the first conductive layer 12 in the first direction z.
  • the conductive member 17 is electrically connected to the second electrode 212 of each of the plurality of first semiconductor elements 21 and the third electrode 221 of each of the plurality of second semiconductor elements 22 .
  • the conductive member 17 is exposed from the sealing resin 60.
  • the conductive member 17 has a joint surface 17A and a heat radiation surface 17B.
  • the bonding surface 17A is conductively bonded to the second electrode 212 of each of the plurality of first semiconductor elements 21 via the conductive bonding layer 29. Furthermore, the bonding surface 17A is electrically bonded to the third electrode 221 of each of the plurality of second semiconductor elements 22 via the conductive bonding layer 29 and the plurality of second spacers 32.
  • the heat radiation surface 17B faces the opposite side to the bonding surface 17A in the first direction z.
  • the heat radiation surface 17B is exposed from the sealing resin 60.
  • the joint surface 17A is surrounded by the periphery of the heat radiation surface 17B.
  • the area of the heat radiation surface 17B is larger than the area of the bonding surface 17A.
  • the conductive member 17 includes a second insulating layer 171, a third conductive layer 172, and a second heat dissipation layer 173.
  • the material of the second insulating layer 171 includes the material of the first insulating layer 11.
  • the third conductive layer 172 includes a bonding surface 17A and is bonded to the second insulating layer 171.
  • the material of the third conductive layer 172 includes the materials of the first conductive layer 12 and the second conductive layer 13.
  • the second heat dissipation layer 173 includes a heat dissipation surface 17B and is bonded to the first insulating layer 11.
  • the material of the second heat dissipation layer 173 includes the material of the first heat dissipation layer 16. As shown in FIG.
  • the second heat dissipation layer 173 is surrounded by the periphery of the second insulating layer 171 when viewed in the first direction z.
  • the thickness of each of the third conductive layer 172 and the second heat dissipation layer 173 is greater than the thickness of the second insulating layer 171.
  • a plurality of first gate wirings 51, a plurality of first detection wirings 52, a plurality of second gate wirings 53, and a plurality of second The detection wiring 54 overlaps each of the second insulating layer 171 and the second heat dissipation layer 173.
  • the plurality of power terminals 40 are individually conductively bonded to the first conductive layer 12, the second conductive layer 13, and the third conductive layer 172 of the conductive member 17.
  • the plurality of power terminals 40 include a first input terminal 41 , a second input terminal 42 and an output terminal 43 .
  • the first input terminal 41 is located on one side in the third direction y with the first insulating layer 11 as a reference, as shown in FIGS. 1 to 3. As shown in FIG. 8, the first input terminal 41 is electrically connected to the first conductive layer 12. Thereby, the first input terminal 41 is electrically connected to the first electrodes 211 of the plurality of first semiconductor elements 21 via the first conductive layer 12 and the plurality of first spacers 31.
  • the first input terminal 41 is a metal plate made of a material containing copper or a copper alloy. A portion of the first input terminal 41 is covered with a sealing resin 60.
  • the first input terminal 41 has a first attachment hole 411 penetrating in the first direction z. The first attachment hole 411 is apart from the sealing resin 60.
  • the first input terminal 41 is an N terminal (negative electrode) to which a DC power supply voltage to be subjected to power conversion is applied.
  • the second input terminal 42 is located on the same side as the first input terminal 41 with respect to the first insulating layer 11 in the third direction y.
  • the second input terminal 42 is separated from the first input terminal 41 in the second direction x.
  • the second input terminal 42 is conductively bonded to the second conductive layer 13.
  • the second input terminal 42 is electrically connected to the fourth electrodes 222 of the plurality of second semiconductor elements 22 via the second conductive layer 13.
  • the second input terminal 42 is a metal plate made of a material containing copper or a copper alloy. A portion of the second input terminal 42 is covered with a sealing resin 60.
  • the second input terminal 42 has a second attachment hole 421 penetrating in the first direction z. The second attachment hole 421 is separated from the sealing resin 60.
  • the second input terminal 42 is a P terminal (positive electrode) to which a DC power supply voltage to be subjected to power conversion is applied.
  • the output terminal 43 is located on the opposite side of the first input terminal 41 and the second input terminal 42 with respect to the first insulating layer 11 in the third direction y. As shown in FIG. 7, the output terminal 43 is separated from the first insulating layer 11 on the side toward which the first main surface 12A of the first conductive layer 12 faces in the first direction z.
  • the output terminal 43 is electrically conductively bonded to the third conductive layer 172 of the conductive member 17 . Thereby, the output terminal 43 is electrically connected to the second electrodes 212 of the plurality of first semiconductor elements 21 and the third electrodes 221 of the plurality of second semiconductor elements 22 via the conductive member 17.
  • the output terminal 43 is a metal plate made of a material containing copper or a copper alloy. A portion of the output terminal 43 is covered with a sealing resin 60.
  • the output terminal 43 has a third attachment hole 431 penetrating in the first direction z. The third attachment hole 431 is separated from the sealing resin 60. AC power converted by the plurality of first semiconductor elements 21 and the plurality of second semiconductor elements 22 is output from the output terminal 43 .
  • the sealing resin 60 covers the plurality of first semiconductor elements 21 and the plurality of second semiconductor elements 22, as shown in FIGS. 5 to 8.
  • the sealing resin 60 is an insulator.
  • the sealing resin 60 is made of a material containing, for example, a black epoxy resin. A portion of the sealing resin 60 is sandwiched between the first insulating layer 11 and the third conductive layer 172 of the conductive member 17 in the first direction z.
  • the sealing resin 60 has a top surface 61, a bottom surface 62, two first side surfaces 63, and two second side surfaces 64.
  • the top surface 61 faces the same side as the first main surface 12A of the first conductive layer 12 in the first direction z.
  • a heat radiation surface 17B of the conductive member 17 is exposed from the top surface 61.
  • the bottom surface 62 faces opposite to the top surface 61 in the first direction z.
  • the first heat dissipation layer 16 is exposed from the bottom surface 62.
  • the two first side surfaces 63 are separated from each other in the second direction x and are connected to the top surface 61 and the bottom surface 62.
  • the first gate terminal 441 and the first detection terminal 451 are exposed from one of the two first side surfaces 63 .
  • the second gate terminal 442 and the second detection terminal 452 are exposed from the other of the two first side surfaces 63 .
  • the two second side surfaces 64 are separated from each other in the third direction y, and are connected to the top surface 61 and the bottom surface 62.
  • the first input terminal 41 and the second input terminal 42 are exposed from one of the two second side surfaces 64 .
  • Output terminal 43 is exposed from the other of the two second side surfaces 64 .
  • the semiconductor device A10 includes a first insulating layer 11, a first conductive layer 12, a second conductive layer 13, a first heat dissipation layer 16, a first semiconductor element 21, a second semiconductor element 22, a conductive member 17, and a sealing resin 60. Be prepared.
  • the first semiconductor element 21 includes a first electrode 211 that is conductively bonded to the first conductive layer 12 and a second electrode 212 that is conductively bonded to the conductive member 17 .
  • the second semiconductor element 22 has a third electrode 221 to which the conductive member 17 is conductively bonded, and a fourth electrode 222 to which the second conductive layer 13 is conductively bonded.
  • the polarity of the second electrode 212 and the polarity of the third electrode 221 are different from each other.
  • the first heat dissipation layer 16 and the conductive member 17 are exposed from the sealing resin 60.
  • the length of the conductive path from the second electrode 212 to the third electrode 221 is further shortened. Thereby, it is possible to reduce the parasitic inductance of the semiconductor device A10.
  • the heat generated from the first semiconductor element 21 and the second semiconductor element 22 is transmitted through the first heat dissipation layer 16 and the conductive member 17 located on both sides of the semiconductor device A10 in the first direction z. released to the outside. Therefore, according to this configuration, in the semiconductor device A10, it is possible to reduce the parasitic inductance of the semiconductor device A10 and improve the heat dissipation of the semiconductor device A10.
  • the conductive member 17 has a joint surface 17A and a heat radiation surface 17B.
  • the bonding surface 17A is conductively bonded to the second electrode 212 of the first semiconductor element 21 and the third electrode 221 of the second semiconductor element 22.
  • the heat radiation surface 17B is exposed from the sealing resin 60.
  • the area of the heat radiation surface 17B is larger than the area of the bonding surface 17A.
  • the joint surface 17A is surrounded by the periphery of the heat radiation surface 17B.
  • the conductive member 17 includes a second insulating layer 171 and a bonding surface 17A, and a third conductive layer 172 that is bonded to the second insulating layer 171, and a heat dissipation surface 17B that is bonded to the second insulating layer 171. and a second heat dissipation layer 173.
  • the second heat dissipation layer 173 is surrounded by the periphery of the second insulating layer 171 when viewed in the first direction z.
  • each of the third conductive layer 172 and the second heat dissipation layer 173 is greater than the thickness of the second insulating layer 171.
  • the first gate electrode 213 of the first semiconductor element 21 is located on the same side as the first electrode 211 of the first semiconductor element 21 in the first direction z.
  • the semiconductor device A10 further includes a first spacer 31 that conductively connects the first conductive layer 12 and the first electrode 211.
  • the first spacer 31 has a first surface 312A facing the first electrode 211.
  • the first surface 312A is separated from the first gate electrode 213 when viewed in the first direction z.
  • the first spacer 31 has a second surface 311A facing the first conductive layer 12.
  • the area of the second surface 311A is larger than the area of the first surface 312A.
  • the first surface 312A is surrounded by the periphery of the second surface 311A.
  • the first spacer 31 is set as a virtual plane that extends from the periphery of the first surface 312A toward the second surface 311A and has an inclination angle of 45° with respect to the first direction z, the first spacer 31 The heat conducted to is uniformly diffused in the area surrounded by the virtual plane.
  • the heat conducted from the first surface 312A to the first spacer 31 is easily diffused uniformly in the first direction z and the direction orthogonal to the first direction z.
  • the heat conducted from the first electrode 211 of the first semiconductor element 21 to the first spacer 31 is conducted to the first conductive layer 12 more quickly.
  • each of the first conductive layer 12 , the second conductive layer 13 , and the first heat dissipation layer 16 is greater than the thickness of the first insulating layer 11 .
  • FIG. 14 shows the sealing resin 60 and the second insulating layer 171 and second heat dissipation layer 173 of the conductive member 17 transparently.
  • FIG. 15 shows the third conductive layer 172 of the conductive member 17 in a more transparent manner than in FIG. 14 .
  • the outline of the sealing resin 60 that has passed through is shown with imaginary lines.
  • the outlines of elements of the conductive member 17 that are transmitted through are shown with imaginary lines.
  • the XVI-XVI line, the XVII-XVII line, and the XVIII-XVIII line are each indicated by a dashed-dotted line.
  • the structure of the plurality of first semiconductor elements 21 and the plurality of second semiconductor elements 22 and the fact that the plurality of first spacers 31 and the plurality of second spacers 32 are not provided are different from the semiconductor device A10. This is different from the case of
  • each of the plurality of first semiconductor elements 21 includes a first detection electrode 214, a first element body 215, a first rewiring 216, a second rewiring 217, a first resin 218, and It has a covering layer 219.
  • the plurality of first semiconductor elements 21 are resin packages.
  • the first element main body 215 is an element corresponding to any one of the plurality of first semiconductor elements 21 of the semiconductor device A10.
  • the first element body 215 includes a first pad 215A and a first gate pad 215B. As shown in FIG. 27, the first pad 215A and the first gate pad 215B are located on the side facing the first conductive layer 12 in the first direction z.
  • the first pad 215A corresponds to the first electrode 211 of the first semiconductor element 21 of the semiconductor device A10.
  • the first gate pad 215B corresponds to the first gate electrode 213 of the first semiconductor element 21 of the semiconductor device A10.
  • the first element body 215 includes a second electrode 212 .
  • the first resin 218 covers a portion of the first element body 215 and at least a portion of each of the first rewiring 216 and the second rewiring 217.
  • the first electrode 211 , the second electrode 212 , the first gate electrode 213 , and the first detection electrode 214 are exposed from the first resin 218 .
  • the first electrode 211 is electrically connected to the first pad 215A of the first element body 215, and is in contact with the first pad 215A.
  • the first electrode 211 includes a portion that protrudes outward from the second electrode 212 when viewed in the first direction z. When viewed in the first direction z, the area of the first electrode 211 is larger than the area of the first pad 215A.
  • the first gate electrode 213 and the first detection electrode 214 are located on the same side as the second electrode 212 in the first direction z.
  • the first detection electrode 214 is separated from the first gate electrode 213 in the third direction y.
  • the first rewiring 216 connects the first gate pad 215B of the first element body 215 and the first gate electrode 213. A portion of the first rewiring 216 is covered with a first resin 218.
  • the second rewiring 217 connects the first pad 215A of the first element body 215 and the first detection electrode 214. A portion of the second rewiring 217 is covered with the first resin 218. The second rewiring 217 is connected to the first electrode 211.
  • the first rewiring 216, the second rewiring 217, and the first resin 218 can be formed by, for example, the LDS (Laser Direct Structuring) method disclosed in US Patent Application Publication No. 2010/0019370.
  • the material of the first resin 218 includes an additive containing a metal element.
  • Each of the first rewiring 216 and the second rewiring 217 includes the metal element.
  • the covering layer 219 covers each portion of the first rewiring 216 and the second rewiring 217 exposed from the first resin 218.
  • Covering layer 219 is an insulator. The covering layer 219 is in contact with the first rewiring 216, the second rewiring 217, and the first resin 218. Covering layer 219 is, for example, a solder resist.
  • the bonding surface 17A of the third conductive layer 172 of the conductive member 17 is conductively bonded to the second electrode 212 of each of the plurality of first semiconductor elements 21 via the conductive bonding layer 29.
  • each of the plurality of first detection wirings 52 is electrically connected to the first detection electrode 214 of any one of the plurality of first semiconductor elements 21 and the first detection conductive layer 151. ing.
  • the plurality of first detection wirings 52 are metal leads.
  • the composition of the plurality of first detection wirings 52 includes copper.
  • each of the plurality of second semiconductor elements 22 includes a second detection electrode 224, a second element body 225, a third rewiring 226, a fourth rewiring 227, and a second resin 228.
  • the plurality of second semiconductor elements 22 are resin packages.
  • the second element main body 225 is an element corresponding to any one of the plurality of second semiconductor elements 22 of the semiconductor device A10.
  • the second element body 225 includes a second pad 225A and a second gate pad 225B. As shown in FIG. 34, the second pad 225A and the second gate pad 225B are located on the opposite side to the side facing the second conductive layer 13 in the first direction z.
  • the second pad 225A corresponds to the third electrode 221 of the second semiconductor element 22 of the semiconductor device A10.
  • the second gate pad 225B corresponds to the second gate electrode 223 of the second semiconductor element 22 of the semiconductor device A10.
  • the first element body 215 includes a fourth electrode 222 .
  • the second resin 228 covers a portion of the second element main body 225 and at least a portion of each of the third rewiring 226 and the fourth rewiring 227.
  • a third electrode 221 , a fourth electrode 222 , a second gate electrode 223 , and a second detection electrode 224 are exposed from the second resin 228 .
  • the third electrode 221 is electrically connected to the second pad 225A of the second element main body 225, and is in contact with the second pad 225A. As shown in FIG. 28, the third electrode 221 includes a portion that protrudes outward from the fourth electrode 222 when viewed in the first direction z. When viewed in the first direction z, the area of the third electrode 221 is larger than the area of the second pad 225A.
  • the second gate electrode 223 and the second detection electrode 224 are located on the same side as the third electrode 221 in the first direction z.
  • the second detection electrode 224 is separated from the second gate electrode 223 in the third direction y.
  • the third rewiring 226 connects the second gate pad 225B of the second element main body 225 and the second gate electrode 223. A portion of the third rewiring 226 is covered with a second resin 228.
  • the fourth rewiring 227 connects the second pad 225A of the second element main body 225 and the second detection electrode 224. A portion of the fourth rewiring 227 is covered with a second resin 228. The fourth rewiring 227 is connected to the third electrode 221.
  • the third rewiring 226, fourth rewiring 227, and second resin 228 can be formed by the LDS method described above.
  • the material of the second resin 228 includes an additive containing a metal element.
  • Each of the third rewiring 226 and the fourth rewiring 227 includes the metal element.
  • the bonding surface 17A of the third conductive layer 172 of the conductive member 17 is conductively bonded to the third electrode 221 of each of the plurality of second semiconductor elements 22 via the conductive bonding layer 29.
  • each of the plurality of second detection wirings 54 is electrically connected to the second detection electrode 224 of any one of the plurality of second semiconductor elements 22 and the second detection conductive layer 152. ing.
  • Each of the plurality of second gate wirings 53 and the plurality of second detection wirings 54 is a metal lead.
  • the composition of each of the plurality of second gate wirings 53 and the plurality of second detection wirings 54 includes copper.
  • the semiconductor device A20 includes a first insulating layer 11, a first conductive layer 12, a second conductive layer 13, a first heat dissipation layer 16, a first semiconductor element 21, a second semiconductor element 22, a conductive member 17, and a sealing resin 60. Be prepared.
  • the first semiconductor element 21 includes a first electrode 211 that is conductively bonded to the first conductive layer 12 and a second electrode 212 that is conductively bonded to the conductive member 17 .
  • the second semiconductor element 22 has a third electrode 221 to which the conductive member 17 is conductively bonded, and a fourth electrode 222 to which the second conductive layer 13 is conductively bonded.
  • the polarity of the second electrode 212 and the polarity of the third electrode 221 are different from each other.
  • the first heat dissipation layer 16 and the conductive member 17 are exposed from the sealing resin 60. Therefore, according to this configuration, also in the semiconductor device A20, it is possible to reduce the parasitic inductance of the semiconductor device A20 and improve the heat dissipation of the semiconductor device A20. Further, the semiconductor device A20 has the same configuration as the semiconductor device A10, so that the same effects as the semiconductor device A10 can be achieved.
  • the first semiconductor element 21 includes a first element body 215 including a second electrode 212, a first pad 215A, and a first gate pad 215B, a first gate pad 215B, and a first gate electrode 213.
  • the first rewiring 216 is electrically conductive.
  • the first gate electrode 213 is located on the same side as the second electrode 212 in the first direction z.
  • the first electrode 211 is electrically connected to the first pad 215A.
  • the second semiconductor element 22 includes a first element body 215 including a fourth electrode 222, a second pad 225A, and a second gate pad 225B, a second gate pad 225B, and a second gate electrode 223. and a third rewiring 226 that conducts.
  • the second gate electrode 223 is located on the same side as the third electrode 221 in the first direction z.
  • the third electrode 221 is in contact with the second pad 225A.
  • FIG. 35 shows the sealing resin 60 and the coating layer 18, which will be described later, transparently.
  • the outline of the transparent sealing resin 60 is shown with imaginary lines.
  • the XXXVI-XXXVI line and the XXVII-XXXVII line are each shown by a dashed-dotted line.
  • the semiconductor device A30 differs from the semiconductor device A20 in the configuration of the conductive member 17 and in that it further includes a covering layer 18.
  • the conductive member 17 is a single member made of metal, unlike a composite member including an insulator and a conductor, such as the conductive member 17 included in the semiconductor device A20.
  • the metal contains copper, for example.
  • a step is provided at the end of the conductive member 17 in the direction perpendicular to the first direction z.
  • the covering layer 18 covers the heat radiation surface 17B of the conductive member 17 and is exposed to the outside.
  • Covering layer 18 is an insulator.
  • the sealing resin 60 is in contact with the covering layer 18 .
  • the conductive member 17 and covering layer 18 included in the semiconductor device A30 can be applied not only to the semiconductor device A20 but also to the semiconductor device A10.
  • the semiconductor device A30 includes a first insulating layer 11, a first conductive layer 12, a second conductive layer 13, a first heat dissipation layer 16, a first semiconductor element 21, a second semiconductor element 22, a conductive member 17, and a sealing resin 60. Be prepared.
  • the first semiconductor element 21 has a first electrode 211 conductively bonded to the first conductive layer 12 and a second electrode 212 to which the conductive member 17 is conductively bonded.
  • the second semiconductor element 22 includes a third electrode 221 to which the conductive member 17 is conductively bonded, and a fourth electrode 222 to which the second conductive layer 13 is conductively bonded.
  • the polarity of the second electrode 212 and the polarity of the third electrode 221 are different from each other.
  • the first heat dissipation layer 16 and the conductive member 17 are exposed from the sealing resin 60. Therefore, according to this configuration, also in the semiconductor device A30, it is possible to reduce the parasitic inductance of the semiconductor device A30 and improve the heat dissipation of the semiconductor device A30. Further, the semiconductor device A30 has the same configuration as the semiconductor device A10, so that it can achieve the same effects as the semiconductor device A10.
  • the conductive member 17 is a single member made of metal. With this configuration, heat is more easily conducted from the joint surface 17A to the heat radiation surface 17B of the conductive member 17 than in the case of the conductive member 17 included in the semiconductor device A20. Therefore, it becomes possible to further improve the heat dissipation performance of the semiconductor device A30. In this case, by providing the semiconductor device A30 with the covering layer 18, it is possible to electrically insulate the conductive member 17 from the outside.
  • a first insulating layer a first conductive layer bonded to one side of the first insulating layer in the first direction; a second conductive layer located on the same side as the first conductive layer in the first direction and joined to the first insulating layer; a first heat dissipation layer located on the opposite side of the first conductive layer and the second conductive layer with respect to the first insulating layer and joined to the first insulating layer; a first semiconductor element having a first electrode and a second electrode located opposite to each other in the first direction, and the first electrode being conductively bonded to the first conductive layer; a second semiconductor element having a third electrode and a fourth electrode located opposite to each other in the first direction, and the fourth electrode is conductively bonded to the second conductive layer; a conductive member electrically connected to the second electrode and the third electrode; a sealing resin that covers the first semiconductor element and the second semiconductor element, The polarity of the second electrode and the polar
  • the conductive member includes a joint surface conductively joined to the second electrode and the third electrode, and a heat dissipation surface facing opposite to the joint surface in the first direction and exposed from the sealing resin. has The semiconductor device according to appendix 1, wherein the area of the heat dissipation surface is larger than the area of the bonding surface. Appendix 3. The semiconductor device according to appendix 2, wherein the bonding surface is surrounded by a periphery of the heat dissipation surface when viewed in the first direction. Appendix 4.
  • the conductive member includes a second insulating layer, a third conductive layer including the bonding surface and bonded to the second insulating layer, and a third conductive layer including the heat dissipation surface and bonded to the second insulating layer.
  • 2 heat dissipation layers The semiconductor device according to appendix 2 or 3, wherein the second heat dissipation layer is surrounded by a periphery of the second insulating layer when viewed in the first direction. Appendix 5.
  • the semiconductor device according to appendix 4 wherein each of the third conductive layer and the second heat dissipation layer has a thickness greater than the second insulating layer. Appendix 6.
  • the first semiconductor element has a first gate electrode, further comprising a first gate wiring conductively bonded to the first gate electrode, 6.
  • the semiconductor device according to appendix 4 or 5 wherein the first gate wiring overlaps the second insulating layer when viewed in the first direction.
  • Appendix 8 The semiconductor device according to appendix 7, wherein the first gate wiring overlaps the second heat dissipation layer when viewed in the first direction.
  • the first gate electrode is located on the same side as the first electrode in the first direction, further comprising a first spacer that electrically connects the first conductive layer and the first electrode,
  • the first spacer has a first surface facing the first electrode, 9.
  • Appendix 10 The first spacer has a second surface facing the first conductive layer, The area of the second surface is larger than the area of the first surface, The semiconductor device according to appendix 9, wherein the first surface is surrounded by a periphery of the second surface when viewed in the first direction.
  • the first semiconductor element includes a first element body including a first pad and a first gate pad located on a side opposite to the first conductive layer in the first direction, the first gate pad and the first gate. a first rewiring conductive to the electrode;
  • the first element body includes the second electrode,
  • the first gate electrode is located on the same side as the second electrode in the first direction, 9.
  • Appendix 12 The semiconductor device according to appendix 11, wherein the first electrode is in contact with the first pad. Appendix 13.
  • the first semiconductor element has a first resin that covers a part of the first element body and at least a part of the first rewiring, The semiconductor device according to appendix 12, wherein the first electrode, the second electrode, and the first gate electrode are exposed from the first resin.
  • Appendix 14 The first semiconductor element includes a first detection electrode located on the same side as the first gate electrode in the first direction, and a second rewiring that connects the first pad and the first detection electrode. have, At least a portion of the second rewiring is covered with the first resin, The semiconductor device according to attachment 13, wherein the first detection electrode is exposed from the first resin. Appendix 15.
  • the second semiconductor element includes a second element body including a second pad and a second gate pad located on a side opposite to a side facing the second conductive layer in the first direction, and a second element body including a second gate pad and a second pad located on a side opposite to the second conductive layer in the first direction; a second gate electrode that is electrically conductive;
  • the second element body includes the fourth electrode, The second gate electrode is located on the same side as the third electrode in the first direction, 15.
  • each of the first conductive layer, the second conductive layer, and the first heat dissipation layer has a thickness greater than that of the first insulating layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半導体装置は、第１絶縁層と、第１導電層と、第２導電層と、第１放熱層と、第１半導体素子と、第２半導体素子と、導通部材と、封止樹脂とを備える。前記第１放熱層は、前記第１絶縁層を基準として前記第１導電層および前記第２導電層とは反対側に位置する。前記第１半導体素子は、前記第１導電層に導電接合された第１電極と、前記導通部材が導電接合される第２電極とを有する。前記第２半導体素子は、前記導通部材が導電接合される第３電極と、前記第２導電層に導電接合される第４電極とを有する。前記第２電極および前記第３電極の極性は、互いに異なっている。前記第１放熱層および前記導通部材は、前記封止樹脂から露出している。

Description

半導体装置
　本開示は、半導体装置に関する。
　従来、スイッチング機能を有する半導体素子が搭載された半導体装置が広く知られている。当該半導体装置は、主に電力変換用に利用されている。特許文献１には、このような半導体装置の一例が開示されている。
　特許文献１に開示された半導体装置に搭載された半導体素子は、ソース電極とドレイン電極が互いに反対側に位置する。ソース電極には、上面板電極が導電接合されている。ドレイン電極には、ドレイン電極パターンが導電接合されている。半導体素子は、上面板電極とドレイン電極パターンとに挟まれている。本構成をとることにより、半導体装置の小型化を図りつつ、当該半導体装置における寄生インダクタンスを低減することが可能である。しかし、一般的に、ソース電極の面積は、ドレイン電極の面積よりも小さい。このため、当該半導体装置においては、ドレイン電極からドレイン電極パターンへの放熱量に対してソース電極から上面板電極への放熱量が少なくなり、半導体素子の放熱が十分に発揮されていないという課題がある。
特開２０１３－２５８３８７号公報
　本開示は、従来よりも改良が施された半導体装置を提供することを一の課題とする。特に本開示は、先述の事情に鑑み、装置の寄生インダクタンスを低減しつつ、当該装置の放熱性の向上を図ることが可能な半導体装置を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、第１絶縁層と、前記第１絶縁層の第１方向の一方側に接合された第１導電層と、前記第１方向において前記第１導電層と同じ側に位置し、かつ前記第１絶縁層に接合された第２導電層と、前記第１絶縁層を基準として前記第１導電層および前記第２導電層とは反対側に位置し、かつ前記第１絶縁層に接合された第１放熱層と、前記第１方向において互いに反対側に位置する第１電極および第２電極を有するとともに、前記第１電極が前記第１導電層に導電接合された第１半導体素子と、前記第１方向において互いに反対側に位置する第３電極および第４電極を有するとともに、前記第４電極が前記第２導電層に導電接合された第２半導体素子と、前記第２電極および前記第３電極に導電接合された導通部材と、前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備え、前記第２電極の極性と、前記第３電極の極性とは、互いに異なっており、前記第１放熱層および前記導通部材が、前記封止樹脂から露出している。
　上記構成によれば、寄生インダクタンスを低減しつつ、放熱性の向上を図ることが可能な半導体装置を提要することができる。
　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図１は、本開示の第１実施形態にかかる半導体装置の平面図である。 図２は、図１に対応する平面図であり、封止樹脂と、導通部材の第２絶縁層および第２放熱層とを透過して示している。 図３は、図２に対応する平面図であり、導通部材の第３導電層をさらに透過して示している。 図４は、図１に示す半導体装置の底面図である。 図５は、図２のＶ－Ｖ線に沿う断面図である。 図６は、図２のＶＩ－ＶＩ線に沿う断面図である。 図７は、図２のＶＩＩ－ＶＩＩ線に沿う断面図である。 図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図９は、図３の部分拡大図であり、第１半導体素子およびその近傍を示すとともに、当該第１半導体素子を透過して示している。 図１０は、図９のＸ－Ｘ線に沿う断面図である。 図１１は、図９のＸＩ－ＸＩ線に沿う断面図である。 図１２は、図３の部分拡大図であり、第２半導体素子およびその近傍を示している。 図１３は、図１２のＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。 図１４は、本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂と、導通部材の第２絶縁層および第２放熱層とを透過して示している。 図１５は、図１４に対応する平面図であり、導通部材の第３導電層をさらに透過して示している。 図１６は、図１４のＸＶＩ－ＸＶＩ線に沿う断面図である。 図１７は、図１４のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。 図１８は、図１４のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。 図１９は、図１４のＸＩＸ－ＸＩＸ線に沿う断面図である。 図２０は、図１４に示す半導体装置が具備する第１半導体素子の平面図である。 図２１は、図２０に示す第１半導体素子の底面図である。 図２２は、図２０のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。 図２３は、図２０のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。 図２４は、図２０のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。 図２５は、図２０のＸＸＶ－ＸＸＶ線に沿う断面図である。 図２６は、図１５の部分拡大図であり、第１半導体素子およびその近傍を示している。 図２７は、図２６のＸＸＶＩＩ－ＸＸＶＩＩ線に沿う断面図である。 図２８は、図１４に示す半導体装置が具備する第２半導体素子の平面図である。 図２９は、図２８に示す第２半導体素子の底面図である。 図３０は、図２８のＸＸＸ－ＸＸＸ線に沿う断面図である。 図３１は、図２８のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。 図３２は、図２８のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面図である。 図３３は、図１５の部分拡大図であり、第２半導体素子およびその近傍を示している。 図３４は、図３３のＸＸＸＩＶ－ＸＸＸＩＶ線に沿う断面図である。 図３５は、本開示の第３実施形態にかかる半導体装置の平面図であり、封止樹脂および被覆層を透過して示している。 図３６は、図３５のＸＸＸＶＩ－ＸＸＸＶＩ線に沿う断面図である。 図３７は、図３５のＸＸＸＶＩＩ－ＸＸＸＶＩＩ線に沿う断面図である。
　本開示を実施するための形態について、添付図面に基づいて説明する。
　第１実施形態：
　図１～図１３に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１絶縁層１１、第１導電層１２、第２導電層１３、第１放熱層１６、導通部材１７、複数の第１半導体素子２１、複数の第２半導体素子２２、複数の第１スペーサ３１、複数の第２スペーサ３２、複数の電力端子４０、および封止樹脂６０を備える。さらに半導体装置Ａ１０は、第１ゲート導電層１４１、第２ゲート導電層１４２、第１検出導電層１５１、第２検出導電層１５２、第１ゲート端子４４１、第２ゲート端子４４２、第１検出端子４５１および第２検出端子４５２を備える。
　ここで、図２は、理解の便宜上、封止樹脂６０と、後述する導通部材１７の第２絶縁層１７１および第２放熱層１７３を透過して示している。図３は、理解の便宜上、図２に対して後述する導通部材１７の第３導電層１７２をさらに透過して示している。図９は、理解の便宜上、図３に対して第１半導体素子２１をさらに透過して示している。図２および図３では、透過した封止樹脂６０の外形を想像線（二点鎖線）で示している。図２および図３では、透過した導通部材１７の要素の外形を想像線で示している。図９では、透過した第１半導体素子２１を想像線で示している。図２において、Ｖ－Ｖ線、ＶＩ－ＶＩ線、およびＶＩＩ－ＶＩＩ線をそれぞれ一点鎖線で示している。
　半導体装置Ａ１０の説明においては、便宜上、後述する第１導電層１２の第１主面１２Ａの法線方向を「第１方向ｚ」と呼ぶ。第１方向ｚに対して直交する１つの方向を「第２方向ｘ」と呼ぶ。第１方向ｚおよび第２方向ｘの双方に対して直交する方向を「第３方向ｙ」と呼ぶ。
　半導体装置Ａ１０は、複数の電力端子４０のうち後述する第１入力端子４１および第２入力端子４２に印加された直流の電源電圧を、複数の第１半導体素子２１および複数の第２半導体素子２２により交流電力に変換する。変換された交流電力は、複数の電力端子４０のうち後述する出力端子４３からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、インバータなどの電力変換回路の一部を構成する。
　第１絶縁層１１は、図５および図６に示すように、第１導電層１２、第２導電層１３、第１ゲート導電層１４１、第２ゲート導電層１４２、第１検出導電層１５１、第２検出導電層１５２および第１放熱層１６を支持している。第１絶縁層１１は、熱伝導率が比較的高い材料からなる。第１絶縁層１１は、たとえば、窒化アルミニウム（ＡｌＮ）を含むセラミックスからなる。第１絶縁層１１の周縁は、第１方向ｚにおいて封止樹脂６０に挟まれている。第１絶縁層１１の厚さは、第１導電層１２、第２導電層１３および第１放熱層１６の各々の厚さよりも小さい。したがって、半導体装置Ａ１０においては、第１導電層１２、第２導電層１３および第１放熱層１６の各々の厚さは、第１絶縁層１１の厚さよりも大きい。
　第１導電層１２は、図２、図３、図５、図６および図８に示すように、第１絶縁層１１の第１方向ｚの一方側に接合されている。第１導電層１２は、複数の第１半導体素子２１、および複数の第１スペーサ３１を搭載している。第１導電層１２は、第３方向ｙを長辺とする矩形状である。第１方向ｚに視て、第１導電層１２は、第１絶縁層１１の周縁に囲まれている。第１導電層１２の組成は、銅（Ｃｕ）を含む。第１導電層１２は、第１方向ｚを向く第１主面１２Ａを有する。複数の第１半導体素子２１、および複数の第１スペーサ３１は、第１主面１２Ａに対向している。
　第２導電層１３は、図２、図３、および図５～図７に示すように、第１方向ｚにおいて第１導電層１２と同じ側に位置し、かつ第１絶縁層１１に接合されている。第２導電層１３は、複数の第２半導体素子２２を搭載している。第２導電層１３は、第２方向ｘにおいて第１導電層１２から離れている。第２導電層１３は、第３方向ｙを長辺とする矩形状である。第１方向ｚに視て、第２導電層１３は、第１絶縁層１１の周縁に囲まれている。第２導電層１３の組成は、銅を含む。第２導電層１３は、第１方向ｚにおいて第１導電層１２の第１主面１２Ａと同じ側を向く第２主面１３Ａを有する。複数の第２半導体素子２２は、第２主面１３Ａに対向している。
　第１放熱層１６は、図５～図８に示すように、第１絶縁層１１を基準として第１導電層１２および第２導電層１３とは反対側に位置し、かつ第１絶縁層１１に接合されている。第１放熱層１６は、封止樹脂６０から露出している。第１放熱層１６の体積は、第１導電層１２および第２導電層１３の各々の体積の和よりも大きい。図４に示すように、第１方向ｚに視て、第１放熱層１６は、第１絶縁層１１の周縁に囲まれている。第１放熱層１６の組成は、銅を含む。半導体装置Ａ１０の使用の際、第１放熱層１６には、ヒートシンク（図示略）接合される。
　複数の第１半導体素子２１は、図５および図８に示すように、複数の第１スペーサ３１に接合されている。複数の第１半導体素子２１は、いずれも同一の素子である。複数の第１半導体素子２１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の第１半導体素子２１は、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。半導体装置Ａ１０の説明においては、複数の第１半導体素子２１は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴを対象とする。複数の第１半導体素子２１は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。複数の第１半導体素子２１は、第３方向ｙに沿って配列されている。
　図１０および図１１に示すように、複数の第１半導体素子２１は、第１電極２１１、第２電極２１２および第１ゲート電極２１３を有する。
　図１０および図１１に示すように、第１電極２１１は、第１導電層１２の第１主面１２Ａに対向している。第１電極２１１には、第１半導体素子２１により変換された後の電力に対応する電流が流れる。すなわち、第１電極２１１は、第１半導体素子２１のソース電極に相当する。
　図１０および図１１に示すように、第２電極２１２は、第１方向ｚにおいて第１導電層１２の第１主面１２Ａに対向する側とは反対側に位置する。第２電極２１２には、第１半導体素子２１により変換される前の電力に対応する電流が流れる。すなわち、第２電極２１２は、第１半導体素子２１のドレイン電極に相当する。
　図１０および図１１に示すように、第１ゲート電極２１３は、第１導電層１２の第１主面１２Ａに対向している。したがって、第１ゲート電極２１３は、第１方向ｚにおいて第１電極２１１と同じ側に位置する。第１ゲート電極２１３には、第１半導体素子２１を駆動するためのゲート電圧が印加される。図９に示すように、第１方向ｚに視て、第１ゲート電極２１３の面積は、第１電極２１１の面積よりも小さい。
　複数の第２半導体素子２２は、図５～図７に示すように、第２導電層１３の第２主面１３Ａに接合されている。複数の第２半導体素子２２は、複数の第１半導体素子２１と同一の素子である。したがって、複数の第２半導体素子２２は、ｎチャネル型であり、かつ縦型構造のＭＯＳＦＥＴである。複数の第２半導体素子２２は、第３方向ｙに沿って配列されている。
　図１３に示すように、複数の第２半導体素子２２は、第３電極２２１、第４電極２２２および第２ゲート電極２２３を有する。
　図１３に示すように、第３電極２２１は、第１方向ｚにおいて第２導電層１３の第２主面１３Ａに対向する側とは反対側に位置する。第３電極２２１には、第２半導体素子２２により変換された後の電力に対応する電流が流れる。すなわち、第３電極２２１は、第２半導体素子２２のソース電極に相当する。
　図１３に示すように、第４電極２２２は、第２導電層１３の第２主面１３Ａに対向している。第４電極２２２には、第２半導体素子２２により変換される前の電力に対応する電流が流れる。すなわち、第４電極２２２は、第２半導体素子２２のドレイン電極に相当する。第４電極２２２は、導電接合層２９を介して第２主面１３Ａに導電接合されている。これにより、複数の第２半導体素子２２の第４電極２２２は、第２導電層１３に導通している。導電接合層２９は、たとえばハンダである。この他、導電接合層２９は、銀（Ａｇ）などを含む焼結金属でもよい。
　図１３に示すように、第２ゲート電極２２３は、第１方向ｚにおいて第２導電層１３の第２主面１３Ａに対向する側とは反対側に位置する。したがって、第２ゲート電極２２３は、第１方向ｚにおいて第３電極２２１と同じ側に位置する。第２ゲート電極２２３には、第２半導体素子２２を駆動するためのゲート電圧が印加される。図１２に示すように、第１方向ｚに視て、第２ゲート電極２２３の面積は、第３電極２２１の面積よりも小さい。
　半導体装置Ａ１０においては、複数の第１半導体素子２１が上アーム回路の一部を構成し、かつ複数の第２半導体素子２２が下アーム回路の一部を構成している。さらに半導体装置Ａ１０においては、複数の第１半導体素子２１の構成は、第１方向ｚに対して直交する方向の回りに複数の第２半導体素子２２を反転させたときの構成に等しい。したがって、複数の第１半導体素子２１の各々の第１電極２１１の極性と、複数の第２半導体素子２２の各々の第４電極２２２の極性とは、互いに異なっている。あわせて、複数の第１半導体素子２１の各々の第２電極２１２と、複数の第２半導体素子２２の各々の第３電極２２１とは、互いに異なっている。
　複数の第１スペーサ３１は、図８に示すように、第１導電層１２の第１主面１２Ａに導電接合されている。図８、図１０および図１１に示すように、複数の第１半導体素子２１の各々の第１電極２１１は、複数の第１スペーサ３１に個別に導電接合されている。したがって、複数の第１スペーサ３１の各々は、第１導電層１２と、複数の第１半導体素子２１のいずれかの第１電極２１１とを導電接合している。複数の第１半導体素子２１の各々の第１電極２１１は、複数の第１スペーサ３１に個別に導通するとともに、複数の第１スペーサ３１のいずれかを介して第１導電層１２に導電接合されている。複数の第１スペーサ３１は、第３方向ｙに沿って配列されている。複数の第１スペーサ３１は、第１主面１２Ａと複数の第１半導体素子２１との間に位置する。図１０および図１１に示すように、複数の第１スペーサ３１は、第１部３１１および第２部３１２を含む。図９に示すように、複数の第１スペーサ３１は、第１方向ｚに視て矩形状である。この他、複数の第１スペーサ３１は、第１方向ｚに視て円形状でもよい。複数の第１スペーサ３１の組成は、銅を含む。
　図９～図１１に示すように、第１部３１１は、第２面３１１Ａ、第３面３１１Ｂおよび第４面３１１Ｃを有する。第２面３１１Ａは、第１導電層１２の第１主面１２Ａに対向している。第２面３１１Ａは、導電接合層２９を介して第１主面１２Ａに導電接合されている。この他、第２面３１１Ａは、固相拡散により第１主面１２Ａに導電接合される場合でもよい。第３面３１１Ｂは、第１方向ｚにおいて第２面３１１Ａとは反対側を向く。第１方向ｚに視て、第１半導体素子２１は、第３面３１１Ｂの周縁に囲まれている。第４面３１１Ｃは、第１方向ｚに対して直交する方向を向く。半導体装置Ａ１０においては、第４面３１１Ｃは、複数の領域を含む。
　図９～図１１に示すように、第１部３１１には、第３面３１１Ｂおよび第４面３１１Ｃから凹む第１凹部３１１Ｄが設けられている。第１方向ｚに視て、第１半導体素子２１の第１ゲート電極２１３は、第１凹部３１１Ｄに重なっている。
　図１０および図１１に示すように、第２部３１２は、第１部３１１と第１半導体素子２１の第１電極２１１との間に位置する。第２部３１２は、第３面３１１Ｂで第１部３１１につながっている。図９に示すように、第１方向ｚに視て、第２部３１２は、第１半導体素子２１の周縁に囲まれている。第１方向ｚに視て、第２部３１２は、第１半導体素子２１の第１ゲート電極２１３から離れている。
　第１部３１１の第１方向ｚの寸法ｔ１は、第２部３１２の厚さ方向の寸法ｔ２よりも大きい。寸法ｔ１は、寸法ｔ２の３倍以上３０倍以下である。
　図９～図１１に示すように、第２部３１２は、第１面３１２Ａを有する。第１面３１２Ａは、第１半導体素子２１に対向している。第１方向ｚに視て、第１面３１２Ａは、第１半導体素子２１の第１ゲート電極２１３から離れている。第１方向ｚに視て、第１面３１２Ａは、第１部３１１の第２面３１１Ａの周縁に囲まれている。半導体装置Ａ１０においては、第１面３１２Ａの面積は、第１半導体素子２１の第１電極２１１の面積よりも小さい。複数の第１半導体素子２１の各々の第１電極２１１は、固相拡散により複数の第１スペーサ３１の各々の第１面３１２Ａに個別に導電接合されている。この他、複数の第１半導体素子２１の各々の第１電極２１１は、導電接合層２９を介して複数の第１スペーサ３１の各々の第１面３１２Ａに個別に導電接合される場合でもよい。
　図９～図１１に示すように、第２部３１２には、第１方向ｚに対して直交する方向に凹む第２凹部３１２Ｂが設けられている。第２凹部３１２Ｂは、第１方向ｚにおいて第２部３１２を貫通し、かつ第１部３１１の第１凹部３１１Ｄにつながっている。第１方向ｚに視て、第２凹部３１２Ｂは、第１凹部３１１Ｄと、第１半導体素子２１の第１ゲート電極２１３とに重なっている。
　複数の第２スペーサ３２は、図７および図１３に示すように、複数の第２半導体素子２２の各々の第３電極２２１に個別に導電接合されている。複数の第２スペーサ３２は、第３方向ｙに沿って配列されている。複数の第２スペーサ３２は、複数の第２半導体素子２２と導通部材１７との間に位置する。図１２に示すように、複数の第２スペーサ３２の各々は、第１方向ｚに視て矩形状である。この他、複数の第２スペーサ３２の各々は、第１方向ｚに視て円形状でもよい。第１方向ｚに視て、複数の第２スペーサ３２の各々の面積は、第３電極２２１の面積よりも小さい。複数の第２スペーサ３２の組成は、銅を含む。複数の第２スペーサ３２の各々は、固相拡散により複数の第２半導体素子２２の各々の第３電極２２１に個別に導電接合されている。この他、複数の第２スペーサ３２の各々は、導電接合層２９を介して複数の第２半導体素子２２の各々の第３電極２２１に個別に導電接合される場合でもよい。
　第１ゲート導電層１４１は、図２、図３、図５および図６に示すように、第１方向ｚにおいて第１導電層１２と同じ側に位置し、かつ第１絶縁層１１に接合されている。第１ゲート導電層１４１は、第２方向ｘにおいて第２導電層１３に対して第１導電層１２とは反対側に位置する。第１ゲート導電層１４１は、第３方向ｙに沿って延びている。第１ゲート導電層１４１の組成は、銅を含む。
　第１ゲート端子４４１は、図２および図３に示すように、第２方向ｘにおいて第１ゲート導電層１４１を基準として第１導電層１２とは反対側に位置する。第１ゲート端子４４１は、第１ゲート導電層１４１に導通している。第１ゲート端子４４１は、銅または銅合金を含む材料からなる金属リードである。図１および図５に示すように、第１ゲート端子４４１の一部は封止樹脂６０に覆われている。第３方向ｙに視て、第１ゲート端子４４１はＬ字状である。図５に示すように、第１ゲート端子４４１は、第１方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第１ゲート端子４４１には、複数の第１半導体素子２１が駆動するためのゲート電圧が印加される。
　複数の第１ゲート配線５１の各々は、図９に示すように、複数の第１半導体素子２１のいずれかの第１ゲート電極２１３と、第１ゲート導電層１４１とに導電接合されている。これにより、複数の第１半導体素子２１の第１ゲート電極２１３は、第１ゲート導電層１４１に導通している。複数の第１ゲート配線５１は、金属リードである。第１ゲート配線５１の組成は、銅を含む。
　第２ゲート導電層１４２は、図２、図３、図５および図６に示すように、第１方向ｚにおいて第２導電層１３と同じ側に位置し、かつ第１絶縁層１１に接合されている。第２ゲート導電層１４２は、第２方向ｘにおいて第１導電層１２および第２導電層１３を基準として第１ゲート導電層１４１とは反対側に位置する。第２ゲート導電層１４２は、第３方向ｙに沿って延びている。第２ゲート導電層１４２の組成は、銅を含む。
　第２ゲート端子４４２は、図２および図３に示すように、第２方向ｘにおいて第２ゲート導電層１４２を基準として第２導電層１３とは反対側に位置する。第２ゲート端子４４２は、第２ゲート導電層１４２に導通している。第２ゲート端子４４２は、銅または銅合金を含む材料からなる金属リードである。図１および図５に示すように、第２ゲート端子４４２の一部は封止樹脂６０に覆われている。第３方向ｙに視て、第２ゲート端子４４２はＬ字状である。図５に示すように、第２ゲート端子４４２は、第１方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第２ゲート端子４４２には、複数の第２半導体素子２２が駆動するためのゲート電圧が印加される。
　複数の第２ゲート配線５３の各々は、図１２に示すように、複数の第２半導体素子２２のいずれかの第２ゲート電極２２３と、第２ゲート導電層１４２とに導電接合されている。これにより、複数の第２半導体素子２２の第２ゲート電極２２３は、第２ゲート導電層１４２に導通している。複数の第２ゲート配線５３は、ワイヤである。複数の第２ゲート配線５３の組成は、金（Ａｕ）を含む。この他、複数の第２ゲート配線５３の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　図２に示すように、半導体装置Ａ１０は、２つの第１ワイヤ５５をさらに備える。２つの第１ワイヤ５５は、図２および図５に示すように、第１ゲート端子４４１および第２ゲート端子４４２と、第１ゲート導電層１４１および第２ゲート導電層１４２とに個別に接合されている。これにより、第１ゲート端子４４１は、第１ゲート導電層１４１に導通し、かつ第２ゲート端子４４２は、第２ゲート導電層１４２に導通している。２つの第１ワイヤ５５の各々の組成は、金を含む。この他、２つの第１ワイヤ５５の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　第１検出導電層１５１は、図２、図３、図５および図６に示すように、第１方向ｚにおいて第２導電層１３と同じ側に位置し、かつ第１絶縁層１１に接合されている。第１検出導電層１５１は、第２方向ｘにおいて第１ゲート導電層１４１の隣に位置する。第１検出導電層１５１は、第３方向ｙに沿って延びている。第１検出導電層１５１の組成は、銅を含む。
　第１検出端子４５１は、図２および図３に示すように、第２方向ｘにおいて第１検出導電層１５１を基準として第１導電層１２とは反対側に位置する。第１検出端子４５１は、第３方向ｙにおいて第１ゲート端子４４１の隣に位置する。第１検出端子４５１は、第１検出導電層１５１に導通している。第１検出端子４５１は、銅または銅合金を含む材料からなる金属リードである。図１および図６に示すように、第１検出端子４５１の一部は封止樹脂６０に覆われている。第３方向ｙに視て、第１検出端子４５１はＬ字状である。図６に示すように、第１検出端子４５１は、第１方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第１検出端子４５１には、複数の第１半導体素子２１の第１電極２１１に印加される電圧と等電位の電圧が印加される。
　複数の第１検出配線５２の各々は、図９に示すように、複数の第１スペーサ３１のいずれかの第３面３１１Ｂと、第１検出導電層１５１とに導電接合されている。これにより、複数の第１半導体素子２１の第１電極２１１は、第１検出導電層１５１に導通している。複数の第２ゲート配線５３は、ワイヤである。複数の第２ゲート配線５３の組成は、金を含む。この他、複数の第２ゲート配線５３の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　第２検出導電層１５２は、図２、図３、図５および図６に示すように、第１方向ｚにおいて第２導電層１３と同じ側に位置し、かつ第１絶縁層１１に接合されている。第２検出導電層１５２は、第２方向ｘにおいて第２ゲート導電層１４２の隣に位置する。第２検出導電層１５２は、第３方向ｙに沿って延びている。第２検出導電層１５２の組成は、銅を含む。
　第２検出端子４５２は、図２および図３に示すように、第２方向ｘにおいて第２検出導電層１５２を基準として第２導電層１３とは反対側に位置する。第２検出端子４５２は、第３方向ｙにおいて第２ゲート端子４４２の隣に位置する。第２検出端子４５２は、第２検出導電層１５２に導通している。第２検出端子４５２は、銅または銅合金を含む材料からなる金属リードである。図１および図６に示すように、第２検出端子４５２の一部は封止樹脂６０に覆われている。第３方向ｙに視て、第２検出端子４５２はＬ字状である。図６に示すように、第２検出端子４５２は、第１方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第２検出端子４５２には、複数の第２半導体素子２２の第３電極２２１に印加される電圧と等電位の電圧が印加される。
　複数の第２検出配線５４の各々は、図１２に示すように、複数の第２半導体素子２２のいずれかの第３電極２２１と、第２検出導電層１５２とに導電接合されている。これにより、複数の第２半導体素子２２の第３電極２２１は、第２検出導電層１５２に導通している。複数の第２検出配線５４は、ワイヤである。複数の第２検出配線５４の組成は、金を含む。この他、複数の第２検出配線５４の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　図２に示すように、半導体装置Ａ１０は、２つの第２ワイヤ５６をさらに備える。図２および図６に示すように、２つの第２ワイヤ５６は、第１検出端子４５１および第２検出端子４５２と、第１検出導電層１５１および第２検出導電層１５２とに個別に接合されている。これにより、第１検出端子４５１は、第１検出導電層１５１に導通し、かつ第２検出端子４５２は、第２検出導電層１５２に導通している。２つの第２ワイヤ５６の組成は、金を含む。この他、２つの第２ワイヤ５６の各々の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。
　導通部材１７は、図５～図８に示すように、第１方向ｚにおいて第１導電層１２の第１主面１２Ａが向く側に第１絶縁層１１から離れている。導通部材１７は、複数の第１半導体素子２１の各々の第２電極２１２と、複数の第２半導体素子２２の各々の第３電極２２１とに導電接合されている。導通部材１７は、封止樹脂６０から露出している。
　図５～図８に示すように、導通部材１７は、接合面１７Ａおよび放熱面１７Ｂを有する。接合面１７Ａは、導電接合層２９を介して複数の第１半導体素子２１の各々の第２電極２１２に導電接合されている。さらに接合面１７Ａは、導電接合層２９、および複数の第２スペーサ３２を介して、複数の第２半導体素子２２の各々の第３電極２２１に導電接合されている。放熱面１７Ｂは、第１方向ｚにおいて接合面１７Ａとは反対側を向く。放熱面１７Ｂは、封止樹脂６０から露出している。第１方向ｚに視て、接合面１７Ａは、放熱面１７Ｂの周縁に囲まれている。放熱面１７Ｂの面積は、接合面１７Ａの面積よりも大きい。
　図５～図８に示すように、導通部材１７は、第２絶縁層１７１、第３導電層１７２および第２放熱層１７３を有する。第２絶縁層１７１の材料は、第１絶縁層１１の材料を含む。第３導電層１７２は、接合面１７Ａを含み、かつ第２絶縁層１７１に接合されている。第３導電層１７２の材料は、第１導電層１２および第２導電層１３の各々の材料を含む。第２放熱層１７３は、放熱面１７Ｂを含み、かつ第１絶縁層１１に接合されている。第２放熱層１７３の材料は、第１放熱層１６の材料を含む。図１に示すように、第１方向ｚに視て、第２放熱層１７３は、第２絶縁層１７１の周縁に囲まれている。第３導電層１７２および第２放熱層１７３の各々の厚さは、第２絶縁層１７１の厚さよりも大きい。
　図２、図５および図６に示すように、第１方向ｚに視て、複数の第１ゲート配線５１、複数の第１検出配線５２、複数の第２ゲート配線５３、および複数の第２検出配線５４は、第２絶縁層１７１および第２放熱層１７３の各々に重なっている。
　複数の電力端子４０は、図７および図８に示すように、第１導電層１２、第２導電層１３、および導通部材１７の第３導電層１７２に個別に導電接合されている。複数の電力端子４０は、第１入力端子４１、第２入力端子４２および出力端子４３を含む。
　第１入力端子４１は、図１～図３に示すように、第１絶縁層１１を基準として第３方向ｙの一方側に位置する。図８に示すように、第１入力端子４１は、第１導電層１２に導電接合されている。これにより、第１入力端子４１は、第１導電層１２、および複数の第１スペーサ３１を介して複数の第１半導体素子２１の第１電極２１１に導通している。第１入力端子４１は、銅または銅合金を含む材料からなる金属板である。第１入力端子４１の一部は、封止樹脂６０に覆われている。第１入力端子４１は、第１方向ｚに貫通する第１取付け孔４１１を有する。第１取付け孔４１１は、封止樹脂６０から離れている。第１入力端子４１は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。
　第２入力端子４２は、図１～図３に示すように、第３方向ｙにおいて第１絶縁層１１を基準として第１入力端子４１と同じ側に位置する。第２入力端子４２は、第２方向ｘにおいて第１入力端子４１から離れている。図７に示すように、第２入力端子４２は、第２導電層１３に導電接合されている。これにより、第２入力端子４２は、第２導電層１３を介して複数の第２半導体素子２２の第４電極２２２に導通している。第２入力端子４２は、銅または銅合金を含む材料からなる金属板である。第２入力端子４２の一部は、封止樹脂６０に覆われている。第２入力端子４２は、第１方向ｚに貫通する第２取付け孔４２１を有する。第２取付け孔４２１は、封止樹脂６０から離れている。第２入力端子４２は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。
　出力端子４３は、図１および図２に示すように、第３方向ｙにおいて第１絶縁層１１を基準として第１入力端子４１および第２入力端子４２とは反対側に位置する。図７に示すように、出力端子４３は、第１方向ｚにおいて第１導電層１２の第１主面１２Ａが向く側に第１絶縁層１１から離れている。出力端子４３は、導通部材１７の第３導電層１７２に導電接合されている。これにより、出力端子４３は、複数の第１半導体素子２１の第２電極２１２と、複数の第２半導体素子２２の第３電極２２１とに、導通部材１７を介して導通している。出力端子４３は、銅または銅合金を含む材料からなる金属板である。出力端子４３の一部は、封止樹脂６０に覆われている。出力端子４３は、第１方向ｚに貫通する第３取付け孔４３１を有する。第３取付け孔４３１は、封止樹脂６０から離れている。出力端子４３から、複数の第１半導体素子２１、および複数の第２半導体素子２２により変換された交流電力が出力される。
　封止樹脂６０は、図５～図８に示すように、複数の第１半導体素子２１、および複数の第２半導体素子２２を覆っている。封止樹脂６０は、絶縁体である。封止樹脂６０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂６０の一部は、第１方向ｚにおいて第１絶縁層１１と、導通部材１７の第３導電層１７２とに挟まれている。
　図１、図４、および図５～図８に示すように、封止樹脂６０は、頂面６１、底面６２、２つの第１側面６３、および２つの第２側面６４を有する。頂面６１は、第１方向ｚにおいて第１導電層１２の第１主面１２Ａと同じ側を向く。頂面６１から、導通部材１７の放熱面１７Ｂが露出している。底面６２は、第１方向ｚにおいて頂面６１とは反対側を向く。底面６２から第１放熱層１６が露出している。
　図１、および図４～図６に示すように、２つの第１側面６３は、第２方向ｘにおいて互いに離れており、かつ頂面６１および底面６２につながっている。２つの第１側面６３のうち一方の第１側面６３から、第１ゲート端子４４１および第１検出端子４５１が露出している。２つの第１側面６３のうち他方の第１側面６３から、第２ゲート端子４４２および第２検出端子４５２が露出している。
　図１、図４、図７および図８に示すように、２つの第２側面６４は、第３方向ｙにおいて互いに離れており、かつ頂面６１および底面６２につながっている。２つの第２側面６４のうち一方の第２側面６４から、第１入力端子４１および第２入力端子４２が露出している。２つの第２側面６４のうち他方の第２側面６４から、出力端子４３が露出している。
　次に、半導体装置Ａ１０の作用効果について説明する。
　半導体装置Ａ１０は、第１絶縁層１１、第１導電層１２、第２導電層１３、第１放熱層１６、第１半導体素子２１、第２半導体素子２２、導通部材１７および封止樹脂６０を備える。第１半導体素子２１は、第１導電層１２に導電接合された第１電極２１１と、導通部材１７が導電接合される第２電極２１２とを有する。第２半導体素子２２は、導通部材１７が導電接合される第３電極２２１と、第２導電層１３に導電接合される第４電極２２２とを有する。第２電極２１２の極性と、第３電極２２１の極性とは、互いに異なっている。第１放熱層１６および導通部材１７は、封止樹脂６０から露出している。本構成をとることにより、第２電極２１２から第３電極２２１に至る導電経路の長さがより短縮される。これにより、半導体装置Ａ１０の寄生インダクタンスの低減を図ることができる。さらに本構成をとることにより、第１半導体素子２１および第２半導体素子２２から発生した熱は、半導体装置Ａ１０の第１方向ｚの両側に位置する第１放熱層１６および導通部材１７を介して外部に放出される。したがって、本構成によれば、半導体装置Ａ１０においては、半導体装置Ａ１０の寄生インダクタンスを低減しつつ、半導体装置Ａ１０の放熱性の向上を図ることが可能となる。
　導通部材１７は、接合面１７Ａおよび放熱面１７Ｂを有する。接合面１７Ａは、第１半導体素子２１の第２電極２１２と、第２半導体素子２２の第３電極２２１とに導電接合されている。放熱面１７Ｂは、封止樹脂６０から露出している。放熱面１７Ｂの面積は、接合面１７Ａの面積よりも大きい。第１方向ｚに視て、接合面１７Ａは、放熱面１７Ｂの周縁に囲まれている。本構成をとることにより、第１半導体素子２１および第２半導体素子２２から接合面１７Ａに伝導した熱が、第１方向ｚに対して直交する方向に拡散されやすくなる。これにより、導通部材１７の第１方向ｚにおける熱抵抗を低減することができる。
　導通部材１７は、第２絶縁層１７１と、接合面１７Ａを含み、かつ第２絶縁層１７１に接合された第３導電層１７２と、放熱面１７Ｂを含み、かつ第２絶縁層１７１に接合された第２放熱層１７３とを有する。本構成をとることにより、導通部材１７が封止樹脂６０から露出する場合であっても、半導体装置Ａ１０の外部に対して導通部材１７の電気絶縁がなされる。第１方向ｚに視て、第２放熱層１７３は、第２絶縁層１７１の周縁に囲まれている。本構成をとることにより、導通部材１７が封止樹脂６０から脱落しようとすると、第１方向ｚにおいて第２絶縁層１７１の周縁が封止樹脂６０に接触するため、導通部材１７の脱落を防止できる。
　第３導電層１７２および第２放熱層１７３の各々の厚さは、第２絶縁層１７１の厚さよりも大きい。本構成をとることにより、第３導電層１７２および第２放熱層１７３の各々において、第１方向ｚに対して直交する方向における熱の拡散効率が向上する。したがって、半導体装置Ａ１０の放熱性をより向上させることができる。
　半導体装置Ａ１０においては、第１半導体素子２１の第１ゲート電極２１３は、第１方向ｚにおいて第１半導体素子２１の第１電極２１１と同じ側に位置する。半導体装置Ａ１０は、第１導電層１２と第１電極２１１とを導電接合する第１スペーサ３１をさらに備える。第１スペーサ３１は、第１電極２１１に対向する第１面３１２Ａを有する。第１方向ｚに視て、第１面３１２Ａは、第１ゲート電極２１３から離れている。本構成をとることにより、第１ゲート電極２１３、および図１０に示す第１ゲート配線５１と、第１スペーサ３１との短絡を防止できる。
　第１スペーサ３１は、第１導電層１２に対向する第２面３１１Ａを有する。第２面３１１Ａの面積は、第１面３１２Ａの面積よりも大きい。第１方向ｚに視て、第１面３１２Ａは、第２面３１１Ａの周縁に囲まれている。ここで、第１面３１２Ａの周縁から第２面３１１Ａに向けて延び、かつ第１方向ｚに対して４５°の傾斜角をなす仮想平面を第１スペーサ３１に設定した場合、第１スペーサ３１に伝導した熱は、当該仮想平面に囲まれた領域において一様に拡散する。そこで本構成をとることにより、第１面３１２Ａから第１スペーサ３１に伝導した熱が第１方向ｚと、第１方向ｚに対して直交する方向とに一様に拡散されやすくなる。これにより、第１半導体素子２１の第１電極２１１から第１スペーサ３１に伝導された熱が、より速やかに第１導電層１２に伝導される。
　第１導電層１２、第２導電層１３および第１放熱層１６の各々の厚さは、第１絶縁層１１の厚さよりも大きい。本構成をとることにより、第１導電層１２、第２導電層１３および第１放熱層１６の各々において、第１方向ｚに対して直交する方向における熱の拡散効率が向上する。したがって、半導体装置Ａ１０の放熱性をより向上させることができる。
　第２実施形態：
　図１４～図３４に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１４は、理解の便宜上、封止樹脂６０と、導通部材１７の第２絶縁層１７１および第２放熱層１７３を透過して示している。図１５は、理解の便宜上、図１４に対して導通部材１７の第３導電層１７２をさらに透過して示している。図１４および図１５では、透過した封止樹脂６０の外形を想像線で示している。図１４および図１５では、透過した導通部材１７の要素の外形を想像線で示している。図１４において、ＸＶＩ－ＸＶＩ線、ＸＶＩＩ－ＸＶＩＩ線、およびＸＶＩＩＩ－ＸＶＩＩＩ線をそれぞれ一点鎖線で示している。
　半導体装置Ａ２０においては、複数の第１半導体素子２１、および複数の第２半導体素子２２の構成と、複数の第１スペーサ３１、および複数の第２スペーサ３２を具備しないこととが、半導体装置Ａ１０の場合と異なる。
　図２０～図２５に示すように、複数の第１半導体素子２１の各々は、第１検出電極２１４、第１素子本体２１５、第１再配線２１６、第２再配線２１７、第１樹脂２１８および被覆層２１９を有する。複数の第１半導体素子２１は、樹脂パッケージとされている。
　第１素子本体２１５は、半導体装置Ａ１０の複数の第１半導体素子２１のいずれかに相当する要素である。第１素子本体２１５は、第１パッド２１５Ａおよび第１ゲートパッド２１５Ｂを含む。図２７に示すように、第１パッド２１５Ａおよび第１ゲートパッド２１５Ｂは、第１方向ｚにおいて第１導電層１２に対向する側に位置する。第１パッド２１５Ａは、半導体装置Ａ１０の第１半導体素子２１の第１電極２１１に相当する。第１ゲートパッド２１５Ｂは、半導体装置Ａ１０の第１半導体素子２１の第１ゲート電極２１３に相当する。第１素子本体２１５は、第２電極２１２を含む。
　図２２～図２５に示すように、第１樹脂２１８は、第１素子本体２１５の一部と、第１再配線２１６および第２再配線２１７の各々の少なくとも一部とを覆っている。第１樹脂２１８から第１電極２１１、第２電極２１２、第１ゲート電極２１３および第１検出電極２１４が露出している。
　図２２～図２４に示すように、第１電極２１１は、第１素子本体２１５の第１パッド２１５Ａに導通しており、かつ第１パッド２１５Ａに接触している。図２１に示すように、第１方向ｚに視て、第１電極２１１は、第２電極２１２よりも外方にはみ出した部分を含む。第１方向ｚに視て、第１電極２１１の面積は、第１パッド２１５Ａの面積よりも大きい。
　図２０、図２２および図２３に示すように、第１ゲート電極２１３および第１検出電極２１４は、第１方向ｚにおいて第２電極２１２と同じ側に位置する。第１検出電極２１４は、第３方向ｙにおいて第１ゲート電極２１３から離れている。
　図２０～図２２に示すように、第１再配線２１６は、第１素子本体２１５の第１ゲートパッド２１５Ｂと、第１ゲート電極２１３とを導通している。第１再配線２１６の一部は、第１樹脂２１８に覆われている。
　図２０、図２１および図２３に示すように、第２再配線２１７は、第１素子本体２１５の第１パッド２１５Ａと、第１検出電極２１４とを導通している。第２再配線２１７の一部は、第１樹脂２１８に覆われている。第２再配線２１７は、第１電極２１１につながっている。
　第１再配線２１６、第２再配線２１７および第１樹脂２１８は、たとえば米国特許出願公開第２０１０／００１９３７０号明細書に開示されているＬＤＳ（Laser Direct Structuring）工法によって形成することができる。この場合において、第１樹脂２１８の材料は、金属元素が含有された添加材を含む。第１再配線２１６および第２再配線２１７の各々は、当該金属元素を含む。
　図２１～図２３に示すように、被覆層２１９は、第１樹脂２１８から露出した第１再配線２１６および第２再配線２１７の各々の部分を覆っている。被覆層２１９は、絶縁体である。被覆層２１９は、第１再配線２１６、第２再配線２１７および第１樹脂２１８に接している。被覆層２１９は、たとえばソルダーレジストである。
　図２７に示すように、導通部材１７の第３導電層１７２の接合面１７Ａは、導電接合層２９を介して複数の第１半導体素子２１の各々の第２電極２１２に導電接合されている。
　図１５および図２６に示すように、複数の第１検出配線５２の各々は、複数の第１半導体素子２１のいずれかの第１検出電極２１４と、第１検出導電層１５１とに導電接合されている。複数の第１検出配線５２は、金属リードである。複数の第１検出配線５２の組成は、銅を含む。
　図２８～図３２に示すように、複数の第２半導体素子２２の各々は、第２検出電極２２４、第２素子本体２２５、第３再配線２２６、第４再配線２２７および第２樹脂２２８を有する。複数の第２半導体素子２２は、樹脂パッケージとされている。
　第２素子本体２２５は、半導体装置Ａ１０の複数の第２半導体素子２２のいずれかに相当する要素である。第２素子本体２２５は、第２パッド２２５Ａおよび第２ゲートパッド２２５Ｂを含む。図３４に示すように、第２パッド２２５Ａおよび第２ゲートパッド２２５Ｂは、第１方向ｚにおいて第２導電層１３に対向する側とは反対側に位置する。第２パッド２２５Ａは、半導体装置Ａ１０の第２半導体素子２２の第３電極２２１に相当する。第２ゲートパッド２２５Ｂは、半導体装置Ａ１０の第２半導体素子２２の第２ゲート電極２２３に相当する。第１素子本体２１５は、第４電極２２２を含む。
　図３０～図３２に示すように、第２樹脂２２８は、第２素子本体２２５の一部と、第３再配線２２６および第４再配線２２７の各々の少なくとも一部とを覆っている。第２樹脂２２８から第３電極２２１、第４電極２２２、第２ゲート電極２２３および第２検出電極２２４が露出している。
　図３０～図３２に示すように、第３電極２２１は、第２素子本体２２５の第２パッド２２５Ａに導通しており、かつ第２パッド２２５Ａに接触している。図２８に示すように、第１方向ｚに視て、第３電極２２１は、第４電極２２２よりも外方にはみ出した部分を含む。第１方向ｚに視て、第３電極２２１の面積は、第２パッド２２５Ａの面積よりも大きい。
　図２８、図３０および図３１に示すように、第２ゲート電極２２３および第２検出電極２２４は、第１方向ｚにおいて第３電極２２１と同じ側に位置する。第２検出電極２２４は、第３方向ｙにおいて第２ゲート電極２２３から離れている。
　図２８～図３０に示すように、第３再配線２２６は、第２素子本体２２５の第２ゲートパッド２２５Ｂと、第２ゲート電極２２３とを導通している。第３再配線２２６の一部は、第２樹脂２２８に覆われている。
　図２８、図２９および図３１に示すように、第４再配線２２７は、第２素子本体２２５の第２パッド２２５Ａと、第２検出電極２２４とを導通している。第４再配線２２７の一部は、第２樹脂２２８に覆われている。第４再配線２２７は、第３電極２２１につながっている。
　第３再配線２２６、第４再配線２２７および第２樹脂２２８は、先述のＬＤＳ工法によって形成することができる。この場合において、第２樹脂２２８の材料は、金属元素が含有された添加材を含む。第３再配線２２６および第４再配線２２７の各々は、当該金属元素を含む。
　図３４に示すように、導通部材１７の第３導電層１７２の接合面１７Ａは、導電接合層２９を介して複数の第２半導体素子２２の各々の第３電極２２１に導電接合されている。
　図１５および図３３に示すように、複数の第２検出配線５４の各々は、複数の第２半導体素子２２のいずれかの第２検出電極２２４と、第２検出導電層１５２とに導電接合されている。複数の第２ゲート配線５３、および複数の第２検出配線５４の各々は、金属リードである。複数の第２ゲート配線５３、および複数の第２検出配線５４の各々の組成は、銅を含む。
　次に、半導体装置Ａ２０の作用効果について説明する。
　半導体装置Ａ２０は、第１絶縁層１１、第１導電層１２、第２導電層１３、第１放熱層１６、第１半導体素子２１、第２半導体素子２２、導通部材１７および封止樹脂６０を備える。第１半導体素子２１は、第１導電層１２に導電接合された第１電極２１１と、導通部材１７が導電接合される第２電極２１２とを有する。第２半導体素子２２は、導通部材１７が導電接合される第３電極２２１と、第２導電層１３に導電接合される第４電極２２２とを有する。第２電極２１２の極性と、第３電極２２１の極性とは、互いに異なっている。第１放熱層１６および導通部材１７は、封止樹脂６０から露出している。したがって、本構成によれば、半導体装置Ａ２０においても、半導体装置Ａ２０の寄生インダクタンスを低減しつつ、半導体装置Ａ２０の放熱性の向上を図ることが可能となる。さらに半導体装置Ａ２０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ２０においては、第１半導体素子２１は、第２電極２１２、第１パッド２１５Ａおよび第１ゲートパッド２１５Ｂを含む第１素子本体２１５と、第１ゲートパッド２１５Ｂと第１ゲート電極２１３とを導通する第１再配線２１６とを有する。第１ゲート電極２１３は、第１方向ｚにおいて第２電極２１２と同じ側に位置する。第１電極２１１は、第１パッド２１５Ａに導通している。本構成をとることにより、第１スペーサ３１を介さずに第１電極２１１を第１導電層１２に導電接合をした場合であっても、第１ゲート電極２１３と第１導電層１２との短絡を防止できる。これにより、第１スペーサ３１および第２スペーサ３２が不要となるため、半導体装置Ａ２０の第１方向ｚの寸法が縮小されるとともに、半導体装置Ａ２０の寄生インダクタンスをさらに低減することができる。
　上記の場合に伴って、第２半導体素子２２は、第４電極２２２、第２パッド２２５Ａおよび第２ゲートパッド２２５Ｂを含む第１素子本体２１５と、第２ゲートパッド２２５Ｂと第２ゲート電極２２３とを導通する第３再配線２２６とを有する。第２ゲート電極２２３は、第１方向ｚにおいて第３電極２２１と同じ側に位置する。第３電極２２１は、第２パッド２２５Ａに接触している。本構成をとることにより、第２半導体素子２２の第１方向ｚの寸法を、第１半導体素子２１の第１方向ｚの寸法と一致させることができる。
　第３実施形態：
　図３５～図３７に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０および半導体装置Ａ２０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図３５は、理解の便宜上、封止樹脂６０および後述する被覆層１８を透過して示している。図３５では、透過した封止樹脂６０の外形を想像線で示している。図３５において、ＸＸＸＶＩ－ＸＸＸＶＩ線、およびＸＸＸＶＩＩ－ＸＸＸＶＩＩ線をそれぞれ一点鎖線で示している。
　半導体装置Ａ３０においては、導通部材１７の構成と、被覆層１８をさらに具備することとが、半導体装置Ａ２０の場合と異なる。
　図３６および図３７に示すように、導通部材１７は、半導体装置Ａ２０が具備する導通部材１７のような絶縁体および導体を含む複合部材とは異なり、金属からなる単一部材である。当該金属は、たとえば銅を含有する。導通部材１７の第１方向ｚに対して直交する方向における端部には、段差が設けられている。
　被覆層１８は、図３６および図３７に示すように、導通部材１７の放熱面１７Ｂを覆い、かつ外部に露出している。被覆層１８は、絶縁体である。封止樹脂６０は、被覆層１８に接している。
　半導体装置Ａ３０が具備する導通部材１７および被覆層１８は、半導体装置Ａ２０のみならず、半導体装置Ａ１０においても適用することができる。
　次に、半導体装置Ａ３０の作用効果について説明する。
　半導体装置Ａ３０は、第１絶縁層１１、第１導電層１２、第２導電層１３、第１放熱層１６、第１半導体素子２１、第２半導体素子２２、導通部材１７および封止樹脂６０を備える。第１半導体素子２１は、第１導電層１２に導電接合された第１電極２１１と、導通部材１７が導電接合される第２電極２１２とを有する。第２半導体素子２２は、導通部材１７が導電接合される第３電極２２１と、第２導電層１３に導電接合される第４電極２２２とを有する。第２電極２１２の極性と、第３電極２２１の極性とは、互いに異なっている。第１放熱層１６および導通部材１７は、封止樹脂６０から露出している。したがって、本構成によれば、半導体装置Ａ３０においても、半導体装置Ａ３０の寄生インダクタンスを低減しつつ、半導体装置Ａ３０の放熱性の向上を図ることが可能となる。さらに半導体装置Ａ３０においては、半導体装置Ａ１０と共通する構成を具備することにより、半導体装置Ａ１０と同等の作用効果を奏する。
　半導体装置Ａ３０においては、導通部材１７は、金属からなる単一部材である。本構成をとることにより、半導体装置Ａ２０が具備する導通部材１７の場合よりも、導通部材１７の接合面１７Ａから放熱面１７Ｂにかけて熱がより伝導しやすくなる。したがって、半導体装置Ａ３０の放熱性をさらに向上させることが可能となる。この場合において、半導体装置Ａ３０が被覆層１８を具備することにより、外部に対する導通部材１７の電気絶縁を図ることができる。
　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
　本開示は、以下の付記に記載した実施形態を含む。
　付記１．
　第１絶縁層と、
　前記第１絶縁層の第１方向の一方側に接合された第１導電層と、
　前記第１方向において前記第１導電層と同じ側に位置し、かつ前記第１絶縁層に接合された第２導電層と、
　前記第１絶縁層を基準として前記第１導電層および前記第２導電層とは反対側に位置し、かつ前記第１絶縁層に接合された第１放熱層と、
　前記第１方向において互いに反対側に位置する第１電極および第２電極を有するとともに、前記第１電極が前記第１導電層に導電接合された第１半導体素子と、
　前記第１方向において互いに反対側に位置する第３電極および第４電極を有するとともに、前記第４電極が前記第２導電層に導電接合された第２半導体素子と、
　前記第２電極および前記第３電極に導電接合された導通部材と、
　前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備え、
　前記第２電極の極性と、前記第３電極の極性とは、互いに異なっており、
　前記第１放熱層および前記導通部材が、前記封止樹脂から露出している、半導体装置。
　付記２．
　前記導通部材は、前記第２電極および前記第３電極に導電接合された接合面と、前記第１方向において前記接合面とは反対側を向き、かつ前記封止樹脂から露出する放熱面と、を有し、
　前記放熱面の面積は、前記接合面の面積よりも大きい、付記１に記載の半導体装置。
　付記３．
　前記第１方向に視て、前記接合面は、前記放熱面の周縁に囲まれている、付記２に記載の半導体装置。
　付記４．
　前記導通部材は、第２絶縁層と、前記接合面を含み、かつ前記第２絶縁層に接合された第３導電層と、前記放熱面を含み、かつ前記第２絶縁層に接合された第２放熱層と、を有し、
　前記第１方向に視て、前記第２放熱層は、前記第２絶縁層の周縁に囲まれている、付記２または３に記載の半導体装置。
　付記５．
　前記第３導電層および前記第２放熱層の各々の厚さは、前記第２絶縁層の厚さよりも大きい、付記４に記載の半導体装置。
　付記６．
　絶縁体である被覆層をさらに備え、
　前記被覆層は、前記放熱面を覆い、かつ外部に露出しており、
　前記封止樹脂は、前記被覆層に接している、付記２または３に記載の半導体装置。
　付記７．
　前記第１半導体素子は、第１ゲート電極を有し、
　前記第１ゲート電極に導電接合された第１ゲート配線をさらに備え、
　前記第１方向に視て、前記第１ゲート配線は、前記第２絶縁層に重なっている、付記４または５に記載の半導体装置。
　付記８．
　前記第１方向に視て、前記第１ゲート配線は、前記第２放熱層に重なっている、付記７に記載の半導体装置。
　付記９．
　前記第１ゲート電極は、前記第１方向において前記第１電極と同じ側に位置しており、
　前記第１導電層と前記第１電極とを導電接合する第１スペーサをさらに備え、
　前記第１スペーサは、前記第１電極に対向する第１面を有し、
　前記第１方向に視て、前記第１面は、前記第１ゲート電極から離れている、付記７または８に記載の半導体装置。
　付記１０．
　前記第１スペーサは、前記第１導電層に対向する第２面を有し、
　前記第２面の面積は、前記第１面の面積よりも大きく、
　前記第１方向に視て、前記第１面は、前記第２面の周縁に囲まれている、付記９に記載の半導体装置。
　付記１１．
　前記第１半導体素子は、前記第１方向において前記第１導電層に対向する側に位置する第１パッドおよび第１ゲートパッドを含む第１素子本体と、前記第１ゲートパッドと前記第１ゲート電極とを導通する第１再配線と、を有し、
　前記第１素子本体は、前記第２電極を含み、
　前記第１ゲート電極は、前記第１方向において前記第２電極と同じ側に位置しており、
　前記第１電極は、前記第１パッドに導通している、付記７または８に記載の半導体装置。
　付記１２．
　前記第１電極は、前記第１パッドに接触している、付記１１に記載の半導体装置。
　付記１３．
　前記第１半導体素子は、前記第１素子本体の一部と、前記第１再配線の少なくとも一部と、を覆う第１樹脂を有し、
　前記第１電極、前記第２電極および前記第１ゲート電極は、前記第１樹脂から露出している、付記１２に記載の半導体装置。
　付記１４．
　前記第１半導体素子は、前記第１方向において前記第１ゲート電極と同じ側に位置する第１検出電極と、前記第１パッドと前記第１検出電極とを導通する第２再配線と、を有し、
　前記第２再配線の少なくとも一部は、前記第１樹脂に覆われており、
　前記第１検出電極は、前記第１樹脂から露出している、付記１３に記載の半導体装置。
　付記１５．
　前記第２半導体素子は、前記第１方向において前記第２導電層に対向する側とは反対側に位置する第２パッドおよび第２ゲートパッドを含む第２素子本体と、前記第２ゲートパッドに導通する第２ゲート電極と、を有し、
　前記第２素子本体は、前記第４電極を含み、
　前記第２ゲート電極は、前記第１方向において前記第３電極と同じ側に位置しており、
　前記第３電極は、前記第２パッドに接触している、付記１３または１４に記載の半導体装置。
　付記１６．
　前記第１導電層、前記第２導電層および前記第１放熱層の各々の厚さは、前記第１絶縁層の厚さよりも大きい、付記１ないし１５のいずれかに記載の半導体装置。
　付記１７．
　複数の電力端子をさらに備え、
　前記複数の電力端子は、前記第１導電層、前記第２導電層および前記導通部材に個別に導通している、付記１ないし１６のいずれか記載の半導体装置。
Ａ１０，Ａ２０，Ａ３０：半導体装置　　　　１１：第１絶縁層
１２：第１導電層　　　　１２Ａ：第１主面
１３：第２導電層　　　　１３Ａ：第２主面
１４１：第１ゲート導電層　　　　１４２：第２ゲート導電層
１５１：第１検出導電層　　　　１５２：第２検出導電層
１６：第１放熱層　　　　１７：導通部材
１７Ａ：接合面　　　　１７Ｂ：放熱面
１７１：第２絶縁層　　　　１７２：第３導電層
１７３：第２放熱層　　　　１８：被覆層
２１：第１半導体素子　　　　２１１：第１電極
２１２：第２電極　　　　２１３：第１ゲート電極
２１４：第１検出電極　　　　２１５：第１素子本体
２１５Ａ：第１パッド　　　　２１５Ｂ：第１ゲートパッド
２１６：第１再配線２　　　　２１７：第２再配線
２１８：第１樹脂　　　　２１９：被覆層
２２：第２半導体素子　　　　２２１：第３電極
２２２：第４電極　　　　２２３：第２ゲート電極
２２４：第２検出電極　　　　２２５：第２素子本体
２２５Ａ：第２パッド　　　　２２５Ｂ：第２ゲートパッド
２２６：第３再配線　　　　２２７：第４再配線
２２８：第２樹脂　　　　２９：導電接合層
３１：第１スペーサ　　　　３１１：第１部
３１１Ａ：第２面　　　　３１２Ａ：第３面
３１３Ａ：第４面　　　　３１４Ａ：第１凹部
３１２：第２部　　　　３１２Ａ：第１面
３１２Ｂ：第２凹部　　　　３２：第２スペーサ
４０：電力端子　　　　４１：第１入力端子
４１１：第１取付け孔　　　　４２：第２入力端子
４２１：第２取付け孔　　　　４３：出力端子
４３１：第３取付け孔　　　　４４１：第１ゲート端子
４４２：第２ゲート端子　　　　４５１：第１検出端子
４５２：第２検出端子　　　　５１：第１ゲート配線
５２：第１検出配線　　　　５３：第２ゲート配線
５４：第２検出配線　　　　５５：第１ワイヤ
５６：第２ワイヤ　　　　６０：封止樹脂
６１：頂面　　　　６２：底面
６３：第１側面　　　　６４：第２側面
ｚ：第１方向　　　　ｘ：第２方向
ｙ：第３方向

Claims (17)

  1. 　第１絶縁層と、
    　前記第１絶縁層の第１方向の一方側に接合された第１導電層と、
    　前記第１方向において前記第１導電層と同じ側に位置し、かつ前記第１絶縁層に接合された第２導電層と、
    　前記第１絶縁層を基準として前記第１導電層および前記第２導電層とは反対側に位置し、かつ前記第１絶縁層に接合された第１放熱層と、
    　前記第１方向において互いに反対側に位置する第１電極および第２電極を有するとともに、前記第１電極が前記第１導電層に導電接合された第１半導体素子と、
    　前記第１方向において互いに反対側に位置する第３電極および第４電極を有するとともに、前記第４電極が前記第２導電層に導電接合された第２半導体素子と、
    　前記第２電極および前記第３電極に導電接合された導通部材と、
    　前記第１半導体素子および前記第２半導体素子を覆う封止樹脂と、を備え、
    　前記第２電極の極性と、前記第３電極の極性とは、互いに異なっており、
    　前記第１放熱層および前記導通部材が、前記封止樹脂から露出している、半導体装置。
  2. 　前記導通部材は、前記第２電極および前記第３電極に導電接合された接合面と、前記第１方向において前記接合面とは反対側を向き、かつ前記封止樹脂から露出する放熱面と、を有し、
    　前記放熱面の面積は、前記接合面の面積よりも大きい、請求項１に記載の半導体装置。
  3. 　前記第１方向に視て、前記接合面は、前記放熱面の周縁に囲まれている、請求項２に記載の半導体装置。
  4. 　前記導通部材は、第２絶縁層と、前記接合面を含み、かつ前記第２絶縁層に接合された第３導電層と、前記放熱面を含み、かつ前記第２絶縁層に接合された第２放熱層と、を有し、
    　前記第１方向に視て、前記第２放熱層は、前記第２絶縁層の周縁に囲まれている、請求項２または３に記載の半導体装置。
  5. 　前記第３導電層および前記第２放熱層の各々の厚さは、前記第２絶縁層の厚さよりも大きい、請求項４に記載の半導体装置。
  6. 　絶縁体である被覆層をさらに備え、
    　前記被覆層は、前記放熱面を覆い、かつ外部に露出しており、
    　前記封止樹脂は、前記被覆層に接している、請求項２または３に記載の半導体装置。
  7. 　前記第１半導体素子は、第１ゲート電極を有し、
    　前記第１ゲート電極に導電接合された第１ゲート配線をさらに備え、
    　前記第１方向に視て、前記第１ゲート配線は、前記第２絶縁層に重なっている、請求項４または５に記載の半導体装置。
  8. 　前記第１方向に視て、前記第１ゲート配線は、前記第２放熱層に重なっている、請求項７に記載の半導体装置。
  9. 　前記第１ゲート電極は、前記第１方向において前記第１電極と同じ側に位置しており、
    　前記第１導電層と前記第１電極とを導電接合する第１スペーサをさらに備え、
    　前記第１スペーサは、前記第１電極に対向する第１面を有し、
    　前記第１方向に視て、前記第１面は、前記第１ゲート電極から離れている、請求項７または８に記載の半導体装置。
  10. 　前記第１スペーサは、前記第１導電層に対向する第２面を有し、
    　前記第２面の面積は、前記第１面の面積よりも大きく、
    　前記第１方向に視て、前記第１面は、前記第２面の周縁に囲まれている、請求項９に記載の半導体装置。
  11. 　前記第１半導体素子は、前記第１方向において前記第１導電層に対向する側に位置する第１パッドおよび第１ゲートパッドを含む第１素子本体と、前記第１ゲートパッドと前記第１ゲート電極とを導通する第１再配線と、を有し、
    　前記第１素子本体は、前記第２電極を含み、
    　前記第１ゲート電極は、前記第１方向において前記第２電極と同じ側に位置しており、
    　前記第１電極は、前記第１パッドに導通している、請求項７または８に記載の半導体装置。
  12. 　前記第１電極は、前記第１パッドに接触している、請求項１１に記載の半導体装置。
  13. 　前記第１半導体素子は、前記第１素子本体の一部と、前記第１再配線の少なくとも一部と、覆う第１樹脂を有し、
    　前記第１電極、前記第２電極および前記第１ゲート電極は、前記第１樹脂から露出している、請求項１２に記載の半導体装置。
  14. 　前記第１半導体素子は、前記第１方向において前記第１ゲート電極と同じ側に位置する第１検出電極と、前記第１パッドと前記第１検出電極とを導通する第２再配線と、を有し、
    　前記第２再配線の少なくとも一部は、前記第１樹脂に覆われており、
    　前記第１検出電極は、前記第１樹脂から露出している、請求項１３に記載の半導体装置。
  15. 　前記第２半導体素子は、前記第１方向において前記第２導電層に対向する側とは反対側に位置する第２パッドおよび第２ゲートパッドを含む第２素子本体と、前記第２ゲートパッドに導通する第２ゲート電極と、を有し、
    　前記第２素子本体は、前記第４電極を含み、
    　前記第２ゲート電極は、前記第１方向において前記第３電極と同じ側に位置しており、
    　前記第３電極は、前記第２パッドに接触している、請求項１３または１４に記載の半導体装置。
  16. 　前記第１導電層、前記第２導電層および前記第１放熱層の各々の厚さは、前記第１絶縁層の厚さよりも大きい、請求項１ないし１５のいずれかに記載の半導体装置。
  17. 　複数の電力端子をさらに備え、
    　前記複数の電力端子は、前記第１導電層、前記第２導電層および前記第３導電層に個別に導通している、請求項１ないし１６のいずれかに記載の半導体装置。
PCT/JP2023/023728 2022-07-22 2023-06-27 半導体装置 WO2024018851A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-117163 2022-07-22
JP2022117163 2022-07-22

Publications (1)

Publication Number Publication Date
WO2024018851A1 true WO2024018851A1 (ja) 2024-01-25

Family

ID=89617663

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/023728 WO2024018851A1 (ja) 2022-07-22 2023-06-27 半導体装置

Country Status (1)

Country Link
WO (1) WO2024018851A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017054877A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2019207922A (ja) * 2018-05-28 2019-12-05 株式会社デンソー 半導体装置
WO2020241472A1 (ja) * 2019-05-31 2020-12-03 日立オートモティブシステムズ株式会社 半導体装置、および半導体装置の製造方法
WO2022118633A1 (ja) * 2020-12-03 2022-06-09 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021254A (ja) * 2011-07-14 2013-01-31 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2017054877A (ja) * 2015-09-08 2017-03-16 株式会社村田製作所 半導体モジュール
JP2019207922A (ja) * 2018-05-28 2019-12-05 株式会社デンソー 半導体装置
WO2020241472A1 (ja) * 2019-05-31 2020-12-03 日立オートモティブシステムズ株式会社 半導体装置、および半導体装置の製造方法
WO2022118633A1 (ja) * 2020-12-03 2022-06-09 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
WO2019235146A1 (ja) 半導体モジュール
WO2022118633A1 (ja) 半導体装置
JP7163583B2 (ja) 半導体装置
WO2024018790A1 (ja) 半導体装置
JP7365368B2 (ja) 半導体装置
CN113748509A (zh) 半导体装置
WO2024018851A1 (ja) 半導体装置
WO2022153902A1 (ja) 半導体装置
WO2024029336A1 (ja) 半導体装置
WO2024106219A1 (ja) 半導体装置
WO2024111367A1 (ja) 半導体装置
WO2023112662A1 (ja) 半導体モジュールおよび半導体装置
WO2023199808A1 (ja) 半導体装置
WO2023120353A1 (ja) 半導体装置
WO2023162722A1 (ja) 半導体装置および半導体モジュール
WO2024116873A1 (ja) 半導体モジュール
WO2023218943A1 (ja) 半導体装置
WO2023149257A1 (ja) 半導体装置
WO2024116743A1 (ja) 半導体装置
WO2023243278A1 (ja) 半導体装置
WO2023120185A1 (ja) 半導体装置
JP2023088628A (ja) 半導体装置
WO2023162700A1 (ja) 半導体装置
WO2022259825A1 (ja) 半導体装置
WO2023053874A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23842782

Country of ref document: EP

Kind code of ref document: A1