WO2022118633A1

WO2022118633A1 - 半導体装置

Info

Publication number: WO2022118633A1
Application number: PCT/JP2021/041692
Authority: WO
Inventors: 優斗坂井; 裕太大河内; 拓一大塚; 健中原
Original assignee: ローム株式会社
Priority date: 2020-12-03
Filing date: 2021-11-12
Publication date: 2022-06-09
Also published as: CN116529869A; JPWO2022118633A1; DE112021005737T5; US20240014193A1

Abstract

半導体装置は、主面を有する基板と、前記主面に配置された第１配線層と、前記主面に配置され且つ前記第１配線層から離間する第２配線層と、互いに反対側に位置する第１主面電極および第１裏面電極を有するとともに、前記第１裏面電極が前記第１配線層に接合された第１半導体素子と、互いに反対側に位置する第２主面電極および第２裏面電極を有するとともに、前記第２裏面電極が前記第２配線層に接合された第２半導体素子と、前記基板から離間し且つ前記第１主面電極と前記第２主面電極とに接合された導電部材と、を備える。前記第１主面電極および前記第２主面電極の極性は互いに異なる。前記基板は、前記第１配線層と前記第２配線層との間に位置する露出部を含み、当該基板の厚さ方向に視て、前記導電部材が前記露出部に重なる。

Description

半導体装置

　本開示は、半導体装置に関し、特に、複数の半導体素子を備える半導体装置に関する。

　従来、スイッチング機能を有する半導体素子（ＭＯＳＦＥＴ、ＩＧＢＴなど）を複数搭載した半導体装置が広く知られており、主に電力変換用に利用されている。特許文献１には、このような半導体装置の一例が開示されている。同文献に開示された半導体装置においては、絶縁基板の表面に、２つの配線層（金属パターン４ａ，４ｂ）および３つの配線中継領域が配置されている。各配線層および各配線中継領域は、当該半導体装置の導電経路を構成している。絶縁基板の裏面には、第３の金属パターンを介してヒートシンクが取り付けられている。

　上述した従来の半導体装置は、ある特定の配線中継領域とヒートシンクとの間において寄生容量を有している。この場合、当該配線中継領域において電圧変化が顕著であると、それによりヒートシンクからの漏れ電流が発生する。漏れ電流の大きさによっては、当該半導体装置の周辺におけるノイズの悪影響が懸念される。このため、半導体装置からの漏れ電流を抑制する方策が望まれる。

特開２００９－１５８７８７号公報

　上記事情に鑑み、本開示は、漏れ電流に起因したノイズを低減しうる半導体装置を提供することを一の課題とする。

　本開示によって提供される半導体装置は、厚さ方向を向く主面を有する基板と、前記主面に配置された第１配線層と、前記主面に配置され、かつ前記厚さ方向に対して直交する第１方向において前記第１配線層から離間する第２配線層と、前記厚さ方向において互いに反対側に位置する第１主面電極および第１裏面電極を有するとともに、前記第１裏面電極が前記第１配線層に接合された第１半導体素子と、前記厚さ方向において互いに反対側に位置する第２主面電極および第２裏面電極を有するとともに、前記第２裏面電極が前記第２配線層に接合された第２半導体素子と、前記厚さ方向において前記基板から離間し、かつ前記第１主面電極と前記第２主面電極とに接合された導電部材と、を備える。前記第１主面電極および前記第２主面電極の極性は互いに異なる。前記基板は、前記第１配線層と前記第２配線層との間に位置する露出部を含み、前記厚さ方向に視て、前記導電部材が前記露出部に重なる。

　上記構成によれば、半導体装置における漏れ電流に起因したノイズを低減することが可能となる。

　本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

第１実施形態にかかる半導体装置の平面図である。図１に対応する平面図であり、封止樹脂を透過している。図２に対応する平面図であり、導電部材および出力端子をさらに透過している。図１に示す半導体装置の底面図である。図２のＶ－Ｖ線に沿う断面図である。図２のＶＩ－ＶＩ線に沿う断面図である。図２のＶＩＩ－ＶＩＩ線に沿う断面図である。図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図２の部分拡大図である。図９のＸ－Ｘ線に沿う断面図である。図９のＸＩ－ＸＩ線に沿う断面図である。図９のＸＩＩ－ＸＩＩ線に沿う断面図である。図７の部分拡大図である。図８の部分拡大図である。第２実施形態にかかる半導体装置の部分拡大平面図であり、封止樹脂を透過している。図１５のＸＶＩ－ＸＶＩ線に沿う断面図である。図１５のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。図１５のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。第３実施形態にかかる半導体装置の部分拡大平面図であり、封止樹脂を透過している。第４実施形態にかかる半導体装置の部分拡大平面図であり、封止樹脂を透過している。第５実施形態にかかる半導体装置の部分拡大平面図であり、封止樹脂を透過している。図２１のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。図２１のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。

　本開示を実施するための形態について、添付図面に基づいて説明する。

　図１～図１４に基づき、本開示の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１１、第１配線層１２、第２配線層１３、第１半導体素子２１、第２半導体素子２２、一対のダイオード２３、コンデンサ２４、導電部材３０、第１入力端子４１、第２入力端子４２、出力端子４３、封止樹脂６０およびヒートシンク７０を備える。さらに半導体装置Ａ１０は、第１ゲート配線層１４１、第２ゲート配線層１４２、第１検出配線層１５１、第２検出配線層１５２、第２ゲート電極引出層１６２、裏面電極引出層１７、第１ゲート端子４４１、第２ゲート端子４４２、第１検出端子４５１、第２検出端子４５２、一対のゲートワイヤ５１、一対の検出ワイヤ５２、一対の第１ワイヤ５３、および一対の第２ワイヤ５４を備える。図２では、封止樹脂６０を透過している。図３では、図２に対して導電部材３０および出力端子４３をさらに透過している。図２および図３では、透過した封止樹脂６０を想像線（二点鎖線）で示している。図３では、透過した導電部材３０および出力端子４３を想像線で示している。

　半導体装置Ａ１０の説明においては、便宜上、基板１１の主面１１１（後述）に直交する方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚは、たとえば、第１配線層１２および第２配線層１３の各々の厚さ方向に対応している。厚さ方向ｚに対して直交する１つの方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。

　半導体装置Ａ１０は、第１入力端子４１および第２入力端子４２に印加された直流の電源電圧を、第１半導体素子２１および第２半導体素子２２により交流電力に変換する。変換された交流電力は、出力端子４３からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、たとえばインバータといった電力変換回路の一部をなす。

　基板１１は、図５および図７に示すように、第１配線層１２、第２配線層１３、第１ゲート配線層１４１、第２ゲート配線層１４２、第１検出配線層１５１、第２検出配線層１５２、第２ゲート電極引出層１６２、裏面電極引出層１７および封止樹脂６０を支持している。さらに基板１１は、図７および図８に示すように、第１ゲート端子４４１、第２ゲート端子４４２、第１検出端子４５１および第２検出端子４５２を支持している。基板１１は、電気絶縁性を有する。また、基板１１の構成材料は、熱伝導率が比較的大であるものが好ましい。一例として、基板１１は、セラミックス製であり、当該セラミックスは、たとえば窒化アルミニウム（ＡｌＮ）である。基板１１は、厚さ方向ｚにおいて互いに離間した主面１１１および裏面１１２を有しており、裏面１１２は、主面１１１とは反対側を向いている。図５～図８に示すように、主面１１１は、封止樹脂６０に接している。裏面１１２は、封止樹脂６０から露出している。

　第１配線層１２は、図２、図３および図７に示すように、基板１１の主面１１１に配置されている。第１配線層１２は、第１半導体素子２１と、一対のダイオード２３のうち一方のダイオード２３とを搭載している。第１配線層１２は、銅（Ｃｕ）または銅合金を含む材料からなる。厚さ方向ｚに視て、第１配線層１２は、第２方向ｙを長辺とする矩形状である。厚さ方向ｚに視て、第１配線層１２は、基板１１の周縁よりも内方に位置する。

　第２配線層１３は、図２、図３および図８に示すように、基板１１の主面１１１に配置されている。第２配線層１３は、第２半導体素子２２と、一対のダイオード２３のうち他方のダイオード２３とを搭載している。第２配線層１３は、銅または銅合金を含む材料からなる。第２配線層１３は、第１方向ｘにおいて第１配線層１２から離間する。厚さ方向ｚに視て、第２配線層１３は、第２方向ｙを長辺とし、かつ第１方向ｘにおいて第２ゲート配線層１４２および第２検出配線層１５２が位置する側が切り欠かれた矩形状である。厚さ方向ｚに視て、第２配線層１３は、基板１１の周縁よりも内方に位置する。

　図１０および図１１に示すように、第１配線層１２および第２配線層１３の各々の厚さは、基板１１の厚さよりも大である。図２および図３に示すように、基板１１は、厚さ方向ｚに視て第１配線層１２と第２配線層１３との間に位置する露出部１１Ａを含む。露出部１１Ａは、第２方向ｙに沿って延びている。

　第１半導体素子２１は、図２、図３および図５に示すように、第１配線層１２に接合されている。第１半導体素子２１は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、第１半導体素子２１の各々は、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。第１半導体素子２１は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。すなわち、当該化合物半導体基板は、炭化ケイ素（ＳｉＣ）を含有する。以下、半導体装置Ａ１０の説明においては、第１半導体素子２１がｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴである場合を対象とする。

　図９および図１０に示すように、第１半導体素子２１は、第１裏面電極２１１、第１主面電極２１２および第１ゲート電極２１３を有する。第１裏面電極２１１は、第１配線層１２に対向して設けられている。第１裏面電極２１１には、第１半導体素子２１により変換される電力に対応する電流が流れる。すなわち、第１裏面電極２１１は、第１半導体素子２１のドレイン電極に相当する。第１裏面電極２１１は、第１接合層２５により第１配線層１２に接合されている。第１接合層２５は、導電性を有する。第１接合層２５は、たとえば鉛フリーハンダである。この他、第１接合層２５は、銀（Ａｇ）などを含む焼結金属でもよい。これにより、第１裏面電極２１１は、第１配線層１２に導通している。

　図１０に示すように、第１主面電極２１２は、厚さ方向ｚにおいて基板１１の主面１１１が向く側に設けられている。したがって、第１裏面電極２１１および第１主面電極２１２は、厚さ方向ｚにおいて互いに反対側に位置する。第１主面電極２１２は、第１半導体素子２１により変換された電力に対応する電流が流れる。すなわち、第１主面電極２１２は、第１半導体素子２１のソース電極に相当する。第１主面電極２１２は、複数の金属めっき層を含む。第１主面電極２１２は、ニッケル（Ｎｉ）めっき層と、当該ニッケルめっき層の上に積層された金（Ａｕ）めっき層を含む。この他、第１主面電極２１２は、ニッケルめっき層と、当該ニッケルめっき層の上に積層されたパラジウム（Ｐｄ）めっき層と、当該パラジウムめっき層の上に積層された金めっき層を含む場合でもよい。

　半導体装置Ａ１０においては、図９および図１０に示すように、第１ゲート電極２１３は、厚さ方向ｚにおいて第１主面電極２１２と同じ側に位置する。第１ゲート電極２１３には、第１半導体素子２１が駆動するためのゲート電圧が印加される。第１半導体素子２１においては、当該ゲート電圧に基づき、第１裏面電極２１１に印加された電圧に対応する電流を変換する。図９に示すように、厚さ方向ｚに視て、第１ゲート電極２１３の面積は、第１主面電極２１２の面積よりも小である。

　第２半導体素子２２は、図２、図３および図５に示すように、第２配線層１３に接合されている。第２半導体素子２２は、第１半導体素子２１と同種のトランジスタである。したがって、半導体装置Ａ１０においては、第２半導体素子２２はＭＯＳＦＥＴである。

　図９および図１１に示すように、第２半導体素子２２は、第２裏面電極２２１、第２主面電極２２２および第２ゲート電極２２３を有する。第２裏面電極２２１は、第２配線層１３に対向して設けられている。第２裏面電極２２１には、第２半導体素子２２により変換された電力に対応する電流が流れる。すなわち、第２裏面電極２２１は、第２半導体素子２２のソース電極に相当する。第２裏面電極２２１は、第１接合層２５により第２配線層１３に接合されている。これにより、第２裏面電極２２１は、第２配線層１３に導通している。

　図１１に示すように、第２主面電極２２２は、厚さ方向ｚにおいて基板１１の主面１１１が向く側に設けられている。したがって、第２裏面電極２２１および第２主面電極２２２は、厚さ方向ｚにおいて互いに反対側に位置する。第２主面電極２２２には、第２半導体素子２２により変換される電力に対応する電流が流れる。すなわち、第２主面電極２２２は、第２半導体素子２２のドレイン電極に相当する。第２主面電極２２２は、第１半導体素子２１の第１主面電極２１２と同じく複数の金属めっき層を含む。当該複数の金属めっき層の構成は、第１主面電極２１２に含まれる複数の金属めっき層の構成と同一である。

　半導体装置Ａ１０においては、図９および図１１に示すように、第２ゲート電極２２３は、厚さ方向ｚにおいて第２裏面電極２２１と同じ側に位置する。第２ゲート電極２２３には、第２半導体素子２２が駆動するためのゲート電圧が印加される。第２半導体素子２２においては、当該ゲート電圧に基づき、第２主面電極２２２に印加された電圧に対応する電流を変換する。図９に示すように、厚さ方向ｚに視て、第２ゲート電極２２３の面積は、第２裏面電極２２１の面積よりも小である。

　半導体装置Ａ１０においては、第２半導体素子２２の構造は、厚さ方向ｚに対して直交する方向の回りに第１半導体素子２１を反転させたときの構造と同一である。すなわち、第２配線層１３に対して第１半導体素子２１をフリップチップ接合させたものが、第２半導体素子２２である。第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２とは、互いに極性が異なる。

　一対のダイオード２３は、図２、図３、図７および図８に示すように、第１配線層１２および第２配線層１３に対して個別に接合されている。一対のダイオード２３は、第１ダイオード２３Ａおよび第２ダイオード２３Ｂを含む。第１ダイオード２３Ａは、第１配線層１２に接合されている。第２ダイオード２３Ｂは、第２配線層１３に接合されている。一対のダイオード２３は、たとえばショットキーバリアダイオードである。第１ダイオード２３Ａは、第１半導体素子２１に対して並列接続されている。第２ダイオード２３Ｂは、第２半導体素子２２に対して並列接続されている。一対のダイオード２３は、第１半導体素子２１および第２半導体素子２２の少なくともいずれかに逆バイアスが印加された場合、第１半導体素子２１および第２半導体素子２２の各々ではなく、それらに対して並列接続された当該ダイオード２３に電流を流すという、いわゆる還流ダイオードである。図１３および図１４に示すように、一対のダイオード２３の各々は、アノード電極２３１およびカソード電極２３２を有する。アノード電極２３１およびカソード電極２３２は、厚さ方向ｚにおいて互いに反対側に位置する。半導体装置Ａ１０において、第１半導体素子２１および第２半導体素子２２の各々がＭＯＳＦＥＴである場合は、一対のダイオード２３の替わりとなるダイオードを第１半導体素子２１および第２半導体素子２２の各々に内蔵してもよい。この場合においては、一対のダイオード２３が不要となる。

　図１３に示すように、第１ダイオード２３Ａにおいては、アノード電極２３１は、厚さ方向ｚにおいて基板１１の主面１１１が向く側に設けられている。このため、第１ダイオード２３Ａのカソード電極２３２は、第１配線層１２に対向して設けられている。第１ダイオード２３Ａのカソード電極２３２は、第１接合層２５により第１配線層１２に接合されている。これにより、第１ダイオード２３Ａのカソード電極２３２は、第１配線層１２に導通している。

　図１４に示すように、第２ダイオード２３Ｂにおいては、カソード電極２３２は、厚さ方向ｚにおいて基板１１の主面１１１が向く側に設けられている。このため、第２ダイオード２３Ｂのアノード電極２３１は、第２配線層１３に対向して設けられている。第２ダイオード２３Ｂのアノード電極２３１は、第１接合層２５により第２配線層１３に接合されている。これにより、第２ダイオード２３Ｂのアノード電極２３１は、第２配線層１３に導通している。

　コンデンサ２４は、図３および図６に示すように、第１配線層１２と第２配線層１３とに接合されている。厚さ方向ｚに視て、コンデンサ２４は、基板１１の露出部１１Ａに重なっている。コンデンサ２４は、たとえばセラミックスコンデンサである。コンデンサ２４は、一対の電極２４１を有する。一対の電極２４１は、第１方向ｘにおいて互いに離間する。一対の電極２４１のうち一方の電極２４１は、第１接合層２５により第１配線層１２に接合されている。一対の電極２４１のうち他方の電極２４１は、第１接合層２５により第２配線層１３に接合されている。これにより、コンデンサ２４は、第１配線層１２および第２配線層１３に導通している。

　第１ゲート配線層１４１は、図２、図３および図５に示すように、基板１１の主面１１１に配置されている。第１ゲート配線層１４１は、第１方向ｘにおいて第１配線層１２に対して第２配線層１３とは反対側に位置する。第１ゲート配線層１４１は、第１半導体素子２１の第１ゲート電極２１３に導通している。第１ゲート配線層１４１は、第２方向ｙに沿って延びている。第１ゲート配線層１４１は、銅または銅合金を含む材料からなる。

　第１ゲート端子４４１は、図２および図３に示すように、基板１１に対して第１方向ｘの一方側に位置する。第１ゲート端子４４１は、第１ゲート配線層１４１に導通している。第１ゲート端子４４１は、銅または銅合金を含む材料からなる金属リードである。図１および図６に示すように、第１ゲート端子４４１の一部は封止樹脂６０に覆われている。第２方向ｙに視て、第１ゲート端子４４１はＬ字状である。図６に示すように、第１ゲート端子４４１は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第１ゲート端子４４１には、第１半導体素子２１が駆動するためのゲート電圧が印加される。

　第２ゲート配線層１４２は、図２、図３および図５に示すように、基板１１の主面１１１に配置されている。第２ゲート配線層１４２は、第１方向ｘにおいて第２配線層１３に対して第１配線層１２とは反対側に位置する。第２ゲート配線層１４２は、第２半導体素子２２の第２ゲート電極２２３に導通している。第２ゲート配線層１４２は、第２方向ｙに沿って延びている。第２ゲート配線層１４２は、銅または銅合金を含む材料からなる。

　第２ゲート電極引出層１６２は、図２、図３、図９に示すように、基板１１の主面１１１に配置されている。第２ゲート電極引出層１６２は、第２配線層１３の切り欠かれた部分に位置する。厚さ方向ｚに視て、第２半導体素子２２は、第２ゲート電極引出層１６２に重なっている。第２ゲート電極引出層１６２は、第２ゲート配線層１４２に導通している。第２ゲート電極引出層１６２は、第１方向ｘに沿って延びている。第２ゲート電極引出層１６２は、銅または銅合金を含む材料からなる。図１１に示すように、第２半導体素子２２の第２ゲート電極２２３は、第３接合層２７により第２ゲート電極引出層１６２に接合されている。第３接合層２７は、導電性を有する。第３接合層２７は、たとえば鉛フリーハンダである。この他、第１接合層２５は、銀などを含む焼結金属でもよい。これにより、第２ゲート電極２２３は、第２ゲート電極引出層１６２に導通している。

　第２ゲート端子４４２は、図２および図３に示すように、第１方向ｘにおいて基板１１に対して第１ゲート端子４４１とは反対側に位置する。第２ゲート端子４４２は、第２ゲート配線層１４２に導通している。第２ゲート端子４４２は、銅または銅合金を含む材料からなる金属リードである。図１および図６に示すように、第２ゲート端子４４２の一部は封止樹脂６０に覆われている。第２方向ｙに視て、第２ゲート端子４４２はＬ字状である。図６に示すように、第２ゲート端子４４２は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第２ゲート端子４４２には、第２半導体素子２２が駆動するためのゲート電圧が印加される。

　一対の第１ワイヤ５３は、図２、図３および図６に示すように、第１ゲート端子４４１および第２ゲート端子４４２と、第１ゲート配線層１４１および第２ゲート配線層１４２とに個別に接合されている。これにより、第１ゲート端子４４１は、第１ゲート配線層１４１に導通し、かつ第２ゲート端子４４２は、第２ゲート配線層１４２に導通している。一対の第１ワイヤ５３の各々の組成は、金を含む。この他、一対の第１ワイヤ５３の各々の組成は、銅を含む場合や、アルミニウム（Ａｌ）を含む場合でもよい。

　第１検出配線層１５１は、図２、図３および図５に示すように、基板１１の主面１１１に配置されている。第１検出配線層１５１は、第１方向ｘにおいて第１ゲート配線層１４１の隣に位置する。第１検出配線層１５１は、第１半導体素子２１の第１主面電極２１２に導通している。第１検出配線層１５１は、第２方向ｙに沿って延びている。第１検出配線層１５１は、銅または銅合金を含む材料からなる。

　第１検出端子４５１は、図２および図３に示すように、第１方向ｘにおいて基板１１に対して第１ゲート端子４４１と同じ側に位置し、かつ第２方向ｙにおいて第１ゲート端子４４１の隣に位置する。したがって、第１検出端子４５１は、第２ゲート端子４４２よりも第１ゲート端子４４１の近くに位置する。第１検出端子４５１は、第１検出配線層１５１に導通している。第１検出端子４５１は、銅または銅合金を含む材料からなる金属リードである。図１および図５に示すように、第１検出端子４５１の一部は封止樹脂６０に覆われている。第２方向ｙに視て、第１検出端子４５１はＬ字状である。図５に示すように、第１検出端子４５１は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第１検出端子４５１には、第１半導体素子２１の第１主面電極２１２に流れる電流に対応する電圧が印加される。

　第２検出配線層１５２は、図２、図３および図５に示すように、基板１１の主面１１１に配置されている。第２検出配線層１５２は、第１方向ｘにおいて第２ゲート配線層１４２の隣に位置する。第２検出配線層１５２は、第２半導体素子２２の第２裏面電極２２１に導通している。第２検出配線層１５２は、第２方向ｙに沿って延びている。第２検出配線層１５２は、銅または銅合金を含む材料からなる。

　裏面電極引出層１７は、図２、図３、図９に示すように、基板１１の主面１１１に配置されている。裏面電極引出層１７は、第２配線層１３の切り欠かれた部分に位置し、かつ第２方向ｙにおいて第２ゲート電極引出層１６２の隣に位置する。厚さ方向ｚに視て、第２半導体素子２２は、裏面電極引出層１７に重なっている。裏面電極引出層１７は、第２検出配線層１５２に導通している。裏面電極引出層１７は、第１方向ｘに沿って延びている。裏面電極引出層１７は、銅または銅合金を含む材料からなる。図１２に示すように、第２半導体素子２２の第２裏面電極２２１は、第３接合層２７により裏面電極引出層１７に接合されている。これにより、第２裏面電極２２１は、裏面電極引出層１７に導通している。

　第２検出端子４５２は、図２および図３に示すように、第１方向ｘにおいて基板１１に対して第２ゲート端子４４２と同じ側に位置し、かつ第２方向ｙにおいて第２ゲート端子４４２の隣に位置する。したがって、第２検出端子４５２は、第１ゲート端子４４１よりも第２ゲート端子４４２の近くに位置する。第２検出端子４５２は、第２検出配線層１５２に導通している。第２検出端子４５２は、銅または銅合金を含む材料からなる金属リードである。図１および図５に示すように、第２検出端子４５２の一部は封止樹脂６０に覆われている。第２方向ｙに視て、第２検出端子４５２はＬ字状である。図５に示すように、第２検出端子４５２は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第２検出端子４５２には、第２半導体素子２２の第２裏面電極２２１に流れる電流に対応する電圧が印加される。

　一対の第２ワイヤ５４は、図２、図３および図５に示すように、第１検出端子４５１および第２検出端子４５２と、第１検出配線層１５１および第２検出配線層１５２とに個別に接合されている。これにより、第１検出端子４５１は、第１検出配線層１５１に導通し、かつ第２検出端子４５２は、第２検出配線層１５２に導通している。一対の第２ワイヤ５４の各々の組成は、金を含む。この他、一対の第２ワイヤ５４の各々の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。

　導電部材３０は、図５～図８に示すように、厚さ方向ｚにおいて主面１１１が向く側に基板１１から離間する。導電部材３０は、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２とに接合されている。さらに導電部材３０は、第１ダイオード２３Ａのアノード電極２３１と、第２ダイオード２３Ｂのカソード電極２３２とに接合されている。導電部材３０は、単一のリードフレームからなる。当該リードフレームは、たとえば銅または銅合金を含む材料からなる。図２に示すように、厚さ方向ｚに視て、導電部材３０は、基板１１の露出部１１Ａに重なっている。

　図２、および図５～図８に示すように、導電部材３０は、基部３１、一対の第１接合部３２、および一対の第２接合部３３を有する。基部３１は、第２方向ｙに沿って延びている。厚さ方向ｚに視て、基部３１は、基板１１の露出部１１Ａ、第１配線層１２、第２配線層１３およびコンデンサ２４に重なっている。

　図２、図５および図９に示すように、一対の第１接合部３２は、基部３１の第１方向ｘの両端につながっている。図９～図１１に示すように、一対の第１接合部３２は、第１半導体素子２１の第１主面電極２１２、および第２半導体素子２２の第２主面電極２２２に対して第２接合層２６により個別に接合されている。第２接合層２６は、導電性を有する。第２接合層２６は、たとえば鉛フリーハンダである。この他、第２接合層２６は、銀などを含む焼結金属でもよい。これにより、第１主面電極２１２および第２主面電極２２２は、導電部材３０に導通している。

　図２に示すように、一対の第２接合部３３は、基部３１の第１方向ｘの両端につながり、かつ第２方向ｙにおいて一対の第１接合部３２から離間する。図１３および図１４に示すように、一対の第２接合部３３は、第１ダイオード２３Ａのアノード電極２３１、および第２ダイオード２３Ｂのカソード電極２３２に対して第２接合層２６により個別に接合されている。これにより、第１ダイオード２３Ａのアノード電極２３１、および第２ダイオード２３Ｂのカソード電極２３２は、導電部材３０に導通している。

　第１入力端子４１は、図１～図３に示すように、基板１１に対して第２方向ｙの一方側に位置する。第１入力端子４１は、第１配線層１２に導通している。図７に示すように、半導体装置Ａ１０においては、第１入力端子４１は、第１配線層１２に接合されている。第１入力端子４１は、銅または銅合金を含む材料からなる金属板である。第１入力端子４１の一部は封止樹脂６０に覆われている。第１入力端子４１は、厚さ方向ｚに貫通する第１取付け孔４１１を有する。第１取付け孔４１１は、封止樹脂６０から露出している。第１入力端子４１は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。

　第２入力端子４２は、図１～図３に示すように、第２方向ｙにおいて基板１１に対して第１入力端子４１と同じ側（第２方向ｙの一方側）に位置する。第２入力端子４２は、第１方向ｘにおいて第１入力端子４１から離間する。第２入力端子４２は、第２配線層１３に導通している。図８に示すように、半導体装置Ａ１０においては、第２入力端子４２は、第２配線層１３に接合されている。第２入力端子４２は、銅または銅合金を含む材料からなる金属板である。第２入力端子４２の一部は封止樹脂６０に覆われている。第２入力端子４２は、厚さ方向ｚに貫通する第２取付け孔４２１を有する。第２取付け孔４２１は、封止樹脂６０から露出している。第２入力端子４２は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。

　出力端子４３は、図１および図２に示すように、第２方向ｙにおいて基板１１に対して第１入力端子４１および第２入力端子４２とは反対側（第２方向ｙの他方側）に位置する。図７に示すように、出力端子４３は、厚さ方向ｚにおいて主面１１１が向く側に基板１１から離間する。出力端子４３は、導電部材３０に導通している。出力端子４３は、導電部材３０の基部３１に接合されている。出力端子４３は、銅または銅合金を含む材料からなる金属板である。出力端子４３の一部は封止樹脂６０に覆われている。出力端子４３は、厚さ方向ｚに貫通する第３取付け孔４３１を有する。第３取付け孔４３１は、封止樹脂６０から露出している。出力端子４３から、第１半導体素子２１および第２半導体素子２２により変換された交流電力が出力される。

　一対のゲートワイヤ５１のうち一方のゲートワイヤ５１は、図２、図３および図９に示すように、第１半導体素子２１の第１ゲート電極２１３と、第１ゲート配線層１４１とに接合されている。これにより、第１ゲート電極２１３は、第１ゲート配線層１４１に導通するととともに、一対の第１ワイヤ５３の一方を介して第１ゲート端子４４１に導通している。一対のゲートワイヤ５１のうち他方のゲートワイヤ５１は、図２、図３および図９に示すように、第２ゲート電極引出層１６２と、第２ゲート配線層１４２とに接合されている。これにより、第２半導体素子２２の第２ゲート電極２２３は、第２ゲート配線層１４２に導通するとともに、一対の第１ワイヤ５３の他方を介して第２ゲート端子４４２に導通している。一対のゲートワイヤ５１の各々の組成は、金を含む。この他、一対のゲートワイヤ５１の各々の組成は、アルミニウムを含む場合や、銅を含む場合でもよい。

　一対の検出ワイヤ５２のうち一方の検出ワイヤ５２は、図２、図３および図９に示すように、第１半導体素子２１の第１主面電極２１２と、第１検出配線層１５１とに接合されている。これにより、第１主面電極２１２は、第１検出配線層１５１に導通するとともに、一対の第２ワイヤ５４の一方を介して第１検出端子４５１に導通している。一対の検出ワイヤ５２のうち他方の検出ワイヤ５２は、図２、図３および図９に示すように、裏面電極引出層１７と、第２検出配線層１５２とに接合されている。これにより、第２半導体素子２２の第２裏面電極２２１は、第２検出配線層１５２に導通するとともに、一対の第２ワイヤ５４の他方を介して第２検出端子４５２に導通している。複数の検出ワイヤ５２の各々の組成は、金を含む。この他、複数の検出ワイヤ５２の各々の組成は、アルミニウムを含む場合や、銅を含む場合でもよい。

　封止樹脂６０は、図１、および図５～図８に示すように、第１配線層１２、第２配線層１３、第１ゲート配線層１４１、第２ゲート配線層１４２、第１検出配線層１５１、第２検出配線層１５２、第２ゲート電極引出層１６２、裏面電極引出層１７、第１半導体素子２１、第２半導体素子２２、一対のダイオード２３、コンデンサ２４および導電部材３０を覆っている。さらに封止樹脂６０は、基板１１、第１入力端子４１、第２入力端子４２、出力端子４３、第１ゲート端子４４１、第２ゲート端子４４２、第１検出端子４５１および第２検出端子４５２の各々の一部を覆っている。封止樹脂６０は、電気絶縁性を有する。封止樹脂６０は、たとえば黒色のエポキシ樹脂を含む材料からなる。封止樹脂６０は、厚さ方向ｚにおいて基板１１の露出部１１Ａと、導電部材３０の基部３１とに挟まれた部分を含む。

　図１、図４、および図５～図８に示すように、封止樹脂６０は、頂面６１、底面６２、一対の第１側面６３、および一対の第２側面６４を有する。頂面６１は、厚さ方向ｚにおいて基板１１の主面１１１と同じ側を向く。頂面６１の面積は、主面１１１の面積よりも大である。底面６２は、厚さ方向ｚにおいて頂面６１とは反対側を向く。底面６２から基板１１の裏面１１２が露出している。一対の第１側面６３は、第１方向ｘにおいて互いに離間し、かつ頂面６１および底面６２につながっている。一対の第１側面６３のうち一方の第１側面６３から、第１ゲート端子４４１および第１検出端子４５１が露出している。一対の第１側面６３のうち他方の第１側面６３から、第２ゲート端子４４２および第２検出端子４５２が露出している。一対の第２側面６４は、第２方向ｙにおいて互いに離間し、かつ頂面６１および底面６２につながっている。一対の第２側面６４のうち一方の第２側面６４から、第１入力端子４１および第２入力端子４２が露出している。一対の第２側面６４のうち他方の第２側面６４から、出力端子４３が露出している。

　ヒートシンク７０は、図４～図８に示すように、基板１１の裏面１１２に接合されている。これにより、基板１１は、厚さ方向ｚにおいてヒートシンク７０と、第１配線層１２、第２配線層１３および導電部材３０との間に位置する。ヒートシンク７０は、たとえばアルミニウムを含む材料からなる。

　次に、半導体装置Ａ１０の作用効果について説明する。

　半導体装置Ａ１０は、厚さ方向ｚにおいて主面１１１が向く側に基板１１から離間する導電部材３０を備える。導電部材３０は、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２とに接合されている。第１主面電極２１２および第２主面電極２２２の極性は、互いに異なる。基板１１は、厚さ方向ｚに視て第１配線層１２と第２配線層１３との間に位置する露出部１１Ａを含む。厚さ方向ｚに視て、導電部材３０が露出部１１Ａに重なっている。これにより、露出部１１Ａから導電部材３０に至る厚さ方向ｚの距離が、より大となる。たとえばヒートシンク７０を接地電極に設定した場合において、導電部材３０および基板１１にかかる半導体装置Ａ１０の寄生容量は、当該距離と反比例の関係となるため、当該距離が大となるほど当該寄生容量がより小となる。このため、第１半導体素子２１および第２半導体素子２２のスイッチングに伴って導電部材３０に蓄えられる電荷がより少なくなるため、半導体装置Ａ１０からの漏れ電流が抑制される。したがって、半導体装置Ａ１０によれば、当該装置からの漏れ電流に起因したノイズを低減することが可能となる。

　半導体装置Ａ１０においては、基板１１の主面１１１に配置され、かつ第２ゲート配線層１４２に導通する第２ゲート電極引出層１６２をさらに備える。第２半導体素子２２の第２ゲート電極２２３は、厚さ方向ｚにおいて第２裏面電極２２１と同じ側に位置する。第２ゲート電極２２３は、第２ゲート電極引出層１６２に接合されている。これにより、第２半導体素子２２の駆動が阻害されることなく、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２との極性が互いに異なったものとなる。したがって、導電部材３０を介した第１主面電極２１２および第２主面電極２２２の相互導通が可能となる。

　導電部材３０は、第２方向ｙに延びる基部３１と、基部３１の第１方向ｘの両端につながる一対の接合部（第１接合部３２）とを有する。一対の接合部の各々の寸法を略同一にすることによって、第１半導体素子２１の第１主面電極２１２から基部３１にかけてのインダクタンスの大きさと、第２半導体素子２２の第２主面電極２２２から基部３１にかけてのインダクタンスの大きさとの差を少なくすることができる。これにより、出力端子４３から第１半導体素子２１および第２半導体素子２２にかけての電力損失の偏りを低減することができる。

　導電部材３０によって、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２との導電経路の長さを従来よりも短縮することができる。これにより、導電部材３０にかかるインダクタンスおよび寄生抵抗の低減を図ることができる。

　半導体装置Ａ１０は、導電部材３０を覆う封止樹脂６０をさらに備える。封止樹脂６０は、厚さ方向ｚにおいて基板１１の露出部１１Ａと、導電部材３０の基部３１とに挟まれた部分を含む。これにより、封止樹脂６０による導電部材３０の保持がより安定したものとなるとともに、導電部材３０および基板１１にかかる半導体装置Ａ１０の寄生容量をより低減することができる。

　半導体装置Ａ１０は、第１配線層１２と第２配線層１３とに接合されたコンデンサ２４をさらに備える。これにより、半導体装置Ａ１０には、第１入力端子４１および第２入力端子４２に印加されるサージ電圧を低減するためのスナバ回路が構成されるため、当該サージ電圧に対する第１半導体素子２１および第２半導体素子２２の保護を図ることができる。この場合において、厚さ方向ｚに視て、コンデンサ２４が基板１１の露出部１１Ａに重なる構成をとることにより、半導体装置Ａ１０の大型化を回避することができる。

　第１配線層１２および第２配線層１３の各々の厚さは、基板１１の厚さよりも大である。これにより、第１配線層１２および第２配線層１３の各々において、厚さ方向ｚに対して直交する方向における熱伝導効率を向上させることができる。このことは、半導体装置Ａ１０の放熱性の向上に寄与する。

　図１５～図１８に基づき、本開示の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１５は、理解の便宜上、封止樹脂６０を透過している。

　半導体装置Ａ２０においては、第１半導体素子２１、第２半導体素子２２、一対のゲートワイヤ５１、および一対の検出ワイヤ５２の構成と、第２ゲート電極引出層１６２に替えて第１ゲート電極引出層１６１を備える点とが、先述した半導体装置Ａ１０と異なる。

　図１５および図１６に示すように、第１半導体素子２１は、第１検出電極２１４、第１素子本体２１５、複数の第１再配線層２１６、および第１保護層２１７をさらに有する。第１素子本体２１５は、半導体装置Ａ１０の第１半導体素子２１と同種のトランジスタであり、かつ当該第１半導体素子２１と同一構造である。第１素子本体２１５は、第１電極２１５Ａ、第２電極２１５Ｂおよびゲート電極２１５Ｃを有する。第１電極２１５Ａは、半導体装置Ａ１０の第１半導体素子２１の第１裏面電極２１１、かつドレイン電極に相当する。第２電極２１５Ｂは、半導体装置Ａ１０の第１半導体素子２１の第１主面電極２１２、かつソース電極に相当する。ゲート電極２１５Ｃは、半導体装置Ａ１０の第１半導体素子２１の第１ゲート電極２１３に相当する。

　図１６に示すように、複数の第１再配線層２１６は、第１電極２１５Ａ、第２電極２１５Ｂおよびゲート電極２１５Ｃと、第１裏面電極２１１、第１主面電極２１２、第１ゲート電極２１３および第１検出電極２１４との導電経路をなしている。複数の第１再配線層２１６によって、第１電極２１５Ａは、第１裏面電極２１１に導通している。第２電極２１５Ｂは、第１主面電極２１２および第１検出電極２１４に導通している。ゲート電極２１５Ｃは、第１ゲート電極２１３に導通している。半導体装置Ａ２０においては、第１ゲート電極２１３は、厚さ方向ｚにおいて第１裏面電極２１１と同じ側に位置する。厚さ方向ｚに視て、第１ゲート電極２１３は、第１素子本体２１５よりも外方に位置する。厚さ方向ｚに視て、第１主面電極２１２の面積は、第２電極２１５Ｂの面積よりも大である。

　図１５に示すように、第１検出電極２１４は、厚さ方向ｚにおいて第１主面電極２１２と同じ側に位置する。第１検出電極２１４には、第１主面電極２１２と同電位の電圧が印加される。

　図１６に示すように、第１保護層２１７は、第１素子本体２１５、および複数の第１再配線層２１６を覆っている。第１裏面電極２１１、第１主面電極２１２、第１ゲート電極２１３および第１検出電極２１４は、第１保護層２１７から露出している。第１保護層２１７は、たとえばポリイミドを含む材料からなる。

　第１ゲート電極引出層１６１は、図１５に示すように、基板１１の主面１１１に配置されている。厚さ方向ｚに視て、第１半導体素子２１は、第１ゲート電極引出層１６１に重なっている。第１ゲート電極引出層１６１は、第１ゲート配線層１４１に導通している。第１ゲート電極引出層１６１は、第１方向ｘに沿って延びている。第１ゲート電極引出層１６１は、銅または銅合金を含む材料からなる。図１６に示すように、第１半導体素子２１の第１ゲート電極２１３は、第３接合層２７により第１ゲート電極引出層１６１に接合されている。これにより、第１ゲート電極２１３は、第１ゲート電極引出層１６１に導通している。

　図１５、図１７および図１８に示すように、第２半導体素子２２は、第２検出電極２２４、第２素子本体２２５、複数の第２再配線層２２６、および第２保護層２２７をさらに有する。第２素子本体２２５は、半導体装置Ａ１０の第２半導体素子２２と同種のトランジスタであり、かつ当該第２半導体素子２２と同一構造である。第２素子本体２２５は、第１電極２２５Ａ、第２電極２２５Ｂおよびゲート電極２２５Ｃを有する。第１電極２２５Ａは、半導体装置Ａ１０の第２半導体素子２２の第２主面電極２２２、かつドレイン電極に相当する。第２電極２２５Ｂは、半導体装置Ａ１０の第２半導体素子２２の第２裏面電極２２１、かつソース電極に相当する。ゲート電極２２５Ｃは、半導体装置Ａ１０の第２半導体素子２２の第２ゲート電極２２３に相当する。

　図１７および図１８に示すように、複数の第２再配線層２２６は、第１電極２２５Ａ、第２電極２２５Ｂおよびゲート電極２２５Ｃと、第２裏面電極２２１、第２主面電極２２２、第２ゲート電極２２３および第２検出電極２２４との導電経路をなしている。複数の第２再配線層２２６によって、第１電極２２５Ａは、第２主面電極２２２に導通している。第２電極２２５Ｂは、第２裏面電極２２１および第２検出電極２２４に導通している。ゲート電極２２５Ｃは、第２ゲート電極２２３に導通している。半導体装置Ａ２０においては、第２ゲート電極２２３は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に位置する。厚さ方向ｚに視て、第２ゲート電極２２３は、第２素子本体２２５よりも外方に位置する。厚さ方向ｚに視て、第２裏面電極２２１の面積は、第２電極２２５Ｂの面積よりも大である。

　図１５および図１８に示すように、第２検出電極２２４は、厚さ方向ｚにおいて第２裏面電極２２１と同じ側に位置する。第２検出電極２２４には、第２裏面電極２２１と同電位の電圧が印加される。図１８に示すように、第２検出電極２２４は、第３接合層２７により裏面電極引出層１７に接合されている。これにより、第２検出電極２２４は、裏面電極引出層１７に導通している。

　図１７および図１８に示すように、第２保護層２２７は、第２素子本体２２５、および複数の第２再配線層２２６を覆っている。第２裏面電極２２１、第２主面電極２２２、第２ゲート電極２２３および第２検出電極２２４は、第２保護層２２７から露出している。第２保護層２２７は、たとえばポリイミドを含む材料からなる。

　一対のゲートワイヤ５１のうち一方のゲートワイヤ５１は、図１５に示すように、第１ゲート電極引出層１６１と、第１ゲート配線層１４１とに接合されている。これにより、第１半導体素子２１の第１ゲート電極２１３は、第１ゲート端子４４１に導通している。一対のゲートワイヤ５１のうち他方のゲートワイヤ５１は、図１５に示すように、第２半導体素子２２の第２ゲート電極２２３と、第２ゲート配線層１４２とに接合されている。これにより、第２ゲート電極２２３は、第２ゲート端子４４２に導通している。

　一対の検出ワイヤ５２のうち一方の検出ワイヤ５２は、図１５に示すように、第１半導体素子２１の第１検出電極２１４と、第１検出配線層１５１とに接合されている。これにより、第１半導体素子２１の第１主面電極２１２は、第１検出端子４５１に導通している。一対の検出ワイヤ５２のうち他方の検出ワイヤ５２は、図１５に示すように、裏面電極引出層１７と、第２検出配線層１５２とに接合されている。これにより、第２半導体素子２２の第２裏面電極２２１は、第２検出端子４５２に導通している。

　次に、半導体装置Ａ２０の作用効果について説明する。

　半導体装置Ａ２０は、厚さ方向ｚにおいて主面１１１が向く側に基板１１から離間する導電部材３０を備える。導電部材３０は、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２とに接合されている。第１主面電極２１２および第２主面電極２２２の極性は、互いに異なる。基板１１は、厚さ方向ｚに視て第１配線層１２と第２配線層１３との間に位置する露出部１１Ａを含む。厚さ方向ｚに視て、導電部材３０が露出部１１Ａに重なっている。したがって、半導体装置Ａ２０によっても、当該装置からの漏れ電流に起因したノイズを低減することが可能となる。

　半導体装置Ａ２０においては、第２半導体素子２２の第２ゲート電極２２３は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に位置する。これにより、第２ゲート電極引出層１６２の配置が不要となる。

　半導体装置Ａ２０においては、第１半導体素子２１は、第１素子本体２１５、および複数の第１再配線層２１６を有する。これにより、厚さ方向ｚに視て、第１半導体素子２１の第１主面電極２１２の面積を、より大とすることができる。このことは、第１主面電極２１２に対する導電部材３０の接合強度の増加と、第１主面電極２１２から導電部材３０への熱伝導効率の向上とに寄与する。

　半導体装置Ａ２０においては、第２半導体素子２２は、第２素子本体２２５、および第２再配線層２２６を有する。これにより、厚さ方向ｚに視て、第２半導体素子２２の第２裏面電極２２１の面積を、より大とすることができる。このことは、第２配線層１３に対する第２裏面電極２２１の接合強度の増加と、第２裏面電極２２１から第２配線層１３への熱伝導効率の向上とに寄与する。

　図１９に基づき、本開示の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１９は、理解の便宜上、封止樹脂６０を透過している。

　半導体装置Ａ３０においては、第２半導体素子２２の構成が先述した半導体装置Ａ１０の構成と異なる。

　図１９に示すように、第１半導体素子２１の構成は、半導体装置Ａ１０の第１半導体素子２１の構成と同一である。このため、半導体装置Ａ３０においては、第１半導体素子２１の第１ゲート電極２１３は、厚さ方向ｚにおいて第１主面電極２１２と同じ側に位置する。

　図１９に示すように、第２半導体素子２２の構成は、半導体装置Ａ２０の第２半導体素子２２の構成と同一である。このため、半導体装置Ａ３０においては、第２半導体素子２２の第２ゲート電極２２３は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に位置する。

　次に、半導体装置Ａ３０の作用効果について説明する。

　半導体装置Ａ３０は、厚さ方向ｚにおいて主面１１１が向く側に基板１１から離間する導電部材３０を備える。導電部材３０は、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２とに接合されている。第１主面電極２１２および第２主面電極２２２の極性は、互いに異なる。基板１１は、厚さ方向ｚに視て第１配線層１２と第２配線層１３との間に位置する露出部１１Ａを含む。厚さ方向ｚに視て、導電部材３０が露出部１１Ａに重なっている。したがって、半導体装置Ａ３０によっても、当該装置からの漏れ電流に起因したノイズを低減することが可能となる。

　半導体装置Ａ３０においては、第１半導体素子２１の第１ゲート電極２１３は、厚さ方向ｚにおいて第１主面電極２１２と同じ側に位置する。これにより、第１ゲート電極引出層１６１の配置が不要となる。さらに半導体装置Ａ３０においては、第２半導体素子２２の第２ゲート電極２２３は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に位置する。これにより、第２ゲート電極引出層１６２の配置が不要となる。

　図２０に基づき、本開示の第４実施形態にかかる半導体装置Ａ４０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２０は、理解の便宜上、封止樹脂６０を透過している。

　半導体装置Ａ４０においては、第１半導体素子２１の構成が先述した半導体装置Ａ１０の構成と異なる。

　図２０に示すように、第１半導体素子２１の構成は、半導体装置Ａ２０の第１半導体素子２１の構成と同一である。このため、半導体装置Ａ４０においては、第１半導体素子２１の第１ゲート電極２１３は、厚さ方向ｚにおいて第１裏面電極２１１と同じ側に位置する。したがって、半導体装置Ａ４０においては、第１ゲート電極引出層１６１の配置が必須となる。

　図２０に示すように、第２半導体素子２２の構成は、半導体装置Ａ１０の第２半導体素子２２の構成と同一である。このため、半導体装置Ａ４０においては、第２半導体素子２２の第２ゲート電極２２３は、厚さ方向ｚにおいて第２裏面電極２２１と同じ側に位置する。したがって、半導体装置Ａ４０においては、第２ゲート電極引出層１６２の配置が必須となる。

　次に、半導体装置Ａ４０の作用効果について説明する。

　半導体装置Ａ４０は、厚さ方向ｚにおいて主面１１１が向く側に基板１１から離間する導電部材３０を備える。導電部材３０は、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２とに接合されている。第１主面電極２１２および第２主面電極２２２の極性は、互いに異なる。基板１１は、厚さ方向ｚに視て第１配線層１２と第２配線層１３との間に位置する露出部１１Ａを含む。厚さ方向ｚに視て、導電部材３０が露出部１１Ａに重なっている。したがって、半導体装置Ａ４０によっても、当該装置からの漏れ電流に起因したノイズを低減することが可能となる。

　図２１～図２３に基づき、本開示の第５実施形態にかかる半導体装置Ａ５０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図２１は、理解の便宜上、封止樹脂６０を透過している。

　半導体装置Ａ５０においては、第２半導体素子２２の構成と、一対のゲートワイヤ５１、および一対の検出ワイヤ５２のうち第２半導体素子２２に接合された当該ゲートワイヤ５１および当該検出ワイヤ５２の構成とが、先述した半導体装置Ａ１０の構成と異なる。

　図２１に示すように、第１半導体素子２１の構成は、半導体装置Ａ１０の第１半導体素子２１の構成と同一である。このため、半導体装置Ａ３０においては、第１半導体素子２１の第１ゲート電極２１３は、厚さ方向ｚにおいて第１主面電極２１２と同じ側に位置する。

　図２１～図２３に示すように、第２半導体素子２２は、第２検出電極２２４、第２素子本体２２５、複数の第２再配線層２２６、および第２保護層２２７をさらに有する。

　図２１～図２３に示すように、半導体装置Ａ５０においては、第２ゲート電極２２３および第２検出電極２２４は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に位置する。厚さ方向ｚに視て、第２ゲート電極２２３および第２検出電極２２４は、第２素子本体２２５よりも外方に位置する。厚さ方向ｚに視て、第２裏面電極２２１の面積は、第２電極２２５Ｂの面積よりも大である。

　一対のゲートワイヤ５１のうち一方のゲートワイヤ５１は、図２１に示すように、第１半導体素子２１の第１ゲート電極２１３と、第１ゲート配線層１４１とに接合されている。これにより、第１ゲート電極２１３は、第１ゲート端子４４１に導通している。一対のゲートワイヤ５１のうち他方のゲートワイヤ５１は、図２１に示すように、第２半導体素子２２の第２ゲート電極２２３と、第２ゲート配線層１４２とに接合されている。これにより、第２ゲート電極２２３は、第２ゲート端子４４２に導通している。

　一対の検出ワイヤ５２のうち一方の検出ワイヤ５２は、図２１に示すように、第１半導体素子２１の第１主面電極２１２と、第１検出配線層１５１とに接合されている。これにより、第１主面電極２１２は、第１検出端子４５１に導通している。一対の検出ワイヤ５２のうち他方の検出ワイヤ５２は、図２１に示すように、第２半導体素子２２の第２検出電極２２４と、第２検出配線層１５２とに接合されている。これにより、第２半導体素子２２の第２裏面電極２２１は、第２検出端子４５２に導通している。

　次に、半導体装置Ａ５０の作用効果について説明する。

　半導体装置Ａ５０は、厚さ方向ｚにおいて主面１１１が向く側に基板１１から離間する導電部材３０を備える。導電部材３０は、第１半導体素子２１の第１主面電極２１２と、第２半導体素子２２の第２主面電極２２２とに接合されている。第１主面電極２１２および第２主面電極２２２の極性は、互いに異なる。基板１１は、厚さ方向ｚに視て第１配線層１２と第２配線層１３との間に位置する露出部１１Ａを含む。厚さ方向ｚに視て、導電部材３０が露出部１１Ａに重なっている。したがって、半導体装置Ａ５０によっても、当該装置からの漏れ電流に起因したノイズを低減することが可能となる。

　半導体装置Ａ５０においては、第２半導体素子２２の第２ゲート電極２２３は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に位置する。これにより、第２ゲート電極引出層１６２の配置が不要となる。さらに半導体装置Ａ５０においては、第２半導体素子２２は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に位置する第２検出電極２２４を有する。第２検出電極２２４は、第２半導体素子２２の第２裏面電極２２１に導通している。これにより、裏面電極引出層１７の配置が不要となる。

　本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。

　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　厚さ方向を向く主面を有する基板と、
　前記主面に配置された第１配線層と、
　前記主面に配置され、かつ前記厚さ方向に対して直交する第１方向において前記第１配線層から離間する第２配線層と、
　前記厚さ方向において互いに反対側に位置する第１主面電極および第１裏面電極を有するとともに、前記第１裏面電極が前記第１配線層に接合された第１半導体素子と、
　前記厚さ方向において互いに反対側に位置する第２主面電極および第２裏面電極を有するとともに、前記第２裏面電極が前記第２配線層に接合された第２半導体素子と、
　前記厚さ方向において前記基板から離間し、かつ前記第１主面電極と前記第２主面電極とに接合された導電部材と、を備え、
　前記第１主面電極および前記第２主面電極の極性が互いに異なり、
　前記基板は、前記第１配線層と前記第２配線層との間に位置する露出部を含み、
　前記厚さ方向に視て、前記導電部材が前記露出部に重なる、半導体装置。
　付記２．
　前記第１配線層から離間する第１ゲート端子と、
　前記第２配線層から離間する第２ゲート端子と、をさらに備え、
　前記第１半導体素子は、前記第１ゲート端子に導通する第１ゲート電極を有し、
　前記第２半導体素子は、前記第２ゲート端子に導通する第２ゲート電極を有する、付記１に記載の半導体装置。
　付記３．
　前記第１配線層から離間し、かつ前記第１主面電極に導通する第１検出端子と、
　前記第２配線層から離間し、かつ前記第２裏面電極に導通する第２検出端子と、をさらに備える、付記２に記載の半導体装置。
　付記４．
　前記第２配線層から離間し、かつ前記第２ゲート端子に導通するゲート電極引出層をさらに備え、
　前記第１ゲート電極は、前記厚さ方向において前記第１主面電極と同じ側に位置し、
　前記第２ゲート電極は、前記厚さ方向において前記第２裏面電極と同じ側に位置し、かつ、前記ゲート電極引出層に接合されている、付記３に記載の半導体装置。
　付記５．
　前記第１ゲート電極は、前記厚さ方向において前記第１主面電極と同じ側に位置し、
　前記第２ゲート電極は、前記厚さ方向において前記第２主面電極と同じ側に位置する、付記３に記載の半導体装置。
　付記６．
　前記第２半導体素子は、前記厚さ方向において前記第２主面電極と同じ側に位置する検出電極を有し、
　前記検出電極は、前記第２裏面電極および前記第２検出端子に導通している、付記５に記載の半導体装置。
　付記７．
　前記第１配線層から離間し、かつ前記第１ゲート端子に導通する第１ゲート電極引出層と、
　前記第２配線層から離間し、かつ前記第２ゲート端子に導通する第２ゲート電極引出層と、をさらに備え、
　前記第１ゲート電極は、前記厚さ方向において前記第１裏面電極と同じ側に位置し、かつ、前記第１ゲート電極引出層に接合されており、
　前記第２ゲート電極は、前記厚さ方向において前記第２裏面電極と同じ側に位置し、かつ、前記第２ゲート電極引出層に接合されている、付記３に記載の半導体装置。
　付記８．
　前記第１配線層および前記第２配線層に対して個別に接合された一対のダイオードをさらに備え、
　前記一対のダイオードは、前記導電部材に接合されている、付記３から７のいずれかに記載の半導体装置。
　付記９．
　前記第１配線層と前記第２配線層とに接合されたコンデンサをさらに備える、付記３から８のいずれかに記載の半導体装置。
　付記１０．
　前記厚さ方向に視て、前記コンデンサが前記露出部に重なる、付記９に記載の半導体装置。
　付記１１．
　前記第１配線層に導通する第１入力端子と、
　前記第２配線層に導通する第２入力端子と、
　前記厚さ方向において前記主面が向く側に前記基板から離間し、かつ前記導電部材に導通する出力端子と、をさらに備え、
　前記第１入力端子および前記第２入力端子は、前記基板に対して前記厚さ方向および前記第１方向の双方に対して直交する第２方向の一方側に位置し、
　前記出力端子は、前記基板に対して前記第２方向の他方側に位置する、付記３から１０のいずれかに記載の半導体装置。
　付記１２．
　前記出力端子は、前記導電部材に接合されている、付記１１に記載の半導体装置。
　付記１３．
　前記第１ゲート端子は、前記第１方向において前記第１配線層に対して前記第２配線層とは反対側に位置し、
　前記第２ゲート端子は、前記第１方向において前記第２配線層に対して前記第１配線層とは反対側に位置する、付記３から１２のいずれかに記載の半導体装置。
　付記１４．
　前記第１検出端子は、前記第２ゲート端子よりも前記第１ゲート端子の近くに位置し、
　前記第２検出端子は、前記第１ゲート端子よりも前記第２ゲート端子の近くに位置する、付記１３に記載の半導体装置。
　付記１５．
　前記第１配線層、前記第２配線層、前記第１半導体素子、前記第２半導体素子および前記導電部材を覆う封止樹脂をさらに備え、
　前記封止樹脂は、前記厚さ方向において前記露出部と前記導電部材とに挟まれた部分を含む、付記１から１４のいずれかに記載の半導体装置。
　付記１６．
　前記基板は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
　前記裏面は、前記封止樹脂から露出している、付記１５に記載の半導体装置。
　付記１７．
　前記裏面に接合されたヒートシンクをさらに備える、付記１６に記載の半導体装置。

Ａ１０，Ａ２０，Ａ３０，Ａ４０，Ａ５０：半導体装置
１１：基板　　　１１Ａ：露出部　　　１１１：主面
１１２：裏面　　　１２：第１配線層
１３：第２配線層　　　１４１：第１ゲート配線層
１４２：第２ゲート配線層　　　１５１：第１検出配線層
１５２：第２検出配線層　　　１６１：第１ゲート電極引出層
１６２：第２ゲート電極引出層　　　１７：裏面電極引出層
２１：第１半導体素子　　　２１１：第１裏面電極
２１２：第１主面電極　　　２１３：第１ゲート電極
２１４：第１検出電極　　　２１５：第１素子本体
２１５Ａ：第１電極　　　２１５Ｂ：第２電極
２１５Ｃ：ゲート電極　　　２１６：第１再配線層
２１７：第１保護層　　　２２：第２半導体素子
２２１：第２裏面電極　　　２２２：第２主面電極
２２３：第２ゲート電極　　　２２４：第２検出電極
２２５：第２素子本体　　　２２６：第２再配線層
２２７：第２保護層　　　２３：ダイオード
２３Ａ：第１ダイオード　　　２３Ｂ：第２ダイオード
２３１：アノード電極　　　２３２：カソード電極
２４：コンデンサ　　　２４１：電極
２５：第１接合層　　　２６：第２接合層
２７：第３接合層　　　３０：導電部材
３１：基部　　　３２：第１接合部
３３：第２接合部　　　４１：第１入力端子
４１１：第１取付け孔　　　４２：第２入力端子
４２１：第２取付け孔　　　４３：出力端子
４３１：第３取付け孔　　　４４１：第１ゲート端子
４４２：第２ゲート端子　　　４５１：第１検出端子
４５２：第２検出端子　　　５１：ゲートワイヤ
５２：検出ワイヤ　　　５３：第１ワイヤ
５４：第２ワイヤ　　　６０：封止樹脂
６１：頂面　　　６２：底面
６３：第１側面　　　６４：第２側面
ｚ：厚さ方向　　　ｘ：第１方向　　　ｙ：第２方向

Claims

　厚さ方向を向く主面を有する基板と、
　前記主面に配置された第１配線層と、
　前記主面に配置され、かつ前記厚さ方向に対して直交する第１方向において前記第１配線層から離間する第２配線層と、
　前記厚さ方向において互いに反対側に位置する第１主面電極および第１裏面電極を有するとともに、前記第１裏面電極が前記第１配線層に接合された第１半導体素子と、
　前記厚さ方向において互いに反対側に位置する第２主面電極および第２裏面電極を有するとともに、前記第２裏面電極が前記第２配線層に接合された第２半導体素子と、
　前記厚さ方向において前記基板から離間し、かつ前記第１主面電極と前記第２主面電極とに接合された導電部材と、を備え、
　前記第１主面電極および前記第２主面電極の極性が互いに異なり、
　前記基板は、前記第１配線層と前記第２配線層との間に位置する露出部を含み、
　前記厚さ方向に視て、前記導電部材が前記露出部に重なる、半導体装置。
　前記第１配線層から離間する第１ゲート端子と、
　前記第２配線層から離間する第２ゲート端子と、をさらに備え、
　前記第１半導体素子は、前記第１ゲート端子に導通する第１ゲート電極を有し、
　前記第２半導体素子は、前記第２ゲート端子に導通する第２ゲート電極を有する、請求項１に記載の半導体装置。
　前記第１配線層から離間し、かつ前記第１主面電極に導通する第１検出端子と、
　前記第２配線層から離間し、かつ前記第２裏面電極に導通する第２検出端子と、をさらに備える、請求項２に記載の半導体装置。
　前記第２配線層から離間し、かつ前記第２ゲート端子に導通するゲート電極引出層をさらに備え、
　前記第１ゲート電極は、前記厚さ方向において前記第１主面電極と同じ側に位置し、
　前記第２ゲート電極は、前記厚さ方向において前記第２裏面電極と同じ側に位置し、かつ、前記ゲート電極引出層に接合されている、請求項３に記載の半導体装置。
　前記第１ゲート電極は、前記厚さ方向において前記第１主面電極と同じ側に位置し、
　前記第２ゲート電極は、前記厚さ方向において前記第２主面電極と同じ側に位置する、請求項３に記載の半導体装置。
　前記第２半導体素子は、前記厚さ方向において前記第２主面電極と同じ側に位置する検出電極を有し、
　前記検出電極は、前記第２裏面電極および前記第２検出端子に導通している、請求項５に記載の半導体装置。
　前記第１配線層から離間し、かつ前記第１ゲート端子に導通する第１ゲート電極引出層と、
　前記第２配線層から離間し、かつ前記第２ゲート端子に導通する第２ゲート電極引出層と、をさらに備え、
　前記第１ゲート電極は、前記厚さ方向において前記第１裏面電極と同じ側に位置し、かつ、前記第１ゲート電極引出層に接合され、
　前記第２ゲート電極は、前記厚さ方向において前記第２裏面電極と同じ側に位置し、かつ、前記第２ゲート電極引出層に接合されている、請求項３に記載の半導体装置。
　前記第１配線層および前記第２配線層に対して個別に接合された一対のダイオードをさらに備え、
　前記一対のダイオードは、前記導電部材に接合されている、請求項３から７のいずれかに記載の半導体装置。
　前記第１配線層と前記第２配線層とに接合されたコンデンサをさらに備える、請求項３から８のいずれかに記載の半導体装置。
　前記厚さ方向に視て、前記コンデンサが前記露出部に重なる、請求項９に記載の半導体装置。
　前記第１配線層に導通する第１入力端子と、
　前記第２配線層に導通する第２入力端子と、
　前記厚さ方向において前記主面が向く側に前記基板から離間し、かつ前記導電部材に導通する出力端子と、をさらに備え、
　前記第１入力端子および前記第２入力端子は、前記基板に対して前記厚さ方向および前記第１方向の双方に対して直交する第２方向の一方側に位置し、
　前記出力端子は、前記基板に対して前記第２方向の他方側に位置する、請求項３から１０のいずれかに記載の半導体装置。
　前記出力端子は、前記導電部材に接合されている、請求項１１に記載の半導体装置。
　前記第１ゲート端子は、前記第１方向において前記第１配線層に対して前記第２配線層とは反対側に位置し、
　前記第２ゲート端子は、前記第１方向において前記第２配線層に対して前記第１配線層とは反対側に位置する、請求項３から１２のいずれかに記載の半導体装置。
　前記第１検出端子は、前記第２ゲート端子よりも前記第１ゲート端子の近くに位置し、
　前記第２検出端子は、前記第１ゲート端子よりも前記第２ゲート端子の近くに位置する、請求項１３に記載の半導体装置。
　前記第１配線層、前記第２配線層、前記第１半導体素子、前記第２半導体素子および前記導電部材を覆う封止樹脂をさらに備え、
　前記封止樹脂は、前記厚さ方向において前記露出部と前記導電部材とに挟まれた部分を含む、請求項１から１４のいずれかに記載の半導体装置。
　前記基板は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
　前記裏面は、前記封止樹脂から露出している、請求項１５に記載の半導体装置。
　前記裏面に接合されたヒートシンクをさらに備える、請求項１６に記載の半導体装置。