JP2013105789A - 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 - Google Patents

配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 Download PDF

Info

Publication number
JP2013105789A
JP2013105789A JP2011246796A JP2011246796A JP2013105789A JP 2013105789 A JP2013105789 A JP 2013105789A JP 2011246796 A JP2011246796 A JP 2011246796A JP 2011246796 A JP2011246796 A JP 2011246796A JP 2013105789 A JP2013105789 A JP 2013105789A
Authority
JP
Japan
Prior art keywords
wiring
electrode
switching element
wiring sheet
wiring body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011246796A
Other languages
English (en)
Inventor
Takeshi Ariyoshi
剛 有吉
Hirohisa Saito
裕久 齊藤
Naota Uenishi
直太 上西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011246796A priority Critical patent/JP2013105789A/ja
Publication of JP2013105789A publication Critical patent/JP2013105789A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供する。
【解決手段】第１主面１１にソース電極１４およびゲート電極１５が形成されかつ第２主面１２にドレイン電極１３が形成されたスイッチング素子１０と、ドレイン電極１３に接続された導電層積層基板８０とを備える半導体装置１に対して、配線シート付き配線体３０は、上側配線構造体として用いられる。配線シート付き配線体３０は、ソース電極１４に接続される配線体４０と、ゲート電極１５に接続されるゲート端子が設けられた配線シート６０とを備える。配線体４０の外面４１Ｂに配線シート６０が貼り付けられている。配線シート６０のうち少なくとも先端部６０Ｃは可撓性を有し、かつ先端部６０Ｃのうちゲート端子を含む端子部６２Ｂは配線体４０から外側に突出する。
【選択図】図２

Description

本発明は、スイッチング素子に接続される配線シート付き配線体、半導体装置、およびその半導体装置の製造方法に関する。
電力制御用の半導体装置の一種として片側冷却構造の半導体装置が知られている。この種の半導体装置は、スイッチング素子と、スイッチング素子が配置される導電層積層基板と、配線構造体とを備える。配線構造体は、スイッチング素子の第１主面の第１電極に接続される配線体と、制御電極に接続される配線体とを備えている。
電力制御用のスイッチング素子としては、シリコン（Ｓｉ）系のＩＧＢＴ（Insulated Gate Bipolar Transistor）が主に用いられている。なお、近年、Ｓｉに比べて高耐圧・低損失が可能なワイドバンドギャップ半導体材料により形成された素子も採用され始めている。例えば、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）等により形成された電界効果トランジスタ、ＳｉＣ系のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＧａＮ系のＭＥＳＦＥＴが用いられている。
特許文献１に記載されている技術では、スイッチング素子の第１電極（エミッタ電極）に接続される配線体としてリードフレームを用いている。リードフレームと第１電極との間はワイヤで接続されている。一方、スイッチング素子の制御電極（ゲート電極）に接続される配線体としてはフレキシブル基板が用いられている。
特開２００６−３３２５７９号公報
半導体装置の製造工程の効率化の要求から配線構造体の構造検討が行われている。
特許文献１の技術の場合、スイッチング素子とリードフレームとの間の接続は複数のワイヤを用いている。このような構造の場合、半導体装置内に実装するスイッチング素子の個数が多いときワイヤ数も多くなり、接続工程時間が長くなる。このような実情から製造工程を簡略化することのできる半導体装置の構造が要求されている。
本発明はこのような課題を解決するためになされたものであり、その目的は、製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供することにある。
（１）請求項１に記載の発明は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続された導電層積層基板と、前記第１電極および前記制御電極に接続された配線構造体とを備える半導体装置について、前記半導体装置の前記配線構造体として用いられる配線シート付き配線体であって、前記第１電極に接続される配線体と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、前記配線体において前記第１電極が接続される内面とは反対側の外面に、前記配線シートが取り付けられ、前記配線シートのうち少なくとも先端部は可撓性を有し、かつ前記先端部のうち前記制御端子を含む端子部は前記配線体から外側に突出することを要旨とする。
この発明によれば、従来構造のワイヤ接続に代えて、ワイヤを用いずに配線体と第１電極とを接続する。これにより、従来構造のように多数のワイヤ接続作業を行う必要がないため、製造工程を簡略化することができる。
ところで、上記構造によれば、次のことが懸念される。すなわち、半導体装置において、配線体に配線シートを取り付けた構造すなわち配線構造体をモジュール化しているため、配線体に対する配線シートの移動が制限される。このことから次のことが予想される、スイッチング素子に対して配線シート付き配線体を配置する場合において、配線シートの制御端子とスイッチング素子の制御電極とが互いに対向せずに位置ずれがあったときは、両者の接続が困難になる。
本発明においては、配線シートのうち少なくとも先端部に可撓性をもたせ、かつ制御端子を含む端子部を配線体から外側に突出させる。このような構成によれば、スイッチング素子に対して配線シート付き配線体を配置するとき、先端部を曲げて配線シートの制御端子とスイッチング素子の制御電極とを互いに接続することができる。このため、制御端子と制御電極とが精確に対向していない場合においても容易に位置調整をすることができるため、接続作業の困難性は殆ど生じない。すなわち、配線シート付き配線体を用いることにより、接続作業の困難性を増大させることなく、半導体装置の製造工程を簡略化することができる。
（２）請求項２に記載の発明は、請求項１に記載の配線シート付き配線体において、前記配線体の周囲であって前記配線シートの前記先端部の基部に対向する部分が、前記配線体の前記外面から前記内面に向けて斜めに形成されていることを要旨とする。
配線シートの前記先端部の基部に対向する部分が斜めに形成されていない場合は、先端部の基部を配線体側に向けて曲げることができないため、端子部が曲げられて、配線シートの制御端子とスイッチング素子の制御電極とが接続される。
一方、本発明では、配線シートの前記先端部の基部に対向する部分が斜め形成されているため、先端部の基部から曲げることができ、これにより、先端部の曲率半径を大きくすることができる。このため、端子部の制御端子とスイッチング素子の制御電極とが接続された状態において、端子部およびスイッチング素子に加わる応力を小さくすることができる。
（３）請求項３に記載の発明は、請求項１または２に記載の配線シート付き配線体において、前記制御端子は、前記配線シートにおいて前記配線体が接触する面と同じ面に形成されていることを要旨とする。
この構成によれば、配線シートの先端部をスイッチング素子側に向けて押し曲げることにより、端子部の制御端子とスイッチング素子の制御電極とを互いに接続することができる。
（４）請求項４に記載の発明は、請求項１または２に記載の配線シート付き配線体において、前記制御端子は、前記配線シートにおいて前記配線体に接触する面とは反対側の面に形成されていることを要旨とする。
この構成によれば、配線シートにおいて配線体に接触する面とは反対側の面がスイッチング素子と対向するように、端子部を反転させることにより、端子部の制御端子とスイッチング素子の制御電極とを接続することができる。
（５）請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の配線シート付き配線体を備えた半導体装置である。
この発明によれば、上記構成の配線シート付き配線体を備えるため半導体装置の製造工程を簡略化することができる。
（６）請求項６に記載の発明は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続されている導電層積層基板と、前記第１電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、前記配線体のうち前記第１電極が接続される内面とは反対側の外面に、前記配線シートが取り付けられ、前記配線シートの先端部が曲げられて前記先端部の制御端子と前記制御電極とが接続されていることを要旨とする。
この発明によれば、配線体と配線シートとが一体にされているため、半導体装置の組み立てが容易である。また、配線シートの先端部は曲げられてスイッチング素子の制御電極に接続される構造を有するため、配線シートの制御端子をスイッチング素子の制御電極に対して位置決めすることが容易である。すなわち、上記構造により、スイッチング素子を含む半導体装置の製造工程を簡略化することができる。
（７）請求項７に記載の発明は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続されている導電層積層基板と、前記第１電極に接続されている配線体と、前記制御電極に接続されている配線シートとを含む半導体装置の製造方法であって、前記導電層積層基板に前記スイッチング素子を配置する工程と、前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、前記配線シート付き配線体の前記配線体と前記スイッチング素子の前記第１電極とを接続する工程と、前記配線シートの制御端子と前記スイッチング素子の前記制御電極とを接続する工程とを含むことを要旨とする。
この発明によれば、配線体と配線シートとを一体にして配線シート付き配線体を形成し、次に、配線シート付き配線体とスイッチング素子とを互いに接続する。すなわち、配線体と配線シートとを一括してスイッチング素子に対して接続するため、半導体装置の製造工程を簡略化することができる。
（８）請求項８に記載の発明は、第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続されている導電層積層基板と、前記第１電極に接続されている配線体と、前記制御電極に接続されている配線シートとを含む半導体装置の製造方法であって、前記導電層積層基板に前記スイッチング素子を配置する工程と、前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、前記配線シート付き配線体の前記配線体と前記スイッチング素子の前記第１電極とを接続するとともに、前記配線シートの制御端子と前記スイッチング素子の前記制御電極とを接続する工程とを含むことを要旨とする。
この発明は、第１に、配線体と配線シートとを一体にして配線シート付き配線体を形成し、次に、配線シート付き配線体とスイッチング素子とを互いに接続するという構成を備える。第２に、配線体と第１電極との接続、および配線シートの制御端子とスイッチング素子の制御電極との接続を同じ工程で行うという構成を備える。第１の構成によれば、配線体と配線シートとを一括してスイッチング素子に対して接続することによる効果、すなわち製造工程の簡略化効果が生じる。第２の構成によれば、配線体と第１電極との接続、および配線シートの制御端子とスイッチング素子の制御電極との接続を別々の工程で行う場合に比べて、製造時間を短縮することができる。すなわち、本発明によれば、製造工程を簡略化することができるとともに、接続工程の時間を短縮することができる。
本発明によれば、製造工程を簡略化することのできる配線シート付き配線体、半導体装置、およびその半導体装置の製造方法を提供する。
一実施形態の半導体装置について、その平面構造を示す平面図。 図１のＡ−Ａ線に沿った断面図。 配線シートの先端部を拡大した拡大断面図。 先端部の位置決め方法を説明する断面図。 半導体装置の変形例について、その断面構造を示す断面図。 先端部の位置決め方法を説明する断面図。
図１および図２を参照して、本発明の半導体装置の一実施形態について説明する。
以下に説明する半導体装置１は、例えば、インバータ等のスイッチング回路に用いられる。
半導体装置１は、スイッチング素子１０と、フライホイールダイオード２０と、配線シート付き配線体３０と、導電層積層基板８０と、ケース９０と、封止樹脂１００とを備えている。
半導体装置１の回路構成は次の通り。
スイッチング素子１０とフライホイールダイオード２０とは並列接続されている。すなわち、スイッチング素子１０のソース電極１４とフライホイールダイオード２０のアノード電極とが互いに接続されている。スイッチング素子１０のドレイン電極１３とフライホイールダイオード２０のカソード電極とが互いに接続されている。
スイッチング素子１０のゲート電極１５には信号配線（配線６１）が接続されている。なお、フライホイールダイオード２０はスイッチング素子１０の逆方向に発生する電力を逃すための素子である。これにより過電力がスイッチング素子１０に加わることを抑制する。
以下、半導体装置１の各構成要素について説明する。
スイッチング素子１０は、ｎ型ＭＯＳＦＥＴにより形成されている。
スイッチング素子１０の第１主面１１には、ソース電極１４（第１電極）と、ゲート電極１５（制御電極）と、第１モニタ電極１６と、第２モニタ電極１７と、第３モニタ電極１８と、第４モニタ電極１９とが形成されている。スイッチング素子１０の第２主面１２には、ドレイン電極１３（第２電極）が形成されている。
第１モニタ電極１６は、温度モニタ用としてスイッチング素子１０内に形成された温度特性モニタ用ダイオードのアノードに接続されている。第２モニタ電極１７は、前記温度特性モニタ用ダイオードのカソードに接続されている。なお、第１モニタ電極１６と第２モニタ電極１７との間の電位差に基づいてスイッチング素子１０の温度が推定される。
第３モニタ電極１８は、スイッチング素子１０内のドレイン層に接続されている。すなわち、ドレイン電流の一部が出力される。例えば、ドレイン電流の１／１００００が分流される。
第４モニタ電極１９は、スイッチング素子１０内のソース層に接続されている。なお、スイッチング素子１０のゲート電極１５に入力される信号は、ソース層の電位すなわち第４モニタ電極１９の電位を基準にして形成される。
ソース電極１４は各電極１５〜１９よりも大きい。各電極１５〜１９は、第１主面１１の端側に一列に配置されている。これら電極１５〜１９は、矩形であり、略同じ大きさに形成されている。
フライホイールダイオード２０はシリコン（Ｓｉ）により形成されている。
フライホイールダイオード２０の第１主面２１にはアノード電極（一電極）が形成されている。フライホイールダイオード２０の第２主面２２にはカソード電極（他電極）が形成されている。
ケース９０は、スイッチング素子１０、フライホイールダイオード２０、および配線シート付き配線体３０の一部を収容する。ケース９０の内側には、スイッチング素子１０およびフライホイールダイオード２０を封止する封止樹脂１００が充填されている。封止樹脂１００としては、シリコーンゲルまたはエポキシ樹脂等が用いられる。
ケース９０は、半導体装置１の底壁を構成するヒートシンク板９３と、側壁を構成する枠体９４とを備えている。枠体９４はヒートシンク板９３の周囲を囲う。枠体９４は耐熱性樹脂により形成されている。枠体９４には、第１外部端子９１と、第２外部端子９２とが取り付けられている。ケース９０の底面には導電層積層基板８０が取り付けられている。すなわち、導電層積層基板８０はヒートシンク板９３の上に配置され、両者は半田で接続されている。
図２に示すように、導電層積層基板８０は、絶縁基板８１と、絶縁基板８１の一面に形成された第１導電層８２Ａおよび第２導電層８２Ｂと、絶縁基板８１の他面に形成された金属層８３とを備えている。
絶縁基板８１は、窒化アルミニウム等のセラミックスにより形成されている。
第１導電層８２Ａおよび第２導電層８２Ｂは、銅、アルミニウム等の導電性の高い金属により形成されている。第１導電層８２Ａと第２導電層８２Ｂとは、電気的に独立している。
金属層８３は、絶縁基板８１の反り抑制のために設けられている。金属層８３は、導電層８２Ａ，８２Ｂと同等の膨張係数の材料により形成されている。例えば、金属層８３は、銅、アルミニウム等により形成される。
この種の導電層積層基板８０として、ＤＢＡ（DBA：Direct Brazed Aluminum）、ＤＢＣ（Direct Bonding Copper）、ＡＭＣ（Active Metal Brazed Copper）等が用いられる。また、窒化珪素基板（Ｓｉ３Ｎ４）に銅板を接合した基板を用いることもできる。
配線シート付き配線体３０は、配線体４０と、配線シート６０とを備えている。
配線体４０は、本体部４１と、第２導電層８２Ｂに半田接続される接続部４２とを備えている。接続部４２の先端部分（以下、「接触部４２Ａ」）は、第２導電層８２Ｂに半田で接続されている。接触部４２Ａは平坦に形成されている。
本体部４１の内面４１Ａは、スイッチング素子１０のソース電極１４およびフライホイールダイオード２０のアノード電極に半田で接続されている。本体部４１の外面４１Ｂには、配線シート６０が貼り付けられている。
図３に示すように、配線体４０の周囲でスイッチング素子１０の電極１５〜１９に対する部分には、スイッチング素子１０側に向けて斜めに傾斜する傾斜面４３が形成されている。傾斜面４３には、配線シート６０は貼り付いていない。すなわち、配線シート６０において傾斜面４３に対応する部分は、傾斜面４３から離れている。
配線体４０において、配線シート６０が離れる部分（すなわち先端部６０Ｃの根元に対応する部分）から配線体４０の先端縁までの長さ（以下、非接着長さＬ）は、３ｍｍ確保されている。好ましくは、非接着長さＬは５ｍｍとされる。傾斜面４３の傾斜角度は５°〜９０°に設定されている。なお、本実施形態では、配線シート６０が離れ始める部分と配線体４０が傾斜し始める部分とを一致させているが、両者を一致させないように構成してもよい。また、傾斜面４３は、平坦面に限られず、曲面であってもよい。
配線体４０は数１００μｍ厚から数ｍｍまでの厚さを有する良導体により形成されている。スイッチング素子１０によっては数１０Ａ〜１００Ａの電流制御が可能なものもあるため、配線体４０は上記厚さに設定される。配線体４０の表面は、錆防止のため、無電解Ｎｉ−Ｐめっき処理されている。
配線体４０の材料としては、導電性および熱伝導性の観点から銅が用いられる。例えば、タフピッチ銅、無酸素銅等、純度の高い銅により形成される。なお、軽量化のために、アルミニウムが用いられることもある。
図２を参照して、配線シート６０について説明する。
配線シート６０は、フレキシブルプリント基板により形成されている。具体的には次の構成を有する。
配線シート６０は、５本の配線６１と、配線６１の一面を覆う第１ポリイミド層６３Ａと、配線６１の他面を覆う第２ポリイミド層６３Ｂとを備えている。配線６１は銅材により形成されている。配線６１の厚さは、例えば１０〜５０μｍとされている。
第１ポリイミド層６３Ａは、配線体４０と接触する絶縁層である。第１ポリイミド層６３Ａの厚さは例えば１０〜５０μｍとされる。第１ポリイミド層６３Ａは３層構造になっている。第１ポリイミド層６３Ａの中間層は非熱可塑性ポリイミド層であり、この非熱可塑性ポリイミド層の両面に熱可塑性ポリイミド層が形成されている。すなわち、配線６１に接触する面と、配線体４０に接触する面とが、熱可塑性ポリイミド樹脂により形成されている。これにより、第１ポリイミド層６３Ａと配線６１との高温密着性、および第１ポリイミド層６３Ａと配線体４０との高温密着性が向上する。
第２ポリイミド層６３Ｂは、配線６１が形成された第１ポリイミド層６３Ａに対し非熱可塑性樹脂を塗布することにより形成される。第２ポリイミド層６３Ｂの厚さは例えば１０〜５０μｍとされる。なお、配線シート６０の全体の厚さ、すなわち第１ポリイミド層６３Ａと配線６１と第２ポリイミド層６３Ｂとを合計したときの厚さは、例えば３０〜１００μｍとされている。
配線シート６０は、配線体４０に固定される固定部６０Ａと、配線６１を外部に引き出すリード部６０Ｂと、端子６７〜７１が含まれる先端部６０Ｃとにより区分される。図３に示すように、先端部６０Ｃは、固定部６０Ａの延長部分である基部６２Ａと、この基部６２Ａの延長部分であって配線体４０よりも外側に突き出る端子部６２Ｂとを備えている。なお、基部６２Ａは、傾斜面４３に対応する部分であり、傾斜面４３には貼り付いていない。
端子６７〜７１は、端子部６２Ｂの内面６４に形成されている。なお、内面６４は、配線シート６０において配線体４０と接触する面と同じ面を示す。これに対し外面６５は、配線シート６０の内面６４と反対側の面を示す。
端子６７〜７１は、ゲート端子６７（制御端子）と４個のモニタ端子６８〜７１とにより構成されている。図１に示すように、ゲート端子６７はゲート電極１５に接続されている。第１モニタ端子６８は第１モニタ電極１６に接続されている。第２モニタ端子６９は第２モニタ電極１７に接続されている。第３モニタ端子７０は第３モニタ電極１８に接続されている。第４モニタ端子７１は第４モニタ電極１９に接続されている。
半導体装置１の各構成要素の接続関係について説明する。
スイッチング素子１０とフライホイールダイオード２０は、導電層積層基板８０の第１導電層８２Ａの上に配置され、半田で接続されている。第１導電層８２Ａは、第２接続配線体９２Ａを介して第２外部端子９２に接続されている。
スイッチング素子１０のソース電極１４とフライホイールダイオード２０の第１主面２１はともに配線体４０に接続されている。配線体４０の接続部４２は第２導電層８２Ｂに接続されている。第２導電層８２Ｂは、第１接続配線体９１Ａを介して第１外部端子９１に接続されている。配線シート６０の本体部４１は、配線体４０に貼り付けられている。端子部６２Ｂの各端子６７〜７１は、スイッチング素子１０の各電極１５〜１９に接続されている。
上記配線シート付き配線体３０の構造的特徴について説明する。
配線シート付き配線体３０は、半導体装置１の上側配線構造体を構成する。配線シート付き配線体３０は、２つの構成すなわち第１構成部と第２構成部とを備えている。第１構成部は、スイッチング素子１０のソース電極１４とフライホイールダイオード２０の第１主面２１とを互いに接続させる。第２構成部は、スイッチング素子１０の各電極１５〜１９と配線シート６０の各端子６７〜７１とを互いに接続させる。
従来構造では、第１構成部はワイヤ接続により実現されている。スイッチング素子１０のソース電極１４には大電流が流れるため、ソース電極１４とフライホイールダイオード２０の第１主面２１との接続において、多数のワイヤが用いられる。一方、第２構成部はフレキシブル基板で実現されている。
これに対し、本実施形態では、配線シート付き配線体３０が第１構成部と第２構成部との機能を有する。すなわち、第１構成部は、配線体４０により実現され、第２構成部を配線シート６０により実現されている。そして、配線体４０と配線シート６０とが一体にされている。このため、半導体装置１の製造工程においては、配線体４０と配線シート６０とを一括してスイッチング素子１０に取り付けることができる。
また、配線シート付き配線体３０は次の２つの構造的特徴を有する。
第１の構造は、先端部６０Ｃは可撓性を有すること、および基部６２Ａが固定されていないことである。そして、基部６２Ａは、非接着長さＬよりも長く、少なくとも３ｍｍ以上である。このため、端子部６２Ｂの可動範囲は、基部６２Ａが固定されている場合に比べて、大きい。
第２の構造は、配線体４０において、基部６２Ａに対向する部分には傾斜面４３が形成されていることである。このため、先端部６０Ｃの基部６２Ａの曲率半径は、配線体４０に傾斜面４３が形成されていない場合に比べて大きい。
第１の構造と第２の構造は、互いに独立して、端子部６２Ｂの可動範囲を広くする。このため、上記２つの構造によれば、配線シート６０の端子６７〜７１とスイッチング素子１０の各電極１５〜１９との半田接続おいて、端子部６２Ｂをスイッチング素子１０に対して適切な位置により容易に配置することが可能となる。このため、端子６７〜７１と電極１５〜１９との半田接続おいて、両者の位置ずれ量が許容範囲よりも大きくなることが抑制される。
［半導体装置の製造方法］
半導体装置１の製造方法を説明する。
製造方法としては２つの方法がある。
第１の製造方法は、スイッチング素子１０およびフライホイールダイオード２０を導電層積層基板８０に配置し、これに配線シート付き配線体３０を接続する。そして、配線シート６０の端子６７〜７１とスイッチング素子１０の電極１５〜１９とを接続する。
第２の製造方法は、スイッチング素子１０およびフライホイールダイオード２０を導電層積層基板８０に配置する。そして、このアセンブリに配線シート付き配線体３０を接続するとともに、配線シート６０の各端子６７〜７１とスイッチング素子１０の各電極１５〜１９とを互いに接続する。すなわち、ソース電極１４と配線体４０との接続、フライホイールダイオード２０と配線体４０との接続、および電極１５〜１９と端子６７〜７１との接続を同一作業工程で行う。
以下、各製造方法について説明する。
［第１の製造方法］
第１工程では、配線体４０に、配線シート６０を貼り付けて配線シート付き配線体３０を形成する。具体的には、配線体４０と配線シート６０を積層し、互いに位置合わせする。そして、真空熱プレス装置を用いて、３００℃、３ＭＰａの条件でプレスする。
第２工程では、ケース９０のヒートシンク板９３の上に導電層積層基板８０を配置して、両者を半田で接続する。なお、この半田接続に代えて金属フィラ含有のロウ材により両者を接続してもよい。
第３工程では、導電層積層基板８０の第１導電層８２Ａに、スイッチング素子１０およびフライホイールダイオード２０を配置する。
第４工程では、スイッチング素子１０およびフライホイールダイオード２０の上に配線シート付き配線体３０を配置する。このとき、配線シート６０を配線体４０の傾斜面４３に沿って曲げたときに配線シート６０の各端子６７〜７１がスイッチング素子１０の各電極１５〜１９に対向するように配線シート付き配線体３０を配置する。そして、配線体４０の内面４１Ａとスイッチング素子１０のソース電極１４とを半田で接続するとともに、配線体４０の内面４１Ａとフライホイールダイオード２０の第１主面２１とを半田で接続する。
第５工程では、配線シート６０の先端部６０Ｃをスイッチング素子１０側に向けて曲げて、配線シート６０の各端子６７〜７１とスイッチング素子１０の各電極１５〜１９と接触させて、半田接続する。
図４を参照して、第５工程の端子部６２Ｂの位置決め方法について説明する。
端子部６２Ｂの各端子６７〜７１は、端子部６２Ｂの端縁６２Ｃから所定距離のところに形成されている。このことを利用して、位置決め治具２００を用いて端子部６２Ｂがスイッチング素子１０に対して位置決めする。
位置決め治具２００は、本体２１０と、本体２１０の上側に設けられたガイド部２２０とを備えている。本体２１０には、端子部６２Ｂの端縁６２Ｃに接触する第１基準面２１１と、スイッチング素子１０の側面１０Ａに接触する第２基準面２１２とが形成されている。なお、端子部６２Ｂの端縁６２Ｃから各端子６７〜７１までの距離と、スイッチング素子１０の側面１０Ａから各電極１５〜１９までの距離とが一致するときは、第１基準面２１１と第２基準面２１２とは同一平面上に設けられる。
端子部６２Ｂの位置決めは次のように行う。
位置決め治具２００の第２基準面２１２をスイッチング素子１０の側面１０Ａに押し当てるとともに、当該位置決め治具２００を所定の高さに維持する。次に、端子部６２Ｂの端縁６２Ｃを位置決め治具２００の第１基準面２１１に押し当てる。これにより、端子部６２Ｂの各端子６７〜７１と各電極１５〜１９とが精確に位置決めされる。
なお、端子部６２Ｂの左右方向すなわち各端子６７〜７１の並びの方向の位置ずれを考慮する場合は、上記位置決め治具２００として次の構成の治具が用いられる。すなわち、第１基準面２１１と第２基準面２１２に加えて、本体２１０に、端子部６２Ｂの側端縁６２Ｄ（図１参照）に接触する第３基準面と、スイッチング素子１０の他の側面１０Ｂ（図１参照）に接触する第４基準面とが加えられる。この治具の使用方法は上記位置決め治具２００と同様である。
第６工程では、スイッチング素子１０およびフライホイールダイオード２０を封止樹脂１００で封止する。具体的には、ポッティング機にて封止樹脂１００をケース９０内に充填し、所定温度で加熱して封止樹脂１００を硬化させる。
上記に示すように、第１の製造方法では、配線シート６０の各端子６７〜７１とスイッチング素子１０の各電極１５〜１９とを接続するとき、端子部６２Ｂの位置調整を行う。これにより、このような位置調整を手作業で行う場合と比較して、スイッチング素子１０の各電極１５〜１９に対する配線シート６０の各端子６７〜７１の位置ずれのばらつきは小さくなる。
［第２の製造方法］
第２の製造方法について説明する。
第１工程から第３工程までは、第１の製造方法と同様である。第４工程は、第１の製造方法の第４工程と第５工程とを同時に行う。第５工程は、第１の製造方法の第６工程に相当する。以下、第１の製造方法と異なる工程、すなわち第４工程について説明する。
第４工程では、配線体４０がスイッチング素子１０およびフライホイールダイオード２０に対向し、かつ配線シート６０の各端子６７〜７１がスイッチング素子１０の各電極１５〜１９に対向するように、配線シート付き配線体３０をケース９０に対して配置する。そして、配線シート６０の先端部６０Ｃをスイッチング素子１０側に向けて曲げて、配線シート６０の各端子６７〜７１とスイッチング素子１０の各電極１５〜１９とを半田を介して接触させる。このとき、互いに対応する端子と電極とが互いに対向するように、端子部６２Ｂをスイッチング素子１０に対して位置決めする。
このような配線シート付き配線体３０の配置は、次の配置治具を用いて行われる。
配置治具は、ケース９０を保持するケース保持部と、配線シート付き配線体３０の配線体４０を保持する配線体保持用チャックと、配線シート６０の先端部６０Ｃを保持する端子保持用チャックとを備えている。具体的には、配線体保持用チャックは、配線シート付き配線体３０の配線体４０を挟み、配線体４０をスイッチング素子１０およびフライホイールダイオード２０に対して位置合わせし、位置合わせした所定位置に配線体４０を保持する。端子保持用チャックは、配線シート６０の先端部６０Ｃを挟み、先端部６０Ｃをスイッチング素子１０の各電極１５〜１９に対して位置合わせし、位置合わせした所定位置に先端部６０Ｃを保持する。配線体保持用チャックと端子保持用チャックとは独立して動かせることができる。このため、先端部６０Ｃがスイッチング素子１０に対して精確に位置決めされる。また、配置治具は耐熱性の部材により形成されている。配置治具は、周囲温度が半田溶融温度に達した状態においても、所定位置に保持した配線体４０および所定位置に保持した先端部６０Ｃを当該所定位置から位置ずれさせない構造を備えている。
このような配置治具を用いて位置決めされた組み立て品、すなわちケース９０と配線シート付き配線体３０との組み立て品は配線治具とともにリフロー炉に投入される。このため、リフローによる半田接続において配線シート付き配線体３０の位置ずれは殆ど生じない。
上記に示すように、第２の製造方法では、配線体４０とスイッチング素子１０との接続、配線体４０とフライホイールダイオード２０との接続、および各端子６７〜７１と各電極１５〜１９との接続を同時に行う。このため、第１の製造方法よりも、半田接続の工程を１回少なくすることができる。
図５を参照して、上記実施形態の半導体装置１の変形例について説明する。
この実施形態では、上記実施形態の半導体装置１に対して次の変更を加えたものとなっている。
すなわち、上記実施形態では、端子６７〜７１は、先端部６０Ｃにおいて内面６４に形成されているが、本変形例では、端子６７〜７１は、先端部６０Ｃにおいて外面６５に形成されている。また、内面６４において端子部６２Ｂに対応する部分には摘み部６６が形成されている。
以下、この変更にともない生じる上記実施形態の半導体装置１の構成からの変更について説明する。なお、上記実施形態の半導体装置１と共通する構成については同一の符合を付してその説明を省略する。
配線シート６０の固定部６０Ａは、配線体４０の外面４１Ｂに貼り付けられている。
配線シート６０の先端部６０Ｃは、基部６２Ａから端子部６２Ｂに向う途中のところまで上方向（スイッチング素子１０から離れる方向）に湾曲し、途中から下方に湾曲し、さらに、端子部６２Ｂの端縁６２Ｃが内側（配線体４０側）を向くように湾曲する。端子６７〜７１は、スイッチング素子１０の電極１５〜１９に半田で接続されている。
半導体装置１の構造的特徴を説明する。
上記実施形態において示したように、配線シート６０の厚さは３０〜１００μｍとし、撓むように構成されているため、配線シート６０は容易に曲げることができる。また、配線シート６０を配線体４０に対して固定した状態で先端部６０Ｃを反転させて曲げることにより、先端部６０Ｃに弾性力が加わるため、端子６７〜７１と電極１５〜１９とが互いに押圧した状態で接続される。半導体装置１の使用上において、封止樹脂１００の膨張等により、端子部６２Ｂがスイッチング素子１０から離れる方向に力（以下、離反力）が作用する場合がある。離反力は、端子６７〜７１と電極１５〜１９とが離れるように力が作用するが、端子６７〜７１と電極１５〜１９とは互いに押圧する状態で接続されているため、剥離が生じるほどの力が両者の接続部分に加わることが少なくなる。
本変形例の半導体装置１の製造方法は、第１工程から第３工程までは、上記実施形態の第１の製造工程と同様である。端子６７〜７１と電極１５〜１９の接続方法が異なる。以下、この点について説明する。
図６を参照して、第４工程について説明する。
第４工程では、スイッチング素子１０およびフライホイールダイオード２０の上に配線シート付き配線体３０を配置する。このとき、配線シート６０の先端部６０Ｃに設けられた摘み部６６を挟持回転治具３００により下側から挟み、挟持回転治具３００を回転させる。端子部６２Ｂの端縁６２Ｃが内側を向くように先端部６０Ｃを曲げる。そして、端子６７〜７１と電極１５〜１９とが対向するように、端子部６２Ｂの位置決めし、半田で両者を接続する。また、配線体４０とスイッチング素子１０のソース電極１４とを半田で接続するとともに、配線体４０とフライホイールダイオード２０の第１主面２１とを半田で接続する。なお、この後の工程は、上記実施形態の第１の製造方法と同様である。また、上記配置治具を用いて第２の製造方法により変形例の半導体装置１を製造することもできる。
以下、本実施形態の効果を説明する。
（１）上記実施形態の配線シート付き配線体３０は次の構成を備えている。すなわち、配線体４０の外面４１Ｂに配線シート６０が取り付けられている。配線シート６０の先端部６０Ｃは可撓性を有し、かつ端子部６２Ｂは配線体４０から外側に突出する。
すなわち、配線体４０とソース電極１４とを半田で接続する。これは、従来構造のワイヤ接続に代わる構成である。このような構成によれば、従来構造のように多数のワイヤ接続作業を行う必要がない。
しかし、この構造では次のことが懸念される。すなわち、スイッチング素子１０に対して配線シート付き配線体３０を配置する場合において、配線シート６０の端子６７〜７１とスイッチング素子１０の電極１５〜１９とが互いに対向せずに位置ずれしていたとき、両者の接続が困難になることが予想される。
この点、先端部６０Ｃに可撓性をもたせ、かつ端子部６２Ｂを配線体４０から外側に突出させている。これにより、端子部６２Ｂを容易に位置決めすることができるため、接続作業の困難性は殆ど生じない。すなわち、配線シート付き配線体３０を用いることにより、半導体装置１の製造工程を簡略化することができる。
（２）上記実施形態では、配線体４０の周囲であって先端部６０Ｃの基部６２Ａに対向する部分が斜めに形成されている。すなわち、当該部分が傾斜面４３とされている。この構成によれば、先端部６０Ｃを基部６２Ａから曲げることができるため、先端部６０Ｃの曲率半径を大きくすることができる。これにより、端子６７〜７１が電極１５〜１９に接続された状態において、端子部６２Ｂおよびスイッチング素子１０に加わる応力を小さくすることができる。
（３）上記実施形態では、端子６７〜７１を配線シート６０の内面６４に形成する。この構成によれば、配線シート６０の先端部６０Ｃをスイッチング素子１０側に向けて押し曲げることにより、端子６７〜７１と電極１５〜１９とを互いに接続することができる。
（４）上記実施形態の変形例では、端子６７〜７１を配線シート６０の外面６５に形成する。この構成によれば、先端部６０Ｃの外面６５がスイッチング素子１０と対向するように端子部６２Ｂを反転させることにより、端子６７〜７１と電極１５〜１９とを互いに接続することができる。
（５）上記実施形態の半導体装置１は、上記構成の配線シート付き配線体３０を備えている。従来構造のように多数のワイヤ接続作業を行う必要がないため、半導体装置１の製造工程を簡略化することができる。
（６）上記実施形態の半導体装置１では、配線体４０の接続部４２が第２導電層８２Ｂに接続されている。この構成により、スイッチング素子１０の熱が配線体４０および導電層積層基板８０を通じて放熱される。すなわち、スイッチング素子１０は、ドレイン電極１３側から冷却されるとともにソース電極１４側からも冷却される。このため、スイッチング素子１０の過熱が抑制される。
（７）上記半導体装置１の第１の製造方法では、配線体４０と配線シート６０とを一体にして配線シート付き配線体３０を形成し、次に、配線シート付き配線体３０とスイッチング素子１０とを互いに接続する。すなわち、配線体４０と配線シート６０とを一括してスイッチング素子１０に対して接続するため、半導体装置１の製造工程を簡略化することができる。特に、半導体装置１が複数のスイッチング素子１０を含む場合、配線体４０と配線シート６０との一体化により、個々の配線体４０の位置決め作業を省略することができるため、製造工程の効率化の効果が大きい。
（８）上記半導体装置１の第１の製造方法では、位置決め治具２００を用いて、端子部６２Ｂをスイッチング素子１０に対して位置決めする。このため、両者を適切な位置関係に配置することが容易となる。
（９）上記半導体装置１の第２の製造方法では、第１に、配線体４０と配線シート６０とを一体にして配線シート付き配線体３０を形成し、次に、配線シート付き配線体３０とスイッチング素子１０とを互いに接続する。第２に、配線体４０とスイッチング素子１０のソース電極１４との接続、および端子６７〜７１と電極１５〜１９との接続を同じ工程で行う。第１の構成によれば、配線体４０と配線シート６０とを一括してスイッチング素子１０に対して接続することによる効果、すなわち製造工程の簡略化効果が生じる。第２の構成によれば、配線体４０とソース電極１４との接続、および端子６７〜７１と電極１５〜１９との接続を別々の工程で行う場合に比べて、製造時間を短縮することができる。すなわち、製造工程を簡略化することができるとともに、接続工程の時間を短縮することができる。
（その他の実施形態）
なお、本発明の実施態様は上記実施形態にて示した態様に限られるものではなく、これを例えば以下に示すように変更して実施することもできる。また以下の各変形例は、異なる変形例同士を互いに組み合わせて実施することもできる。
・上記実施形態では、スイッチング素子１０のドレイン電極１３側およびフライホイールダイオード２０のカソード電極側に配置される下側配線構造体として、ＤＢＡ等の導電層積層基板８０を用いているが、下側配線構造体は、ＤＢＡ等のセラミックス基板に限定されない。下側配線構造体としては、導電層を備えること、熱伝導率が高いこと、絶縁層があること、が要件とされる。すなわち、これら要件を満たす基材は下側配線構造体として採用することができる。
例えば、ＤＢＡに代えて、銅基板とポリイミドシートとの積層板、またはこの積層板にヒートシンク板を積層した積層板等を用いることもできる。また、Ｃｕ／Ｍｏ／Ｃｕ積層板、Ｃｕ−Ｍｏ合金（Ｃｕ−Ｍｏ複合材）、Ｃｕ−Ｗ合金（Ｃｕ−Ｗ複合材）、Ａｌ−ＳｉＣ合金、コバール（Ｆｅ−Ｎｉ−Ｃｏ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、４２アロイ（Ｆｅ−Ｎｉ）等の緩衝基材を導電層として採用することもできる。
・上記実施形態では、半田で各部材を半田接続しているが、半田接続の形態は限定されない。すなわち、上記半田接続には、半田めっき、半田ペースト、半田プリフォーム等各種の半田接続方法を用いることができる。
・上記実施形態では、スイッチング素子１０とフライホイールダイオード２０とが並列接続する半導体装置１の上側配線構造体に本発明を適用しているが、スイッチング素子１０だけを含む半導体装置１の上側配線構造体に本発明を適用することもできる。また、スイッチング素子１０の個数は限定されず、複数個のスイッチング素子１０を含む半導体装置１の上側配線構造体にも本発明を適用することができる。
・上各実施形態では、スイッチング素子１０としてｎ型ＭＯＳＦＥＴを用いているが、スイッチング素子１０の種類は限定されない。すなわち、本発明は、スイッチング素子１０を含む半導体装置の配線構造体に適用可能である。スイッチング素子１０の他の例としては、例えば、ＧａＮ等のＩＩＩ族窒化物材料を用いたＭＯＳＦＥＴ、Ｓｉ−ＩＧＢＴ、ＳｉＣ−ＩＧＢＴ等が挙げられる。
１…半導体装置、１０…スイッチング素子、１０Ａ…側面、１０Ｂ…側面、１１…第１主面、１２…第２主面、１３…ドレイン電極、１４…ソース電極、１５…ゲート電極、１６…第１モニタ電極、１７…第２モニタ電極、１８…第３モニタ電極、１９…第４モニタ電極、２０…フライホイールダイオード、２１…第１主面、２２…第２主面、３０…配線シート付き配線体、４０…配線体、４１…本体部、４１Ａ…内面、４１Ｂ…外面、４２…接続部、４２Ａ…接触部、４３…傾斜面、６０…配線シート、６０Ａ…固定部、６０Ｂ…リード部、６０Ｃ…先端部、６１…配線、６２Ａ…基部、６２Ｂ…端子部、６２Ｃ…端縁、６２Ｄ…側端縁、６３Ａ…第１ポリイミド層、６３Ｂ…第２ポリイミド層、６４…内面、６５…外面、６６…摘み部、６７…ゲート端子、６８…第１モニタ端子、６９…第２モニタ端子、７０…第３モニタ端子、７１…第４モニタ端子、８０…導電層積層基板、８１…絶縁基板、８２Ａ…第１導電層、８２Ｂ…第２導電層、８３…金属層、９０…ケース、９１…第１外部端子、９１Ａ…第１接続配線体、９２…第２外部端子、９２Ａ…第２接続配線体、９３…ヒートシンク板、９４…枠体、１００…封止樹脂、２００…位置決め治具、２１０…本体、２１１…第１基準面、２１２…第２基準面、２２０…ガイド部、３００…挟持回転治具。

Claims (8)

  1. 第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続された導電層積層基板と、前記第１電極および前記制御電極に接続された配線構造体とを備える半導体装置について、前記半導体装置の前記配線構造体として用いられる配線シート付き配線体であって、
    前記第１電極に接続される配線体と、前記制御電極に接続される制御端子が設けられた配線シートとを備え、
    前記配線体において前記第１電極が接続される内面とは反対側の外面に、前記配線シートが取り付けられ、
    前記配線シートのうち少なくとも先端部は可撓性を有し、かつ前記先端部のうち前記制御端子を含む端子部は前記配線体から外側に突出する
    ことを特徴とする配線シート付き配線体。
  2. 請求項１に記載の配線シート付き配線体において、
    前記配線体の周囲であって前記配線シートの前記先端部の基部に対向する部分が、前記配線体の前記外面から前記内面に向けて斜めに形成されている
    ことを特徴とする配線シート付き配線体。
  3. 請求項１または２に記載の配線シート付き配線体において、
    前記制御端子は、前記配線シートにおいて前記配線体が接触する面と同じ面に形成されている
    ことを特徴とする配線シート付き配線体。
  4. 請求項１または２に記載の配線シート付き配線体において、
    前記制御端子は、前記配線シートにおいて前記配線体に接触する面とは反対側の面に形成されている
    ことを特徴とする配線シート付き配線体。
  5. 請求項１〜４のいずれか一項に記載の配線シート付き配線体を備えた半導体装置。
  6. 第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続されている導電層積層基板と、前記第１電極に接続されている配線体と、前記制御電極に接続されている配線シートとを備える半導体装置において、
    前記配線体のうち前記第１電極が接続される内面とは反対側の外面に、前記配線シートが取り付けられ、
    前記配線シートの先端部が曲げられて前記先端部の制御端子と前記制御電極とが接続されている
    ことを特徴とする半導体装置。
  7. 第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続されている導電層積層基板と、前記第１電極に接続されている配線体と、前記制御電極に接続されている配線シートとを含む半導体装置の製造方法であって、
    前記導電層積層基板に前記スイッチング素子を配置する工程と、
    前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、
    前記配線シート付き配線体の前記配線体と前記スイッチング素子の前記第１電極とを接続する工程と、
    前記配線シートの制御端子と前記スイッチング素子の前記制御電極とを接続する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  8. 第１主面に少なくとも第１電極および制御電極が形成されかつ第２主面に第２電極が形成されたスイッチング素子と、前記第２電極に接続されている導電層積層基板と、前記第１電極に接続されている配線体と、前記制御電極に接続されている配線シートとを含む半導体装置の製造方法であって、
    前記導電層積層基板に前記スイッチング素子を配置する工程と、
    前記配線体と前記配線シートとを一体にして配線シート付き配線体を形成する工程と、
    前記配線シート付き配線体の前記配線体と前記スイッチング素子の前記第１電極とを接続するとともに、前記配線シートの制御端子と前記スイッチング素子の前記制御電極とを接続する工程とを含む
    ことを特徴とする半導体装置の製造方法。
JP2011246796A 2011-11-10 2011-11-10 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法 Pending JP2013105789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011246796A JP2013105789A (ja) 2011-11-10 2011-11-10 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011246796A JP2013105789A (ja) 2011-11-10 2011-11-10 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013105789A true JP2013105789A (ja) 2013-05-30

Family

ID=48625147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011246796A Pending JP2013105789A (ja) 2011-11-10 2011-11-10 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013105789A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018116960A (ja) * 2017-01-16 2018-07-26 三菱電機株式会社 電力用半導体装置
WO2020212031A1 (en) 2019-04-18 2020-10-22 Abb Power Grids Switzerland Ag Power semiconductor module with laser-welded leadframe
US11239123B2 (en) 2013-08-29 2022-02-01 Mitsubishi Electric Corporation Semiconductor module, semiconductor device, and vehicle

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239123B2 (en) 2013-08-29 2022-02-01 Mitsubishi Electric Corporation Semiconductor module, semiconductor device, and vehicle
JP2018116960A (ja) * 2017-01-16 2018-07-26 三菱電機株式会社 電力用半導体装置
WO2020212031A1 (en) 2019-04-18 2020-10-22 Abb Power Grids Switzerland Ag Power semiconductor module with laser-welded leadframe
CN113711351A (zh) * 2019-04-18 2021-11-26 日立能源瑞士股份公司 具有激光焊接的引线框的功率半导体模块
US11749633B2 (en) 2019-04-18 2023-09-05 Hitachi Energy Switzerland Ag Power semiconductor module with laser-welded leadframe
CN113711351B (zh) * 2019-04-18 2024-06-14 日立能源有限公司 具有激光焊接的引线框的功率半导体模块

Similar Documents

Publication Publication Date Title
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6338937B2 (ja) パワーモジュールおよびその製造方法
WO2013038749A1 (ja) 配線シート付き電極端子、配線構造体、半導体装置、及びその半導体装置の製造方法
US8587105B2 (en) Semiconductor device
WO2016152258A1 (ja) 半導体装置
JP2007251076A (ja) パワー半導体モジュール
WO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
US11972997B2 (en) Semiconductor device
JP6192561B2 (ja) 電力用半導体装置
WO2020241346A1 (ja) 半導体装置
KR102588854B1 (ko) 파워모듈 및 그 제조방법
US20230077964A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4096741B2 (ja) 半導体装置
JP6895307B2 (ja) 半導体装置
JP2013105789A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
JP2013073945A (ja) 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
JPWO2018020640A1 (ja) 半導体装置
JP2019083292A (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
JP2014032985A (ja) 半導体装置およびその製造方法
JP2004235566A (ja) 電力用半導体装置
JP2015026667A (ja) 半導体モジュール
JP2014116478A (ja) 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置
JP2013128065A (ja) 配線シート付き配線体、半導体装置、およびその半導体装置の製造方法
JP7074046B2 (ja) 半導体装置とその製造方法