JP2004235566A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2004235566A JP2004235566A JP2003024688A JP2003024688A JP2004235566A JP 2004235566 A JP2004235566 A JP 2004235566A JP 2003024688 A JP2003024688 A JP 2003024688A JP 2003024688 A JP2003024688 A JP 2003024688A JP 2004235566 A JP2004235566 A JP 2004235566A
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- insulating substrate
- external connection
- semiconductor device
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】主回路を形成する内部配線部材をワイヤから導電板に代えた上で、該導体板を相手側部材に室温，短時間で電気的，機械的に安定よく接合できるようにする。
【解決手段】外囲ケース６に組合せた金属ベース板１の上に少なくとも一枚以上の絶縁基板２を搭載し、該絶縁基板上に形成した回路パターン２ａにＩＧＢＴ（パワー半導体チップ）３をマウントした上で、ＩＧＢＴ３，絶縁基板の回路パターン２ａ，および外部接続端子１１の相互間に内部配線を施した組立構造になる電力用半導体装置において、外部接続端子１１の導体板を超音波接合，熱圧着などの直接金属接合法によりＩＧＢＴ３の表面電極（エミッタ電極）， 絶縁基板の回路パターンに直接接合して引き出す。
【選択図】 図１
【解決手段】外囲ケース６に組合せた金属ベース板１の上に少なくとも一枚以上の絶縁基板２を搭載し、該絶縁基板上に形成した回路パターン２ａにＩＧＢＴ（パワー半導体チップ）３をマウントした上で、ＩＧＢＴ３，絶縁基板の回路パターン２ａ，および外部接続端子１１の相互間に内部配線を施した組立構造になる電力用半導体装置において、外部接続端子１１の導体板を超音波接合，熱圧着などの直接金属接合法によりＩＧＢＴ３の表面電極（エミッタ電極）， 絶縁基板の回路パターンに直接接合して引き出す。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電力変換用インバータ装置に適用するＩＧＢＴモジュールなどを実施対象とした電力用半導体装置に関する。
【０００２】
【従来の技術】
頭記したＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ） モジュールを例に、ケース内に２組のＩＧＢＴを内装し、ボンディングワイヤにより内部配線した電力用半導体装置の従来構成を図５（ａ） 〜（ｃ） に示す。なお、（ａ） 図は外囲ケースを省略した主要部の平面図、（ｂ） は外囲ケースと組合せた組立構造の断面側視図、（ｃ） は等価回路図である。
図において、１は放熱板兼用の金属ベース板、２は金属ベース板１の上に左右に並置搭載して半田接合した絶縁基板（図示の絶縁基板２は、絶縁板２ａの表裏両面に回路パターン２ｂ，裏面銅板２ｃを直接接合したＤｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ 基板） 、３は絶縁基板２の回路パターン２ｂに半田マウントしたＩＧＢＴ、４はＩＧＢＴ３に並置して並列接続したＦＷＤ（フリーホイーリングダイオード）、５は半田接合部、６は金属ベース板１に組合せた外囲ケース（樹脂ケース）、７は外囲ケース６に一体成形して外部に引き出した主回路の外部接続端子、８はＩＧＢＴ３の表面電極（エミッタ電極），ＦＷＤ４の表面電極（アノード電極）と絶縁基板２の回路パターン２ａとの間，左右に並ぶ絶縁基板２の回路パターン２ａの間，および回路パターン２ａと外部接続端子７との間に配線して主回路を形成するボンディングワイヤ（φ３００〜４００μｍのＡｌワイヤ）、９はゲート用の外部接続端子、１０はＩＧＢＴ３のゲート電極とゲート端子９との間を接続するボンディングワイヤである。なお、図示してないが外囲ケース６の内部にはシリコーンゲルなどを充填して回路部品を樹脂封止している。
【０００３】
一方、電力用半導体装置の内部配線構造について、パワー半導体チップの表面電極から外部接続端子を引出し、また内部配線用のボンディングワイヤを導体板に変更した上で、半田付けあるいは導電性樹脂（接着剤）により接合してモジュールの通電容量，放熱性の増大化および配線インダクタンスの低減化を図るようにした構成のパワー半導体装置も知られている（例えば、特許文献１，特許文献２参照。）。
【０００４】
【特許文献１】
特開平８−８３９５号公報
【特許文献２】
特開平１１−１７０８７号公報
【０００５】
【発明が解決しようとする課題】
最近の電力用半導体装置は、電流容量が増大化する傾向にある一方で、パワーサイクル試験の熱ストレスに対する耐久，信頼性の向上に加えて、組立性の改善，パッケージの小型化， コスト低減化が要求されている。
かかる点、特許文献１，特許文献２のように、主回路の配線部材としてジュール発熱が大きいワイヤを導電板に変更することにより、通電容量の増大化と併せて、図５に示したワイヤ配線方式に見られるワイヤ接合部の熱ストレスによる剥離，配線インダクタンスの増加を改善できる利点があるが、一方では組立性の面で次記のような問題点が残る。
【０００６】
すなわち、ワイヤボンディング方式（例えば超音波ボンディング法）は室温での接合が可能であるほか、接合に要する時間も僅か数百ｍｓｅｃ 程度で済む。これに対して、配線部材の導体板を半田付け接合するには、パワー半導体チップを含む回路組立体を炉内温度２５０〜３００℃程度の加熱炉に搬入して半田付けを行う必要があり、実際の工程では半田付けに少なくとも１５分程度の時間が掛かって組立工程のスループットが低くなるほか、半田接合部に残留応力が残る問題もある。さらに、接合材に導電接着剤を使用すると、接合部の電気抵抗，熱抵抗が増大するほか、接合強度も低下する。
【０００７】
本発明は上記の点に鑑みなされたものであり、ワイヤを導電板に代えた内部配線方式の利点を生かしつつ、室温での接合，および接合作業時間の大幅な短縮化が図れ、しかも電気的，機械的に安定した接合が得られるような配線構造を採用した電力用半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、外囲ケースに組合せた金属ベース板の上に少なくとも一枚以上の絶縁基板を搭載し、該絶縁基板上に形成した回路パターンにパワー半導体チップをマウントした上で、パワー半導体チップ，絶縁基板の回路パターン，および外部接続端子の相互間に内部配線を施した組立構造になる電力用半導体装置において、
（１） パワー半導体チップの表面電極に外部接続端子を直接金属接合法により直接接合する（請求項１）。
【０００９】
（２） 絶縁基板の回路パターンと外部接続端子との間を接続する内部配線部材を導体板として、該導体板を直接金属接合法により相手側部材に直接接合する（請求項２）。
（３） 金属ベース板上に並置搭載した複数枚の絶縁基板の相互間でその回路パターンの間，および回路パターンとパワー半導体チップの表面電極との間を接続する内部配線部材を導体板として、該導体板を直接金属接合法により相手側部材に直接接合する（請求項３）。
（４） 前項（１） 〜（３） の構成を組合せものとし、外部接続端子を含めて半導体装置の主回路を形成する各配線部材を導体板として、各導体板を直接金属接合法により相手側部材に直接接合する（請求項４）。
【００１０】
上記のように半導体装置の主回路を形成する内部配線について、従来のボンディングワイヤを導体板に代えた上で、超音波接合法，あるいは熱圧着法などによる直接金属接合法を採用して導体板を相手部材に直接接合することにより、室温での接合が可能となって熱的な残留応力の発生も殆どなく、またその接合に要する時間も僅か数百ｍｓｅｃの短時間で高速接合できて、組立工程のスループットが向上する。しかも、半田付け，導電性接着剤による接合法のように接合箇所に接合部材が介在しないので接合部の電気抵抗が低くなり、また高い伝熱性も確保できて半導体装置の動作特性が向上する。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図５に示す実施例に基づいて説明する。なお、実施例の図中で図５に対応する部材には同一符号を付してその説明は省略する。
〔実施例１〕
図１は本発明の請求項１に対応する実施例を示すものである。この実施例においては、ＩＧＢＴ（パワー半導体チップ）３の表面電極（エミッタ）に、平角導体板で作られた外部接続端子１１を超音波接合あるいは熱圧着の直接金属接合法により直接接合して引き出している。
【００１２】
次に発明者等が行った外部接続端子１１の超音波接合について述べる。すなわち、最大定格５０Ａ，サイズ６ｍｍ□のＩＧＢＴ３に対して、外部接続端子１１を厚さ１ｍｍ，幅５ｍｍのＣｕ材で作られた平角導体板で形成し、先端に形成した脚部（５ｍｍ□）の接合面をＩＧＢＴ３の表面電極（厚さ５〜２０μｍのＡｌ電極膜で形成したエミッタ電極）に当てがい、ウエッジツールに加える周波数２０ＫＨｚ，押圧荷重４０Ｋｇｆ，接合時間０．３ｓｅｃの条件で超音波接合し、両者が電気的， 機械的に安定よく接合できることを確認した。
また、前記の超音波接合法とは別に、ＩＧＢＴ３の表面電極および外部接続端子１１の接合面を表面粗さ１００ｎｍ程度までＣＭＰ（化学的機械的研磨）装置で研磨し、さらに不活性ガスの雰囲気内で活性化，清浄処理して表面粗さ１０ｎｍ以下の平滑面に仕上げた上で、ＩＧＢＴの表面電極面に外部接続端子の接合面を型ね合わせて加熱圧着することで、前記と同様にＩＧＢＴ３の表面電極に外部接続端子１１を直接金属接合できることを確認した。
【００１３】
この場合に、外部接続端子１１を半導体チップの表面電極と同じ金属材料とすれば、線膨張係数差による熱応力発生のない配線構造が可能となる。
なお、図示実施例では、絶縁基板２の回路パターン２ａに接合して引き出した外部接続端子（コレクタ端子）１１にについても、前記と同様に直接金属接合法により回路パターン２ａに接合している。
〔実施例２〕
図２は本発明の請求項２に対応する実施例を示すものである。この実施例においては、外囲ケース６に一体成形したケース端子構造になる主回路の外部接続端子（コレクタ端子）７とＩＧＢＴ３をマウントした絶縁基板２の回路パターン２ａとの間を接続する配線部材として、図５（ｂ） に示したボンディングワイヤ８の代わりに厚さ１ｍｍ，幅５ｍｍの導体板（Ｃｕ）１２を採用し、この導体板１２の両端接合面を相手側部材の上に重ね合わせて先記実施例１と同様に超音波接合あるいは熱圧着の直接金属接合法により直接接合して主回路を形成している。
【００１４】
なお、この実施例おいて、外部接続端子（エミッタ端子）１１は実施例１と同様に直接金属接合法によりＩＧＢＴ３の表面電極に直接接合している。
〔実施例３〕
次に、本発明の請求項３を含めた請求項４に対応する実施例として、図５（ｃ） に示したアーム回路を構成する２個組ＩＧＢＴモジュールの配線構造を図３，図４に示す。なお、図３は平面図、図４は図３の側視展開図である。
この実施例では、図５（ａ） と同様に金属ベース板１に２枚の絶縁基板２を左右に並置して搭載し、かつ各絶縁基板２の回路パターン２ａにはそれぞれＩＧＢＴ３，ＦＷＤ４をマウントした上で、その相互間を次記のように配線して外部接続端子９，１１を引き出している。なお、図中における各外部接続端子には、その端子記号Ｃ１，Ｃ２Ｅ１，Ｅ２，Ｇ１，Ｇ２を併記している。
【００１５】
すなわち、モジュールの主回路を形成する配線構造に関して、図示実施例では図５（ａ），（ｂ） の従来構造における主回路のボンディングワイヤ８を導体板１２に置き換えた上で、各導体板および外部接続端子を先記実施例と同様に超音波接合あるいは熱圧着の直接金属接合法により相手側部材に直接接合して回路を組立てるようにしている。すなわち、各枚の絶縁基板２ごとにＩＧＢＴ３の表面電極（エミッタ電極）とＦＷＤ４の表面電極（アノード電極）とを導体板１２により並列接続し、金属ベース板１の上に並置搭載した絶縁基板２の相互間では、導体板１２を介して回路パターン２ａの間を直列接続している。また、主回路の外部接続端子（Ｃ１），（Ｃ２Ｅ１）は絶縁基板２の回路パターン２ａに接合し、外部接続端子（Ｅ２） は導体板１２の上面に接合して引き出すようにしている。
【００１６】
上記の構成によれば、図５に示した従来のワイヤ配線方式と比べて、通電容量の増大，配線インダクタンスの低減のほか、パッケージの小型化も可能となる。また、先記の特許文献１に開示されている半田接合方式と比べて、接合時間の大幅な短縮、並びに室温での接合が可能で接合部に生じる残留応力を軽減できる。さらに、特許文献２に開示されている導電接着剤による接合と比べても、直接金属接合では接合部材を介さないので、電気抵抗，熱抵抗が低減し、接合強度が高まる。
【００１７】
【発明の効果】
以上述べたように、本発明によれば主回路の配線部材をワイヤから導体板に代えた上で、該導体板を直接金属接合法により相手側部材に接合したことにより、通電容量の増大，配線インダクタンスの低減化が図れるとともに、室温での接合が可能となって熱的な残留応力の発生も殆どなく、またその接合に要する時間も僅か数百ｍｓｅｃの短時間で接合できて組立工程のスループット性が向上する。しかも、半田付け，導電性接着剤による接合法のように接合箇所に接合部材が介在しないので接合部の電気抵抗が低く、高い伝熱性も確保できて半導体装置の動作特性の向上化が図れる。
【図面の簡単な説明】
【図１】本発明の実施例１に対応する半導体装置の内部配線構造を表す断面図
【図２】本発明の実施例２に対応する半導体装置の内部配線構造を表す断面図
【図３】本発明の実施例３に対応する半導体装置の内部配線構造を表す平面図
【図４】図３の側視展開図
【図５】ワイヤ配線方式を採用した従来の半導体装置の内部配線構造を表す図で、（ａ） は外囲ケースを省略した平面図、（ｂ） は（ａ） の矢視Ｘ−Ｘ断面図、（ｃ） は等価回路図
【符号の説明】
１ 金属ベース板
２ 絶縁基板
２ａ 回路パターン
３ ＩＧＢＴ（パワー半導体チップ）
４ ＦＷＤ
６ 外囲ケース
１１ 主回路の外部接続端子
１２ 導体板（主回路の配線部材）
【発明の属する技術分野】
本発明は、電力変換用インバータ装置に適用するＩＧＢＴモジュールなどを実施対象とした電力用半導体装置に関する。
【０００２】
【従来の技術】
頭記したＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ） モジュールを例に、ケース内に２組のＩＧＢＴを内装し、ボンディングワイヤにより内部配線した電力用半導体装置の従来構成を図５（ａ） 〜（ｃ） に示す。なお、（ａ） 図は外囲ケースを省略した主要部の平面図、（ｂ） は外囲ケースと組合せた組立構造の断面側視図、（ｃ） は等価回路図である。
図において、１は放熱板兼用の金属ベース板、２は金属ベース板１の上に左右に並置搭載して半田接合した絶縁基板（図示の絶縁基板２は、絶縁板２ａの表裏両面に回路パターン２ｂ，裏面銅板２ｃを直接接合したＤｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ 基板） 、３は絶縁基板２の回路パターン２ｂに半田マウントしたＩＧＢＴ、４はＩＧＢＴ３に並置して並列接続したＦＷＤ（フリーホイーリングダイオード）、５は半田接合部、６は金属ベース板１に組合せた外囲ケース（樹脂ケース）、７は外囲ケース６に一体成形して外部に引き出した主回路の外部接続端子、８はＩＧＢＴ３の表面電極（エミッタ電極），ＦＷＤ４の表面電極（アノード電極）と絶縁基板２の回路パターン２ａとの間，左右に並ぶ絶縁基板２の回路パターン２ａの間，および回路パターン２ａと外部接続端子７との間に配線して主回路を形成するボンディングワイヤ（φ３００〜４００μｍのＡｌワイヤ）、９はゲート用の外部接続端子、１０はＩＧＢＴ３のゲート電極とゲート端子９との間を接続するボンディングワイヤである。なお、図示してないが外囲ケース６の内部にはシリコーンゲルなどを充填して回路部品を樹脂封止している。
【０００３】
一方、電力用半導体装置の内部配線構造について、パワー半導体チップの表面電極から外部接続端子を引出し、また内部配線用のボンディングワイヤを導体板に変更した上で、半田付けあるいは導電性樹脂（接着剤）により接合してモジュールの通電容量，放熱性の増大化および配線インダクタンスの低減化を図るようにした構成のパワー半導体装置も知られている（例えば、特許文献１，特許文献２参照。）。
【０００４】
【特許文献１】
特開平８−８３９５号公報
【特許文献２】
特開平１１−１７０８７号公報
【０００５】
【発明が解決しようとする課題】
最近の電力用半導体装置は、電流容量が増大化する傾向にある一方で、パワーサイクル試験の熱ストレスに対する耐久，信頼性の向上に加えて、組立性の改善，パッケージの小型化， コスト低減化が要求されている。
かかる点、特許文献１，特許文献２のように、主回路の配線部材としてジュール発熱が大きいワイヤを導電板に変更することにより、通電容量の増大化と併せて、図５に示したワイヤ配線方式に見られるワイヤ接合部の熱ストレスによる剥離，配線インダクタンスの増加を改善できる利点があるが、一方では組立性の面で次記のような問題点が残る。
【０００６】
すなわち、ワイヤボンディング方式（例えば超音波ボンディング法）は室温での接合が可能であるほか、接合に要する時間も僅か数百ｍｓｅｃ 程度で済む。これに対して、配線部材の導体板を半田付け接合するには、パワー半導体チップを含む回路組立体を炉内温度２５０〜３００℃程度の加熱炉に搬入して半田付けを行う必要があり、実際の工程では半田付けに少なくとも１５分程度の時間が掛かって組立工程のスループットが低くなるほか、半田接合部に残留応力が残る問題もある。さらに、接合材に導電接着剤を使用すると、接合部の電気抵抗，熱抵抗が増大するほか、接合強度も低下する。
【０００７】
本発明は上記の点に鑑みなされたものであり、ワイヤを導電板に代えた内部配線方式の利点を生かしつつ、室温での接合，および接合作業時間の大幅な短縮化が図れ、しかも電気的，機械的に安定した接合が得られるような配線構造を採用した電力用半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、外囲ケースに組合せた金属ベース板の上に少なくとも一枚以上の絶縁基板を搭載し、該絶縁基板上に形成した回路パターンにパワー半導体チップをマウントした上で、パワー半導体チップ，絶縁基板の回路パターン，および外部接続端子の相互間に内部配線を施した組立構造になる電力用半導体装置において、
（１） パワー半導体チップの表面電極に外部接続端子を直接金属接合法により直接接合する（請求項１）。
【０００９】
（２） 絶縁基板の回路パターンと外部接続端子との間を接続する内部配線部材を導体板として、該導体板を直接金属接合法により相手側部材に直接接合する（請求項２）。
（３） 金属ベース板上に並置搭載した複数枚の絶縁基板の相互間でその回路パターンの間，および回路パターンとパワー半導体チップの表面電極との間を接続する内部配線部材を導体板として、該導体板を直接金属接合法により相手側部材に直接接合する（請求項３）。
（４） 前項（１） 〜（３） の構成を組合せものとし、外部接続端子を含めて半導体装置の主回路を形成する各配線部材を導体板として、各導体板を直接金属接合法により相手側部材に直接接合する（請求項４）。
【００１０】
上記のように半導体装置の主回路を形成する内部配線について、従来のボンディングワイヤを導体板に代えた上で、超音波接合法，あるいは熱圧着法などによる直接金属接合法を採用して導体板を相手部材に直接接合することにより、室温での接合が可能となって熱的な残留応力の発生も殆どなく、またその接合に要する時間も僅か数百ｍｓｅｃの短時間で高速接合できて、組立工程のスループットが向上する。しかも、半田付け，導電性接着剤による接合法のように接合箇所に接合部材が介在しないので接合部の電気抵抗が低くなり、また高い伝熱性も確保できて半導体装置の動作特性が向上する。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図５に示す実施例に基づいて説明する。なお、実施例の図中で図５に対応する部材には同一符号を付してその説明は省略する。
〔実施例１〕
図１は本発明の請求項１に対応する実施例を示すものである。この実施例においては、ＩＧＢＴ（パワー半導体チップ）３の表面電極（エミッタ）に、平角導体板で作られた外部接続端子１１を超音波接合あるいは熱圧着の直接金属接合法により直接接合して引き出している。
【００１２】
次に発明者等が行った外部接続端子１１の超音波接合について述べる。すなわち、最大定格５０Ａ，サイズ６ｍｍ□のＩＧＢＴ３に対して、外部接続端子１１を厚さ１ｍｍ，幅５ｍｍのＣｕ材で作られた平角導体板で形成し、先端に形成した脚部（５ｍｍ□）の接合面をＩＧＢＴ３の表面電極（厚さ５〜２０μｍのＡｌ電極膜で形成したエミッタ電極）に当てがい、ウエッジツールに加える周波数２０ＫＨｚ，押圧荷重４０Ｋｇｆ，接合時間０．３ｓｅｃの条件で超音波接合し、両者が電気的， 機械的に安定よく接合できることを確認した。
また、前記の超音波接合法とは別に、ＩＧＢＴ３の表面電極および外部接続端子１１の接合面を表面粗さ１００ｎｍ程度までＣＭＰ（化学的機械的研磨）装置で研磨し、さらに不活性ガスの雰囲気内で活性化，清浄処理して表面粗さ１０ｎｍ以下の平滑面に仕上げた上で、ＩＧＢＴの表面電極面に外部接続端子の接合面を型ね合わせて加熱圧着することで、前記と同様にＩＧＢＴ３の表面電極に外部接続端子１１を直接金属接合できることを確認した。
【００１３】
この場合に、外部接続端子１１を半導体チップの表面電極と同じ金属材料とすれば、線膨張係数差による熱応力発生のない配線構造が可能となる。
なお、図示実施例では、絶縁基板２の回路パターン２ａに接合して引き出した外部接続端子（コレクタ端子）１１にについても、前記と同様に直接金属接合法により回路パターン２ａに接合している。
〔実施例２〕
図２は本発明の請求項２に対応する実施例を示すものである。この実施例においては、外囲ケース６に一体成形したケース端子構造になる主回路の外部接続端子（コレクタ端子）７とＩＧＢＴ３をマウントした絶縁基板２の回路パターン２ａとの間を接続する配線部材として、図５（ｂ） に示したボンディングワイヤ８の代わりに厚さ１ｍｍ，幅５ｍｍの導体板（Ｃｕ）１２を採用し、この導体板１２の両端接合面を相手側部材の上に重ね合わせて先記実施例１と同様に超音波接合あるいは熱圧着の直接金属接合法により直接接合して主回路を形成している。
【００１４】
なお、この実施例おいて、外部接続端子（エミッタ端子）１１は実施例１と同様に直接金属接合法によりＩＧＢＴ３の表面電極に直接接合している。
〔実施例３〕
次に、本発明の請求項３を含めた請求項４に対応する実施例として、図５（ｃ） に示したアーム回路を構成する２個組ＩＧＢＴモジュールの配線構造を図３，図４に示す。なお、図３は平面図、図４は図３の側視展開図である。
この実施例では、図５（ａ） と同様に金属ベース板１に２枚の絶縁基板２を左右に並置して搭載し、かつ各絶縁基板２の回路パターン２ａにはそれぞれＩＧＢＴ３，ＦＷＤ４をマウントした上で、その相互間を次記のように配線して外部接続端子９，１１を引き出している。なお、図中における各外部接続端子には、その端子記号Ｃ１，Ｃ２Ｅ１，Ｅ２，Ｇ１，Ｇ２を併記している。
【００１５】
すなわち、モジュールの主回路を形成する配線構造に関して、図示実施例では図５（ａ），（ｂ） の従来構造における主回路のボンディングワイヤ８を導体板１２に置き換えた上で、各導体板および外部接続端子を先記実施例と同様に超音波接合あるいは熱圧着の直接金属接合法により相手側部材に直接接合して回路を組立てるようにしている。すなわち、各枚の絶縁基板２ごとにＩＧＢＴ３の表面電極（エミッタ電極）とＦＷＤ４の表面電極（アノード電極）とを導体板１２により並列接続し、金属ベース板１の上に並置搭載した絶縁基板２の相互間では、導体板１２を介して回路パターン２ａの間を直列接続している。また、主回路の外部接続端子（Ｃ１），（Ｃ２Ｅ１）は絶縁基板２の回路パターン２ａに接合し、外部接続端子（Ｅ２） は導体板１２の上面に接合して引き出すようにしている。
【００１６】
上記の構成によれば、図５に示した従来のワイヤ配線方式と比べて、通電容量の増大，配線インダクタンスの低減のほか、パッケージの小型化も可能となる。また、先記の特許文献１に開示されている半田接合方式と比べて、接合時間の大幅な短縮、並びに室温での接合が可能で接合部に生じる残留応力を軽減できる。さらに、特許文献２に開示されている導電接着剤による接合と比べても、直接金属接合では接合部材を介さないので、電気抵抗，熱抵抗が低減し、接合強度が高まる。
【００１７】
【発明の効果】
以上述べたように、本発明によれば主回路の配線部材をワイヤから導体板に代えた上で、該導体板を直接金属接合法により相手側部材に接合したことにより、通電容量の増大，配線インダクタンスの低減化が図れるとともに、室温での接合が可能となって熱的な残留応力の発生も殆どなく、またその接合に要する時間も僅か数百ｍｓｅｃの短時間で接合できて組立工程のスループット性が向上する。しかも、半田付け，導電性接着剤による接合法のように接合箇所に接合部材が介在しないので接合部の電気抵抗が低く、高い伝熱性も確保できて半導体装置の動作特性の向上化が図れる。
【図面の簡単な説明】
【図１】本発明の実施例１に対応する半導体装置の内部配線構造を表す断面図
【図２】本発明の実施例２に対応する半導体装置の内部配線構造を表す断面図
【図３】本発明の実施例３に対応する半導体装置の内部配線構造を表す平面図
【図４】図３の側視展開図
【図５】ワイヤ配線方式を採用した従来の半導体装置の内部配線構造を表す図で、（ａ） は外囲ケースを省略した平面図、（ｂ） は（ａ） の矢視Ｘ−Ｘ断面図、（ｃ） は等価回路図
【符号の説明】
１ 金属ベース板
２ 絶縁基板
２ａ 回路パターン
３ ＩＧＢＴ（パワー半導体チップ）
４ ＦＷＤ
６ 外囲ケース
１１ 主回路の外部接続端子
１２ 導体板（主回路の配線部材）
Claims (4)
- 外囲ケースに組合せた金属ベース板の上に少なくとも一枚以上の絶縁基板を搭載し、該絶縁基板上に形成した回路パターンにパワー半導体チップをマウントした上で、パワー半導体チップ，絶縁基板の回路パターン，および外部接続端子の相互間に内部配線を施した組立構造になる電力用半導体装置において、
パワー半導体チップの表面電極に外部接続端子を直接金属接合法により直接接合したことを特徴とする電力用半導体装置。 - 外囲ケースに組合せた金属ベース板の上に少なくとも一枚以上の絶縁基板を搭載し、該絶縁基板上に形成した回路パターンにパワー半導体チップをマウントした上で、パワー半導体チップ，絶縁基板の回路パターン，および外部接続端子の相互間に内部配線を施した組立構造になる電力用半導体装置において、
絶縁基板の回路パターンと外部接続端子との間を接続する内部配線部材を導体板として、該導体板を直接金属接合法により相手側部材に直接接合したことを特徴とする電力用半導体装置。 - 外囲ケースに組合せた金属ベース板の上に少なくとも一枚以上の絶縁基板を搭載し、該絶縁基板上に形成した回路パターンにパワー半導体チップをマウントした上で、パワー半導体チップ，絶縁基板の回路パターン，および外部接続端子の相互間に内部配線を施した組立構造になる電力用半導体装置において、
金属ベース板上に並置搭載した複数枚の絶縁基板の相互間でその回路パターンの間，および回路パターンとパワー半導体チップの表面電極との間を接続する内部配線部材を導体板として、該導体板を直接金属接合法により相手側部材に直接接合したことを特徴とする電力用半導体装置。 - 外囲ケースに組合せた金属ベース板の上に少なくとも一枚以上の絶縁基板を搭載し、該絶縁基板上に形成した回路パターンにパワー半導体チップをマウントした上で、パワー半導体チップ，絶縁基板の回路パターン，および外部接続端子の相互間に内部配線を施した組立構造になる電力用半導体装置において、
外部接続端子を含めて半導体装置の主回路を形成する各配線部材を導体板として、各導体板を直接金属接合法により相手側部材に直接接合したことを特徴とする電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024688A JP4039258B2 (ja) | 2003-01-31 | 2003-01-31 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024688A JP4039258B2 (ja) | 2003-01-31 | 2003-01-31 | 電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004235566A true JP2004235566A (ja) | 2004-08-19 |
| JP4039258B2 JP4039258B2 (ja) | 2008-01-30 |
Family
ID=32953153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024688A Expired - Lifetime JP4039258B2 (ja) | 2003-01-31 | 2003-01-31 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039258B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016708A (ja) * | 2007-07-09 | 2009-01-22 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| JP2011159780A (ja) * | 2010-02-01 | 2011-08-18 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| CN102446866A (zh) * | 2010-10-01 | 2012-05-09 | 赛米控电子股份有限公司 | 带有基础模块和连接模块的功率半导体模块 |
| WO2013047231A1 (ja) * | 2011-09-30 | 2013-04-04 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2016072305A (ja) * | 2014-09-26 | 2016-05-09 | 富士電機株式会社 | 半導体装置の製造装置及び半導体装置 |
| CN113823614A (zh) * | 2021-08-05 | 2021-12-21 | 山东斯力微电子有限公司 | 无引线的igbt模块及其制作工艺 |
| KR102491772B1 (ko) * | 2022-01-11 | 2023-01-26 | (주)피앤케이하이테크 | 인버터용 전원입력 터미널과 회로기판 간의 전기 연결 구조를 갖는 인버터 |
| US11916001B2 (en) | 2018-03-14 | 2024-02-27 | Mitsubishi Electric Corporation | Semiconductor power module and power conversion device |
-
2003
- 2003-01-31 JP JP2003024688A patent/JP4039258B2/ja not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016708A (ja) * | 2007-07-09 | 2009-01-22 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009064852A (ja) * | 2007-09-05 | 2009-03-26 | Okutekku:Kk | 半導体装置及び半導体装置の製造方法 |
| JP2011159780A (ja) * | 2010-02-01 | 2011-08-18 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| CN102446866A (zh) * | 2010-10-01 | 2012-05-09 | 赛米控电子股份有限公司 | 带有基础模块和连接模块的功率半导体模块 |
| WO2013047231A1 (ja) * | 2011-09-30 | 2013-04-04 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JPWO2013047231A1 (ja) * | 2011-09-30 | 2015-03-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US9129960B2 (en) | 2011-09-30 | 2015-09-08 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2016072305A (ja) * | 2014-09-26 | 2016-05-09 | 富士電機株式会社 | 半導体装置の製造装置及び半導体装置 |
| US11916001B2 (en) | 2018-03-14 | 2024-02-27 | Mitsubishi Electric Corporation | Semiconductor power module and power conversion device |
| CN113823614A (zh) * | 2021-08-05 | 2021-12-21 | 山东斯力微电子有限公司 | 无引线的igbt模块及其制作工艺 |
| KR102491772B1 (ko) * | 2022-01-11 | 2023-01-26 | (주)피앤케이하이테크 | 인버터용 전원입력 터미널과 회로기판 간의 전기 연결 구조를 갖는 인버터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4039258B2 (ja) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4635564B2 (ja) | 半導体装置 | |
| US7605456B2 (en) | Inverter unit | |
| JP3941728B2 (ja) | 電力用半導体装置 | |
| US11749633B2 (en) | Power semiconductor module with laser-welded leadframe | |
| WO2020241238A1 (ja) | 半導体装置 | |
| CN111276447B (zh) | 双侧冷却功率模块及其制造方法 | |
| WO2021251126A1 (ja) | 半導体装置 | |
| JP5930980B2 (ja) | 半導体装置およびその製造方法 | |
| WO2019064775A1 (ja) | 半導体装置およびその製造方法 | |
| JP4039258B2 (ja) | 電力用半導体装置 | |
| US11996344B2 (en) | Semiconductor device | |
| JP2019079905A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5218009B2 (ja) | 半導体装置 | |
| JP4096741B2 (ja) | 半導体装置 | |
| JP4942629B2 (ja) | 電力用半導体モジュール | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JP2013149762A (ja) | 半導体モジュール | |
| JP2011023748A (ja) | 電子機器装置 | |
| JP2007150342A (ja) | 半導体装置およびその製造方法 | |
| JP2015026667A (ja) | 半導体モジュール | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JP2014116478A (ja) | 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 | |
| JP4283137B2 (ja) | 半導体装置 | |
| JP2013235948A (ja) | 半導体デバイス | |
| JPH11238962A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4039258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |