JP5930980B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5930980B2
JP5930980B2 JP2013021036A JP2013021036A JP5930980B2 JP 5930980 B2 JP5930980 B2 JP 5930980B2 JP 2013021036 A JP2013021036 A JP 2013021036A JP 2013021036 A JP2013021036 A JP 2013021036A JP 5930980 B2 JP5930980 B2 JP 5930980B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
substrate
integrated
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013021036A
Other languages
English (en)
Other versions
JP2014154613A (ja
Inventor
山口　義弘
義弘 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013021036A priority Critical patent/JP5930980B2/ja
Priority to DE102013219959.7A priority patent/DE102013219959B4/de
Priority to US14/061,417 priority patent/US9093277B2/en
Priority to CN201410045315.8A priority patent/CN103972277B/zh
Publication of JP2014154613A publication Critical patent/JP2014154613A/ja
Application granted granted Critical
Publication of JP5930980B2 publication Critical patent/JP5930980B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は半導体装置および半導体装置の製造方法に関するものである。
電力用の半導体装置であるパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の半導体装置のパッケージは、製造コストおよび生産性等の観点からトランスファーモールド成形による樹脂封止で形成されることが多い。電力用半導体装置に、その主流の基材であるＳｉ（シリコン）およびＳｉＣ（シリコンカーバイド）が適用される場合でも、トランスファーモールド成形による樹脂封止が行われることが多い。
例えば特許文献１には、樹脂封止された半導体装置が開示されている。なお特許文献１の場合では、装置の小型化および配線の利便性を考慮し、封止樹脂の表面に直立した電極を露出させた構造が開示されている。
また特許文献２では、トランスファーモールド成形される半導体装置において電力損失を低減させるために、エミッタ電極とリード端子とをボンディングワイヤを介して接続する代わりに、電極間を直接接続するダイレクトリードボンディング方式が用いられている。また、チップ上に配置されるプレート電極上に直立するように接合された電極ポストが、外部に露出して設けられている。
電力用半導体装置については、ＳｉＣに代表される高温で動作可能な材料を基材とした素子の適用に向けて開発が進んでおり、高温動作が可能で、かつ、大容量化ができる構造が求められている。
上記の半導体装置において、装置サイズを大きくすることなくさらなる大容量化を実現しようとする場合、例えば特許文献３に開示されるように、制御基板の下方に半導体素子の電極を配置する等によって、装置内のスペースを有効に利用する必要がある。
特許第５０１２７７２号公報 特開２０１２−７４５４３号公報 特開２００６−３０３００６号公報
しかし特許文献３に開示されるような構造では、制御基板と半導体素子との間にリードフレームを介した接続を備える等により、製造工程が複雑になりやすいという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、大容量化を実現しつつ、容易に製造可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明の一態様に関する半導体装置は、板状の電極部材と、前記電極部材上に設けられた一体化絶縁シートと、前記一体化絶縁シート上に設けられた、制御基板とを備え、前記電極部材と前記制御基板とが、前記一体化絶縁シートによって一体に形成されている基板一体型電極を備えることを特徴とする。
本発明の一態様に関する半導体装置の製造方法は、（ａ）板状の電極部材上に一体化絶縁シートを設ける工程と、（ｂ）前記一体化絶縁シート上に制御基板を設け、前記電極部材と前記制御基板とを、前記一体化絶縁シートを介して一体に形成する工程と、（ｃ）前記工程（ｂ）において一体に形成された基板一体型電極を、半導体素子と電気的に接続させる工程とを備えることを特徴とする。
本発明の上記態様によれば、一体化絶縁シートを介して、電極部材と制御基板とが一体に形成された基板一体型電極を備えることにより、大容量化を実現しつつ、容易に製造可能となる。
本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。 本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。 本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。 本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。 本発明の実施形態に関する半導体装置における基板一体型電極の製造工程を示す図である。 本発明の実施形態に関する半導体装置の上面図である。 本発明の実施形態に関する半導体装置の断面図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する半導体装置の製造工程の他の形態を示す図である。 本発明の実施形態に関する変形例である半導体装置の上面図である。 本発明の実施形態に関する変形例である半導体装置の断面図である。 本発明の前提技術に関する半導体装置の上面図である。 本発明の前提技術に関する半導体装置の断面図である。
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
なお、本明細書において、上面または下面等との用語が用いられるが、これらの用語は、各面を便宜上区別するために用いられているものであり、実際の上下左右の方向とは関係しない。
＜実施形態＞
＜基板一体型電極の製造方法＞
図１〜５は、本発明の本実施形態に関する半導体装置における基板一体型電極１０の製造工程を示す図である。
まず図１に示されるように、両面プリント基板１の両面に、制御回路パターン２が作製される。制御回路パターン２は、例えば銅材料からなる。
次に図２に示されるように、両面プリント基板１の下面側にエポキシ樹脂からなるエポキシシート３が設けられ、さらにエポキシシート３の下面側にプレート電極５が設けられる。
エポキシシート３は、例えば、プリント基板に用いられるガラスクロスにエポキシ樹脂を含浸させたエポキシプリプレグであり、エポキシシート３の表面または内部に設けられた、銅板または網目状の銅材料からなるシールド４によって補強されている。なお、シールド４は必須の構成ではないが、当該構成が備えられることで、ＳｉＣデバイス等の高周波スイッチング時に懸念されるノイズを低減させることができる。
プレート電極５は、銅材料からなり主電流を流す電極である。
さらに、両面プリント基板１の上面側に、レジスト、ポリアミド、ポリアミドイミドまたはポリイミドからなるソルダーレジスト６をパターニングする。ソルダーレジスト６は制御回路パターン２を覆うように設けられるが、制御回路パターン２のワイヤボンド部Ｗ、および、後の工程で打ち抜き加工される部分については設けられないようにする。ソルダーレジスト６で制御回路パターン２がコートされることで、後の工程で設けられるモールド樹脂１７が剥離することが抑制される。これは、トランスファーモールド成形でモールド樹脂１７が設けられる際のヒートサイクルにおいて、モールド樹脂１７の線膨張率、制御回路パターン２の材料であるＣｕ材の線膨張率およびエポキシシート３の材料であるエポキシ樹脂材の線膨張率の間の差異により応力が働き、モールド樹脂１７の剥離が生じてしまうことを抑制するものである。当該剥離が生じると、装置の特性の低下が生じてしまう。
一方でプレート電極５の下面側にも、両面プリント基板１の上面側に設けられた位置に対応してソルダーレジスト６が設けられる。プレート電極５の下面側にもソルダーレジスト６が設けられることで、より上記の剥離抑制効果が高まる。プレート電極５の下面側に設けられるソルダーレジスト６は、後の工程で打ち抜き加工される部分については設けられないようにする。
次に図３に示されるように、後の工程で打ち抜き加工およびエンボス加工される部分のエポキシシート３を、フライスまたはレーザー加工によって取り除く。
次に図４に示されるように、はんだフィレットを確認する部分を打ち抜き加工によって取り除く。そして、開口部２３を形成する。
次に図５に示されるように、後述する電力用半導体装置１２との接合部２６をエンボス加工する。当該エンボス加工によって、電力用半導体装置１２との接合部２６のプレート電極５は、下面側へ凹んだ形状（電力用半導体装置１２側へ凸形状）となる。エンボス加工については、例えば特許文献２に開示されている。露出したプレート電極５にエンボス加工をすることによって、電力用半導体装置１２との電気的な接続の信頼度が向上する。
上記のような製造工程を経ることにより、電力用半導体装置１２のＭＯＳＦＥＴまたはＩＧＢＴのゲート駆動を行う従来の制御基板と、主電流を流すプレート電極とをエポキシシートを介して一体化した、基板一体型電極１０を実現することができる。
＜半導体装置の構成＞
図６は、本発明の本実施形態に関する半導体装置１００の上面図である。また図７は、本発明の本実施形態に関する半導体装置１００の断面図である。
図７に示されるように、銅またはＡｌＳｉＣ等の熱伝導率の高い金属で作成されたベース板１６の上に絶縁層１５が形成され、さらに絶縁層１５上にヒートスプレッダ１４が配置されている。
ヒートスプレッダ１４上には、はんだ等の接合材２４を介して複数の電力用半導体装置１２がダイボンドされている。また、複数の電力用半導体装置１２上に跨がって、基板一体型電極１０（図１〜５参照）が配置されている。基板一体型電極１０は、ヒートスプレッダ１４上にも延在している。電力用半導体装置１２と基板一体型電極１０とは接合部２６等において、はんだまたは銀等の接合材２４を介して電気的に接続されている。電力用半導体装置１２の上面側、すなわち陰極側に基板一体型電極１０が配置されることにより、より薄い厚みの絶縁層１５で装置の耐圧を高めることができ、材料費を低減させることができる。主電圧よりも十分に小さい制御電圧、例えば、ゲート電極±１５Ｖ程度の電位差に対応する厚みの絶縁層１５を備えれば十分に要求性能を満たし、薄厚化によるコストの削減も可能となる。
ここで、基板一体型電極１０の、電力用半導体装置１２との接合部２６の周辺部には開口部２３が設けられており、電力用半導体装置１２と基板一体型電極１０との間の電気的接続が適切になされているか否か等を目視確認することが容易となっている。よって、半導体装置１００の品質確保が容易となる。ただし、開口部２３は必須の構成ではなく、後述する図３０および図３１に示されるような、開口部２３が設けられていない半導体装置１０１も想定できる。
基板一体型電極１０と電力用半導体装置１２（ＭＯＳＦＥＴまたはＩＧＢＴ）とは、アルミワイヤ１３等の導体により電気的に接続されている。具体的には、基板一体型電極１０と電力用半導体装置１２のゲートパッドまたはエミッタ（ソース）パッドとが電気的に接続されている。これによって、基板一体型電極１０および制御端子２１を介し、外部から電力用半導体装置１２を制御することができる。なお制御端子２１は、基板一体型電極１０上面側において電気的に接続されている。
また図６に示されるように、電極ブロック１８が、ヒートスプレッダ１４上に接合材を介して配置される。また電極ブロック１８は、ヒートスプレッダ１４上に延在して配置されている基板一体型電極１０上にも、接合材を介して配置される。
さらに、電極ブロック１８が露出するようにモールド樹脂１７で装置全体が覆われ、モールド樹脂１７上面に露出した電極ブロック１８に陽極端子１９および陰極端子２０がそれぞれＵＳ（Ｕｌｔｒａ Ｓｏｎｉｃ）接合される。このようにして、駆動装置のバスバと接続される半導体装置が形成される。
＜半導体装置の製造方法１＞
図８〜図１７は、本発明の本実施形態に関する半導体装置１００の製造工程を示す図である。
まず図８および図９に示されるように、ヒートスプレッダ１４上に、接合材２４を介して電力用半導体装置１２が複数配置される。
次に図１０および図１１に示されるように、電力用半導体装置１２上に跨がって、電力用半導体装置１２と接合材２４を介して電気的に接続された基板一体型電極１０が配置される。当該接続は、接合部２６等においてなされる。基板一体型電極１０は、ヒートスプレッダ１４上にも延在している。
また、電極ブロック１８が、ヒートスプレッダ１４上に接合材を介して配置される。さらに電極ブロック１８は、ヒートスプレッダ１４上に延在して配置されている基板一体型電極１０上にも、接合材を介して配置される。
また、制御端子２１が、基板一体型電極１０上面側において電気的に接続される。
次に図１２および図１３に示されるように、ヒートスプレッダ１４の下面側に絶縁層１５が形成され、さらに絶縁層１５の下面側に、ベース板１６が設けられる。
また、アルミワイヤ１３が、基板一体型電極１０と電力用半導体装置１２とを電気的に接続して配置される。具体的には、アルミワイヤ１３は、基板一体型電極１０と電力用半導体装置１２のゲートパッドまたはエミッタ（ソース）パッドとを電気的に接続する。
次に図１４および図１５に示されるように、電極ブロック１８が露出するようにモールド樹脂１７が装置全体を覆って設けられる。
次に図１６および図１７に示されるように、モールド樹脂１７上面に露出した電極ブロック１８には、陽極端子１９および陰極端子２０がそれぞれＵＳ（Ｕｌｔｒａ Ｓｏｎｉｃ）接合される。このようにして、駆動装置のバスバと接続される半導体装置が形成される。
＜半導体装置の製造方法２＞
図１８〜図２９は、本発明の本実施形態に関する半導体装置１００の製造工程の他の態様を示す図である。以下の説明では、上記の半導体装置の製造方法１と異なる工程について説明し、半導体装置の製造方法１と同様である工程については、その説明を省略する。
図１８および図１９に示されるように、ヒートスプレッダ１４上に、接合材２４を介して電力用半導体装置１２が複数配置された後、図２０および図２１に示されるように、電力用半導体装置１２上に跨がって、電力用半導体装置１２と接合材２４を介して電気的に接続されたプレート電極５が配置される。当該接続は、接合部２６等においてなされる。プレート電極５は、ヒートスプレッダ１４上にも延在している。
次に図２２および図２３に示されるように、プレート電極５上にエポキシシート３を介して両面プリント基板１等が配置されることによって基板一体型電極１０が形成される。また、電極ブロック１８が、ヒートスプレッダ１４上、および、ヒートスプレッダ１４上に延在して配置されている基板一体型電極１０上に、接合材を介して配置される。
また、制御端子２１が、基板一体型電極１０上面側において電気的に接続される。
以下の工程（図２４〜図２９）は、半導体装置の製造方法１と同様である。
上記のように、プレート電極５上に両面プリント基板１等を配置する場合、配置方法としては、例えば、両面プリント基板１をはんだ等によって接合して配置する方法と、両面プリント基板１を両面粘着テープ等によって接着して配置する方法とが考えられる。
しかし、両面プリント基板１をはんだ等によって接合して配置する場合には、ヒートスプレッダ１４と電力用半導体装置１２との接合にもはんだ等を用いることが考えられるため、２回のはんだリフローが必要となり加工費が増加してしまう。また、電力用半導体装置１２上面にはんだ接合を実施する場合、その接合面からはみ出したはんだがボール状となり、電力用半導体装置１２の表面に付着する場合がある。
一方、両面プリント基板１を両面粘着テープ等によって接着して配置する場合には、両面プリント基板１と電力用半導体装置１２との電気的接続のために、ＵＳ接合によるワイヤボンディングが実施される必要がある。しかし、両面プリント基板１へのワイヤボンディングに必要な強度が、両面プリント基板１とプレート電極５との間に得られないために、ワイヤボンディングの信頼性が確保できない場合がある。また、テープの保管および貼り付け作業が容易でなく、加工費が増加してしまう場合がある。
＜前提技術＞
図３２は、本発明の前提技術に関する半導体装置１０２の上面図である。また図３３は、本発明の前提技術に関する半導体装置１０１の断面図である。
図３２および図３３に示されるように、基板２２をヒートスプレッダ１４上に配置した場合、電力用半導体装置１２（ＭＯＳまたはＩＧＢＴ）が４チップしか搭載できていないが、本発明では、６チップの搭載が可能となっており、高密度実装を実現されている。
本実施形態においては、図３２および図３３における基板２２とプレート電極２５とを一体化することで、図８〜図１９に示されるようにプロセス簡略化が図ることができるとともに、本発明の基板上と電力用半導体装置１２のワイヤボンディングを容易にする基板一体型電極１０を実現している。
＜変形例＞
図３０は、本発明の本実施形態に関する変形例である半導体装置１０１の上面図である。また図３１は、本発明の本実施形態に関する変形例である半導体装置１０１の断面図である。
図３０および図３１に示された半導体装置１０１では、ここで、基板一体型電極１０Ａの、電力用半導体装置１２との接合部分の周辺部に開口部２３が設けられていない。他の構成については、半導体装置１００と同様であるので、詳細な説明を省略する。
＜効果＞
本発明に関する実施形態によれば、半導体装置が、板状の電極部材であるプレート電極５と、プレート電極５上に設けられた一体化絶縁シートとしてのエポキシシート３と、エポキシシート３上に設けられた、制御基板としての両面プリント基板１とを備え、プレート電極５と両面プリント基板１とが、エポキシシート３によって一体に形成されている基板一体型電極１０を備える。
このような構成によれば、エポキシシート３を介して、プレート電極５と両面プリント基板１とが一体に形成された基板一体型電極１０を備えることにより、素子搭載領域を拡張し大容量化を実現しつつ、容易に製造可能となる。製造工程を簡略化できることで、製造コストを抑えることもできる。
また、本発明に関する実施形態によれば、両面プリント基板１が、その両面に制御回路パターン２を有する。また、半導体装置が、制御回路パターン２を覆って両面プリント基板１上面に設けられた上面レジスト層としてのソルダーレジスト６を備える。
このような構成によれば、トランスファーモールド成形でモールド樹脂１７が設けられる際のヒートサイクルにおいて、モールド樹脂１７の線膨張率、制御回路パターン２の材料であるＣｕ材の線膨張率およびエポキシシート３の材料であるエポキシ樹脂材の線膨張率の間の差異により応力が働き、モールド樹脂１７の剥離が生じてしまうことを抑制することができる。
また、本発明に関する実施形態によれば、エポキシシート３が、その表面または内部において、板または網目状の金属シールド層としてのシールド４を有する。
このような構成によれば、ＳｉＣデバイス等において高周波スイッチングを行う際に懸念される、ノイズの発生を抑制することができる。
また、本発明に関する実施形態によれば、基板一体型電極１０が半導体素子としての電力用半導体装置１２と接合され、当該接合される部分の周辺において開口部２３が形成されている。
このような構成によれば、電力用半導体装置１２と基板一体型電極１０とが接合されている部分の周囲を開口部２３とすることで、目視検査による当該接合部分の導通状態等を容易に確認することが可能となり、半導体装置の信頼性を高めることができる。
また、本発明に関する実施形態によれば、基板一体型電極１０が電力用半導体装置１２と接合され、当該接合される接合部２６において電力用半導体装置１２側に凸形状が形成されている。
このような構成によれば、露出したプレート電極５にエンボス加工をすることによって、電力用半導体装置１２との電気的な接続の信頼度が向上する。また、エンボス加工によって当該形状を形成することで、電力用半導体装置１２とプレート電極５間の電界の影響を緩和するためのクリアランスを容易に確保することができ、曲げ加工によって凸形状を形成する場合よりも、装置の高密度化が可能となる。
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ａ）板状の電極部材であるプレート電極５上に一体化絶縁シートとしてのエポキシシート３を設ける工程と、（ｂ）エポキシシート３上に制御基板としての両面プリント基板１を設け、プレート電極５と両面プリント基板１とを、エポキシシート３を介して一体に形成する工程と、（ｃ）工程（ｂ）において一体に形成された基板一体型電極１０を、半導体素子としての電力用半導体装置１２と電気的に接続させる工程とを備える。
このような構成によれば、一体に形成された状態の基板一体型電極１０を電力用半導体装置１２に接続されるため、当該接続作業が容易となり、半導体装置の製造工程を簡略化できる。
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ｄ）工程（ｃ）の前に、基板一体型電極１０の電力用半導体装置１２と接合される周辺において、開口部２３を形成する工程を備える。
このような構成によれば、電力用半導体装置１２と基板一体型電極１０との間の電気的接続が適切になされているか否か等を目視確認することが容易となる。よって、半導体装置１００の品質確保が容易となる。
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ｅ）工程（ｃ）の前に、基板一体型電極１０の電力用半導体装置１２と接合される接合部２６において、電力用半導体装置１２側に凸形状を形成する工程を備える。
このような構成によれば、露出したプレート電極５にエンボス加工をすることによって、電力用半導体装置１２との電気的な接続の信頼度が向上する。
また、本発明に関する実施形態によれば、半導体装置の製造方法が、（ｆ）工程（ｃ）の前に、両面プリント基板１両面に制御回路パターン２を設ける工程と、（ｇ）両面プリント基板１上面に、制御回路パターン２を覆う上面レジスト層としてのソルダーレジスト６を設ける工程とを備える。
このような構成によれば、トランスファーモールド成形でモールド樹脂１７が設けられる際のヒートサイクルにおいて、モールド樹脂１７の線膨張率、制御回路パターン２の材料であるＣｕ材の線膨張率およびエポキシシート３の材料であるエポキシ樹脂材の線膨張率の間の差異により応力が働き、モールド樹脂１７の剥離が生じてしまうことを抑制することができる。
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、本実施形態における任意の構成要素の変形もしくは省略が可能である。
１ 両面プリント基板、２ 制御回路パターン、３ エポキシシート、４ シールド、５，２５ プレート電極、６ ソルダーレジスト、１０，１０Ａ 基板一体型電極、１２ 電力用半導体装置、１３ アルミワイヤ、１４ ヒートスプレッダ、１５ 絶縁層、１６ ベース板、１７ モールド樹脂、１８ 電極ブロック、１９ 陽極端子、２０ 陰極端子、２１ 制御端子、２２ 基板、２３ 開口部、２４ 接合材、２６ 接合部、１００，１０１，１０２ 半導体装置。

Claims (13)

  1. 板状の電極部材と、
    前記電極部材上に設けられた一体化絶縁シートと、
    前記一体化絶縁シート上に設けられた、制御基板とを備え、
    前記電極部材と前記制御基板とが、前記一体化絶縁シートによって一体に形成されている基板一体型電極を備えることを特徴とする、
    半導体装置。
  2. 前記制御基板が、その両面に回路パターンを有し、
    前記回路パターンを覆って前記制御基板上面に設けられた上面レジスト層をさらに備えることを特徴とする、
    請求項１に記載の半導体装置。
  3. 前記上面レジスト層が設けられた位置に対応する前記電極部材下面に設けられた下面レジスト層をさらに備えることを特徴とする、
    請求項２に記載の半導体装置。
  4. 前記一体化絶縁シートが、その表面または内部において、板または網目状の金属シールド層を有することを特徴とする、
    請求項１〜３のいずれかに記載の半導体装置。
  5. 前記基板一体型電極と電気的に接続された、半導体素子をさらに備えることを特徴とする、
    請求項１〜４のいずれかに記載の半導体装置。
  6. 前記基板一体型電極が前記半導体素子と接合され、当該接合される部分の周辺において開口部が形成されていることを特徴とする、
    請求項５に記載の半導体装置。
  7. 前記基板一体型電極が前記半導体素子と接合され、当該接合される接合部において前記半導体素子側に凸形状が形成されていることを特徴とする、
    請求項５または６に記載の半導体装置。
  8. 前記基板一体型電極が、前記半導体素子の陰極側と電気的に接続されていることを特徴とする、
    請求項５〜７のいずれかに記載の半導体装置。
  9. （ａ）板状の電極部材上に一体化絶縁シートを設ける工程と、
    （ｂ）前記一体化絶縁シート上に制御基板を設け、前記電極部材と前記制御基板とを、前記一体化絶縁シートを介して一体に形成する工程と、
    （ｃ）前記工程（ｂ）において一体に形成された基板一体型電極を、半導体素子と電気的に接続させる工程とを備えることを特徴とする、
    半導体装置の製造方法。
  10. （ｄ）前記工程（ｃ）の前に、前記基板一体型電極の前記半導体素子と接合される周辺において、開口部を形成する工程をさらに備えることを特徴とする、
    請求項９に記載の半導体装置の製造方法。
  11. （ｅ）前記工程（ｃ）の前に、前記基板一体型電極の前記半導体素子と接合される接合部において、前記半導体素子側に凸形状を形成する工程をさらに備えることを特徴とする、
    請求項９または１０に記載の半導体装置の製造方法。
  12. （ｆ）前記工程（ｃ）の前に、前記制御基板両面に回路パターンを設ける工程と、
    （ｇ）前記制御基板上面に、前記回路パターンを覆う上面レジスト層を設ける工程とをさらに備えることを特徴とする、
    請求項９〜１１のいずれかに記載の半導体装置の製造方法。
  13. （ｈ）前記工程（ｇ）で設けられた前記上面レジスト層の位置に対応する前記電極部材下面に、下面レジスト層を設ける工程をさらに備えることを特徴とする、
    請求項１２に記載の半導体装置の製造方法。
JP2013021036A 2013-02-06 2013-02-06 半導体装置およびその製造方法 Expired - Fee Related JP5930980B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013021036A JP5930980B2 (ja) 2013-02-06 2013-02-06 半導体装置およびその製造方法
DE102013219959.7A DE102013219959B4 (de) 2013-02-06 2013-10-01 Halbleitervorrichtung und Verfahren zum Herstellen derselben
US14/061,417 US9093277B2 (en) 2013-02-06 2013-10-23 Semiconductor device and method of manufacturing the same
CN201410045315.8A CN103972277B (zh) 2013-02-06 2014-02-07 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013021036A JP5930980B2 (ja) 2013-02-06 2013-02-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014154613A JP2014154613A (ja) 2014-08-25
JP5930980B2 true JP5930980B2 (ja) 2016-06-08

Family

ID=51206143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013021036A Expired - Fee Related JP5930980B2 (ja) 2013-02-06 2013-02-06 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9093277B2 (ja)
JP (1) JP5930980B2 (ja)
CN (1) CN103972277B (ja)
DE (1) DE102013219959B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9888283B2 (en) 2013-03-13 2018-02-06 Nagrastar Llc Systems and methods for performing transport I/O
JP6447842B2 (ja) * 2015-02-02 2019-01-09 株式会社村田製作所 半導体モジュール
JP2016162888A (ja) * 2015-03-02 2016-09-05 株式会社デンソー 電子装置
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
US11749633B2 (en) 2019-04-18 2023-09-05 Hitachi Energy Switzerland Ag Power semiconductor module with laser-welded leadframe
WO2022201426A1 (ja) * 2021-03-25 2022-09-29 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5012772B1 (ja) 1970-06-08 1975-05-14
CA989884A (en) 1972-04-10 1976-05-25 Richard L. Speaker Conveying apparatus including tilting support structures
JPS512772A (en) 1974-06-27 1976-01-10 Matsushita Electric Works Ltd Goseijushihifukukinzokubanno seizoho
US5639990A (en) 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
US5506375A (en) * 1993-02-22 1996-04-09 Wacom Co., Ltd. Circuit board for coordinate detecting apparatus with noise suppression
US5667884A (en) * 1993-04-12 1997-09-16 Bolger; Justin C. Area bonding conductive adhesive preforms
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
JP3481663B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 回路基板及びその製造方法
US5424918A (en) * 1994-03-31 1995-06-13 Hewlett-Packard Company Universal hybrid mounting system
US5929375A (en) * 1996-05-10 1999-07-27 Ford Motor Company EMI protection and CTE control of three-dimensional circuitized substrates
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
JPH1065034A (ja) * 1996-08-21 1998-03-06 Ngk Spark Plug Co Ltd 電子部品用配線基板及び電子部品パッケージ
JP2002043510A (ja) * 2000-07-24 2002-02-08 Mitsubishi Electric Corp 半導体パワーモジュールおよびその製造方法
JP4218193B2 (ja) 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
JP2003068940A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 電力用半導体装置
US6538313B1 (en) * 2001-11-13 2003-03-25 National Semiconductor Corporation IC package with integral substrate capacitor
JP4401070B2 (ja) 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
WO2004093506A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
JP4189666B2 (ja) 2003-10-22 2008-12-03 株式会社安川電機 パワーモジュール
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
JP2007266527A (ja) * 2006-03-30 2007-10-11 Toyota Motor Corp 車両用インバータ装置
US7999363B2 (en) * 2007-01-25 2011-08-16 Alpha & Omega Semiconductor, Ltd Structure and method for self protection of power device
JP2009224534A (ja) 2008-03-17 2009-10-01 Yaskawa Electric Corp パワーモジュール
JP5012772B2 (ja) 2008-11-28 2012-08-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2010166025A (ja) * 2008-12-19 2010-07-29 Panasonic Corp 実装構造
JP5434857B2 (ja) * 2010-09-15 2014-03-05 株式会社デンソー 半導体モジュール
JP5414644B2 (ja) 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE102013219959B4 (de) 2019-04-18
US9093277B2 (en) 2015-07-28
CN103972277A (zh) 2014-08-06
CN103972277B (zh) 2017-06-27
JP2014154613A (ja) 2014-08-25
US20140217600A1 (en) 2014-08-07
DE102013219959A1 (de) 2014-08-07

Similar Documents

Publication Publication Date Title
JP5930980B2 (ja) 半導体装置およびその製造方法
JP4438489B2 (ja) 半導体装置
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
JP5975180B2 (ja) 半導体モジュール
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
US8860196B2 (en) Semiconductor package and method of fabricating the same
JP2015220429A (ja) 半導体装置
JP6319137B2 (ja) 半導体装置及びその製造方法
JP2009141000A (ja) 半導体装置
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP2008258547A (ja) 半導体装置およびその製造方法
JP2017123360A (ja) 半導体モジュール
KR20130045596A (ko) 전력 모듈 패키지 및 그 제조방법
US20130083492A1 (en) Power module package and method of manufacturing the same
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6741419B2 (ja) 半導体パッケージおよびその製造方法
JP5840102B2 (ja) 電力用半導体装置
JP2004235566A (ja) 電力用半導体装置
JP4949159B2 (ja) 回路基板及びこれを用いたパッケージ並びに電子装置
JP5682511B2 (ja) 半導体モジュール
JP2017135144A (ja) 半導体モジュール
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2007042738A (ja) 半導体装置
JP2020024998A (ja) 半導体装置及びその製造方法
JP2014220329A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160426

R150 Certificate of patent or registration of utility model

Ref document number: 5930980

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees