JP6447842B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP6447842B2 JP6447842B2 JP2016573311A JP2016573311A JP6447842B2 JP 6447842 B2 JP6447842 B2 JP 6447842B2 JP 2016573311 A JP2016573311 A JP 2016573311A JP 2016573311 A JP2016573311 A JP 2016573311A JP 6447842 B2 JP6447842 B2 JP 6447842B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- sealing resin
- insulating base
- semiconductor
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
図1(A)、(B)、図2、図3に、本発明の第1実施形態にかかる半導体モジュール100を示す。
(B)においては、後述する封止樹脂8の図示を省略して、その部分を破線で示している。
図11に、第2実施形態にかかる半導体モジュール200を示す。ただし、図11は、半導体モジュール200の断面図である。図1〜3に示した第1実施形態にかかる半導体モジュール100では、半導体スイッチング素子1a〜1sにMOSFETを使用した。そのため、半導体モジュール100では、還流ダイオードを使用することなく、インバータが構成された。
ラトランジスタ)を使用した。したがって、半導体モジュール200には、6個のダイオード9a〜9fが使用されている(図11において、ダイオード9c、9fのみを図示)。
第3実施形態にかかる半導体モジュール300を、図12に示す。ただし、図12は、半導体モジュール300の断面図である。
第4実施形態にかかる半導体モジュール400を、図13(A)、(B)に示す。ただし、図13(A)は、半導体モジュール400の断面図である。図13(B)は、半導体モジュール400の等価回路図である。
具体的には、半導体モジュール400は、図13(A)に示すように、シャント抵抗素子20が追加されている。
第5実施形態にかかる半導体モジュール500は、第1実施形態にかかる半導体モジュール100の構成要素の材質に一部変更を加えた。構造そのものには変更がないので、半導体モジュール100を説明した図1、図2を援用して半導体モジュール500を説明する。
2a、2b、2c、2d、2e、2f・・・金属ブロック
3a、3b、3c、3d、3e、3f・・・ワイヤー
4・・・はんだ
51a、51s、51t、52a、52b、52c、52d、52e、52f、52g、52s、52t、53a、53b、53c、53d、53s、53t、53u・・・リード端子
6a、6b、6c、6d、6f、6g・・・絶縁基材
8・・・封止樹脂
9a、9b・・・ダイオード
10a、10b・・・放熱板
20・・・シャント抵抗素子
100、200、300、400、500・・・半導体モジュール
Claims (10)
- 少なくとも、複数の半導体スイッチング素子と、複数のリード端子とが、封止樹脂に封止された半導体モジュールであって、
前記封止樹脂には、さらに、複数の板状の絶縁基材が封止され、
前記絶縁基材には、前記リード端子が接合され、
前記絶縁基材が、前記封止樹脂内において、上下方向に間隔を空けて、少なくとも3層に分けて配置されることにより、前記リード端子も、前記封止樹脂内において、上下方向に間隔を空けて、少なくとも3層に分けて配置され、
前記半導体スイッチング素子は、一方の主面に信号電極パッドと一方の電源電極パッドが形成され、他方の主面に他方の電源電極パッドが形成され、
前記半導体スイッチング素子の両主面に形成された電源電極パッドは、直接または間接に、所定の前記リード端子に接合され、
前記半導体スイッチング素子の一方の主面に形成された信号電極パッドは、ワイヤーにより、所定の前記リード端子にワイヤーボンディングされ、
前記リード端子の少なくとも一部のものが、前記封止樹脂から外部に導出され、
前記少なくとも3層に分けて配置されたリード端子のうち、少なくとも1層に配置されたリード端子が、両主面において、異なる2枚の前記絶縁基材に接合されており、当該2枚の絶縁基材の間に、前記封止樹脂が充填されている半導体モジュール。 - 前記絶縁基材に、両主面間を貫通した開口が形成され、当該開口に、当該絶縁基材に接合された前記リード端子の少なくとも一部分が配置されている、請求項1に記載された半導体モジュール。
- 前記絶縁基材がフィラーの含有された樹脂からなり、前記封止樹脂がフィラーの含有されていない樹脂からなる、または、前記絶縁基材および前記封止樹脂がフィラーの含有された樹脂からなり、当該封止樹脂の前記フィラーの含有体積率が、当該絶縁基材の前記フィラーの含有体積率よりも低い、請求項1または2に記載された半導体モジュール。
- 前記絶縁基材がセラミックスからなり、前記リード端子が、少なくとも、前記セラミックスの構成成分と反応する活性な金属と、Agと、Cuとを含む合金を介して、前記絶縁基材に接合された、請求項1または2に記載された半導体モジュール。
- 少なくとも1個の前記半導体スイッチング素子の一方の主面に形成された前記電源電極パッドが、金属ブロックを介して、所定の前記リード端子に接合されている、請求項1ないし4のいずれか1項に記載された半導体モジュール。
- 前記封止樹脂の少なくとも一方の主面から放熱板が露出されている、請求項1ないし5のいずれか1項に記載された半導体モジュール。
- 前記封止樹脂に、さらに受動素子が封止されている、請求項1ないし6のいずれか1項に記載された半導体モジュール。
- 前記受動素子が、シャント抵抗素子、または/および、サーミスタ素子である、請求項7に記載された半導体モジュール。
- 前記封止樹脂に、さらに還流ダイオードが封止されている、請求項1ないし8のいずれか1項に記載された半導体モジュール。
- 前記半導体モジュールがインバータである、請求項1ないし9のいずれか1項に記載された半導体モジュール。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015018713 | 2015-02-02 | ||
JP2015018713 | 2015-02-02 | ||
PCT/JP2016/052445 WO2016125669A1 (ja) | 2015-02-02 | 2016-01-28 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016125669A1 JPWO2016125669A1 (ja) | 2017-10-12 |
JP6447842B2 true JP6447842B2 (ja) | 2019-01-09 |
Family
ID=56564017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016573311A Active JP6447842B2 (ja) | 2015-02-02 | 2016-01-28 | 半導体モジュール |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6447842B2 (ja) |
WO (1) | WO2016125669A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4057407B2 (ja) * | 2002-12-12 | 2008-03-05 | 三菱電機株式会社 | 半導体パワーモジュール |
JP2007059860A (ja) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
JP2009252838A (ja) * | 2008-04-02 | 2009-10-29 | Mitsubishi Electric Corp | 半導体装置 |
WO2009150875A1 (ja) * | 2008-06-12 | 2009-12-17 | 株式会社安川電機 | パワーモジュールおよびその制御方法 |
JP2012164697A (ja) * | 2011-02-03 | 2012-08-30 | Mitsubishi Electric Corp | 電力用パワーモジュール及び電力用半導体装置 |
JP2013030710A (ja) * | 2011-07-29 | 2013-02-07 | Sanyo Electric Co Ltd | 半導体モジュール |
JP2013065620A (ja) * | 2011-09-15 | 2013-04-11 | Sumitomo Electric Ind Ltd | 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法 |
JP5930980B2 (ja) * | 2013-02-06 | 2016-06-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2016
- 2016-01-28 WO PCT/JP2016/052445 patent/WO2016125669A1/ja active Application Filing
- 2016-01-28 JP JP2016573311A patent/JP6447842B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016125669A1 (ja) | 2017-10-12 |
WO2016125669A1 (ja) | 2016-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
US10510640B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US10559538B2 (en) | Power module | |
KR20170073618A (ko) | 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법 | |
JP2006134990A (ja) | 半導体装置 | |
WO2017217369A1 (ja) | 電力用半導体装置 | |
JP6261642B2 (ja) | 電力半導体装置 | |
JP6685470B2 (ja) | 半導体装置およびその製造方法、ならびに電力変換装置 | |
JP2019216214A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
US20140084438A1 (en) | Semiconductor device and method of manufacturing same | |
JP2017123360A (ja) | 半導体モジュール | |
WO2014021077A1 (ja) | 多層基板および多層基板を用いたパワーモジュール | |
JP6380561B2 (ja) | 半導体モジュール | |
JP5267021B2 (ja) | 半導体装置およびそれを用いたインバータ回路 | |
JP6972174B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2016152385A (ja) | パワーモジュール用基板及びパワーモジュール | |
JP6447842B2 (ja) | 半導体モジュール | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP2014072314A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP7183722B2 (ja) | 板はんだおよび半導体装置の製造方法 | |
JP6794734B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN117083708A (zh) | 半导体装置及半导体装置的制造方法 | |
JP2017135262A (ja) | 半導体モジュール | |
JP2013161996A (ja) | 半導体装置 | |
JP2015037149A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6447842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |