JP5267021B2 - 半導体装置およびそれを用いたインバータ回路 - Google Patents
半導体装置およびそれを用いたインバータ回路 Download PDFInfo
- Publication number
- JP5267021B2 JP5267021B2 JP2008252790A JP2008252790A JP5267021B2 JP 5267021 B2 JP5267021 B2 JP 5267021B2 JP 2008252790 A JP2008252790 A JP 2008252790A JP 2008252790 A JP2008252790 A JP 2008252790A JP 5267021 B2 JP5267021 B2 JP 5267021B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- igbt
- heat radiating
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Description
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば3相インバータ回路に適用されるものである。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。上記第1実施形態では、第1半導体装置1において第1、第2放熱部材10、11が設けられた側では、第1、第2放熱部材10、11は別部材であるので、第1放熱部材10と第2放熱部材11との間に樹脂が配置されることになる。しかし、第1半導体装置1において第1、第2放熱部材10、11の反対側に設けられた第3放熱部材12はIGBTチップ13およびダイオードチップ14に共通の部材となるため、上記のような隙間がない。このため、第1半導体装置1において第1、第2放熱部材11側と第3放熱部材12側とでは応力のバランスが偏る可能性がある。
本実施形態では、第1、第2実施形態と異なる部分についてのみ説明する。図5は、本実施形態に係る第3半導体装置の断面図である。この図に示されるように、第3半導体装置3は、第1、第2、第4、第5放熱部材10、11、21、22の4つの放熱部材を備えている。
本実施形態では、第1〜第3実施形態と異なる部分についてのみ説明する。本実施形態では、1つの半導体装置で上下アーム33が構成されていることが特徴となっている。
上記各実施形態では、コーティング膜20が形成されたものが示されているが、これは一例であって、該コーティング膜20が形成されていなくても良い。
11 第2放熱部材
12 第3放熱部材
12a 切り込み部
13 IGBTチップ
13a IGBTチップの裏面
13b IGBTチップの表面
14 ダイオードチップ
14a ダイオードチップの表面
14b ダイオードチップの裏面
17 モールド樹脂
21 第4放熱部材
22 第5放熱部材
31 上アーム
32 下アーム
33 上下アーム
40 貼付金属
Claims (8)
- IGBT素子が形成され、裏面(13a)側から表面(13b)側に電流が流れるように構成されたIGBTチップ(13)と、
還流用ダイオード素子が形成され、表面(14a)側から裏面(14b)側に電流が流れるように構成されたダイオードチップ(14)と、
前記IGBTチップ(13)の表面(13b)に熱的および電気的に接続された第1放熱部材(10)と、
前記ダイオードチップ(14)の裏面(14b)に熱的および電気的に接続された第2放熱部材(11)と、
前記IGBTチップ(13)の裏面(13a)および前記ダイオードチップ(14)の表面(14a)に熱的および電気的に接続された第3放熱部材(12)と、
前記第1放熱部材(10)のうち前記IGBTチップ(13)が接続された面とは反対側の面と、前記第2放熱部材(11)のうち前記ダイオードチップ(14)が接続された面とは反対側の面と、前記第3放熱部材(12)のうち前記IGBTチップ(13)および前記ダイオードチップ(14)が接続された面とは反対側の面とがそれぞれ露出するように、前記IGBTチップ(13)、前記ダイオードチップ(14)、および前記各放熱部材(10〜12)を封止したモールド樹脂(17)とを備えていることを特徴とする半導体装置。 - IGBT素子が形成され、裏面(13a)側から表面(13b)側に電流が流れるように構成されたIGBTチップ(13)と、
還流用ダイオード素子が形成され、表面(14a)側から裏面(14b)側に電流が流れるように構成されたダイオードチップ(14)と、
前記ダイオードチップ(14)の表面(14a)に熱的および電気的に接続された第1放熱部材(10)と、
前記IGBTチップ(13)の裏面(13a)に熱的および電気的に接続された第2放熱部材(11)と、
前記IGBTチップ(13)の表面(13b)および前記ダイオードチップ(14)の裏面(14b)に熱的および電気的に接続された第3放熱部材(12)と、
前記第1放熱部材(10)のうち前記ダイオードチップ(14)が接続された面とは反対側の面と、前記第2放熱部材(11)のうち前記IGBTチップ(13)が接続された面とは反対側の面と、前記第3放熱部材(12)のうち前記IGBTチップ(13)および前記ダイオードチップ(14)が接続された面とは反対側の面とがそれぞれ露出するように、前記IGBTチップ(13)、前記ダイオードチップ(14)、および前記各放熱部材(10〜12)を封止したモールド樹脂(17)とを備えていることを特徴とする半導体装置。 - 前記第3放熱部材(12)のうち前記IGBTチップ(13)および前記ダイオードチップ(14)が接続された面とは反対側の面には、該面が凹んだ切り込み部(12a)が形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 請求項1または3に記載の半導体装置を第1半導体装置とし、請求項2または3に記載の半導体装置を第2半導体装置とし、
前記第1半導体装置の第3放熱部材(12)と前記第2半導体装置の第3放熱部材(12)とが電気的に接続され、前記第1半導体装置の第1放熱部材(10)と前記第2半導体装置の第1放熱部材(10)とが電気的に接続され、さらに前記第1半導体装置の第2放熱部材(11)と前記第2半導体装置の第2放熱部材(11)とが電気的に接続されることにより、前記第1半導体装置の前記ダイオードチップ(14)の還流用ダイオード素子と前記第2半導体装置の前記IGBTチップ(13)のIGBT素子とで上アーム(31)が構成されると共に、前記第1半導体装置の前記IGBTチップ(13)のIGBT素子と前記第2半導体装置の前記ダイオードチップ(14)の還流用ダイオード素子とで下アーム(32)が構成されており、
前記上アーム(31)と前記下アーム(32)とで上下アーム(33)が構成され、この上下アーム(33)が3つ並列に接続されることで回路が構成されていることを特徴とするインバータ回路。 - IGBT素子が形成され、裏面(13a)側から表面(13b)側に電流が流れるように構成されたIGBTチップ(13)と、
還流用ダイオード素子が形成され、表面(14a)側から裏面(14b)側に電流が流れるように構成されたダイオードチップ(14)と、
前記IGBTチップ(13)の表面(13b)に熱的および電気的に接続された第1放熱部材(10)と、
前記ダイオードチップ(14)の裏面(14b)に熱的および電気的に接続された第2放熱部材(11)と、
前記IGBTチップ(13)の裏面(13a)に熱的および電気的に接続された第3放熱部材(21)と、
前記ダイオードチップ(14)の表面(14a)に熱的および電気的に接続された第4放熱部材(22)と、
前記第1放熱部材(10)のうち前記IGBTチップ(13)が接続された面とは反対側の面と、前記第2放熱部材(11)のうち前記ダイオードチップ(14)が接続された面とは反対側の面と、前記第3放熱部材(21)のうち前記IGBTチップ(13)が接続された面とは反対側の面と、前記第4放熱部材(22)のうち前記ダイオードチップ(14)が接続された面とは反対側の面とがそれぞれ露出するように、前記IGBTチップ(13)、前記ダイオードチップ(14)、および前記各放熱部材(10、11、21、22)を封止したモールド樹脂(17)とを備えていることを特徴とする半導体装置。 - 請求項5に記載された半導体装置において、前記第1放熱部材(10)および前記第2放熱部材(11)にシート状の貼付金属(40)が貼り付けられることで前記第1放熱部材(10)と前記第2放熱部材(11)とが同電位とされたものを第1半導体装置とし、
請求項5に記載された半導体装置において、前記第3放熱部材(21)および前記第4放熱部材(22)にシート状の貼付金属(40)が貼り付けられることで前記第3放熱部材(21)と前記第4放熱部材(22)とが同電位にされたものを第2半導体装置とし、
前記第1半導体装置に設けられた貼付金属(40)と前記第2半導体装置に設けられた貼付金属(40)とが電気的に接続され、前記第1半導体装置の第1放熱部材(10)と前記第2半導体装置の第4放熱部材(22)とが電気的に接続され、さらに前記第1半導体装置の第2放熱部材(11)と前記第2半導体装置の第3放熱部材(12)とが電気的に接続されることにより、前記第1半導体装置の前記ダイオードチップ(14)の還流用ダイオード素子と前記第2半導体装置の前記IGBTチップ(13)のIGBT素子とで上アーム(31)が構成されると共に、前記第1半導体装置の前記IGBTチップ(13)のIGBT素子と前記第2半導体装置の前記ダイオードチップ(14)の還流用ダイオード素子とで下アーム(32)が構成されており、
前記上アーム(31)と前記下アーム(32)とで上下アーム(33)が構成され、この上下アーム(33)が3つ並列に接続されることで回路が構成されていることを特徴とするインバータ回路。 - IGBT素子が形成され、裏面(13a)側から表面(13b)側に電流が流れるように構成された2つのIGBTチップ(13)と、
還流用ダイオード素子が形成され、表面(14a)側から裏面(14b)側に電流が流れるように構成された2つのダイオードチップ(14)と、
前記一方のIGBTチップ(13)の表面(13b)および前記一方のダイオードチップ(14)の表面(14a)に熱的および電気的に接続された第1放熱部材(10)と、
前記他方のダイオードチップ(14)の裏面(14b)および前記他方のIGBTチップ(13)の裏面(13a)に熱的および電気的に接続された第2放熱部材(11)と、
前記一方のIGBTチップ(13)の裏面(13a)、前記一方のダイオードチップ(14)の裏面(14b)、前記他方のIGBTチップ(13)の表面(13b)、および前記他方のダイオードチップ(14)の表面(14a)に熱的および電気的に接続された第3放熱部材(12)と、
前記第1放熱部材(10)のうち前記一方のIGBTチップ(13)および前記ダイオードチップ(14)が接続された面とは反対側の面と、前記第2放熱部材(11)のうち前記他方のダイオードチップ(14)および前記IGBTチップ(13)が接続された面とは反対側の面と、前記第3放熱部材(12)のうち前記各IGBTチップ(13)および前記各ダイオードチップ(14)が接続された面とは反対側の面とがそれぞれ露出するように、前記各IGBTチップ(13)、前記各ダイオードチップ(14)、および前記各放熱部材(10〜12)を封止したモールド樹脂(17)とを備えていることを特徴とする半導体装置。 - 請求項7に記載された半導体装置において、前記一方のダイオードチップ(14)の還流用ダイオード素子と前記他方のIGBTチップ(13)のIGBT素子とで上アーム(31)が構成されると共に、前記一方のIGBTチップ(13)のIGBT素子と前記他方のダイオードチップ(14)の還流用ダイオード素子とで下アーム(32)が構成され、さらに前記上アーム(31)と前記下アーム(32)とで上下アーム(33)が構成されており、
前記半導体装置が3つ備えられ、前記各半導体装置の前記各上下アーム(33)が3つ並列に接続されることで回路が構成されていることを特徴とするインバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252790A JP5267021B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体装置およびそれを用いたインバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252790A JP5267021B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体装置およびそれを用いたインバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087111A JP2010087111A (ja) | 2010-04-15 |
JP5267021B2 true JP5267021B2 (ja) | 2013-08-21 |
Family
ID=42250810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008252790A Expired - Fee Related JP5267021B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体装置およびそれを用いたインバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5267021B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5488196B2 (ja) * | 2010-05-20 | 2014-05-14 | トヨタ自動車株式会社 | 半導体装置 |
JP5733092B2 (ja) * | 2011-08-03 | 2015-06-10 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
JP5500290B2 (ja) * | 2013-04-23 | 2014-05-21 | トヨタ自動車株式会社 | 半導体装置 |
JP6064928B2 (ja) * | 2014-02-13 | 2017-01-25 | トヨタ自動車株式会社 | 半導体装置 |
JP6344215B2 (ja) | 2014-11-21 | 2018-06-20 | 株式会社デンソー | 半導体装置及びパワーモジュール |
JP6689708B2 (ja) * | 2016-08-10 | 2020-04-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3129020B2 (ja) * | 1992-04-09 | 2001-01-29 | 富士電機株式会社 | 半導体装置 |
JP3879150B2 (ja) * | 1996-08-12 | 2007-02-07 | 株式会社デンソー | 半導体装置 |
WO1998012748A1 (fr) * | 1996-09-18 | 1998-03-26 | Hitachi, Ltd. | Module a semiconducteur de jonction |
JP4192396B2 (ja) * | 2000-04-19 | 2008-12-10 | 株式会社デンソー | 半導体スイッチングモジュ−ル及びそれを用いた半導体装置 |
JP4239580B2 (ja) * | 2002-12-13 | 2009-03-18 | 株式会社デンソー | 半導体装置 |
JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
JP2006140217A (ja) * | 2004-11-10 | 2006-06-01 | Toyota Motor Corp | 半導体モジュール |
JP4532303B2 (ja) * | 2005-02-08 | 2010-08-25 | トヨタ自動車株式会社 | 半導体モジュール |
JP4581885B2 (ja) * | 2005-07-22 | 2010-11-17 | 株式会社デンソー | 半導体装置 |
JP4840165B2 (ja) * | 2007-01-29 | 2011-12-21 | 株式会社デンソー | 半導体装置 |
-
2008
- 2008-09-30 JP JP2008252790A patent/JP5267021B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010087111A (ja) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
JP6065995B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6665926B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5267021B2 (ja) | 半導体装置およびそれを用いたインバータ回路 | |
JP2010027814A (ja) | 電力用半導体装置 | |
JP5659938B2 (ja) | 半導体ユニットおよびそれを用いた半導体装置 | |
WO2005119896A1 (ja) | インバータ装置 | |
JP7088132B2 (ja) | 半導体装置及び電子装置 | |
JP2015076562A (ja) | パワーモジュール | |
US20130112993A1 (en) | Semiconductor device and wiring substrate | |
JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US11315850B2 (en) | Semiconductor device | |
JP2017123360A (ja) | 半導体モジュール | |
JP2021068783A (ja) | 半導体装置 | |
JP4356494B2 (ja) | 半導体装置 | |
JP4695041B2 (ja) | 半導体装置 | |
JP2013113638A (ja) | 半導体装置 | |
JP5083294B2 (ja) | 電力用半導体装置 | |
JP2007288044A (ja) | 半導体装置 | |
JP5682511B2 (ja) | 半導体モジュール | |
JP4258411B2 (ja) | 半導体装置 | |
JP4055700B2 (ja) | 半導体装置 | |
JP2017069352A (ja) | 半導体装置 | |
JP2023141693A (ja) | 半導体装置 | |
JP5494590B2 (ja) | 半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5267021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |