JP3129020B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3129020B2 JP3129020B2 JP05081002A JP8100293A JP3129020B2 JP 3129020 B2 JP3129020 B2 JP 3129020B2 JP 05081002 A JP05081002 A JP 05081002A JP 8100293 A JP8100293 A JP 8100293A JP 3129020 B2 JP3129020 B2 JP 3129020B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- container
- semiconductor device
- semiconductor
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、例えばバイポーラトラ
ンジスタの表面部にＭＯＳ構造を有し、電圧駆動のスイ
ッチング素子として用いられる絶縁ゲート型バイポーラ
トランジスタ(以下ＩＧＢＴと記す) 素子のように一主
面上に主電極と制御電極を有する半導体素体の１個ある
いは複数個を容器の中に収容した半導体装置に関する。
ンジスタの表面部にＭＯＳ構造を有し、電圧駆動のスイ
ッチング素子として用いられる絶縁ゲート型バイポーラ
トランジスタ(以下ＩＧＢＴと記す) 素子のように一主
面上に主電極と制御電極を有する半導体素体の１個ある
いは複数個を容器の中に収容した半導体装置に関する。
【０００２】
【従来の技術】近年スイッチング素子として伝導度変調
を利用したＭＯＳＦＥＴ、いわゆるＩＧＢＴが注目され
ている。ＩＧＢＴはＭＯＳＦＥＴ同様に入力インピーダ
ンスが高く、またバイポーラトランジスタと同様にオン
抵抗が低くできる。図２は、ＩＧＢＴの基本構造を示
す。この構造においては、ｎ- 層11の表面層内にｐベー
ス領域12、さらにその表面層内にｎ+ エミッタ領域13と
がそれぞれ選択的に形成されている。ｐベース領域12の
ｎ- 層11とｎ+ エミッタ領域13ではさまれた表面部分は
チャネル領域14となる部分で、その上にゲート絶縁膜15
を介して、ゲート電極16が形成されている。ｎ+ エミッ
タ領域13の一部にはｐベース領域12と共通にエミッタ電
極17が接触している。エミッタ電極17はゲート電極16と
絶縁膜18で絶縁されている。ｎ- 層11の他側には高不純
物濃度のｎバッファ層19が設けられ、さらにｎ+ バッフ
ァ層19の下層ｐ+ コレクタ層20が形成されている。そし
て、ｐ + コレクタ層20にはコレクタ電極21が接触してい
る。
を利用したＭＯＳＦＥＴ、いわゆるＩＧＢＴが注目され
ている。ＩＧＢＴはＭＯＳＦＥＴ同様に入力インピーダ
ンスが高く、またバイポーラトランジスタと同様にオン
抵抗が低くできる。図２は、ＩＧＢＴの基本構造を示
す。この構造においては、ｎ- 層11の表面層内にｐベー
ス領域12、さらにその表面層内にｎ+ エミッタ領域13と
がそれぞれ選択的に形成されている。ｐベース領域12の
ｎ- 層11とｎ+ エミッタ領域13ではさまれた表面部分は
チャネル領域14となる部分で、その上にゲート絶縁膜15
を介して、ゲート電極16が形成されている。ｎ+ エミッ
タ領域13の一部にはｐベース領域12と共通にエミッタ電
極17が接触している。エミッタ電極17はゲート電極16と
絶縁膜18で絶縁されている。ｎ- 層11の他側には高不純
物濃度のｎバッファ層19が設けられ、さらにｎ+ バッフ
ァ層19の下層ｐ+ コレクタ層20が形成されている。そし
て、ｐ + コレクタ層20にはコレクタ電極21が接触してい
る。
【０００３】このようなＩＧＢＴでは、エミッタ電極17
を接地し、ゲート電極16に電圧を印加することにより、
ｎ+ エミッタ領域13からチャネル領域14を通ってｎ- 層
11に電子電流が注入される。ｎ- 層11に注入された電子
電流がｎ+ バッファ層19に達すると、ｎ+ バッファ層19
とｐ+ コレクタ層20によるｎ+ ／ｐ+ のビルトイン電圧
を電子を蓄積させることで回復するので、ｐ+ コレクタ
層20への電子の注入が起こり、それによってｐ+ コレク
タ層20からｎ+ バッファ層19およびｎ- 層11への正孔の
注入がおこり、その結果ｎ+ バッファ層19およびｎ- 層
11において伝導度変調がおこる。ｎ- 層11に注入された
正孔電流は、ｐベース領域12のｎ+ エミッタ領域13直下
を通りエミッタ電極17へ抜ける。エミッタ電極17はｐベ
ース領域12とｎ+ エミッタ領域13を短絡しているので、
ｐ+ コレクタ層20、ｎ+ バッファ層19およびｎ- 層11、
ｐベース領域12、ｎ+ エミッタ領域13からなるｐｎｐｎ
構造のサイリスタ動作を阻止し、ゲート・エミッタ間電
位をゼロにすることで素子をターンオフすることができ
る。
を接地し、ゲート電極16に電圧を印加することにより、
ｎ+ エミッタ領域13からチャネル領域14を通ってｎ- 層
11に電子電流が注入される。ｎ- 層11に注入された電子
電流がｎ+ バッファ層19に達すると、ｎ+ バッファ層19
とｐ+ コレクタ層20によるｎ+ ／ｐ+ のビルトイン電圧
を電子を蓄積させることで回復するので、ｐ+ コレクタ
層20への電子の注入が起こり、それによってｐ+ コレク
タ層20からｎ+ バッファ層19およびｎ- 層11への正孔の
注入がおこり、その結果ｎ+ バッファ層19およびｎ- 層
11において伝導度変調がおこる。ｎ- 層11に注入された
正孔電流は、ｐベース領域12のｎ+ エミッタ領域13直下
を通りエミッタ電極17へ抜ける。エミッタ電極17はｐベ
ース領域12とｎ+ エミッタ領域13を短絡しているので、
ｐ+ コレクタ層20、ｎ+ バッファ層19およびｎ- 層11、
ｐベース領域12、ｎ+ エミッタ領域13からなるｐｎｐｎ
構造のサイリスタ動作を阻止し、ゲート・エミッタ間電
位をゼロにすることで素子をターンオフすることができ
る。
【０００４】このようなＩＧＢＴの電流容量を増大させ
るには、図３に示すような基本構造を一つのシリコン素
体に複数個形成する。この場合、複数のエミッタ電極17
およびコレクタ電極20はそれぞれ連結されて一体とさ
れ、ゲート電極16はゲートリードを介して相互に接続さ
れる。あるいは一つの容器に複数個のＩＧＢＴシリコン
素体を収容し、並列接続する。
るには、図３に示すような基本構造を一つのシリコン素
体に複数個形成する。この場合、複数のエミッタ電極17
およびコレクタ電極20はそれぞれ連結されて一体とさ
れ、ゲート電極16はゲートリードを介して相互に接続さ
れる。あるいは一つの容器に複数個のＩＧＢＴシリコン
素体を収容し、並列接続する。
【０００５】
【発明が解決しようとする課題】一般の電力用素子でそ
うであるように、ＩＧＢＴでも導通時にシリコン素体内
で発生する熱を放散して素体温度を一定温度以下に抑え
ることが重要である。コレクタ電極21を支持板にろう付
けすれば、その支持板を介して容易に放熱できるが、エ
ミッタ電極17への通電をアルミニウム導線をボンディン
グして行う場合には、素体上面からの放熱は期待できな
い。また、アルミニウム導線の持つインダクタンスによ
って周波数の高い分野への適用が困難となってくる。
うであるように、ＩＧＢＴでも導通時にシリコン素体内
で発生する熱を放散して素体温度を一定温度以下に抑え
ることが重要である。コレクタ電極21を支持板にろう付
けすれば、その支持板を介して容易に放熱できるが、エ
ミッタ電極17への通電をアルミニウム導線をボンディン
グして行う場合には、素体上面からの放熱は期待できな
い。また、アルミニウム導線の持つインダクタンスによ
って周波数の高い分野への適用が困難となってくる。
【０００６】本発明の目的は、一主面上に主電極および
制御電極を有する半導体素体の上下両面から放熱するこ
とにより電流容量を増大でき、さらに内部インダクタン
スの小さい半導体装置を提供することにある。
制御電極を有する半導体素体の上下両面から放熱するこ
とにより電流容量を増大でき、さらに内部インダクタン
スの小さい半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、一主面上に主電極および制御電極を有
する半導体素体の１個あるいは複数個が一つの容器に収
容され、複数の制御電極が共通の制御端子に接続される
半導体装置において、半導体素体の両主面にそれぞれ存
在する主電極に半導体材料に熱膨脹係数の近似した金属
材料よりなる電極体が接合され、電極体の反半導体素体
側の面が容器の端子板に対向するか、あるいは反半導体
素体側で容器外面に露出し、各制御電極が容器の絶縁性
側壁を貫通する制御端子に接続される共通配線と接続さ
れたものとする。そして、それぞれ冷却手段を備えた接
触体が容器両面の端子板あるいは露出する電極体に加圧
して使用されることが有効である。また、制御電極のう
ちの一部と共通配線との接続配線が中間で除去されたこ
と、制御電極が導線によって共通配線と接続されるか、
あるいは共通配線が２枚の絶縁板の間にはさまれ、一方
の絶縁板の一面に共通配線と接続される複数の突出電極
が露出し、その突出電極が各制御電極の一部分にそれぞ
れ接合されことが有効である。さらに、制御電極と半導
体素体の同一主面上に存在する主電極に接合された電極
体の断面積が制御電極と制御端子との間の接続導体より
半導体素体から遠い側において大きくされたこと、その
場合電極体の断面積が半導体素体主面上の制御電極と制
御端子との間の接続導体の上方を避けて大きくされたこ
と、制御端子の容器外にあって先端に近い部分が可撓性
であること、そのために制御端子の容器に近接した部分
が波状に形成されたこと、あるいは制御端子の先端がＵ
字状に分岐されたことが有効である。
めに、本発明は、一主面上に主電極および制御電極を有
する半導体素体の１個あるいは複数個が一つの容器に収
容され、複数の制御電極が共通の制御端子に接続される
半導体装置において、半導体素体の両主面にそれぞれ存
在する主電極に半導体材料に熱膨脹係数の近似した金属
材料よりなる電極体が接合され、電極体の反半導体素体
側の面が容器の端子板に対向するか、あるいは反半導体
素体側で容器外面に露出し、各制御電極が容器の絶縁性
側壁を貫通する制御端子に接続される共通配線と接続さ
れたものとする。そして、それぞれ冷却手段を備えた接
触体が容器両面の端子板あるいは露出する電極体に加圧
して使用されることが有効である。また、制御電極のう
ちの一部と共通配線との接続配線が中間で除去されたこ
と、制御電極が導線によって共通配線と接続されるか、
あるいは共通配線が２枚の絶縁板の間にはさまれ、一方
の絶縁板の一面に共通配線と接続される複数の突出電極
が露出し、その突出電極が各制御電極の一部分にそれぞ
れ接合されことが有効である。さらに、制御電極と半導
体素体の同一主面上に存在する主電極に接合された電極
体の断面積が制御電極と制御端子との間の接続導体より
半導体素体から遠い側において大きくされたこと、その
場合電極体の断面積が半導体素体主面上の制御電極と制
御端子との間の接続導体の上方を避けて大きくされたこ
と、制御端子の容器外にあって先端に近い部分が可撓性
であること、そのために制御端子の容器に近接した部分
が波状に形成されたこと、あるいは制御端子の先端がＵ
字状に分岐されたことが有効である。
【０００８】
【作用】半導体素体の両面に接合された電極体を直接容
器外面に露出させるか、あるいは容器の端子板内面に対
向させることにより、接触体を容器外面に露出する電極
体あるいは端子板に対して加圧すれば、半導体素体に発
生する熱は、電極体から直接あるいは端子板を介して接
触体に伝搬され、半導体装置の電流容量を増大させるこ
とができる。そして、主電極の接続に導線のボンディン
グによる接続を用いないので、内部インダクタンスが小
さくなる。さらに、電極体の断面積を半導体素体から遠
い側で大きくすることにより、放熱を向上させることが
できる。また、制御電極の制御端子と接続する共通配線
を介しての接続を、導線のボンディングによって行うこ
ともできるが、内部に共通配線を有し各制御電極の一部
に接合する突出電極のみが露出する両面絶縁板の接触基
板を用いることにより、ボンディング導線のためのスペ
ースが節減され、容器の高さを低くすることができる。
さらに、不良ユニットあるいは素子のゲート配線をしゃ
断してリペアすることも容易であり、また容器外に引き
出される制御端子の先端部分を可撓性にすることによ
り、制御端子の外部接続の際に容器に近接した部分での
応力による支障が生ずることがない。
器外面に露出させるか、あるいは容器の端子板内面に対
向させることにより、接触体を容器外面に露出する電極
体あるいは端子板に対して加圧すれば、半導体素体に発
生する熱は、電極体から直接あるいは端子板を介して接
触体に伝搬され、半導体装置の電流容量を増大させるこ
とができる。そして、主電極の接続に導線のボンディン
グによる接続を用いないので、内部インダクタンスが小
さくなる。さらに、電極体の断面積を半導体素体から遠
い側で大きくすることにより、放熱を向上させることが
できる。また、制御電極の制御端子と接続する共通配線
を介しての接続を、導線のボンディングによって行うこ
ともできるが、内部に共通配線を有し各制御電極の一部
に接合する突出電極のみが露出する両面絶縁板の接触基
板を用いることにより、ボンディング導線のためのスペ
ースが節減され、容器の高さを低くすることができる。
さらに、不良ユニットあるいは素子のゲート配線をしゃ
断してリペアすることも容易であり、また容器外に引き
出される制御端子の先端部分を可撓性にすることによ
り、制御端子の外部接続の際に容器に近接した部分での
応力による支障が生ずることがない。
【０００９】
【実施例】図１(a) は本発明の一実施例のＩＧＢＴ素子
を示し、図１(b) はそのＩＧＢＴチップを示し、図３と
共通の部分には同一の符号が付されている。Siからなる
ＩＧＢＴチップ１の下面のコレクタ電極21には、Siとほ
ぼ熱膨脹係数の等しいモリブデンあるいはタングステン
からなるコレクタ電極体２が全面に高温はんだ等でろう
付けされるか、あるいは融着されている。また、エミッ
タ電極17にはチップ中心部でエミッタ電極体３が同様に
接合されている。このチップ１を底板４とアルミナセラ
ミックスの外枠５からなる容器に入れる。チップ１の下
面を熱伝導率の高いCuなどからなる底板４にはんだによ
りろう付けしてもよい。外枠５はＬ字形断面を有し、そ
の段部上に内部ゲートリード６が固定され、このリード
から外枠５を貫通するゲート端子７から引出されてい
る。そして、チップ１上のゲート電極に接続されたゲー
トパッド２２とゲートリード６をAl線８のボンディング
により接続する。このあと、不活性ガス中で蓋板９を外
枠５の上端面とろう付け、融着あるいは接着によって接
合し、密封する。なお、外枠には、アルミナの代わり
に、ムライトやステアタイトあるいは窒化アルミニウム
を用いることができる。また底板４、蓋板６との接合が
低温で行われる場合には、樹脂も用いることができる。
このほか、ＩＧＢＴチップ１の耐圧維持および保護の目
的により、素体１の周辺の容器内にシリコーン樹脂を充
填してもよい。このようにして34mm×34mm×８mmのコン
パクトな寸法のＩＧＢＴ素子が得られる。
を示し、図１(b) はそのＩＧＢＴチップを示し、図３と
共通の部分には同一の符号が付されている。Siからなる
ＩＧＢＴチップ１の下面のコレクタ電極21には、Siとほ
ぼ熱膨脹係数の等しいモリブデンあるいはタングステン
からなるコレクタ電極体２が全面に高温はんだ等でろう
付けされるか、あるいは融着されている。また、エミッ
タ電極17にはチップ中心部でエミッタ電極体３が同様に
接合されている。このチップ１を底板４とアルミナセラ
ミックスの外枠５からなる容器に入れる。チップ１の下
面を熱伝導率の高いCuなどからなる底板４にはんだによ
りろう付けしてもよい。外枠５はＬ字形断面を有し、そ
の段部上に内部ゲートリード６が固定され、このリード
から外枠５を貫通するゲート端子７から引出されてい
る。そして、チップ１上のゲート電極に接続されたゲー
トパッド２２とゲートリード６をAl線８のボンディング
により接続する。このあと、不活性ガス中で蓋板９を外
枠５の上端面とろう付け、融着あるいは接着によって接
合し、密封する。なお、外枠には、アルミナの代わり
に、ムライトやステアタイトあるいは窒化アルミニウム
を用いることができる。また底板４、蓋板６との接合が
低温で行われる場合には、樹脂も用いることができる。
このほか、ＩＧＢＴチップ１の耐圧維持および保護の目
的により、素体１の周辺の容器内にシリコーン樹脂を充
填してもよい。このようにして34mm×34mm×８mmのコン
パクトな寸法のＩＧＢＴ素子が得られる。
【００１０】図３(a) 、(b) 、(c) および図４に示す本
発明の別の実施例のＩＧＢＴ素子では、チップ１が図３
(b) のＢ−Ｂ線断面図である図４に示すように８個のユ
ニットパターンに分割されており、各ユニットパターン
に存在するゲート電極16にはそれぞれボンディングパッ
ド22が存在する。そして周囲の外枠５の段部上のゲート
リード６とAl線８のボンディングにより接続される。ゲ
ートの接続後、底板４と外枠５からなる容器にゲル23、
樹脂24などの充填剤が封入され、エミッタ電極体３が樹
脂24の面より突出している。なお、図４に示すような複
数のＩＧＢＴユニットのうちに不良ユニットがある場
合、そのユニットに対するAl線８のボンディングをしな
いか、あるいは切断することによりリペアすることがで
きる。
発明の別の実施例のＩＧＢＴ素子では、チップ１が図３
(b) のＢ−Ｂ線断面図である図４に示すように８個のユ
ニットパターンに分割されており、各ユニットパターン
に存在するゲート電極16にはそれぞれボンディングパッ
ド22が存在する。そして周囲の外枠５の段部上のゲート
リード６とAl線８のボンディングにより接続される。ゲ
ートの接続後、底板４と外枠５からなる容器にゲル23、
樹脂24などの充填剤が封入され、エミッタ電極体３が樹
脂24の面より突出している。なお、図４に示すような複
数のＩＧＢＴユニットのうちに不良ユニットがある場
合、そのユニットに対するAl線８のボンディングをしな
いか、あるいは切断することによりリペアすることがで
きる。
【００１１】図５は図１のＩＧＢＴ素子の複数個を用い
た半導体装置、すなわちＩＧＢＴモジュールを示す。図
において、複数個のＩＧＢＴ素子31が２個の接触体32、
33の間にはさまれ、絶縁ボルト34とナット35により、上
部接触体32が素子31の図１における蓋板９と、下部接触
体33が底板４に加圧接触し、素子31は接触体32、33の間
に固定される。そして、容器の中のエミッタ電極体４と
蓋板９との間、またコレクタ電極体２が底板４とろう付
けされないときにはそれらの間の低抵抗の接触が確保さ
れる。これにより、ＩＧＢＴチップ１に発生する熱は、
エミッタ電極体３、蓋板９、上部接触体32およびコレク
タ電極体２、底板４、下部接触体33の径路を経て伝達さ
れる。接触体32、33は風冷により表面から放熱するので
冷却体を兼ねているが、さらに放熱用フィンを備えた
り、水冷あるいはヒートポンプジャケットを備えること
により冷却効果を上げることも効果的で、これらの方策
により同一電流容量のＩＧＢＴモジュールを複数個のＩ
ＧＢＴチップを一つの容器に収容し、各チップのエミッ
タ電極との接続をボンディングした導線で行う場合に比
して約１／２の大きさにすることができ、低インダクタ
ンスになる。
た半導体装置、すなわちＩＧＢＴモジュールを示す。図
において、複数個のＩＧＢＴ素子31が２個の接触体32、
33の間にはさまれ、絶縁ボルト34とナット35により、上
部接触体32が素子31の図１における蓋板９と、下部接触
体33が底板４に加圧接触し、素子31は接触体32、33の間
に固定される。そして、容器の中のエミッタ電極体４と
蓋板９との間、またコレクタ電極体２が底板４とろう付
けされないときにはそれらの間の低抵抗の接触が確保さ
れる。これにより、ＩＧＢＴチップ１に発生する熱は、
エミッタ電極体３、蓋板９、上部接触体32およびコレク
タ電極体２、底板４、下部接触体33の径路を経て伝達さ
れる。接触体32、33は風冷により表面から放熱するので
冷却体を兼ねているが、さらに放熱用フィンを備えた
り、水冷あるいはヒートポンプジャケットを備えること
により冷却効果を上げることも効果的で、これらの方策
により同一電流容量のＩＧＢＴモジュールを複数個のＩ
ＧＢＴチップを一つの容器に収容し、各チップのエミッ
タ電極との接続をボンディングした導線で行う場合に比
して約１／２の大きさにすることができ、低インダクタ
ンスになる。
【００１２】また、図示のように隣接するＩＧＢＴ素子
31のゲート端子７をはんだづけ、圧着またはねじ止めに
より接続することができ、素子内のゲート配線を利用す
ることで、モジュール内部に配線をひき回す必要がなく
なり、一層のモジュールの寸法縮小ができる。図６(a)
、(b) 、(c) に示す本発明の実施例のＩＧＢＴ素子
は、樹脂モジュール型であり、絶縁性外枠６は用いな
い。すなわち、下面にコレクタ電極体２、上面にエミッ
タ電極体３を露出させて樹脂24により封止されている。
そして、ＩＧＢＴチップ１上のゲートパッド22への接続
にはゲート接触基板25が用いられている。ゲート接触気
団25は図７(a) 、(b) に示すように、ゲートリード６
は、それぞれ中央にエミッタ電極３のための貫通孔30を
有する上部絶縁板26と下部絶縁板27の間にはさまれてい
て外部から見えない。両絶縁板26、27にはセラミックあ
るいは高分子材料の板を用いる。そして、下面絶縁板27
からはんだバンプ28が突出している。このはんだバンプ
28がＩＧＢＴチップ１の各ユニットパターンに存在する
ボンディングパッド22と接合される。このようなゲート
接触基板25を用いることにより、素子の高さをAl線８に
よって接続する場合に比して１mm以上薄くすることがで
きた。なお、ゲートリード６から対向する位置でゲート
接触基板25外へゲート端子７が引き出されるが、その根
本部分には波状部分71が形状され、先端部が変形自在に
なっている。
31のゲート端子７をはんだづけ、圧着またはねじ止めに
より接続することができ、素子内のゲート配線を利用す
ることで、モジュール内部に配線をひき回す必要がなく
なり、一層のモジュールの寸法縮小ができる。図６(a)
、(b) 、(c) に示す本発明の実施例のＩＧＢＴ素子
は、樹脂モジュール型であり、絶縁性外枠６は用いな
い。すなわち、下面にコレクタ電極体２、上面にエミッ
タ電極体３を露出させて樹脂24により封止されている。
そして、ＩＧＢＴチップ１上のゲートパッド22への接続
にはゲート接触基板25が用いられている。ゲート接触気
団25は図７(a) 、(b) に示すように、ゲートリード６
は、それぞれ中央にエミッタ電極３のための貫通孔30を
有する上部絶縁板26と下部絶縁板27の間にはさまれてい
て外部から見えない。両絶縁板26、27にはセラミックあ
るいは高分子材料の板を用いる。そして、下面絶縁板27
からはんだバンプ28が突出している。このはんだバンプ
28がＩＧＢＴチップ１の各ユニットパターンに存在する
ボンディングパッド22と接合される。このようなゲート
接触基板25を用いることにより、素子の高さをAl線８に
よって接続する場合に比して１mm以上薄くすることがで
きた。なお、ゲートリード６から対向する位置でゲート
接触基板25外へゲート端子７が引き出されるが、その根
本部分には波状部分71が形状され、先端部が変形自在に
なっている。
【００１３】図３に示すＩＧＢＴ素子では、エミッタ電
極体３は、チップ１上のゲート電極にボンディングされ
る導線８との接触をさけるため、長方形にしなければな
らず、コレクタ電極体３に比して面積が小さくなる。そ
のためエミッタ電極側からの放熱量はコレクタ電極側か
らに比してかなり少なかった。図８(a) 、(b) 、(c)に
示す実施例では、ゲート接触基板25を用いる構造でエミ
ッタ電極体３の横断面積がゲート接触基板25上部で大き
くしたものである。この場合、エミッタ電極体３の加工
とチップ１に対する位置合わせが難しくなる反面、エミ
ッタ電極体側への放熱量を増大させることができる。こ
の場合は、ゲート接触基板25を用いているため、エミッ
タ電極体３とボンディング導線との接触の問題はない
が、横断面積がゲート接触基板の上部に限られる。図９
(a) 、(b) 、(c) は、図３の素子のようにゲートボンデ
ィング導線８を用いる場合の実施例を示し、エミッタ電
極体５の横断面積を大きくした上部はゲートボンディン
グ導線８の上方を避けるスリット81を形成した。これに
よって図９(c) に示すようにエミッタ電極体３の面積を
拡大した上部が導線８と接触するおそれがなくなり、厚
さを厚くすることができ、熱抵抗の低減を大きくするこ
とができた。図10に示す実施例では、図９のスリット81
をつないでエミッタ電極体３の平面形状をＩ字状にし
た。図９の実施例にくらべて熱抵抗は増大するが、電極
体の加工は容易になる。
極体３は、チップ１上のゲート電極にボンディングされ
る導線８との接触をさけるため、長方形にしなければな
らず、コレクタ電極体３に比して面積が小さくなる。そ
のためエミッタ電極側からの放熱量はコレクタ電極側か
らに比してかなり少なかった。図８(a) 、(b) 、(c)に
示す実施例では、ゲート接触基板25を用いる構造でエミ
ッタ電極体３の横断面積がゲート接触基板25上部で大き
くしたものである。この場合、エミッタ電極体３の加工
とチップ１に対する位置合わせが難しくなる反面、エミ
ッタ電極体側への放熱量を増大させることができる。こ
の場合は、ゲート接触基板25を用いているため、エミッ
タ電極体３とボンディング導線との接触の問題はない
が、横断面積がゲート接触基板の上部に限られる。図９
(a) 、(b) 、(c) は、図３の素子のようにゲートボンデ
ィング導線８を用いる場合の実施例を示し、エミッタ電
極体５の横断面積を大きくした上部はゲートボンディン
グ導線８の上方を避けるスリット81を形成した。これに
よって図９(c) に示すようにエミッタ電極体３の面積を
拡大した上部が導線８と接触するおそれがなくなり、厚
さを厚くすることができ、熱抵抗の低減を大きくするこ
とができた。図10に示す実施例では、図９のスリット81
をつないでエミッタ電極体３の平面形状をＩ字状にし
た。図９の実施例にくらべて熱抵抗は増大するが、電極
体の加工は容易になる。
【００１４】図11、図12は、ゲート接触基板25の下部絶
縁板27を除いて示したゲートリード６のパターンの二つ
の例であり、ゲートリード６は各はんだバンプ28から離
れた位置でその外側あるいは内側に環状に形成されてい
る。図13(a) 、(b) 、(c) は、このようなゲート接触基
板を用いたＩＧＢＴ素子でチップに不良ユニットが存在
する場合のリペア方法を示す。図13(a) に示すＩＧＢＴ
チップ１で不良ユニット10が存在する場合、図13(b) 、
(c) に示すように上部絶縁板26から下部絶縁板27に達す
る貫通孔29を明け、その部分のはんだバンプ28を除去し
て、不良ユニット10のゲート電極がゲートリード６に接
続されないようにする。これにより、Al線８を用いてゲ
ートの接続を行う図１あるいは図３、図４の場合のよう
にリペアを行うことができた。
縁板27を除いて示したゲートリード６のパターンの二つ
の例であり、ゲートリード６は各はんだバンプ28から離
れた位置でその外側あるいは内側に環状に形成されてい
る。図13(a) 、(b) 、(c) は、このようなゲート接触基
板を用いたＩＧＢＴ素子でチップに不良ユニットが存在
する場合のリペア方法を示す。図13(a) に示すＩＧＢＴ
チップ１で不良ユニット10が存在する場合、図13(b) 、
(c) に示すように上部絶縁板26から下部絶縁板27に達す
る貫通孔29を明け、その部分のはんだバンプ28を除去し
て、不良ユニット10のゲート電極がゲートリード６に接
続されないようにする。これにより、Al線８を用いてゲ
ートの接続を行う図１あるいは図３、図４の場合のよう
にリペアを行うことができた。
【００１５】以上の実施例では、一つのＩＧＢＴ素子の
ＩＧＢＴチップが１個の場合であるが、１個または複数
個のゲートを有するＩＧＢＴチップを複数個封入したマ
イクロスタックにおいても同様な両面冷却構造にするこ
とができ、不良チップの分離も同様にできる。図14は、
本発明によるＩＧＢＴ素子31の複数個からなるモジュー
ルの組立を示し、図５と共通の部分には同一の符号が付
されている。このとき、ゲート端子７がはんだ39で固定
される端子台37の高さが同じであれば問題はないが、端
子台37の加工誤差や、あるいはゲート接触基板25を用い
た素子の場合のゲート接触基板の傾きなどの理由からゲ
ート端子取り付け面の高さが違う場合、素子31が傾いて
しまったり図のように浮き上がってしまったりする場合
がある。しかし、図15に示すように、ゲート端子７の根
本に図６、図８に示したような波状部分71があれば、そ
のような取り付け面高さの差を吸収するため、図15(a)
のように素子31が最初傾いていても、各素子の両面を接
触体32、33に直接あるいはスペーサ36を介して間接に十
分な力で加圧接触させることができる。この波状部分71
がない場合には、ゲート端子７の根本部分に大きな応力
がかかり、破損の原因になるだけでなく、大きな加圧力
がかからないために接触熱抵抗が増大することがある。
上記のゲート端子構造によりこのような破損あるいは接
触熱抵抗の増大が避けられる。 図16(a) 、(b) は、図
５に示したようにモジュールの隣接素子31のゲート端子
７を直接接続した場合を示し、もしゲート端子７が剛性
が高く、同一高さにあれば、一方の素子31は浮き上がっ
てしまって上記と同様の不具合が生ずるか、先端部を可
撓性にすることにより、このような不具合が生じない。
ＩＧＢＴチップが１個の場合であるが、１個または複数
個のゲートを有するＩＧＢＴチップを複数個封入したマ
イクロスタックにおいても同様な両面冷却構造にするこ
とができ、不良チップの分離も同様にできる。図14は、
本発明によるＩＧＢＴ素子31の複数個からなるモジュー
ルの組立を示し、図５と共通の部分には同一の符号が付
されている。このとき、ゲート端子７がはんだ39で固定
される端子台37の高さが同じであれば問題はないが、端
子台37の加工誤差や、あるいはゲート接触基板25を用い
た素子の場合のゲート接触基板の傾きなどの理由からゲ
ート端子取り付け面の高さが違う場合、素子31が傾いて
しまったり図のように浮き上がってしまったりする場合
がある。しかし、図15に示すように、ゲート端子７の根
本に図６、図８に示したような波状部分71があれば、そ
のような取り付け面高さの差を吸収するため、図15(a)
のように素子31が最初傾いていても、各素子の両面を接
触体32、33に直接あるいはスペーサ36を介して間接に十
分な力で加圧接触させることができる。この波状部分71
がない場合には、ゲート端子７の根本部分に大きな応力
がかかり、破損の原因になるだけでなく、大きな加圧力
がかからないために接触熱抵抗が増大することがある。
上記のゲート端子構造によりこのような破損あるいは接
触熱抵抗の増大が避けられる。 図16(a) 、(b) は、図
５に示したようにモジュールの隣接素子31のゲート端子
７を直接接続した場合を示し、もしゲート端子７が剛性
が高く、同一高さにあれば、一方の素子31は浮き上がっ
てしまって上記と同様の不具合が生ずるか、先端部を可
撓性にすることにより、このような不具合が生じない。
【００１６】図17に示した本発明の実施例の素子では、
ゲート端子７の先端部72をＵ字状に分岐させた。この先
端部72は変形しやすいので、加工誤差などによるゲート
端子７とゲート端子台33との位置や高さにずれがあって
も、図18(a) 、(b) に示すようにねじ38を用いて端子台
37や隣接素子のゲート端子７と密着させることができ、
組立中のゲート端子破損や接触不良などを無くすことが
できる。また素子31と接触体32、33とを密着させられ、
熱抵抗も軽減できる。
ゲート端子７の先端部72をＵ字状に分岐させた。この先
端部72は変形しやすいので、加工誤差などによるゲート
端子７とゲート端子台33との位置や高さにずれがあって
も、図18(a) 、(b) に示すようにねじ38を用いて端子台
37や隣接素子のゲート端子７と密着させることができ、
組立中のゲート端子破損や接触不良などを無くすことが
できる。また素子31と接触体32、33とを密着させられ、
熱抵抗も軽減できる。
【００１７】以上、ＩＧＢＴ素子についての実施例につ
いて述べたが、他の半導体装置、例えば縦形ＭＯＳＦＥ
Ｔあるいはサイリスタのように、一主面上に主電極と制
御電極を有する半導体基板を用いた半導体装置において
も同様に実施できる。
いて述べたが、他の半導体装置、例えば縦形ＭＯＳＦＥ
Ｔあるいはサイリスタのように、一主面上に主電極と制
御電極を有する半導体基板を用いた半導体装置において
も同様に実施できる。
【００１８】
【発明の効果】本発明によれば、半導体素体の両主面の
主電極に電極体を接合し、一主面上の制御電極からは共
通配線を介して容器側方に制御端子を引き出し、電極体
に外部の圧力により容器端子板を接触させて熱および電
気の通路の一部とするか、電極体の他面を容器外面に露
出させることにより、半導体装置両面からの放熱が可能
となり、小さな体積で大きな電流容量を持たせることが
可能となった。さらに、複数の制御電極への接続に、共
通制御配線をはさみ、各制御電極の一部に接合する突出
電極のみが露出する接触基板を用いることにより、導線
のボンディングのためのスペースが節減され、一層の小
形化が可能となった。
主電極に電極体を接合し、一主面上の制御電極からは共
通配線を介して容器側方に制御端子を引き出し、電極体
に外部の圧力により容器端子板を接触させて熱および電
気の通路の一部とするか、電極体の他面を容器外面に露
出させることにより、半導体装置両面からの放熱が可能
となり、小さな体積で大きな電流容量を持たせることが
可能となった。さらに、複数の制御電極への接続に、共
通制御配線をはさみ、各制御電極の一部に接合する突出
電極のみが露出する接触基板を用いることにより、導線
のボンディングのためのスペースが節減され、一層の小
形化が可能となった。
【図１】本発明の一実施例のＩＧＢＴ素子を示し、(a)
が断面図、(b) が素子チップの正面図
が断面図、(b) が素子チップの正面図
【図２】ＩＧＢＴの基本構造の断面図
【図３】本発明の異なる実施例のＩＧＢＴを示し、(a)
が平面図、(b) が側面図、(c)が(a) のＡ−Ａ線断面図
が平面図、(b) が側面図、(c)が(a) のＡ−Ａ線断面図
【図４】図３の素子のＢ−Ｂ線断面図
【図５】図１の素子を用いたＩＧＢＴモジュールの断面
図
図
【図６】本発明の別の実施例のＩＧＢＴ素子を示し、
(a) が平面図、(b) が(a) のＣ−Ｃ線断面図、(c) が
(a) のＤ−Ｄ線断面図
(a) が平面図、(b) が(a) のＣ−Ｃ線断面図、(c) が
(a) のＤ−Ｄ線断面図
【図７】図６の素子のゲート接触基板を示し、(a) 上平
面図、(b) が下面図
面図、(b) が下面図
【図８】本発明のさらに別の実施例のＩＧＢＴ素子を示
し、(a) が平面図、(b) が(a)のＥ−Ｅ線断面図、(c)
が(a) のＦ−Ｆ線断面図
し、(a) が平面図、(b) が(a)のＥ−Ｅ線断面図、(c)
が(a) のＦ−Ｆ線断面図
【図９】本発明の他の実施例のＩＧＢＴ素子を示し、
(a) が平面図、(b) が(a) のＨ−Ｈ線断面図、(c) が
(b) のＩ−Ｉ線矢視断面図
(a) が平面図、(b) が(a) のＨ−Ｈ線断面図、(c) が
(b) のＩ−Ｉ線矢視断面図
【図10】本発明の他の実施例のＩＧＢＴ素子の断面図
【図11】本発明の実施例のＩＧＢＴ素子に用いるゲート
接触基板の一例を示し、下部絶縁板を除いての下面図
接触基板の一例を示し、下部絶縁板を除いての下面図
【図12】本発明の実施例のＩＧＢＴ素子に用いるゲート
接触基板の他の例を示し、下部絶縁板を除いての下面図
接触基板の他の例を示し、下部絶縁板を除いての下面図
【図13】図６あるいは図８の素子でのリペアの方法を示
し、(a) がＩＧＢＴチップの平面図、(b) がリペア後の
ゲート接触基板の平面図、(c) がリペア後のゲート接触
基板の下面図
し、(a) がＩＧＢＴチップの平面図、(b) がリペア後の
ゲート接触基板の平面図、(c) がリペア後のゲート接触
基板の下面図
【図14】本発明の実施例の素子をＩＧＢＴモジュールの
組立ての際の不具合の例を示す側面図
組立ての際の不具合の例を示す側面図
【図15】図６あるいは図８の素子を用いたＩＧＢＴモジ
ュールの組立方法を(a) 、(b)の順に示す側面図
ュールの組立方法を(a) 、(b)の順に示す側面図
【図16】図６あるいは図８の素子のゲート端子相互を接
続した場合を示し、(a) が側面図、(b) が(a) のＧ部拡
大側面図
続した場合を示し、(a) が側面図、(b) が(a) のＧ部拡
大側面図
【図17】本発明のさらに異なる実施例のＩＧＢＴ素子の
平面図
平面図
【図18】図17の素子を用いたＩＧＢＴモジュールを示
し、(a) が側面図、(b) が(a) のＪ部拡大平面図
し、(a) が側面図、(b) が(a) のＪ部拡大平面図
１ ＩＧＢＴチップ ２ コレクタ電極体 ３ エミッタ電極体 ４ 底板 ５ 外枠 ７ ゲート端子 ９ 蓋板 １０ 不良ユニット １５ ゲート絶縁膜 １６ ゲート電極 １７ エミッタ電極 ２１ コレクタ電極 ２２ ゲートパッド ２４ 樹脂 ２５ ゲート接触基板 ２６ 上部絶縁板 ２７ 下部絶縁板 ２８ はんだバンプ ３１ ＩＧＢＴ素子 ３２ 上部接触体 ３３ 下部接触体 ３４ 絶縁ボルト ３５ ナット ７１ ゲート端子波状部分 ７２ 分岐部 ８１ スリット
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52 H01L 21/58
Claims (14)
- 【請求項１】一主面上に主電極および制御電極を有する
半導体素体の１個あるいは複数個が一つの容器に収容さ
れ、複数の制御電極が共通の制御端子に接続されるもの
において、半導体素体の両主面にそれぞれ存在する主電
極に半導体材料に熱膨脹係数の近似した金属材料よりな
る電極体が接合され、両電極体の反半導体素体側の面が
それぞれ容器の端子板に対向し、各制御電極が容器の絶
縁性側壁を貫通して引き出される制御端子に接続される
共通配線と接続されたことを特徴とする半導体装置。 - 【請求項２】それぞれ冷却手段を備えた接触体を容器両
面の端子板に加圧して使用される請求項１記載の半導体
装置。 - 【請求項３】一主面上に主電極および制御電極を有する
半導体素体の１個あるいは複数個が一つの容器に収容さ
れ、複数の制御電極が共通の制御端子に接続されるもの
において、半導体素体の両主面にそれぞれ存在する主電
極に半導体材料に熱膨脹係数の近似した金属材料よりな
る電極体が接合され、両電極体の一方が反半導体素体側
で容器外面に露出し、他方の反半導体素体側の面が容器
の端子板に対向し、各制御電極が容器の絶縁性側壁を貫
通して引き出される制御端子に接続される共通配線と接
続されたことを特徴とする半導体装置。 - 【請求項４】それぞれ冷却手段を備えた接触体が容器両
外面に露出する電極体および端子板に加圧して使用され
る請求項３記載の半導体装置。 - 【請求項５】一主面上に主電極および制御電極を有する
半導体素体の１個あるいは複数個が一つの容器に収容さ
れ、複数の制御電極が共通の制御端子に接続されるもの
において、半導体素体の両主面にそれぞれ存在する主電
極に半導体材料に熱膨脹係数の近似した金属材料よりな
る電極体が接合され、両電極体が反半導体素体側で容器
外面に露出し、各制御電極が容器の絶縁性側壁を貫通し
て引き出される制御端子に接続される共通配線と接続さ
れたことを特徴とする半導体装置。 - 【請求項６】それぞれ冷却手段を備えた接触体が容器両
面に露出する電極体に加圧して使用される請求項５記載
の半導体装置。 - 【請求項７】制御電極のうちの一部と共通配線との接続
配線が中間で除去された請求項１ないし６のいずれかに
記載の半導体装置。 - 【請求項８】制御電極がそれぞれ導線によって共通配線
と接続された請求項１ないし７のいずれかに記載の半導
体装置。 - 【請求項９】共通配線が２枚の絶縁板の間にはさまれ、
一方の絶縁板一面に共通配線と接続される複数の突出電
極が露出し、その突出電極が各制御電極の一部分にそれ
ぞれ接合された請求項１ないし７のいずれかに記載の半
導体装置。 - 【請求項10】制御電極と半導体素体の同一主面上に存在
する主電極に接合された電極体の断面積が制御電極と制
御端子との間の接続導体より半導体素体から遠い側にお
いて大きくされた請求項１ないし９のいずれかに記載の
半導体装置。 - 【請求項11】電極体の断面積が半導体素体主面上の制御
電極と制御端子との間の接続導体の上方を避けて大きく
された請求項10記載の半導体装置。 - 【請求項12】制御端子の容器外にあって先端に近い部分
が可撓性である請求項１ないし11のいずれかに記載の半
導体装置。 - 【請求項13】制御端子の容器に近接した部分が波状に形
成された請求項12記載の半導体装置。 - 【請求項14】制御端子の先端がＵ字状に分岐された請求
項12記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05081002A JP3129020B2 (ja) | 1992-04-09 | 1993-04-08 | 半導体装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8737792 | 1992-04-09 | ||
| JP4-87377 | 1993-02-08 | ||
| JP1912193 | 1993-02-08 | ||
| JP5-19121 | 1993-02-08 | ||
| JP05081002A JP3129020B2 (ja) | 1992-04-09 | 1993-04-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291223A JPH06291223A (ja) | 1994-10-18 |
| JP3129020B2 true JP3129020B2 (ja) | 2001-01-29 |
Family
ID=27282505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05081002A Expired - Fee Related JP3129020B2 (ja) | 1992-04-09 | 1993-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3129020B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091485A (ja) | 1998-07-14 | 2000-03-31 | Denso Corp | 半導体装置 |
| US6072240A (en) * | 1998-10-16 | 2000-06-06 | Denso Corporation | Semiconductor chip package |
| JP4260263B2 (ja) * | 1999-01-28 | 2009-04-30 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR20000057810A (ko) | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
| US6809348B1 (en) | 1999-10-08 | 2004-10-26 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| US6703707B1 (en) * | 1999-11-24 | 2004-03-09 | Denso Corporation | Semiconductor device having radiation structure |
| US6693350B2 (en) | 1999-11-24 | 2004-02-17 | Denso Corporation | Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure |
| EP2234154B1 (en) | 2000-04-19 | 2016-03-30 | Denso Corporation | Coolant cooled type semiconductor device |
| JP4479121B2 (ja) | 2001-04-25 | 2010-06-09 | 株式会社デンソー | 半導体装置の製造方法 |
| JP4089595B2 (ja) * | 2002-12-16 | 2008-05-28 | 株式会社デンソー | 冷媒冷却型両面冷却半導体装置 |
| JP4239723B2 (ja) * | 2003-07-24 | 2009-03-18 | トヨタ自動車株式会社 | 発電電動装置を備える駆動システムおよび発電電動装置の制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体 |
| US7245493B2 (en) | 2003-08-06 | 2007-07-17 | Denso Corporation | Cooler for cooling electric part |
| JP2005217072A (ja) | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
| US7522405B2 (en) * | 2005-05-23 | 2009-04-21 | Perfect Switch, Llc | High current electrical switch and method |
| JP4357492B2 (ja) * | 2006-03-23 | 2009-11-04 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP5267021B2 (ja) * | 2008-09-30 | 2013-08-21 | 株式会社デンソー | 半導体装置およびそれを用いたインバータ回路 |
| JP5452210B2 (ja) * | 2009-12-21 | 2014-03-26 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP5380376B2 (ja) | 2010-06-21 | 2014-01-08 | 日立オートモティブシステムズ株式会社 | パワー半導体装置 |
| JP5549477B2 (ja) * | 2010-08-26 | 2014-07-16 | トヨタ自動車株式会社 | 半導体装置 |
-
1993
- 1993-04-08 JP JP05081002A patent/JP3129020B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291223A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3129020B2 (ja) | 半導体装置 | |
| US7671462B2 (en) | Power semiconductor device | |
| US9165871B2 (en) | Semiconductor unit and semiconductor device using the same | |
| JP3868777B2 (ja) | 半導体装置 | |
| JP3168901B2 (ja) | パワー半導体モジュール | |
| EP0594395B1 (en) | Semiconductor power module | |
| US6569764B1 (en) | Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material | |
| US20080054425A1 (en) | Power electronic package having two substrates with multiple electronic components | |
| EP2889902B1 (en) | Electric power semiconductor device | |
| KR100284241B1 (ko) | 반도체장치 | |
| US7479693B2 (en) | Arrangement of conductive connectors in a power semiconductor device | |
| JP3022178B2 (ja) | パワーデバイスチップの実装構造 | |
| US20230187311A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003017658A (ja) | 電力用半導体装置 | |
| US20220115283A1 (en) | Semiconductor package, electronic device, and method for manufacturing semiconductor package | |
| US5874774A (en) | Flat package semiconductor device | |
| KR102586458B1 (ko) | 반도체 서브 어셈블리 및 반도체 파워 모듈 | |
| JP4409064B2 (ja) | パワー素子を含む半導体装置 | |
| US10658253B2 (en) | Semiconductor device including a warped printed circuit board disposed in a case and method of manufacturing same | |
| CN114709178A (zh) | 功率模块及其内部定位方法 | |
| CN114709185A (zh) | 功率模块及其内部电气连接方法 | |
| WO2020241239A1 (ja) | 半導体装置 | |
| JP2003218306A (ja) | 半導体装置およびその製造方法 | |
| KR100244826B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH05211259A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |