KR100284241B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100284241B1
KR100284241B1 KR1019980050906A KR19980050906A KR100284241B1 KR 100284241 B1 KR100284241 B1 KR 100284241B1 KR 1019980050906 A KR1019980050906 A KR 1019980050906A KR 19980050906 A KR19980050906 A KR 19980050906A KR 100284241 B1 KR100284241 B1 KR 100284241B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor switching
switching element
substrate
wiring
Prior art date
Application number
KR1019980050906A
Other languages
English (en)
Other versions
KR19990045597A (ko
Inventor
심페이 요시오카
야스히토 사이토
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9324424A external-priority patent/JPH11163045A/ja
Priority claimed from JP21704998A external-priority patent/JP2000049281A/ja
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990045597A publication Critical patent/KR19990045597A/ko
Application granted granted Critical
Publication of KR100284241B1 publication Critical patent/KR100284241B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

본 발명의 반도체장치는 한쌍의 반도체 스위칭소자와 기판을 가진다. 각 반도체 스위칭소자는, 한쪽 표면에 양극전극과 제어전극이 형성되면서 다른쪽 표면에 음극전극이 형성된다. 상기 기판에는 어느 한쪽의 반도체 스위칭소자의 상기 양극전극과 상기 제어전극이 접합됨과 더불어, 상기 어느 한쪽의 반도체 스위칭소자와 상호 방향을 바꾼 다른쪽의 반도체 스위칭소자의 상기 음극전극이 상기 기판에 접합된다.

Description

반도체장치
본 발명은, 스위칭소자를 갖춘 반도체장치, 특히 전력전자(power electron ics)의 분야에서 사용되는 사이리스터, 전력 트랜지스터 등의 실장구조를 개량한 반도체장치에 관한 것이다.
근래, 산업용 펌프나 팬 등의 전력전자의 제어분야에서는, 인버터 장치를 이용하여 에너지의 유효이용이 도모되고 있다. 이 인버터 장치의 심장부는 전류를 스위칭하는 반도체 스위칭소자로 이루어진다.
반도체 스위칭소자로서는, 종래부터 사이리스터나 전력 트랜지스터 등이 이용되는 경우가 많다. 최근에는 GTO(Gate·Turn off·Thyristor), IGBT(Insulated·Gate·Bipolar Transister), IEGT(Injection Enhanced·Gate·Transister) 등이 널리 이용되고 있다.
이들 반도체 스위칭소자는 종류에 따라 불리는 이름이 다른 경우도 있지만, 모두 양극(에미터)전극과 음극(콜렉터)전극 및 제어(게이트)전극의 3개의 전극을 갖추고, 제어전극으로 전류나 전압을 제어함으로써 스위칭동작을 행하고 있다.
이들 소자를 패키지내에 실장하는 경우에는, 양극전극과 음극전극은 대전류가 흐르기 때문에 스위칭동작에 의해 현저하게 발열한다. 따라서, 전류용량을 충분히 고려할 필요가 있는 동시에 방열구조에도 충분히 배려할 필요가 있다. 제어전극은 대전류가 흐르지 않기 때문에, 특별한 방열대책은 강구하지 않아도 좋다.
또, 이들은 제어대상에 따라서는 복수개의 반도체 스위칭소자를 동시에 사용하는 경우도 많다.
도 1은 반도체 스위칭소자인 IGBT(또는 IEGT)를 복수개(도면상에서는 한쌍) 나란히 기판에 실장한 종래의 반도체장치의 측면 단면도이다.
즉, 2개의 IGBT(1a, 1b)는 표면에 에미터전극(2a, 2b)이 각각 형성되어 있고, 배선(10a, 10b)과 각각이 땜납접합에 의해 접속되어 있다.
IGBT(1a, 1b)의 표면의 단면(端面)에는 게이트전극(6a, 6b)이 형성되어 있고, 배선(10c, 10d)과 게이트전극은 땜납접합에 의해 접속되어 있다.
또, IGBT(1a, 1b)의 이면(裏面)에는 콜렉터전극(9a, 9b)이 형성되어 있고, DBC(구리를 입힌 세라믹)기판(3)의 표면 구리패턴(14a, 14b)에 각각 땜납으로 접합되어 있다.
한편, IGBT(1a, 1b)의 표면의 각 전극(2a, 2b, 6a, 6b) 및 이면의 각 전극(9a, 9b)은 땜납접합이 가능하도록 금속화되어 있다.
또한, 금속화의 방법은 특정된 것이 아니라 알루미늄 전극상에 티타늄, 백금, 금이나 티타늄, 팔라듐, 금 등의 피복방법으로 표면에 금속층을 형성하는 방법, 니켈 등으로 피복하는 방법 등이 적당하게 이용된다. 또, 기판의 이면에는 흡열부(heat sink; 12)가 땜납접합되어 있다.
이 구조에서는, IGBT(1a)의 에미터전극(2a)과 IGBT(1b)의 콜렉터전극(9b)의 전기적 접속은, 배선(10a)과 표면 구리패턴(14b)에 의해 행해지고 있다.
도 2는 복수개의 IGBT를 기판에 실장한 다른 경우의 종래의 반도체장치의 측면 단면도이다.
즉, 2개의 IGBT(1a, 1b)는 이면에 에미터전극(2a, 2b)이 각각 형성되어 있고, DBC(구리를 입힌 세라믹)기판(3)의 표면 구리패턴(14a, 14b)에 에미터전극이 땜납접합되어 있다.
IGBT(1a, 1b)의 이면의 단면에는 게이트전극(6a, 6b)이 형성되어 있고, DBC기판(3)의 표면 구리패턴(7a, 7b)과 땜납에 의해 접합되어 있다.
또, IGBT(1a, 1b)의 표면에는 콜렉터전극(9a, 9b)이 형성되고, 배선(10d, 10c)과 각각 땜납접합에 의해 접속되어 있다.
한편, IGBT(1a, 1b)의 표면 및 이면의 각 전극(2a, 2b, 6a, 6b, 9a, 9b)은 도 1에 나타낸 경우와 마찬가지로 땜납접합이 가능하도록 금속화되어 있다. 또한, 마찬가지로 기판의 이면에는 흡열부(12)가 땜납접합되어 있다.
이 구조에서는, IGBT(1b)의 에미터전극(2b)과 IGBT(1a)의 콜렉터전극(9a)과의 전기적 접속은 배선(10d)과 표면 구리패턴(14b)에 의해 행해지고 있다.
도 1 및 도 2에 도시한 종래의 실장구조의 예에서는 모두, 접속부재는 기판과 수직방향에 배선부를 가지는 구조로 되어 있다. 따라서, 이 수직방향에 있는 배선에 의한 인덕턴스 성분이 커져 버린다.
또, 배선(10a, 10d)으로 나타낸 바와 같은 접속부재는 2개의 칩 사이에 배치하지 않으면 안되기 때문에, 패키지의 크기가 커진다.
또, 패키지를 작게 하기 위해, 배선을 복잡하게 하여 둘러 치는 것을 궁리하면, 배선용의 접속부재는 2개의 칩 사이에 반드시 설치하지 않는 배치도 가능하지만, 전기회로상의 특성인 배선저항이나 인덕턴스를 배려하면 배선을 복잡하게 하여 둘러 치는 것은 완전한 상책은 아니다.
본 발명은 상기 사정에 기초하여 이루어진 것으로, 기판에 실장하는 한쌍의 반도체 스위칭소자의 각각의 표(表)와 이(裏)의 상호의 방향을 바꾸어 기판의 랜드(land)에 실장함으로써, 배선부재의 기판과 수직방향의 배선용의 접속부재를 없앨 수 있어 인덕턴스나 배선저항이 커지는 것을 회피할 수 있는 반도체장치를 제공하는 것을 목적으로 한다.
도 1은 종래의 반도체장치의 1실시형태인 실장구조를 나타낸 요부 단면도이고,
도 2는 종래의 반도체장치의 다른 실시형태인 실장구조를 나타낸 요부 단면도,
도 3은 본 발명의 반도체장치의 1실시태양을 나타낸 사시도,
도 4는 도 3에 나타낸 반도체장치의 Ⅳ-Ⅳ선에 따른 단면도,
도 5는 본 발명의 반도체장치의 1실시형태의 다른 실시형태를 나타낸 단면도,
도 6은 본 발명의 반도체장치의 다른 실시형태를 나타낸 사시도,
도 7은 도 6에 나타낸 반도체장치의 Ⅶ-Ⅶ선 화살표 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1a, 1b --- IGBT, 2a, 2b --- 에미터전극,
3 --- DBC기판, 4a, 4b, 4c --- 랜드,
6a, 6b --- 게이트전극, 9a, 9b --- 콜렉터전극,
10a, 10b, 10c, 10d --- 배선, 10A, 10B, 10C --- 도체,
12 --- 흡열부(heat sink).
상기 목적을 달성하기 위해 본 발명의 반도체장치는, 한쪽 표면에 양극전극과 제어전극이 형성되면서 다른쪽 표면에 음극전극이 각각 형성된 한쌍의 반도체 스위칭소자와,
상기 어느 한쪽의 반도체 스위칭소자의 상기 양극전극과 상기 제어전극이 접합됨과 더불어, 상기 어느 한쪽의 반도체 스위칭소자와 상호의 방향을 바꾼 다른쪽의 반도체 스위칭소자의 상기 음극전극이 접합되어 있는 배선기판으로 구성된다.
상기 구성으로 함으로써, 본 발명의 반도체장치는 기판에 실장하는 복수의 반도체 스위칭소자의 상호의 방향을 바꾸어 기판의 랜드에 실장했기 때문에, 배선부재의 기판과 수직방향의 성분을 배제할 수 있어 인덕턴스나 배선저항이 커지는 것을 회피할 수 있다.
또, 배선부재를 2개의 반도체 스위칭소자 사이에 배치하지 않아도 좋기 때문에, 반도체 스위칭소자 사이의 간격을 좁힐 수 있어 패키지의 크기를 작게 할 수 있다.
또, 배선에 가는 도선을 짜 올라간 도체를 이용함으로써, 배선 인덕턴스가 낮은 평판배선의 이점을 유지한 채 전극의 강성을 저하시키고, 나아가서는 열응력을 작게 하여 이에 따른 피로로 소자결합부 등이 파괴되지 않도록 할 수 있다
(발명의 실시형태)
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
도 3은 본 발명의 제1실시형태의 반도체장치를 구성하고 있는 한쌍의 반도체 스위칭소자인 IGBT(또는 IEGT)를 나란히 기판에 실장한 사시도이다. 도 4는 도 3에 나타낸 반도체장치의 Ⅳ-Ⅳ선에 따른 단면도를 나타내고, 이들 도면을 동시에 사용하여 설명한다.
제1IGBT(1a)와 제2IGBT(1b)는, DBC(구리를 입힌 세라믹)기판(3)상에 상호 실장되는 방향을 바꾸어 기판(3)의 랜드(4a)에 실장된다.
제1IGBT(1a)의 이면에 형성되어 있는 에미터전극(2a)은 DBC(구리를 입힌 세라믹)기판(3)의 랜드(4a)에 땜납으로 접합되어 있다. 한편, 제2IGBT(1b)의 표면에 형성되어 있는 에미터전극(2b)은 배선(10b)과 땜납접합되어 있다.
또, 제1IGBT(1a)의 이면의 단면(端面)에는 게이트전극(6a)이 형성되고, 제2IGBT(1b)의 표면의 단면에는 게이트전극(6b)이 형성된다. 제1IGBT(1a)의 게이트전극(6a)은 DBC기판(3)의 랜드(4b)와 땜납으로 접합되어 있다. 한편, 제2IGBT(1b)의 게이트전극(6b)은 배선(10c)과 땜납접합에 의해 접속되어 있다.
또, 제1IGBT(1a)의 표면과 제2IGBT(1b)의 이면에는 각각 콜렉터전극(9a, 9b)이 형성되어 있다. 제1IGBT(1a)의 콜렉터전극(9a)은 배선(10a)과 땜납접합에 의해 접속되어 있다. 한편, 제2IGBT(1b)의 콜렉터전극(9b)은 DBC(구리를 입힌 세라믹)기판(3)의 랜드(4a)에 땜납으로 접합되어 있다.
즉, 제1IGBT(1a)의 에미터전극(2a)과 제2IGBT(1b)의 콜렉터전극(9b)은 DBC(구리를 입힌 세라믹)기판(3)의 랜드(4a)를 매개로 하여 전기적으로 접속되어 있다. 그 결과, 이 제1실시형태에 있어서는 도 1 및 도 2에 나타낸 종래와 같은 기판(3)에 대해 수직성분을 갖는 L자 형상의 배선(10a, 10d)을 생략할 수 있다.
또한, 제1IGBT(1a)와 제2IGBT(1b)의 실장의 방향을 도 3 및 도 4에 나타낸 경우와 역으로 해도 지장이 없는 것은 말할 것까지도 없다.
도 5는 본 발명의 제2실시형태를 나타낸 것으로, 도 4와 동일 부분에는 동일 부호를 붙이기 때문에, 동일 부분의 설명은 생략한다.
도 4에 나타낸 제1실시형태에서는, 배선(10a, 10b, 10c)은 통상의 배선재료를 사용하여 배선했지만, 도 5에 나타낸 제2실시형태의 경우는 가는 도선을 짜 올라간 도체(10A, 10B, 10C)를 이용하고 있다.
이렇게 하여, 이들 제1 및 제2실시형태의 실장구조는 제1IGBT(1a)의 에미터전극(2a)과 제2IGBT(1b)의 콜렉터전극(9b)의 전기적 접속을 랜드(4a)에 의해 행하고 있기 때문에, 기판(3)에 대해 수직방향의 성분을 갖는 배선부재를 이용할 필요는 없다. 그 결과, 기판(3)에 대해 수직방향의 배선에 의한 인덕턴스나 배선저항의 증가를 방지할 수 있다.
또, 종래 이용한 배선부재(10a, 10d)를 2개의 반도체 스위칭소자인 IGBT(1a)와 IGBT(1b) 사이에 배치하지 않아도 좋기 때문에, 반도체 스위칭소자 사이의 간격을 좁힐 수 있어 실장구조를 콤팩트화할 수 있다. 특히, 제2실장구조에서는 배선에 가는 도선을 짜 올라간 도체를 사용함으로써, 배선 인덕턴스가 낮은 평판배선의 이점을 유지한 채 전극의 강성을 저하시키고, 열응력을 작게하여 피로(疲勞)로 소자나 소자간의 접합부 등이 파손되지 않도록 할 수 있다.
한편, IGBT(1a)의 이면의 전극(2a, 6a) 및 표면의 전극(9a), IGBT(1b)의 표면의 전극(2b, 6b) 및 이면의 전극(9b)은 땜납접합이 가능하도록 금속화되어 있는 것을 사용하는 것이 바람직하다. 금속화의 방법은 특정된 것이 아니다. 예컨대, 알루미늄 전극상에 티타늄, 백금, 금이나 티타늄, 팔라듐, 금 등의 피복방법으로 표면에 금속층을 형성하는 방법, 니켈 등으로 피복하는 방법 등이 적당하게 이용된다. 또, 제1 및 제2실시형태의 실장구조 모두, 기판(3)의 이면에는 흡열부(12)가 땜납접합되어 있다.
또, 기판(3)은 반도체소자에서 발생하는 열을 방열하기 위해, 방열성이 우수한 기판이 바람직하다. 이 때문에, 알루미늄, 인바(invar), 철 등의 금속 베이스(base)상에 에폭시, 폴리부타디엔(polybutadiene), 폴리이미드(polyimide) 등의 절연층을 형성하고, 그 위에 동박(銅箔) 등으로 배선패턴을 형성한 소위 금속코어기판이 사용된다.
그 밖에, 알루미나, 질화알루미늄 등의 세라믹 재료를 기재(基材)로 하고, 표면에 구리, 알루미늄 등의 금속에 의한 배선을 형성한 기판도 적당하다.
절연내압이 요구되는 분야에서는, 알루미나, 질화알루미늄 등에 동박을 직접 붙인 소위 DBC(구리를 입힌 세라믹)기판(3) 등이 적당하다.
또, 땜납접합의 재료로서는 각종 땜납재료를 사용하는 것이 가능하지만, 본 발명의 땜납접합부는 높은 열 스트레스에 쬐이기 때문에, 내(耐)스트레스성을 갖는 땜납재료가 적당하다. 또, 복수의 땜납접합부가 존재하는 경우에는 이들을 순차적으로 단독으로 납땜해도 좋고, 또 복수의 부위를 일괄하여 납땜해도 좋다.
순차적으로 단독으로 납땜을 하는 경우에는, 순위에 따라 융점을 순차적으로 낮게 해가야만 하는 것은 당연하다.
또, IGBT(1a, 1b)의 각 전극(2a, 2b, 6a, 6b, 9a, 9b)을 DBC(구리를 입힌 세라믹)기판(3)에 땜납접합하는 경우, 도시하지 않은 완충판을 매개로 하여 접합해도 좋다. 그 경우는, 완충판에 의해 IGBT(1a, 1b)의 발열에 의한 열응력은 완충판에서 완화되고, IGBT(1a, 1b)나 땜납접합부의 땜납의 피로를 막는 것이 가능하게 되어 접합수명의 고신뢰성화가 가능하게 된다.
완충판의 재료로서는, IGBT(1a, 1b)의 기재인 실리콘과 열팽창율이 가까운 재료가 적당한 바, 몰리브덴, 텅스텐 등의 단체금속, 구리-텅스텐, 42합금 등의 합금, 구리-인바-구리 등의 클래드(clad)재 등이 적당하게 사용가능하다.
또, 여기에서는 도시하지 않았지만, 흡열부의 주위에는 플라스틱제의 외위기(外圍器)가 있고, IGBT(1a, 1b)나 DBC기판(3)의 표면은 절연을 위한 실리콘겔 등으로 밀봉되어 있다.
또, IGBT(1a, 1b)나 DBC기판(3)의 표면은 절연을 위한 실리콘겔 등으로 밀봉되어 있다. 한편, 반도체 스위칭소자로서 GTO를 사용한 경우도, 에미터전극을 양극(애노드)전극, 콜렉터전극을 음극(캐소드)전극으로 대체하는 것이고, 실장구조는 동일하다.
다음으로, 도 6 및 도 7을 참조하여 본 발명의 제3실시형태에 대해 설명한다.
제1IGBT(1a)와 제2IGBT(1b)는, DBC(구리를 입힌 세라믹)기판(3)상에 상호 실장되는 방향을 바꾸어 기판의 랜드에 실장되는 점에서 제1실시형태와 동일하다. 이하, 제1실시형태와 동일부분의 설명은 생략하고, 다른 실장구조 부분에 대해서만 설명한다.
기판(3)상의 랜드는, 제1IGBT(1a)와 제2IGBT(1b)에 대응하여 랜드(4a, 4c)가 설치된다. 제1IGBT(1a)의 표면에 형성된 콜렉터전극(9a)과 제2IGBT(1b)의 표면에 형성되어 있는 에미터전극(2b)에 대해 동일한 배선(10a)이 공통으로 접속된다.
따라서, 이 제3실시형태의 실장구조에 있어서도, 기판(3)에 대해 수직방향의 성분을 갖는 배선부재를 사용할 필요는 없다. 그 결과, 기판(3)에 대해 수직방향의 배선에 의한 인덕턴스나 배선저항의 증가를 방지할 수 있다.
또, 종래 사용한 배선부재(10a, 10d)를 2개의 반도체 스위칭소자인 IGBT(1a)와 IGBT(1b) 사이에 배치하지 않아도 좋기 때문에, 반도체 스위칭소자 사이의 간격을 좁힐 수 있어 실장구조를 콤팩트화할 수 있다.
그 외, 본 발명은 그 요지를 이탈하지 않는 범위내에서 여러가지로 변형하여 실시할 수 있다.
이상 설명한 바와 같이 본 발명의 반도체장치에 의하면, 기판에 실장하는 복수의 반도체 스위칭소자의 상호의 방향을 바꾸어 기판의 랜드에 실장했기 때문에, 배선부재의 기판과 수직방향의 성분을 배제할 수 있어 인덕턴스나 배선저항이 커지는 것을 회피할 수 있다.
또, 배선부재를 2개의 반도체 스위칭소자 사이에 배치하지 않아도 좋기 때문에, 반도체 스위칭소자 사이의 간격을 좁힐 수 있어 패키지의 크기를 작게 할 수 있다.
또, 배선에 가는 도선을 짜 올라간 도체를 이용함으로써, 배선 인덕턴스가 낮은 평판배선의 이점을 유지한 채 전극의 강성을 저하시키고, 나아가서는 열응력을 작게 하여 이에 따른 피로로 소자결합부 등이 파괴되지 않도록 할 수 있다.

Claims (8)

  1. 한쪽 표면에 양극전극과 제어전극이 형성되면서 다른쪽 표면에 음극전극이 각각 형성된 한쌍의 반도체 스위칭소자와,
    상기 어느 한쪽의 반도체 스위칭소자의 상기 양극전극과 상기 제어전극에 접합됨과 더불어, 상기 어느 한쪽의 반도체 스위칭소자와 상호의 방향을 바꾼 다른쪽의 반도체 스위칭소자의 상기 음극전극이 접합되어 있는 기판을 구비하여 구성된 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 한쪽의 반도체 스위칭소자의 양극전극과 상기 다른쪽의 반도체 스위칭소자의 음극전극은 상기 기판에 설치된 금속도체를 매개로 하여 전기적으로 접속되는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 반도체 스위칭소자는 IGBT인 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 반도체 스위칭소자는 IEGT인 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 양극전극과 음극전극 및 제어전극은 각 전극의 적어도 일부의 표면상에 완충판이 설치되는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 제1반도체 스위칭소자와 제2반도체 스위칭 소자 사이를 접속하는 배선의 일부는 가는 도선을 짜 올라간 도체인 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 한쪽의 반도체 스위칭소자의 음극전극과, 상기 다른쪽의 반도체 스위칭소자의 양극전극과 제어전극의 각 전극은 각각 대응하여 각각에 배선이 접속되는 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 한쪽의 반도체 스위칭소자의 음극전극과, 상기 다른쪽의 반도체 스위칭소자의 양극전극과 제어전극은 하나의 배선에 공통으로 접속되는 것을 특징으로 하는 반도체장치.
KR1019980050906A 1997-11-26 1998-11-26 반도체장치 KR100284241B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP97-324424 1997-11-26
JP9324424A JPH11163045A (ja) 1997-11-26 1997-11-26 半導体装置及びその製造方法
JP21704998A JP2000049281A (ja) 1998-07-31 1998-07-31 半導体装置
JP98-217049 1998-07-31

Publications (2)

Publication Number Publication Date
KR19990045597A KR19990045597A (ko) 1999-06-25
KR100284241B1 true KR100284241B1 (ko) 2001-04-02

Family

ID=26521782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050906A KR100284241B1 (ko) 1997-11-26 1998-11-26 반도체장치

Country Status (5)

Country Link
US (1) US6255672B1 (ko)
EP (1) EP0923131A3 (ko)
KR (1) KR100284241B1 (ko)
CN (1) CN1146994C (ko)
AU (1) AU705177B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6421262B1 (en) * 2000-02-08 2002-07-16 Vlt Corporation Active rectifier
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
US8390131B2 (en) * 2004-06-03 2013-03-05 International Rectifier Corporation Semiconductor device with reduced contact resistance
DE102005036116B4 (de) * 2005-08-01 2012-03-22 Infineon Technologies Ag Leistungshalbleitermodul
DE102005061015B4 (de) * 2005-12-19 2008-03-13 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauteils mit einem vertikalen Halbleiterbauelement
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
WO2007125939A1 (ja) * 2006-04-27 2007-11-08 Neomax Materials Co., Ltd. 配線接続用クラッド材及びそのクラッド材から加工された配線接続部材
JP5696696B2 (ja) * 2012-08-03 2015-04-08 株式会社豊田自動織機 半導体装置
TWI500135B (zh) 2012-12-10 2015-09-11 Ind Tech Res Inst 堆疊式功率元件模組
JP5726215B2 (ja) 2013-01-11 2015-05-27 株式会社豊田中央研究所 冷却型スイッチング素子モジュール
JP6361447B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
US11570921B2 (en) * 2015-06-11 2023-01-31 Tesla, Inc. Semiconductor device with stacked terminals
JP6721329B2 (ja) 2015-12-21 2020-07-15 三菱電機株式会社 パワー半導体装置およびその製造方法
CN105633041A (zh) * 2016-03-14 2016-06-01 江苏捷捷微电子股份有限公司 一种大功率可控硅封装结构及其制造方法
DE102016110847B4 (de) * 2016-06-14 2022-02-17 Auto-Kabel Management Gmbh Leitungsintegrierter Schalter und Verfahren zum Herstellen eines leitungsintegrierten Schalters
KR102048478B1 (ko) * 2018-03-20 2019-11-25 엘지전자 주식회사 양면냉각형 파워 모듈 및 그의 제조 방법
DE102018207537A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Verbundanordnung aus drei gestapelten Fügepartnern
JP6741135B1 (ja) 2019-10-02 2020-08-19 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322593A1 (de) 1983-06-23 1985-01-10 Klöckner-Moeller Elektrizitäts GmbH, 5300 Bonn Halbleiteranordnung und verfahren zu ihrer herstellung
JPH06272147A (ja) * 1993-03-17 1994-09-27 Tadao Ando 面状遠赤外線放射体の被覆材
US5488252A (en) * 1994-08-16 1996-01-30 Telefonaktiebolaget L M Erricsson Layout for radio frequency power transistors
JPH0964258A (ja) 1995-08-25 1997-03-07 Hitachi Ltd 大電力半導体デバイス
JP3168147B2 (ja) * 1995-09-14 2001-05-21 株式会社日立製作所 半導体装置とそれを用いた３相インバータ
DE19638438A1 (de) * 1996-09-19 1998-04-02 Siemens Ag Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
JP4215133B2 (ja) * 1996-11-05 2009-01-28 エヌエックスピー ビー ヴィ 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置

Also Published As

Publication number Publication date
EP0923131A3 (en) 2000-06-07
US6255672B1 (en) 2001-07-03
CN1219769A (zh) 1999-06-16
KR19990045597A (ko) 1999-06-25
AU705177B1 (en) 1999-05-20
CN1146994C (zh) 2004-04-21
EP0923131A2 (en) 1999-06-16

Similar Documents

Publication Publication Date Title
KR100284241B1 (ko) 반도체장치
US6836006B2 (en) Semiconductor module
KR100305251B1 (ko) 전력변환장치
US20080054298A1 (en) Power module with laminar interconnect
JP2002026251A (ja) 半導体装置
JP2022062235A (ja) パワー・デバイス用のパッケージ構造
CN111788682A (zh) 半导体装置
JP4349364B2 (ja) 半導体装置
JP2000049281A (ja) 半導体装置
JPH11163045A (ja) 半導体装置及びその製造方法
US11538725B2 (en) Semiconductor module arrangement
JP2000049280A (ja) 半導体装置とその製造方法
US20200388605A1 (en) Semiconductor Substrate and Semiconductor Arrangement
JP2021182813A (ja) 半導体装置
JP2019212809A (ja) 半導体装置
JP2016195223A (ja) 半導体装置及びその製造方法
US20210143132A1 (en) Semiconductor device
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
US20190258302A1 (en) Power supply module
JP2013506310A (ja) 回路装置およびその製造方法
JPH0878619A (ja) 電力用半導体装置
JP2021068859A (ja) 半導体モジュール
US20230087499A1 (en) Semiconductor unit and semiconductor device
WO2023157604A1 (ja) 半導体装置および半導体装置の実装構造体
CN117913064A (zh) 全桥封装功率模块

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee