DE102005036116B4

DE102005036116B4 - Leistungshalbleitermodul

Info

Publication number: DE102005036116B4
Application number: DE102005036116A
Authority: DE
Inventors: Martin Hierholzer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-08-01
Filing date: 2005-08-01
Publication date: 2012-03-22
Anticipated expiration: 2025-08-02
Also published as: US7579682B2; US20070158859A1; DE102005036116A1

Abstract

Leistungshalbleitermodul mit: einem keramischen Träger (9), der zumindest auf einer Seite eine strukturierte Metallisierung (50) mit einem kleinsten Strukturabstand von kleiner oder gleich 800 μm aufweist, einem ersten Halbleiterchip (10), der ein Leistungshalbleiterbauelement umfasst und der auf der strukturierten Metallisierung (50) angeordnet ist, einem zweiten Halbleiterchip (20), der eine Ansteuerelektronik zur Ansteuerung des ersten Halbleiterchips (10) umfasst und der auf der strukturierten Metallisierung (50) angeordnet ist, wenigstens einer Dünndraht-Bandverbindung (2, 3) mit einem Bonddrahtdurchmesser (d2, d3) von kleiner oder gleich 75 μm, die zwischen der strukturierten Metallisierung (50) und dem zweiten Halbleiterchip (20) ausgebildet ist, wobei der erste Halbleiterchip (10) einen Steueranschluss (13) aufweist, der über einen kernlosen Transformator (80–83) mit einem Ausgang des zweiten Halbleiterchips (20) verbunden ist.

Description

Die Erfindung betrifft ein Leistungshalbleitermodul.
Heutige Leistungshalbleitermodule umfassen üblicherweise lediglich einen Leistungsteil, der im Wesentlichen aus einem meist keramischen Träger besteht, auf dem ein oder mehrere steuerbare Leistungshalbleiterbauelemente angeordnet sind. Die Ansteuerschaltung zur Ansteuerung dieser steuerbaren Leistungshalbleiterbauelemente ist, wie in der JP 07263621 A beschrieben, auf einer vom Leistungshalbleitermodul unabhängigen Leiterplatte realisiert.
Darüber hinaus ist beispielsweise aus der DE 102 27 106 A1 ein Leistungshalbleitermodul bekannt, bei dem eine auf einer separaten Leiterplatte angeordnete Ansteuer- und Auswerteschaltung modulintern vorgesehen ist. Die elektrische Verbindung zwischen dem Leitungsteil und der Ansteuerelektronik erfolgt mittels eines Stecksystems.
In JP 2001352034 ist eine Hybridbaugruppe integrierter Schaltkreise beschrieben, bei der gleichartig zu kontaktierende Halbleiterbauelemente in Unterbaugruppen zusammengefasst sind. Durch die Zusammenfassung in Unterbaugruppen verringert sich die Zahl notwendiger Bondverbindungen.
Der Nachteil solcher Anordnungen besteht in dem aufwändigen, viele Einzelkomponenten und Verfahrensschritte erfordernden Aufbau.
Es ist die Aufgabe der vorliegenden Erfindung, ein Leistungshalbleitermodul mit einem vereinfachten Aufbau und ein Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls bereitzustellen.
Diese Aufgabe wird durch ein Leistungshalbleitermodul gemäß Patentanspruch 1 sowie durch ein verfahren gemäß Patentanspruch 21 gelöst. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand von Unteransprüchen.
Das erfindungsgemäße Leistungshalbleitermodul umfasst einen keramischen Träger, der zumindest auf einer Seite eine strukturierte Metallisierung mit einer Strukturfeinheit von kleiner oder gleich 800 μm aufweist. Auf der strukturierten Metallisierung sind ein erster und ein zweiter Halbleiterchip sowie ein keramischer Kondensator angeordnet. Der erste Halbleiterchip umfasst ein Leistungshalbleiterbauelement, der zweite Halbleiterchip eine Ansteuerelektronik zur Ansteuerung des ersten Halbleiterchips.
Zwischen der strukturierten Metallisierung und dem zweiten Halbleiterchip ist wenigstens eine Dünndraht-Bondverbindung mit einem Bonddrahtdurchmesser von kleiner oder gleich 75 μm hergestellt. Der erste Halbleiterchip weist einen Steueranschluss auf, der über einen kernlosen Transformator mit einem Ausgang des zweiten Halbleiterchips verbunden ist.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnung näher erläutert. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Elemente. Die 1, 3a, 3b, 4, 5 und 6 als solche sind nicht Gegenstand der Erfindung, sie dienen jedoch dazu, bestimmte Aspekte der Erfindung zu erläutern. Es zeigt:
1 den bestückten Träger eines Leistungshalbleitermoduls im Querschnitt,
2 einen Träger mit einer strukturierten Metallisierung im Querschnitt,
3a einen bestückten Träger eines Leistungshalbleitermoduls in Draufsicht,
3b einen vergrößerten Ausschnitt des bestückten Trägers gemäß 3a im Bereich der Ansteuerelektronik,
4 ein Schaltbild des bestückten Trägers gemäß 3a,
5 ein Schaltbild mit einer von einer Ansteuerschaltung angesteuerten Drei-Phasen-Vollbrücke,
6 ein Blockschaltbild, das die in 5 erläuterten logischen Einheiten zur Ansteuerung der Halbbrücken zeigt,
7 einen Querschnitt durch einen Abschnitt eines SOI-Chips, der eine Ansteuerschaltung zur Ansteuerung einer Drei-Phasen-Vollbrücke sowie drei Hochspannungs-Pegelumsetzer umfasst, im Bereich eines der Hochspannungs-Pegelumsetzer,
8 den SOI-Chip gemäß 7 in Draufsicht,
9 einen Querschnitt durch eine Schaltungsanordnung mit einem kernlosen Transformator, der auf einem sekundärseitigen Treiberchip angeordnet ist, wobei zwischen dem kernlosen Transformator und einem primärseitigen Treiberchip eine Bondverbindung hergestellt ist, und
10 ein Schaltbild entsprechend 4, bei dem jedoch zur Pegelanpassung zwischen der Ansteuerschaltung und den Steueranschlüssen der Leistungsschalter anstelle von Transistoren entsprechend dem Transistor gemäß 7 kernlose Transformatoren entsprechend dem kernlosen Transformator gemäß 9 vorgesehen sind.
1 zeigt einen keramischen Träger 9, der oberseitig mit einer strukturierten Metallisierung 50 und unterseitig mit einer Metallisierung 60 versehen ist. Der Träger 9 und die Metallisierungen 50, 60 bilden zusammen ein DCB-Substrat (DCB = Direct Copper Bonding).
Auf dem DCB-Substrat sind ein erster Halbleiterchip 10, ein zweiter Halbleiterchip 20, ein dritter Halbleiterchip 30 sowie ein keramischer Kondensator 40 angeordnet. Durch die Strukturierung der Metallisierungsschicht 50 entstehen schaltungsgerecht gewählte Abschnitte 51, 52, 53, 54, mit denen die betreffenden Halbleiterchips 10, 20, 30 sowie sonstige Bauelemente wie z. B. der keramische Kondensator 40 elektronisch und/oder mechanisch verbunden werden können. Die Verbindungen können beispielsweise mittels eines nicht dargestellten Lotes hergestellt sein.
Der erste Halbleiterchip 10 ist als steuerbares Leistungshalbleiterbauelement, beispielsweise als IGBT oder als MOSFET, ausgebildet und weist einen ersten Lastanschluss 11, einen zweiten Lastanschluss 12 sowie einen Steueranschluss 13 auf.
Der dritte Halbleiterchip 30 ist als Freilaufdiode mit einem ersten Lastanschluss 31 und einem zweiten Lastanschluss 32 ausgebildet und zur Laststrecke des ersten Halbleiterchips 10 parallel geschaltet. Hierzu sind die ersten Lastanschlüsse 11, 31 des ersten bzw. dritten Halbleiterchips 10, 30 über einen Abschnitt 52 der strukturierten Metallisierung 50 verbunden. Die zweiten Lastanschlüsse 12, 32 des ersten bzw. dritten Halbleiterchips 10, 30 sind durch eine Dickdraht-Bondung mittels eines Bonddrahtes 1 elektrisch verbunden. Der Bonddraht 1 weist einen Durchmesser d1 von beispielsweise 300 μm, 400 μm oder 500 μm auf.
Der zweite Halbleiterchip 20 umfasst eine Ansteuerelektronik zur Ansteuerung des im ersten Halbleiterchips 10 realisierten steuerbaren Leistungshalbleiterbauelements. Der zweite Halbleiterchip 20 weist einen ersten Anschluss 21 auf, der mit einem Abschnitt 54 der strukturierten Metallisierung 50 elektrisch und mechanisch verbunden ist. Auf seiner dem Träger 9 abgewandten Seite weist der zweite Halbleiterchip 20 weitere, sehr fein strukturierte Anschlüsse 22 bis 26 auf. Diese Anschlüsse dienen zur Ansteuerung des steuerbaren Leistungshalbleiterbauelements 10 sowie gegebenenfalls weiterer nicht dargestellter Leistungshalbleiterbauelemente.
Zur Ansteuerung müssen die oberseitigen Anschlüsse 22 bis 26 der Ansteuerelektronik 20 mit den Steueranschlüssen der betreffenden steuerbaren Leistungshalbleiterbauelemente verbunden werden. In 1 ist beispielhaft lediglich die Verbindung zwischen dem Anschluss 22 der Ansteuerelektronik 20 und dem Steueranschluss 13 des steuerbaren Leistungshalbleiterbauelements 10 dargestellt.
Wegen der feinen Strukturierung der oberseitigen Anschlüsse 22 bis 26 der Ansteuerelektronik 20 dürfen die hierzu verwendeten Bonddrähte, 2, 3 nur sehr geringe Durchmesser d2 bzw. d3 aufweisen. Die Durchmesser d2, d3 der Bonddrähte 2, 3 sind vorzugsweise kleiner oder gleich 75 μm, kleiner oder gleich 50 μm oder besondern bevorzugt kleiner oder gleich 25 μm.
Üblicherweise weisen Leitungshalbleitermodule nicht nur einen sondern vorzugsweise mehrere, beispielsweise 2, 4 oder 6 Leistungshalbleiterbauelemente auf, die als Leistungshalbleiterchips ausgebildet sind und die von einer gemeinsamen Ansteuerelektronik 20 angesteuert werden. Hieraus ergibt sich die Notwendigkeit, dass bestimmte der steuerbaren Leistungshalbleiterbauelemente 10 so weit von der Ansteuerelektronik 20 beabstandet sind, dass eine unmittelbare Bondverbindung zwischen dem Steueranschluss 13 der steuerbaren Leistungshalbleiterbauelements 10 und dem betreffenden Anschluss 22 der Ansteuerelektronik 20 mittels Dünndrahtbonden nicht mehr realisierbar sind, d. h. die Verbindung muss mittelbar, beispielsweise unter Zwischenschaltung einer Leiterbahn 53 der strukturierten Metallisierung 50 erfolgen. Somit ist hierzu eine Dünndraht-Bondverbindung mittels eines Bonddrahtes 2 zwischen dem Anschluss 22 und der Leiterbahn 53 erforderlich.
Da beispielsweise aus Kupfer oder Kupferlegierungen gebildete Metallisierungen 50, 60 bedingt durch eine interne Kornstruktur sowie bedingt durch die Oberflächenrauhigkeit des Trägers 9, auf den die Metallisierungen 50, 60 aufgebracht sind, eine ebenfalls sehr hohe Oberflächenrauhigkeit aufweisen, kann auf ihnen keine dauerhafte Dünndraht-Bondverbindung hergestellt werden. Daher ist es erfindungsgemäß vorgesehen, zumindest die mittlere Rauhtiefe Rz der Metallisierungsschicht 50 kleiner oder gleich 7 μm, ihre maximale Rauhtiefe Rmax kleiner oder gleich 10 μm zu wählen. Die mittlere Rauhtiefe Rz und die maximale Rauhtiefe Rmax bestimmten sich dabei entsprechend den Deutschen Normen DIN 4768 und DIN 4287.
Eine Verringerung der Oberflächenrauhigkeit der Metallisierungen 50, 60 und damit eine Verbesserung der Bondbarkeit vor allem beim Dünndraht-Bonden kann beispielsweise dadurch erreicht werden, dass die strukturierte Metallisierung 50 eine Nickelschicht mit einer Dicke von 2 μm bis 12 μm und/oder eine Goldschicht mit einer Dicke von 10 nm bis 1 μm aufweist. Zusätzlich oder alternativ zu der Nickel- bzw. Goldschicht kann die Oberflächenrauhigkeit der strukturierten Metallisierung 50 z. B. durch Schleifen und Polieren verringert werden.
Zusätzlich zu den steuerbaren Leistungshalbleiterbauelementen 10, den Freilaufdioden 30 sowie der Ansteuerelektronik 20 können noch weitere Bauelemente und/oder Baugruppen wie z. B. Bootstrap-Schaltkreise, Mikrocontroller, Kondensatoren, Kernlose Transformatoren (Coreless Transformers) zur galvanischen Trennung zwischen der Ansteuerelektronik und bestimmten der steuerbaren Leistungshalbleiterbauelemente 10, oder andere Bauelemente auf den Metallisierungen 50, 60 des Trägers 9 angeordnet sein. In 1 ist beispielhaft ein keramischer Kondensator 40 dargestellt, dessen Anschlüsse 41, 42 mit Abschnitten 51 bzw. 52 der strukturierten Metallisierung 50 verlötet sind.
Die in 1 dargestellte Anordnung zeigt, wie ein bestückter Träger eines Leistungshalbleitermoduls prinzipiell aufgebaut sein kann. Die Art der Strukturierung der strukturierten Metallisierung 50 sowie Art, Anzahl und Positionierung der auf dem keramischen Träger 9 angeordneten Elemente zueinander können jedoch grundsätzlich frei gewählt werden.
Die strukturierte Metallisierung 50 weist eine Strukturfeinheit von kleiner oder gleich 800 μm, bevorzugt kleiner oder gleich 600 μm auf. Der Begriff Strukturfeinheit wird nachfolgend unter Bezugnahme auf 2 näher erläutert.
2 zeigt einen anderen Querschnitt durch einen Abschnitt des mit der strukturierten Metallisierung 50 und der Metallisierung 50 versehenen keramischen Trägers 9 gemäß 1. Die strukturierte Metallisierung 50 weist voneinander beabstandete Abschnitte 55, 56, 57, 58 auf. Einander entsprechende Kanten 581, 571 der Abschnitte 58 und 57 weisen in einer bestimmten lateralen Richtung r einen bestimmten Abstand a1 auf. Ebenso weisen einander entsprechende Kanten 571, 561 der Abschnitte 57 und 56 in der lateralen Richtung r einen Abstand a2 auf. Entsprechende Abstände lassen sich für alle benachbarten Abschnitte des strukturierten Metallisierung bestimmen. Die Abstände a1, a2 werden nachfolgend auch als Strukturabstand bezeichnet. Bestimmt man in allen möglichen lateralen Richtungen r (siehe beispielsweise die lateralen Richtungen r, r1, r2, r3 und r4 in 3a), d. h. in allen parallel zur Oberfläche des Trägers 9 verlaufenden Richtungen, alle möglichen Strukturabstände a1, a2, so wird im Sinne der vorliegenden Erfindung der kleinste auftretenden Strukturabstand als Strukturfeinheit bezeichnet.
Erfindungsgemäß ist es vorgesehen, für die strukturierte Metallisierung 50 eine Strukturfeinheit von kleiner oder gleich 800 μm, bevorzugt kleiner oder gleich 600 μm vorzusehen.
Die strukturierte Metallisierung 50 weist aufeinanderfolgend eine Schicht 501 aus Kupfer oder einer Kupferlegierung gefolgt von einer optionalen Nickelschicht 502 und einer optionalen Goldschicht 503 auf. Vorzugsweise überdecken dabei die optionale Nickelschicht 502 und die optionale Goldschicht 503 die jeweils darunter befindlichen Schichten der Metallisierung 50, insbesondere auch an deren durch die Strukturierung gebildeten Seitenflächen. Zur Herstellung der optionalen Nickelschicht 502 und der optionalen Goldschicht 503 eignet sich insbesondere galvanische Abscheidung.
3a zeigt eine Draufsicht auf die Oberseite des keramischen Trägers 9 entsprechend den 1 und 2 und dessen strukturierter Metallisierung 50. Abweichend hiervon liegt jedoch in 3a eine andere Strukturierung der Metallisierung 50 sowie eine andere räumliche Anordnung der darauf befindlichen Elemente vor.
Die Anordnung umfasst drei Halbbrücken mit jeweils zwei in Reihe geschalteten IGBTs 10 und jeweils zwei Freilaufdioden 30. Für jeden der Zweige sind eine Bootstrap-Diode 5 und ein keramischer Kondensator 4 vorgesehen. Die Spannungsversorgung der Halbbrückenschaltung erfolgt über einen Brückengleichrichter mittels vier Gleichrichterdioden 45. Die sechs IGBTs 10 werden von einer gemeinsamen Ansteuerelektronik 20 angesteuert. Hierzu sind die Steueranschlüsse 13 der IGBTs 10 mit entsprechenden Anschlüssen der Ansteuerelektronik 20 unter Verwendung von Leiterbahnen 53, die aus Abschnitten der strukturierten Metallisierung 50 gebildet sind, sowie unter Verwendung von dünnen Bonddrähten 2 mit Durchmessern von kleiner oder gleich 75 μm, kleiner oder gleich 38 μm, kleiner oder gleich 33 μm oder kleiner oder gleich 25 μm, verbunden.
Für den Anschluss der oberseitigen Lastanschlüsse 12 der steuerbaren Leistungshalbleiterbauelemente 10 sowie der oberseitigen Lastanschlüsse 32 der Freilaufdioden 30 und außerdem der oberseitigen Lastanschlüsse der Gleichrichterdioden 45 werden Bonddrähte 1 mit großen Durchmessern, beispielsweise 300 μm, 400 μm oder 500 μm, verwendet.
Der Vorteil einer solchen Anordnung besteht darin, dass alle auf die strukturierte Metallisierung 50 des Trägers 9 aufzulötenden Bauelemente gemeinsam in einem Schritt, beispielsweise mittels eines Vakuumlötprozesses in einem Vakuum-Durchlaufofen, gelötet werden können. Als Lote eignen sich bevorzugt bleifreie Lote mit einem Schmelzpunkt von weniger als 230°C.
Vorzugsweise nach dem Löten werden die Bondverbindungen zwischen den Bauelementen und den Abschnitten der strukturierten Metallisierung hergestellt.
Die elektrische Verbindung des bestückten Modulträgers 9 für die Ansteuerung und die Lastanschlüsse der Halbbrücken erfolgt bevorzugt mittels Hülsen 61, die auf entsprechende Abschnitte der strukturierten Metallisierung 50 aufgelötet sind. Zur Herstellung der elektrischen Verbindung werden Pins in die Hülsen 61 eingesteckt und mit diesen verpresst. Die Pins weisen einen Außendurchmesser auf, der größer ist als der Innendurchmesser der Hülsen 61. Die Pins und/oder die Hülsen 61 sind vorzugsweise mit Zinn beschichtet.
Durch den integrierten Aufbau müssen mit Ausnahme der Lastanschlüsse keine Hochspannung führenden Anschlüsse aus dem Modul herausgeführt werden.
Der Träger 9 kann gleichzeitig als Bodenplatte eines Modulgehäuses verwendet werden. Hierdurch kann das Modul in vorteilhafter Weise mit der Metallisierung 60 mit einem Kühlkörper 8 in Kontakt gebracht werden. Die Befestigung des Kühlkörpers an dem Träger 9 erfolgt dabei vorzugsweise mittels einer Klemmfeder.
Einen vergrößerten Ausschnitt des bestückten Trägers 9 gemäß 3a im Bereich der Ansteuerelektronik 20 zeigt 3b.
Hier sind insbesondere die dünnen Bonddrähte 2 zu erkennen, die beispielsweise die nicht näher bezeichneten Anschlüsse (Bondpads) der Ansteuerelektronik 20, die den Anschlüssen 22 bis 26 in 1 entsprechen, mit Leiterbahnen der strukturierten Metallisierung 50 verbinden. Die Ansteuerelektronik 20 ist auf einem Abschnitt 59 der strukturierten Metallisierung 50 angeordnet, der vorzugsweise von den anderen Abschnitten der strukturierten Metallisierung 50 beabstandet und elektrisch von diesen isoliert ist.
Gemäß einer in den 3a und 3b nicht dargestellten Alternative kann der Abschnitt 59 auch leitend mit einem Anschluss einer der Leistungsschalter der unteren Halbbrückenzweige elektrisch verbunden sein, der zum Anschluss einer Versorgungsspannung UB₊ dieser Halbbrücke vorgesehen ist. Dies ist insbesondere dann vorteilhaft, wenn die Ansteuerschaltung als SOI-Chip gemäß 7 ausgebildet ist. Die zur Leistungsübertragung verwendeten dicken Bonddrähte 1 verbinden entsprechend 1 die zweiten Lastanschlüsse 12, 32 ausgewählter IGBTs 10 bzw. ausgewählter Freilaufdioden 30 untereinander sowie – siehe hierzu 3a – mit leistungsübertragenden Abschnitten 52 der strukturierten Metallisierung 50.
4 zeigt den Schaltplan zu der Anordnung gemäß 3a. Sechs IGBTs 10 sind mit ihren Laststrecken paarweise zu Halbbrücken 221, 222, 223 in Reihe geschaltet, so dass insgesamt drei Halbbrücken 221, 222, 223 gebildet werden. Zur Laststrecke eines jeden IGBTs 10 ist jeweils eine Freilaufdiode 30 antiparallel geschaltet.
Die drei Halbbrücken 221, 222, 223 wiederum sind parallel geschaltet und werden über eine Gleichspannung UB₊ – UB_– versorgt, die von einem aus vier Dioden 45 gebildeten Brückengleichrichter 200 aus einer über Einginge 101, 102 zugeführten Wechselspannung UW erzeugt wird. UB₊ stellt dabei das positive, UB_– das negative Versorgungspotenzial der Halbbrücken dar.
Die Ansteuerung der Halbbrücken 221, 222, 223 erfolgt mittels der Steuerelektronik 20 über die Steueranschlüsse der IGBTs 10. An die IGBTs 10 des jeweils oberen Halbbrückenzweiges der Halbbrücken 221, 222, 223 ist jeweils eine Bootstrapschaltung aus einer Bootstrapdiode 5 und einem Kondensator 4 angeschlossen.
Durch eine geeignete Ansteuerung der Halbbrücken 221, 222, 223 kann an Ausgängen 111, 112, 113 der Halbbrücken eine Dreiphasen-Spannung, beispielsweise zur Spannungsversorgung eines Motors, bereitgestellt werden.
Die Ansteuerelektronik 20 weist externe Anschlüsse 201 bis 212 auf, die gegenüber den Versorgungspotenzialen UB₊ und UB_– sowie gegenüber den an den Ausgängen 111, 112, 113 anliegenden Potenzialen U_U, U_V bzw. U_W galvanisch entkoppelt oder mit diesen galvanisch gekoppelt sein können. Im Falle einer Entkopplung erfolgt diese vorzugsweise mittels kernloser Transformatoren (Coreless Transformers, CLTs), die in der Ansteuerelektronik integriert sein können. Infolge der galvanischen Entkopplung können die externen Anschlüsse problemlos aus einem Gehäuse des Leistungshalbleitermoduls herausgeführt werden.
5 zeigt ein Prinzip-Schaltbild mit einer Ansteuerschaltung 20 für eine Drei-Phasen-Vollbrücke.
Die Drei-Phasen-Vollbrücke umfasst drei Halbbrücken 221, 222, 223 mit jeweils zwei beispielhaft als IGBTs ausgebildeten Leistungsschaltern 10, deren Laststrecken jeweils in Reihe geschaltet sind, sowie Freilaufdioden 30, von denen jeweils eine antiparallel zu jeder der Laststrecken geschaltet ist. Abgesehen davon, dass als Leistungsschalter IGBTs anstelle von MOSFETs vorgesehen sind und dass den Steueranschlüssen der Leistungsschalter 10 jeweils ein Widerstände vorgeschaltet ist, entspricht dieser Teil des Schaltbildes den entsprechend bezeichneten Halbbrücken 221, 222, 223 gemäß 4.
Grundsätzlich können als steuerbare Leistungsschalter 10 jedoch beliebige steuerbare Leistungsschalter, insbesondere MOSFETs und IGBTs, eingesetzt werden.
Die Ansteuerschaltung 20 umfasst für jeden der Leistungsschalter 10 einen unabhängigen Treiber. Die Ansteuerung dieser Treiber erfolgt über Steuereingänge H_IN221, H_IN222, H_IN223, L_IN221, L_IN222, L_IN223. Die nachgestellten Zahlen 221, 222, 223 geben dabei die Halbbrücke 221, 222 bzw. 223 an, die durch das dem betreffenden Steuereingang H_IN221, H_IN222, H_IN223, L_IN221, L_IN222, L_IN223 zugeführte Signal angesteuert wird.
”H” bedeutet dabei, dass das betreffende Signal den oberen Leistungsschalter 10 (”High Side”) der betreffenden Halbbrücke 221, 222, 223 ansteuert, der an dem höheren Versorgungspotenzial dieser Halbbrücke angeschlossen ist.
Entsprechend bedeutet ”L”, dass das betreffende Signal den unteren Leistungsschalter 10 (”Low Side”) der betreffenden Halbbrücke 221, 222, 223 ansteuert, der an dem niedrigeren Versorgungspotenzial dieser Halbbrücke 221, 222, 223 angeschlossen ist.
Ausgangsseitig weisen die Einheiten 231, 232, 233 jeweils Ausgänge auf, die mit V_B, H_O, V_S und L_O bezeichnet sind und denen eine Zahl nachgestellt ist, wobei die mit H_O bezeichneten Ausgänge zur Ansteuerung des oberen Leistungsschalters 10 und die mit L_O bezeichneten Ausgänge zur Ansteuerung des oberen Leistungsschalters 10 der betreffenden Halbbrücke 221, 222, 223 vorgesehen sind.
An einem Eingang I_TRIP der Ansteuerschaltung 20 ist ein Widerstandsnetzwerk R11, R12, R13; R21, R22, R23 bzw. R31, R32, R33 angeschlossen, über dessen Dimensionierung eingestellt werden kann, ab welchem Laststrom durch die betreffenden Halbbrücke 221, 222 bzw. 223 die Halbbrücke 221, 222 bzw. 223 abgeschaltet wird.
Prinzipiell können die in 5 extern an die Ansteuerschaltung 20 angeschlossenen Bauelemente, insbesondere Widerstände und/oder Kondensatoren und/oder Dioden, auch in die Ansteuerschaltung integriert werden.
In 6 ist ein Blockschaltbild der in 5 gezeigten Ansteuerschaltung 20 für eine 3-Phasen-Vollbrücke dargestellt.
Hierbei ist zu erkennen, dass für die oberen der Leistungsschalter 10 (High Side) jeweils ein Hochspannungs-Pegelumsetzer (”HV Level-Shifter”) 241, 242, 243 sowie jeweils eine Rückspeisediode 244, 245, 246 (”Reverse-Diode”) vorgesehen sind.
Des Weiteren ist für die unteren der Leistungsschalter 10 (Low Side) jeweils ein Pegelumsetzer (”Level-Shifter”) 251, 252, 253 vorgesehen.
Die Hochspannungs-Pegelumsetzer 241, 242, 243 bzw. die Pegelumsetzer 251, 252, 253 dienen dazu, die Signalpegel der an den Eingängen H_IN221, H_IN222, H_IN223, L_IN221, L_IN222, L_IN223 der Ansteuerschaltung 20 anliegenden Ansteuersignale, die vorzugsweise als digitale Niederspannungssignale, z. B. als CMOS- oder als LS-TTL-Signale, vorliegen, auf die zur Ansteuerung der Steueranschlüsse 13 der Leistungsschalter 10 erforderlichen Pegel anzupassen.
Die in 6 gezeigte Ansteuerschaltung 20 ist vorzugsweise vollständig in einem SOI-Chip (SOI = Silicon an Insulator) ausgebildet, der zusammen mit den Leistungsschaltern 10, den Freilaufdioden 30, den Bootstrapdioden 5, den Kondensatoren 40 gemäß den 3a und 3b auf einem Substrat 9 angeordnet ist.
7 zeigt einen Querschnitt durch einen Abschnitt eines SOI-Chips im Bereich eines Hochspannungs-Pegelumsetzers 241.
Der SOI-Chip umfasst einen Halbleiterkörper 90 und eine Halbleiterschicht 95, die mittels einer Isolatorschicht 94 gegenüber dem Halbleiterkörper 90 elektrisch isoliert ist.
In der Halbleiterschicht 95 sind zur Ansteuerung einer Halbbrücke ein Hochspannungs-Pegelumsetzer 241, eine Rückspeisediode 244, sowie zwei Transistorpaare 291, 292 ausgebildet.
Das Transistorpaar 291 ist zur Ansteuerung des Leistungsschalters des oberen Zweiges der Halbbrücke, das Transistorpaar 292 zur Ansteuerung des Leistungsschalters des unteren Zweiges der Halbbrücke vorgesehen.
Der Hochspannungs-Pegelumsetzer 241 ist in Form eines Transistors ausgebildet und dient dazu, die bei der Ansteuerung der Halbbrücke zwischen dem Steueranschluss des Leistungsschalters des oberen Zweiges der Halbbrücke und dem Steueranschluss des Leistungsschalters des unteren Zweiges der Halbbrücke auftretende, üblicherweise sehr hohe Potenzialdifferenz auszugleichen.
Zur Ansteuerung einer 3-Phasen-Vollbrücke ist bevorzugt für jede Halbbrücke eine Anordnung gemäß 7, besonders bevorzugt auf demselben SOI-Chip, vorgesehen.
Angrenzend an die Isolatorschicht 94 sind in dem im Wesentlichen schwach n-dotierten Halbleiterkörper 90 p-dotierte Zonen 96, 97 (”Shield-Gebiete”) ausgebildet.
Um einen Transistoreffekt eines Transistors, der aus den p-dotierten Zonen 96 und 97 sowie dem dazwischenliegenden schwach n-dotierten Abschnitt des Halbleiterkörpers 90 gebildet ist, zu vermeiden, ist ein p-dotierter Kanalstopper 98 vorgesehen.
Des Weiteren ist in einem Randbereich 93 eine Randstruktur vorgesehen, die eine p-dotierte Zone 99 und eine n-dotierte Zone 100 aufweist.
Zur elektrischen Kontaktierung und/oder zur elektrischen Verbindung der verschiedenen Halbleitergebiete 96, 97 sowie bestimmter Zonen der Halbleiterschicht 95 sind außerdem metallische Anschlusskontakte 220 vorgesehen.
8 zeigt die Grundstruktur einer in einem SOI-Chip ausgebildeten Ansteuerschaltung 20 in Draufsicht. Die Ansteuerschaltung 20 ist auf einem Abschnitt der strukturierten Metallisierung 50 eines Trägers 9 angeordnet und zur Ansteuerung von einer drei Halbbrücken aufweisenden Drei-Phasen-Vollbrücke vorgesehen, wobei jede der Halbbrücken einen oberen Halbbrückenzweig und einen unteren Halbbrückenzweig mit jeweils einem Leistungsschalter aufweist.
Der SOI-Chip weist drei Abschnitte 231, 232, 233 auf, von denen jeder zur Steuerung eines der Leistungsschalter der oberen Halbbrückenzweige vorgesehen ist. Die Abschnitte 231, 232, 233 sind jeweils von mehreren parallel zueinander verlaufenden Anschlusskontakten 220 umgeben.
Ein weiterer Abschnitt 234 des SOI-Chips umfasst eine Steuerschaltung für alle drei Leistungsschalter der unteren Halbbrückenzweige.
Jeder der drei Halbbrückenzweige weist einen Pegelumsetzer mit jeweils zwei Transistorpaaren 291, 292 entsprechend dem Pegelumsetzer gemäß 7 auf. Dabei sind die Transistorpaare (siehe Bezugszeichen 291 in 7) zur Ansteuerung der oberen Halbbrückenzweige in jeweils einem der Abschnitte 231 des SOI-Chips angeordnet, während sich alle drei Transistorpaare (siehe Bezugszeichen 292 in 7) zur Ansteuerung der unteren Halbbrückenzweige im Bereich 234 befinden.
Die insgesamt sechs Transistorpaare sind bevorzugt in einem gemeinsamen SOI-Chip realisiert und durch Einfach- oder Mehrfach-pn-Übergänge (pn-Barrieren), die im Halbleiterkörper 90 und/oder in der Halbleiterschicht 95 (siehe 7) zwischen den Abschnitten 231, 232, 233 und optional 234 ausgebildet sind, gegeneinander elektrisch isoliert.
Bei der Anordnung gemäß den 6, 7 und 8 erfolgt die Potenzialanpassung zur Ansteuerung der oberen Leistungsschalter mittels Hochspannungs-Pegelumsetzern 241, 242, 243 die als Transistoren ausgebildet und auf dem SOI-Chip der Ansteuerschaltung angeordnet sind.
Alternativ dazu ist es auch möglich, anstelle solcher Hochspannungs-Pegelumsetzer 241 242, 243 kernlose Transformatoren (”Coreless Transformers”, CLT) einzusetzen, die entweder auf dem Chip der Ansteuerschaltung 20, oder unabhängig von dieser auf dem Substrat platziert sind. Durch den Einsatz kernloser Transformatoren ist eine galvanische Trennung und damit eine sichere Isolation der Ansteuerschaltung von den Leistungsschaltern möglich.
9 zeigt einen Querschnitt durch eine Schaltungsanordnung mit einem kernlosen Transformator 80.
Die Schaltungsanordnung umfasst einen Treiber, der in einem eigenen Treiberchip 260 angeordnet ist und der die Leistungsschalter der unteren Halbbrückenzweigegalvanisch gekoppelt, die Leistungsschalter der oberen Halbbrückenzweige mittels eines kernlosen Transformators 80 galvanisch getrennt ansteuert.
Alternativ zu einem separaten Treiberchip 260 kann der Treiber auch in der Ansteuerschaltung 20 integriert sein, was durch das in Klammer gesetzte Bezugszeichen 20 angedeutet wird.
Der kernlose Transformator 80 ist vorzugsweise auf einem weiteren Treiberchip 70 angeordnet, der zur Ansteuerung zumindest eines Leistungsschalters eines der oberen Halbbrückenzweige vorgesehen ist. Im einfachsten Fall umfasst der kernlose Transformator 80 zwei ebene spiralförmige Wicklungen 801, 802, die parallel zueinander und einander gegenüberliegend angeordnet sowie durch ein Dielektrikum gegeneinander isoliert sind.
Die obere Wicklung 801 ist an den Treiberchip 260 bzw. die Ansteuerschaltung 20 angeschlossen und wird nachfolgend als Primärwicklung 801 bezeichnet, während die untere Wicklung 802 an den Treiberchip 70 zur Ansteuerung der Leistungsschalter angeschlossen ist. Die untere Wicklung 202 wird nachfolgend auch als Sekundärwicklung 802 bezeichnet.
Eine sich durch das Verhältnis der Windungszahlen der Primärwicklung 801 und der Sekundärwicklung 802 ergebende Spannungstransformation kann bei der Pegelanpassung gezielt mit einbezogen werden.
Der Anschluss der oberen Wicklung 801 an den Treiberchip 260 bzw. die Ansteuerschaltung 20 erfolgt vorzugsweise mittels Bonddrähten 805 bzw. 806 ausgehend von Anschlussflächen 803 bzw. 804 der oberen Wicklung 801 zu korrespondierenden Anschlussflächen 701 bzw. 702 des Treiberchips 206. Die Anschlussflächen 701, 702 sind – was in der vorliegenden Ansicht nicht erkennbar ist – voneinander beabstandet und elektrisch voneinander isoliert.
Die Bondverbindung erstreckt sich bevorzugt direkt von dem auf dem Treiberchip 70 befindlichen kernlosen Transformator 80 zu dem Treiberchip 260, d. h. ohne dazwischenliegenden Stützpunkt auf der strukturierten Metallisierung 50. Die Bonddrähte 805, 806 erstrecken sich dabei über Bondlängen l1, l2, die vorzugsweise kleiner oder gleich 3 mm gewählt sind.
Die Treiberchips 260 und 70 sind auf Abschnitten 50a bzw. 50b der strukturierten Metallisierung 50 angeordnet. In dem Fall, in dem der Treiberchip 70 zur Ansteuerung eines Leistungsschalters eines unteren Halbbrückenzweiges vorgesehen ist, ist der Abschnitt 50b der strukturierten Metallisierung 50, auf dem der Treiberchip 70 angeordnet ist, vorzugsweise mit dem Anschluss des betreffenden Leistungsschalters verbunden, der zum Anschluss an die negative Versorgungsspannung UB_– der Halbbrücke dieses Halbleiterschalters vorgesehen ist.
In dem anderen Fall, in dem der Treiberchip 70 zur Ansteuerung eines Leistungsschalters eines oberen Halbbrückenzweiges vorgesehen ist, ist der Abschnitt 50b vorzugsweise mit dem Anschluss des betreffenden Leistungsschalters verbunden, der zum Anschluss an die positive Versorgungsspannung UB₊ der Halbbrücke dieses Halbleiterschalters vorgesehen ist.
10 zeigt ein Schaltbild entsprechend 4. Im Unterschied zu dem Schaltbild gemäß 4 weist jedoch die Ansteuerschaltung 20 für die Pegelanpassung zur Ansteuerung der Halbbrücken 221, 222, 223 keine als Transistoren 241 gemäß 7 ausgebildeten Pegelumsetzer auf.
Vielmehr erfolgt die Pegelanpassung unter Verwendung kernloser Transformatoren 81, 82, 83, 84, 85, 86 entsprechend dem kernlosen Transformator 80 gemäß 9, die vorzugsweise jeweils auf einem Treiberchip 71, 72, 73, 74, 75 bzw. 76 angeordnet sind.
Die in den Treiberchips 261, 262, 263, 264, 265 bzw. 266 integrierten Schaltungen können alternativ auch gemeinsam in die Ansteuerschaltung 20 integriert sein. Durch den Einsatz der kernlosen Transformatoren 81, 82, 83, 84, 85, 86 ist es möglich, eine vollständige galvanische Trennung zwischen der Ansteuerschaltung 20 und den Leistungsschaltern 10 zu realisieren.
Den kernlosen Transformatoren 81, 82, 83, 84, 85, 86 ist jeweils noch eine Treiberstufe 71, 72, 73, 74, 75, 76 nachgeschaltet, welche zur Ansteuerung der Leistungsschalter 10 der Halbbrücken 221, 222, 223 vorgesehen sind.
Die kernlosen Transformatoren 84, 85, 86 sowie die Treiberstufen 74, 75, 76 zur Ansteuerung der Leistungsschalter 10 der unteren Halbbrückenzweige der Halbbrücken 221, 222, 223 sind wegen der verhältnismäßig geringen Ansteuerspannungen optional.
Gemäß einer weiteren bevorzugten Ausführungsform der Erfindung ist es möglich, die Treiber zur Ansteuerung der Leistungsschalter 10 der unteren Halbbrückenzweige in einem gemeinsamen Chip zu integrieren, anstelle für jeden der Treiber einen eigenen Chip 264, 265, 266 vorzusehen. An den gemeinsamen Chip können dann drei unabhängige Sekundärchips 74, 75, 76 angeschlossen sein.
Das Bezugspotenzial für die Treiber zur Ansteuerung der Leistungsschalter 10 der unteren Halbbrückenzweige ist bevorzugt identisch mit der negativen Versorgungsspannung UB_– der Halbbrückenzweige 221, 222, 223.
Bezugszeichenliste

1: Bondraht (dick)
2, 3: Bonddraht (dünn)
5: Bootstrapdiode
8: Kühlkörper
9: keramischer Träger
10: erster Halbleiterchip (steuerbares Leistungshalbleiterbauelement)
11: erster Lastanschluss
12: zweiter Lastanschluss
13: Steueranschluss
20: zweiter Halbleiterchip (Ansteuerelektronik)
21–26: Anschlüsse des zweiten Halbleiterchips
30: dritter Halbleiterchip (Freilaufdiode)
31: erster Lastanschluss
32: zweiter Lastanschluss
40: Keramikkondensator
41, 42: Anschluss Keramikkondensator
45: Gleichrichterdiode
50: strukturierte Metallisierung (Oberseite)
50a, 50b: Abschnitt der strukturierten Oberseitenmetallisierung
51–59: Abschnitt der strukturierten Oberseitenmetallisierung
60: Metallisierung (Unterseite)
61: Hülse
70–73: Treiber für oberen Halbbrückenzweig
74–76: Treiber für unteren Halbbrückenzweig
80–86: kernloser Transformator
90: Halbleiterkörper
93: Randbereich
94: Isolator
95: Halbleiterschicht
96, 97: Shield-Gebiet
98: Kanalstopper
99: p-dotierte Zone
100: n-dotierte Zone
101, 102: Eingang Wechselspannung
111: Ausgang
112: Ausgang
113: Ausgang
201–212: externe Anschlüsse der Ansteuerelektronik
220: Anschlusskontakte
221: Halbbrücke
222: Halbbrücke
223: Halbbrücke
231: Abschnitt zur Ansteuerung eines oberen Halbbrückenzweiges
232: Abschnitt zur Ansteuerung eines oberen Halbbrückenzweiges
233: Abschnitt zur Ansteuerung eines oberen Halbbrückenzweiges
234: Abschnitt zur Ansteuerung von drei unteren Halbbrückenzweigen
241: Hochspannungs-Pegelumsetzer
242: Hochspannungs-Pegelumsetzer
243: Hochspannungs-Pegelumsetzer
244: Rückspeisediode
245: Rückspeisediode
246: Rückspeisediode
251: Pegelumsetzer
252: Pegelumsetzer
253: Pegelumsetzer
260–266: Treiberschaltung
501: Schicht auch Kupfer oder einer Kupferlegierung
502: Nickelschicht
503: Goldschicht
561: Kante
571: Kante
581: Kante
701, 702: Anschlussfläche
801: Primärwicklung
802: Sekundärwicklung
803, 804: Anschlussfläche
805, 806: Bonddraht
812: Sekundärwicklung
813, 814: Anschlussfläche
815, 816: Bonddraht
822: Sekundärwicklung
823, 824: Anschlussfläche
825, 826: Bonddraht
832: Sekundärwicklung
833, 834: Anschlussfläche
835, 836: Bonddraht
842: Sekundärwicklung
843, 844: Anschlussfläche
845, 846: Bonddraht
852: Sekundärwicklung
853, 854: Anschlussfläche
855, 856: Banddraht
862: Sekundärwicklung
863, 864: Anschlussfläche
865, 866: Bonddraht
a1, a2: Strukturabstand
d1–d3: Bonddrahtdurchmesser
d4: Dicke der strukturierten Metallisierung
l1: Länge Bondstrecke
l2: Länge Bondstrecke
r, r1–r4: laterale Richtungen
R11–R13: Widerstand
R21–R23: Widerstand
R31–R31: Widerstand
Rz: mittlere Rauhtiefe
Rmax: maximale Rauhtiefe
UB₊: positives Versorgungspotenzial
UB_–: negatives Versorgungspotenzial
UW: Wechselspannung
U_U: Ausgangspotenzial
U_V: Ausgangspotenzial
U_W: Ausgangspotenzial

Claims

Leistungshalbleitermodul mit: einem keramischen Träger (9), der zumindest auf einer Seite eine strukturierte Metallisierung (50) mit einem kleinsten Strukturabstand von kleiner oder gleich 800 μm aufweist, einem ersten Halbleiterchip (10), der ein Leistungshalbleiterbauelement umfasst und der auf der strukturierten Metallisierung (50) angeordnet ist, einem zweiten Halbleiterchip (20), der eine Ansteuerelektronik zur Ansteuerung des ersten Halbleiterchips (10) umfasst und der auf der strukturierten Metallisierung (50) angeordnet ist, wenigstens einer Dünndraht-Bandverbindung (2, 3) mit einem Bonddrahtdurchmesser (d2, d3) von kleiner oder gleich 75 μm, die zwischen der strukturierten Metallisierung (50) und dem zweiten Halbleiterchip (20) ausgebildet ist, wobei der erste Halbleiterchip (10) einen Steueranschluss (13) aufweist, der über einen kernlosen Transformator (80–83) mit einem Ausgang des zweiten Halbleiterchips (20) verbunden ist.
Leistungshalbleitermodul nach Anspruch 1, bei dem wenigstens ein keramischer Kondensator (4), der auf der strukturierten Metallisierung (50) angeordnet ist.
Leistungshalbleitermodul nach Anspruch 1 oder 2, bei dem die wenigstens eine Dünndraht-Bondverbindung (2, 3) einen Bonddrahtdurchmesser (d2, d3) von kleiner oder gleich 50 μm aufweist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die strukturierte Metallisierung (50) eine Nickelschicht (502) aufweist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die strukturierte Metallisierung (50) eine Goldschicht (503) aufweist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Oberfläche der strukturierten Metallisierung (50) eine maximale Rauhtiefe (Rmax) von kleiner oder gleich 10 μm aufweist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem die Oberfläche der strukturierten Metallisierung (50) eine mittlere Rauhtiefe (Rz) von kleiner oder gleich 7 μm aufweist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem zwischen dem Ausgang des zweiten Halbleiterchips (20) und dem Steueranschluss (13) ein erster Treiberchip (260–266) angeordnet ist.
Leistungshalbleitermodul nach Anspruch 8, bei dem zwischen einem Ausgang des ersten Treiberchips (260–266) und dem Steueranschluss (13) ein zweiter Treiberchip (70–76) angeordnet ist.
Leistungshalbleitermodul nach Anspruch 9, bei dem der erste Halbleiterchip (10) einen steuerbaren Leistungsschalter eines unteren Zweiges einer Halbbrücke (221, 222, 223) darstellt und bei dem der zweite Treiberchip (70) auf einem Abschnitt (50b) der strukturierten Metallisierung (50) angeordnet ist, der elektrisch leitend mit einem zum Anschluss einer negativen Versorgungsspannung (UB_–) der Halbbrücke (221, 222, 223) vorgesehenen Lastanschluss (11, 12) des ersten Halbleiterchips (10) verbunden ist.
Leistungshalbleitermodul nach Anspruch 9, bei dem der erste Halbleiterchip (10) einen steuerbaren Leistungsschalter eines oberen Zweiges einer Halbbrücke (221, 222, 223) darstellt und bei dem der zweite Treiberchip (70) auf einem Abschnitt (50b) der strukturierten Metallisierung (50) angeordnet ist, der elektrisch leitend mit einem als Lastanschluss (111, 112, 113) der Halbbrücke (221, 222, 223) vorgesehenen Lastanschluss (11, 12) des ersten Halbleiterchips (10) verbunden ist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der kernlose Transformator (80–86) auf dem zweiten Halbleiterchip (70–76) angeordnet ist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem zwischen dem kernlosen Transformator (80) und dem ersten Treiberchip (260–266) eine Bondverbindung (805, 806) ausgebildet ist, deren Bondlänge (l1, l2) kleiner oder gleich 3 mm ist.
Leistungshalbleitermodul nach Anspruch 13, bei dem die Länge aller zwischen dem kernlosen Transformator (80–86) und dem ersten Treiberchip (260–266) ausgebildeten Bondverbindungen (805, 806) Bondlängen (l1, l2) von kleiner oder gleich 3 mm aufweisen.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche mit einem dritten Halbleiterchip (10), der ein Leistungshalbleiterbauelement umfasst und der auf der strukturierten Metallisierung (50) angeordnet ist, wobei die Laststrecken der Leistungshalbleiterbauelemente des ersten Halbleiterchips (10) und des dritten Halbleiterchips (10) zu einer Halbbrücke (221, 222, 223) in Reihe geschaltet sind, und wobei der erste Halbleiterchip (10) dem oberen Zweig der Halbbrücke und der dritte Halbleiterchip (20) dem unteren Zweig der Halbbrücke zugeordnet ist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche, bei dem der zweite Halbleiterchip (20) als Silizium-auf-Isolator-Chip (SOI-Chip) ausgebildet ist.
Leistungshalbleitermodul nach Anspruch 16, bei dem der zweite Halbleiterchip (20) auf einem Abschnitt (59) der strukturierten Metallisierung (50) angeordnet ist, der von den anderen Abschnitten (51–58) der strukturierten Metallisierung beabstandet ist.
Leistungshalbleitermodul nach Anspruch 16, bei dem der erste Halbleiterchip (10) einen steuerbaren Leistungsschalter eines unteren Zweiges einer Halbbrücke (221, 222, 223) darstellt und bei dem der zweite Halbleiterchip (20) auf einem Abschnitt (59) der strukturierten Metallisierung (50) angeordnet ist, der elektrisch leitend mit einem zum Anschluss einer negativen Versorgungsspannung (UB_–) der Halbbrücke (221, 222, 223) vorgesehenen Lastanschluss (11, 12) des ersten Halbleiterchips (10) vorgesehen ist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche mit einer Bootstrapdiode (5), die auf der strukturierten Metallisierung (50) angeordnet ist.
Leistungshalbleitermodul nach einem der vorangehenden Ansprüche mit wenigstens einer Bootstrapdiode (5) und/oder weiteren Halbleiterchips, die auf der strukturierten Metallisierung (50) angeordnet sind.
Verfahren zur Herstellung eines Leistungshalbleitermoduls nach einem der vorangehenden Ansprüche, bei dem der das Leistungshalbleiterbauelement umfassende erste Halbleiterchip (10) und der die Ansteuerelektronik umfassende zweite Halbleiterchip (20) in demselben Lötschritt mit der strukturierten Metallisierung (50) verlötet werden.