DE102008012858B4 - Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102008012858B4
DE102008012858B4 DE102008012858.9A DE102008012858A DE102008012858B4 DE 102008012858 B4 DE102008012858 B4 DE 102008012858B4 DE 102008012858 A DE102008012858 A DE 102008012858A DE 102008012858 B4 DE102008012858 B4 DE 102008012858B4
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor
insulator
regions
semiconductor regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008012858.9A
Other languages
English (en)
Other versions
DE102008012858A1 (de
Inventor
Martin Feldtkeller
Uwe Wahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102008012858.9A priority Critical patent/DE102008012858B4/de
Priority to US12/399,046 priority patent/US9741601B2/en
Publication of DE102008012858A1 publication Critical patent/DE102008012858A1/de
Application granted granted Critical
Publication of DE102008012858B4 publication Critical patent/DE102008012858B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • H01L31/147—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
    • H01L31/153—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterbauelement (100) mit mindestens zwei Halbleiterbereichen (110, 120, 130), wobei jeder der mindestens zwei Halbleiterbereiche (110 120, 130) Schaltungsteile einer monolithisch integrierten Schaltung aufweist, wobei die Halbleiterbereiche (110, 120, 130) des Halbleiterbauelementes (100) durch einen durch die Halbleiterbauelementdicke hindurch reichenden geätzten Graben, der mit einem Isolator (400) gefüllt ist, voneinander elektrisch getrennt sind, wobei der Isolator (400) das Halbleiterbauelement (100) in vertikaler Richtung vollständig durchdringt, wobei über die Halbleiterbereiche (110, 120, 130) und über dem Isolator (400) mindestens eine strukturierte Schicht (200, 300) angeordnet ist, wobei in der mindestens einen strukturierten Schicht (200, 300) metallische Bahnen zur galvanisch getrennten Signalübertragung zwischen mindestens zwei Halbleiterbereichen (110 120, 130) ausgebildet sind, und wobei in einer Oberfläche (102), die der mindestens einen strukturierten Schicht (200, 300) gegenüberliegt von mindestens einem Halbleiterbereich (110, 120, 130) des Halbleiterbauelements (100) eine Halbleiterzone (420) vom komplementären Typ der Grunddotierung des Halbleiterbauelement (100) angeordnet ist.

Description

  • Die vorliegende Erfindung betrifft eine Isolationstechnik für Halbleitertechnologien, insbesondere Hochvolttechnologien, mit der Bereiche einer integrierten Schaltung voneinander isoliert werden.
  • Bauelemente auf integrierten Schaltungen können elektrisch voneinander isoliert werden, damit sich die Bauelemente nicht in ihren Funktionen gegenseitig beeinflussen. Insbesondere bei Hochvoltanwendungen werden nicht nur einzelne Bauelemente, sondern ganze Funktionsgruppen elektrisch isoliert voneinander angeordnet. Beispielsweise werden bei Brückenanordnungen Schalter und Ansteuerungsschaltungen elektrisch isoliert aufgebaut.
  • Weit verbreitet sind sperrschichtisolierte monolithische Hochvolttechnologien. Sie können für Halbbrückentreiber verwendet werden. Im Fall eines Halbbrückentreibers befindet sich ein Teil der Schaltung innerhalb eines in der Regel N-leitenden Bereiches und ist mit niedrig dotierten PN-Übergängen in Sperrrichtung gegen die übrige Schaltung isoliert.
  • Ein Signalfluss für einen High-Side-Treiber erfolgt von der Ansteuerschaltung in Richtung der Treiberschaltung mittels Hochvolt-NMOS-Transistoren. Die Sperrfähigkeit der PN-Übergänge zwischen der Ansteuerschaltung und den Hochvolt-NMOS-Transistoren bestimmt die maximale Versorgungsspannung der gesamten Halbbrückenschaltung. Derartige Hochvolt-ICs sind kostengünstig herzustellen und arbeiten wegen der für die Sperrfähigkeit erforderlichen Strukturgrößen vergleichsweise langsam. Übliche Signallaufzeiten liegen in der Größenordnung 500 ns. Weiterhin sind sie wegen der schwach dotierten P- und N-Gebiete mit langen Minoritätsträgerlebensdauern besonders anfällig gegen elektromagnetische Beeinflussung.
  • Weiterhin werden SOI-Technologien (Silicon on Insulator) verwendet, bei denen auf eine, mit einer Oxidschicht versehenen Siliziumscheibe, eine weitere Siliziumscheibe aufgebondet werden kann. Eine der beiden Scheiben kann anschließend bis auf eine dünne Restschicht abgetragen werden. Die dünne Restschicht kann eine Dicke von einigen 100 nm bis zu einigen μm aufweisen. Durch eine strukturierte Ätzung werden einzelne Bereiche der Restschicht voneinander elektrisch isoliert. Damit erhält man vollständig voneinander isolierte Schaltungsbereiche. Die Herstellungskosten sind relativ hoch, die Schaltungen arbeiten gemessen an den verwendeten Strukturgrößen relativ schnell. Für den Signalfluss, bzw. die Pegelumsetzung von der Ansteuerschaltung zur Treiberschaltung werden ebenfalls Hochvolt-NMOS-Transistoren verwendet.
  • Weiterhin gibt es die Möglichkeit, gegeneinander zu isolierende Schaltungsbereiche auf getrennten Chips vorzusehen und die Chips voneinander isoliert in ein Gehäuse zu montieren. Die Signalübertragung kann beispielsweise über auf einem Chip integrierte Luftspulenübertrager mit voneinander isolierten Primär- und Sekundärwicklungen erfolgen. Ein Vorteil dieser Lösung ist, dass keine spezielle Hochvolttechnologie benötigt wird. Da hierzu Technologien mit kleinen Strukturen und hoher Packungsdichte eingesetzt werden können, ist die Signalübertragung etwa um den Faktor 100 schneller als mit sperrschichtisolierten Hochvolttechnologien. Die Sperrfähigkeit der Isolationsstrecke ist sehr hoch und unabhängig von einer Polarität der Sperrspannung. Von Nachteil sind die hohen Kosten für die Montage von mehreren Chips in einem Gehäuse. Beispielsweise steigt mit der Anzahl der zu montierenden Halbbrücken die Anzahl der Chips. Für einen Dreiphasen-Brückentreiber sind beispielsweise 4 Chips in einem Gehäuse erforderlich. Mit der Anzahl der Chips steigt die Gehäusegröße und der Montageaufwand. Monolithisch integrierte Halbbrückentreiber können in kleinere Gehäuse eingebaut werden, als Halbbrückentreiber mit getrennten Chips.
  • Die US 4 785 345 A beschreibt ein Halbleiterbauelement mit integrierter Transformatorstruktur, siehe 3 bis 5. Zum Schutz vor hohen Spannungen ist die Transformatorstruktur dielektrisch oder durch Sperrschichten isoliert.
  • Die US 5 719 073 A beschreibt einen Ätzprozess zum Herstellen von MEMS Strukturen. Dieser Prozess ist dazu geeignet, freie, bewegliche Elemente und Anschlüsse wie Pads, Elektroden und ähnliches auf einen Substrat zu realisieren.
  • Die US 5 719 073 A beschreibt durchgehend mikroelektromechanische oder mikro-optomechanische Strukturen, die Teile des Halbleitersubstrates, Oxide und metallische Leiter aufweisen. Insbesondere die 2, 9 und 13 unterstreichen diesen mechanischen Charakter. Die beschriebenen Strukturen sind nicht dazu ausgebildet, elektrische Funktionen, die über das bloße Bereitstellen einer elektrischen Verbindung hinausgehen, zu übernehmen.
  • Die US 5 949 225 A zeigt eine einstellbare Rückkopplungsschaltung für einen Optokoppler. Das Dokument beschreibt, wie einige Nachteile einer konventionellen Optokoppleransteuerung beseitigt werden können.
  • Die US 2007/0 158 859 A1 zeigt ein SOI-Halbleiterbauelement und die Montage des SOI-Halbleiterbauelements auf ein keramisches Substrat.
  • Die US 6 460 411 B1 zeigt eine Strömungssensorkomponente mit einer Membran aus einem einkristallinen Silizium. Es wird beschrieben, dass die Membran in dem Siliziumsubstrat durch eine rückseitige Ätzung gebildet wird.
  • Zur Erhöhung der Packungsdichte bei monolithisch integrierten Leistungsschaltungen kann beispielsweise die laterale Isolation der Bauelemente untereinander mittels Isolationsgräben ausgeführt werden. Die Isolationsgräben benötigen weniger Platz als die ansonsten übliche Sperrschichtisolation. Die Isolationsgräben reichen von der Chipoberfläche bis in eine Tiefe, in der keine funktionalen PN-Übergänge mehr vorkommen, das heißt, bis in ca. 10...20 μm Tiefe. Diese Tiefe ist wesentlich kleiner als die Chipdicke.
  • Die US 5 757 081 A beschreibt einen Chip mit einer integrierten Schaltung, welche eine Grabenisolation für jeden Bereich des Chips aufweist. Die Oberfläche der Substratrückseite wird durch Schleifen oder CMP entfernt, um den unteren Teil der Gräben bloßzulegen. Dies isoliert jeden Bereich des Chips.
  • Die US 5 407 841 A beschreibt ein Komplementär-Bipolar-CMOS (CBiCMOS) Herstellungsverfahren, bei dem Schritte gleichzeitig für die Bipolar- und die MOS-Herstellung eingesetzt werden. Benachbarte Bauelemente werden durch mit Polysilizium gefüllten Gräben voneinander isoliert.
  • Die US 5 356 827 A offenbart in 2 ein Halbleiterbauelement, bei dem ein Steuerelement 50 und ein vertikaler Leistungs-MOSFET 40 monolithisch integriert sind, siehe 2. Um eine hohe Durchbruchspannung zu erhalten, wird das Steuerelement 50 durch einen Isolationsgraben 6 von dem Leistungstransistor getrennt.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine kostengünstige integrierte Schaltung bereitzustellen, in dem Teile einer integrierten Schaltung elektrisch isoliert voneinander sind.
  • Diese Aufgabe wird durch ein Halbleiterbauelement mit den Merkmalen des Anspruchs 1, beziehungsweise durch ein Verfahren mit den Merkmalen des Anspruchs 6 gelöst. Die Unteransprüche definieren jeweils bevorzugte Ausführungsformen.
  • Ein weiteres Beispiel eines Halbleiterbauelementes umfasst ein Halbleiterbauelement mit mindestens zwei Bereichen, wobei auf einer ersten Oberfläche des Halbleiterbauelementes integrierte Bauelemente aufgebracht werden, wobei die Bereiche des Halbleiterbauelementes durch einen Isolationsbereich voneinander elektrisch getrennt sind, wobei über der ersten Oberfläche des Halbleiterbauelementes, der Halbleiterbauelementoberseite, mindestens zwei strukturierte Schichten angeordnet sind, wobei mindestens eine der mindestens zwei strukturierten Schichten ein Oxid oder ein Nitrid enthält und wobei mindestens eine der mindestens zwei strukturierten Schichten ein Metall enthält. Es können einzelne Schaltungsteile einer monolithisch integrierten Schaltung mittels einer durch die Halbleiterbauelementdicke hindurch reichenden Grabenätzung herausgeschnitten werden und es können die geätzten Gräben mit einem Isolator (Oxid, Nitrid) aufgefüllt werden. Eine vollständige Füllung des Grabens mit einem Oxid oder einem Nitrid oder einer Mischung ist nicht zwingend erforderlich. Der Graben kann ebenso leitende Bereiche aufweisen, die dazu geeignet sind, Bereiche der Halbleiterbauelementoberseite mit Bereichen einer zweiten Oberfläche des Halbleiterbauelements ,der Halbleiterbauelementunterseite, elektrisch zu verbinden. Die Halbleiterbauelementunterseite wird zumindest im Bereich der ausgeschnittenen Schaltungsteile ebenfalls mit einer Oxid- oder/und Nitridschicht oder mit einem gesperrten PN-Übergang isoliert.
  • Die Erfindung kann auch vorteilhaft im Bereich von integrierten Niedervolt-Leistungsschaltungen, zum Beispiel in der Automobilelektronik, eingesetzt werden. Das Halbleiterbauelement kann hierfür ganzflächig leitend mit einem Halbleiterbauelementträger (zum Beispiel einem Leadframe oder ein Kühlkörper) verbunden werden. Die Halbleiterbauelementgebiete sind über den Halbleiterbauelementträger leitend miteinander verbunden, es können jedoch keine Minoritätsträger im Halbleiterbauelement über die Isolation hinweg fließen. Werden beispielsweise mehrere integrierte Leistungsschalter in isolierten Halbleiterbauelementbereichen platziert und dadurch gegeneinander und von empfindlichen Bipolartransistoren enthaltende Schaltungsteilen (Bandgap-Referenz, Temperatursicherung) isoliert, so kann jegliche elektromagnetische Störbeeinflussung an einem der Leistungsschalter nicht zu einer Fehlfunktion eines anderen Leistungsschalters oder einer zentralen Funktionen führen, da von dem störbeeinflussten Leistungsschalter keine Minoritätsträger in das Halbleiterbauelement injiziert werden.
  • In einer vorteilhaften Ausgestaltung weisen die Bereiche des Halbleiterbauelementes einen Mindestabstand von 10 μm zueinander auf. Mit Isolatormaterialen wie Nitrid oder Oxid oder Mischmaterialien, werden selten Durchbruchfeldstärken erreicht, die größer sind als 1 kV/1 μm, wenn sehr tiefe Gräben damit aufgefüllt werden. Für Anwendungen in einer Hochvolttechnologie ist daher ein Mindestabstand von 10 μm erforderlich, um eine Spannungsfestigkeit von 1 kV mit ausreichender Sicherheitsreserve zu erreichen.
  • In einer vorteilhaften Ausgestaltung ist das Halbleiterbauelement dicker ist als 100 μm. Dünnere Halbleiterbauelemente erleichtern zwar das Einbringen des Grabens in das Halbleiterbauelement, erhöhen aber aufgrund der schlechteren Handhabbarkeit die Kosten für die Montage in das Gehäuse.
  • In einer vorteilhaften Ausgestaltung weist der Isolator näherungsweise denselben Ausdehnungskoeffizienten auf wie die mindestens zwei Bereiche des Halbleiterbauelementes.
  • In einer vorteilhaften Ausgestaltung eines Isolators mit einem näherungsweise selben Ausdehnungskoeffizienten weist der Isolator mindestens 10% Siliziumoxid und mindestens 80% Nitrid auf.
  • In einer vorteilhaften Ausgestaltung des Halbleiterbauelementes mit mindestens zwei Bereichen und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, kann in der zweiten Oberfläche in mindestens einem Bereich des Halbleiterbauelementes eine Halbleiterzone vom komplementären Typ des Halbleiterbauelementes vorgesehen werden.
  • In einer vorteilhaften Ausgestaltung des Halbleiterbauelementes mit mindestens zwei Bereichen und einer zweiten Oberfläche, die der ersten Oberfläche gegenüberliegt, kann in oder auf der zweiten Oberfläche von mindestens einem Bereich des Halbleiterbauelementes ein Isolator vorgesehen werden.
  • In einer vorteilhaften Ausgestaltung des Isolators auf der zweiten Oberfläche des Halbleiterbauelementes kann der Isolator aus Siliziumoxid oder Nitrid oder einer Mischung aus Siliziumoxid und Nitrid bestehen.
  • Vorteilhaft kann im Bereich von Leistungsschaltern die zweite Oberfläche, die eine Halbleiterbauelementunterseite bilden kann, mit einem weiteren PN-Übergang versehen werden. Dadurch erweitert sich der gegenüber der Halbleiterbauelementunterseite zulässige Spannungsbereich an den Leistungsschaltern auf beide Polaritäten. Wenn weiterhin im Bereich empfindlicher Analogschaltungen (Bandgap-Referenz, Temperatursicherung, Analogverstärker) die Halbleiterbauelementunterseite ohne PN-Übergang mit einem ohmschen Kontakt an ein Bezugspotential angeschlossen wird, kann ein kapazitives Übersprechen von den Leistungsschaltern über das Substrat auf die Analogschaltungen weitgehend vermieden werden.
  • Ein weiteres vorteilhaftes Ausführungsbeispiel sieht einen PN-Übergang durch einen P-burried Layer in einem N-dotierten Basishalbleiterbauelement vor. Oberhalb dieses auf Masse liegenden P-burried Layers werden dann die N und P-Wannen für die CMOS-Logik integriert. Die einzelnen Schaltungsteile (High-Side und Low-Side) werden lateral durch die Bereiche des Halbleiterbauelementes voneinander isoliert. Wenn die Halbleiterbauelementunterseite des so aufgebauten Halbleiterbauelements immer auf der höchsten auftretenden Spannung liegt, sind die Schaltungsteile voneinander isoliert und eine gegenseitige Beeinflussung wird wirkungsvoll unterdrückt.
  • In einer vorteilhaften Ausgestaltung des Halbleiterbauelementes kann zwischen mindestens zwei Bereichen des Halbleiterbauelementes eine Vorrichtung zur galvanisch getrennten Signalübertragung ausgebildet werden.
  • In einer vorteilhaften Ausgestaltung kann die Vorrichtung zur galvanisch getrennten Signalübertragung als Luftspulenübertrager ausgebildet werden.
  • In einer vorteilhaften Ausgestaltung kann die Vorrichtung zur galvanisch getrennten Signalübertragung einen Lichtsender und einen Lichtempfänger aufweisen, die dazu ausgebildet sind, Lichtimpulse vom einem Teil zu einem anderen Teil des Halbleiterbauelementes durch den Isolator zu senden und zu empfangen.
  • Eine Signalübertragung über die isolierenden Bereiche des Halbleiterbauelementes hinweg kann mittels in den strukturierten Metallisierungsschichten realisierter Luftspulenplanartransformatoren erfolgen. Als Isolator zwischen den Wicklungen ist eine ausreichend dicke Oxidschicht vorzusehen.
  • Um die inneren Anschlüsse von Planarspulen mit mehreren Windungen wieder heraus zu führen sind mindestens vier strukturierte Metallisierungsschichten und eine ausreichend dicke Oxidschicht oder mindestens drei strukturierte Metallisierungsschichten und zwei ausreichend dicke Oxidschichten erforderlich. Vorteilhaft können auch Spulen mit nur einer Windung verwendet werden. Vorteilhafterweise besteht auch die Möglichkeit, den inneren Anschluss einer Spule in der obersten Metallisierungsschicht mittels eines Bonddrahtes heraus zu führen, so dass Metallisierungsschichten eingespart werden. Als Isolator zwischen Wicklungen kann anstatt einer Oxidschicht auch ein anderes Isolatormaterial verwendet werden.
  • Anstatt Luftspulenplanartransformatoren kann zur Signalübertragung eine kapazitive Kopplung verwendet werden. Für eine kapazitive Kopplung mit gegenphasigen Signalen sind nur zwei Metallisierungsschichten erforderlich.
  • Wenn zur Signalübertragung Lichtpulse verwendet werden, können ein Sender und ein Empfänger durch ein mit einem Oxid oder Nitrid gefülltes Gebiet voneinander getrennt sein. Der Isolator zwischen zwei Bereichen des Halbleiterbauelementes überträgt dann das Licht vom Sender zum Empfänger.
  • Die elektrische Trennung von mindestens zwei Gebieten des Halbleiterbauelementes durch einen Isolator vereint damit die Vorteile einer Multichiptechnologie mit den Vorteilen einer monolithischen Halbleitertechnologie und vermeidet die Nachteile dieser Technologien. Vorteilhaft sind hohe Packungsdichte, kurze Signallaufzeiten, kleine Gehäuse bei insgesamt geringen Herstellungskosten. Zur Verbesserung der Wärmeableitfähigkeit kann auf der ersten Oberfläche, die eine Halbleiterbauelementoberseite bilden kann, eine dicke Metallisierung, zum Beispiel eine dicke Kupfermetallisierung, verwendet werden.
  • Eine erfindungsgemäße Bauelementanordnung zur Montage eines erfindungsgemäßen Halbleiterbauelementes mit mindestens zwei durch einen Isolator elektrisch getrennten Bereichen umfasst: Ein Halbleiterbauelement mit mindestens zwei Halbleiterbereichen, wobei die Halbleiterbereiche des Halbleiterbauelementes durch einen Isolator voneinander elektrisch getrennt sind und sich über die Halbleiterbereiche und über den Isolator eine abgeschiedene, strukturierte, metallische Schicht erstreckt, ein Leadframe (Stanzgitter), ein elektrisch isolierenden Kleber zur Verbindung des Halbleiterbauelementes mit dem Leadframe.
  • Wenn Bereiche einer Oberfläche, die der abgeschiedenen, strukturierten, metallischen Schicht gegenüberliegt, des Halbleiterbauelementes mit einem Isolator oder mit einer Halbleiterzone vom komplementären Typ des Halbleiterbauelementes versehen sind, kann der Kleber zur Verbindung des Halbleiterbauelementes mit dem Leadframe elektrisch leitend sein.
  • In einer Ausgestaltung der Bauelementanordnung in der Bereiche der Oberfläche, die der abgeschiedenen, strukturierten, metallischen Schicht gegenüberliegt, des Halbleiterbauelementes mit einem Isolator oder mit einer Halbleiterzone vom komplementären Typ des Halbleiterbauelementes versehen sind, kann der Kleber zur Verbindung des Halbleiterbauelementes mit dem Leadframe elektrisch leitend oder isolierend sein.
  • In einer Ausgestaltung der Bauelementanordnung ist die Bauelementanordnung von einer Pressmasse umhüllt.
  • Ein erfindungsgemäßes Verfahren zur Herstellung eines Halbleiterbauelementes mit mindestens zwei Bereichen umfasst: Bereitstellen eines Halbleiterbauelementes, Einbringen von Dotiergebieten in das Halbleiterbauelement, Ätzen eines tiefen Grabens in das Halbleiterbauelement, Füllen dieses Grabens mit einem Isolator, Aufbringen von Metallen und von Isolationsschichten auf dem Halbleiterbauelement, Reduzieren der Dicke des Halbleiterbauelementes, bis der Graben 400 mit dem Isolator das Halbleiterbauelement vollständig durchdringt.
  • In einer Ausgestaltung des Verfahrens wird die Dicke des Halbleiterbauelementes durch Schleifen der Halbleiterbauelementunterseite reduziert.
  • In einer Ausgestaltung des Verfahrens wird, nach der Reduzierung der Dicke, auf mindestens einem Teil des Halbleiterbauelementes, auf der Halbleiterbauelementunterseite ein Isolator aufgebracht.
  • In einer Ausgestaltung des Verfahrens wird, nach der Reduzierung der Dicke, auf mindestens einem Teil des Halbleiterbauelementes auf der Halbleiterbauelementunterseite eine Halbleiterzone vom komplementären Typ des Halbleiterbauelementes aufgebracht.
  • Zur Verminderung mechanischer Spannungen kann der Graben mit porösem SiO2 oder mit einem Schichtsystem Oxid, Polysilizium, Oxid verfüllt werden. Werden die während der Grabenätzung etwa 800 μm dicken Scheiben anschließend auf eine Scheibendicke zurück geschliffen, die kleiner ist als die Tiefe der Grabenätzung, entstehen voneinander isolierte Halbleiterbauelementbereiche, die auf unterschiedliche Spannungspotentiale gelegt werden können.
  • Vorteilhafterweise sind die Gräben breit genug, um eine Spannungsfestigkeit zwischen den Halbleiterbauelementbereichen auszubilden, die wesentlich größer ist als die Spannungsfestigkeit der an der Halbleiterbauelementoberseite hergestellten PN-Übergänge. Damit die Halbleiterbauelementbereiche auch an der zweiten Oberfläche, der Halbleiterbauelementunterseite, gegeneinander isoliert bleiben, kann in einem vorteilhaften Fall zur Montage ein Isolierkleber verwendet werden. Höher sperrende Unterseitenisolationen lassen sich ausbilden, wenn entweder ganzflächig oder strukturiert wenigstens unter den isolierten Halbleiterbauelementgebieten eine weitere Isolierschicht aus einem Oxid, Nitrid, Imid oder einer Mischform aufgebracht wird. Im Fall einer strukturierten Isolierung kann das Halbleitermaterial zuvor im Bereich der isolierten Halbleiterbauelementbereiche etwas zurück geätzt werden. Die Justierung der unterseitigen Strukturierung kann anhand der durch das Halbleiterbauelement 100 hindurch reichenden Isolationsgräben erfolgen.
  • Das bereitgestellte Halbleiterbauelement kann aus einem kostengünstigen P-leitenden, nach dem Czochalski-Verfahren hergestellten Substratmaterial mit beispielsweise 8 Ωcm Leitfähigkeit bestehen. Für integrierte Hochvoltschaltungen werden normalerweise wesentlich teurere Substratmaterialien mit 50 bis 100 Ωcm Leitfähigkeit benötigt, die mit dem deutlich teueren Float-Zone-Verfahren hergestellt werden. Auf der Halbleiterbauelementoberseite können fein strukturierte analoge und digitale Schaltungen aus MOS- und Bipolartransistoren ausgebildet werden. Insbesondere gibt es keine Einschränkungen hinsichtlich der Verwendung von Bipolartransistoren in einem isolierten Bereich.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die folgenden Zeichnungen näher erläutert, in denen
  • 1 die Seitenansicht im Schnitt eines Halbleiterbauelements 110 mit mindestens zwei Bereichen 110, 120, 130 zur Erklärung der Erfindung zeigt, wobei die Bereiche 110, 120, 130 durch einen Isolatorbereich 400 elektrisch voneinander getrennt sind,
  • 2 die Aufsicht eines weiteren Halbleiterbauelementes 100 mit mindestens zwei Bereichen 110, 120, 130 zur Erklärung der Erfindung zeigt, wobei die Bereiche 110, 120, 130 durch einen Isolatorbereich 400 elektrisch voneinander getrennt sind,
  • 3 die Seitenansicht im Schnitt eines Ausführungsbeispiels eines Halbleiterbauelementes 100 zeigt,
  • 4 die Aufsicht eines Ausführungsbeispiels eines Halbleiterbauelementes 100 zeigt,
  • 5 die Seitenansicht im Schnitt eines weiteren Ausführungsbeispiels eines Halbleiterbauelementes 100 zeigt,
  • 6 die Aufsicht eines weiteren Ausführungsbeispiels eines Halbleiterbauelementes 100 zeigt,
  • 7 die perspektivische, teilweise geschnittene Ansicht eines weiteren Ausführungsbeispiels eines Halbleiterbauelementes 100 mit einer Vorrichtung zur galvanisch getrennten Signalübertragung 700 zeigt.
  • 1 zeigt die Seitenansicht im Schnitt eines Halbleiterbauelementes 100 mit mindestens zwei Bereichen 110, 120, 130, wobei die Bereiche 110, 120, 130 durch einen Isolatorbereich 400 elektrisch voneinander getrennt sind. Der Isolator des Isolatorbereiches 400 durchdringt das Halbleiterbauelement in vertikaler Richtung vollständig. In den Bereichen 110, 120, 130 des Halbleiterbauelementes 100 sind, auf der ersten Oberfläche, integrierte Bauelemente 510 angeordnet. Die integrierten Bauelemente sind durch metallische Bahnen 210 miteinander verbunden. Die metallischen Bahnen sind in mindestens einer strukturierten Schicht 200 angeordnet, die über der ersten Oberfläche des Halbleiterbauelementes 100 angeordnet ist. Über dem Halbleiterbauelement 100 ist eine weitere strukturierte Schicht 300 angeordnet, die ein Oxid oder ein Nitrid enthält. Die auf der ersten Oberfläche angeordneten strukturierten Schichten 200, 300 verbinden die auf der ersten Oberfläche angeordneten Bauelemente elektrisch, die Oxid- oder Nitridschichten isolieren die metallischen Bahnen in vertikaler Richtung zur Oberfläche des Halbleiterbauelementes 100.
  • Der Isolator 400 ist derart im Halbleiterbauelement 100 angeordnet, dass er die Bereiche 110, 120, 130 des Halbleiterbauelementes 100 elektrisch isoliert, indem er von der ersten bis zur zweiten Oberfläche des Halbleiterbauelementes 100 reicht.
  • 2 zeigt die Aufsicht eines Halbleiterbauelementes 100 mit mindestens zwei Bereichen 110, 120, 130, wobei die Bereiche 110, 120, 130 durch ein Isolatorgebiet 400 elektrisch voneinander getrennt sind. In 2 ist ein Bereich 120 gezeigt, der sich innerhalb des Bereiches 110 befindet. Zur Isolation umfasst das Isolatorgebiet 400 den Bereich 120 vollständig. Ein weiteres Beispiel zeigt das Gebiet 130. Da das Gebiet 130 am Rand des Halbleiterbauelementes 100 angeordnet ist, ist eine vollständige Umfassung durch ein Isolatorgebiet 400 nicht notwendig.
  • 3 zeigt die Seitenansicht im Schnitt eines Ausführungsbeispiels eines Halbleiterbauelementes 100 mit mindestens zwei Bereichen 110, 120, 130, wobei die Bereiche 110, 120, 130 durch ein Isolatorgebiet 400 elektrisch voneinander getrennt sind. Der Isolator des Isolatorgebietes 400 durchdringt das Halbleiterbauelement in vertikaler Richtung vollständig. In den Bereichen 110, 130 ist in diesem Ausführungsbeispiel eine Halbleiterzone 420 vom komplementären Typ des Halbleiterbauelements 100 auf der zweiten Oberfläche aufgebracht. Die Aufbringung einer Halbleiterzone 420 kann strukturiert unter ausgewählten Bereichen oder ganzflächig erfolgen.
  • 4 zeigt die Aufsicht eines Ausführungsbeispiels eines Halbleiterbauelementes 100 mit mindestens zwei Bereichen 110, 120, 130, wobei die Bereiche 110, 120, 130 durch ein Isolatorgebiet 400 elektrisch voneinander getrennt sind. Der Bereich 120 ist ein Bereich, der sich innerhalb des Bereiches 110 befindet. Zur Isolation umfasst das Isolatorgebiet 400 den Bereich 120 vollständig. Ein weiteres Beispiel zeigt das Gebiet 130. Da das Gebiet 130 am Rand des Halbleiterbauelementes 100 angeordnet ist, ist eine vollständige Umfassung durch ein Isolatorgebiet 400 nicht notwendig. Auf der zweiten Oberfläche der Bereiche 120, 130 ist in diesem Ausführungsbeispiel eine Halbleiterzone vom komplementären Typ des Halbleiterbauelements auf der zweiten Oberfläche aufgebracht.
  • 5 zeigt die Seitenansicht im Schnitt eines Ausführungsbeispiels eines Halbleiterbauelementes 100 mit mindestens zwei Bereichen 110, 120, 130, wobei die Bereiche 110, 120, 130 durch ein Isolatorgebiet 400 elektrisch voneinander getrennt sind. Der Isolator des Isolatorgebietes 400 durchdringt das Halbleiterbauelement in vertikaler Richtung vollständig. In den Bereichere 110, 130 ist in diesem Ausführungsbeispiel ein dielektrischer Isolator 410 auf der zweiten Oberfläche aufgebracht. Die Aufbringung einer Halbleiterzone kann strukturiert unter ausgewählten Bereichen oder ganzflächig erfolgen.
  • 6 zeigt die Aufsicht eines Ausführungsbeispiels eines Halbleiterbauelementes 100 mit mindestens zwei Bereichen 110, 120, 130, wobei die Bereiche 110, 120, 130 durch ein Isolatorgebiet 400 elektrisch voneinander getrennt sind. Der Bereich 120 ist ein Bereich, der sich innerhalb des Bereiches 110 befindet. Zur Isolation umfasst das Isolatorgebiet 400 den Bereich 120 vollständig. Ein weiteres Beispiel zeigt das Gebiet 130. Da das Gebiet 130 am Rand des Halbleiterbauelementes 100 angeordnet ist, ist eine vollständige Umfassung durch ein Isolatorgebiet 400 nicht notwendig. Auf der zweiten Oberfläche der Bereiche 120, 130 ist in diesem Ausführungsbeispiel ein dielektrischer Isolator auf der zweiten Oberfläche aufgebracht.
  • 7 zeigt eine perspektivische, teilweise geschnittene Ansicht eines Halbleiterbauelementes mit mindestens zwei Bereichen 110, 120 zur Erklärung der Erfindung, wobei die Bereiche 110, 120, durch ein Isolatorgebiet 400 elektrisch voneinander getrennt sind. Innerhalb beider Bereiche 110, 120 sind auf der ersten Oberfläche integrierte Bauelemente 510 angeordnet Der Isolator des Isolationsbereiches durchdringt das Halbleiterbauelement vollständig. Auf der zweiten Oberfläche ist in einem Bereich 120 ein dielektrischer Isolator 410 aufgebracht. Zur Signalübertragung über die isolierten Bereiche des Halbleiterbauelementes 400 hinweg, ist in diesem Beispiel mit den strukturierten Metallisierungsschichten 210 ein Luftspulenplanartransformator 700 ausgebildet. Als Isolator zwischen den Wicklungen ist eine ausreichend dicke Oxidschicht vorgesehen.
  • Zur Herstellung der Bauelemente 510 können die zur Herstellung sperrschichtisolierter integrierter Schaltungen in Bipolar-, BiCMOS- oder BCD-Technologie bekannten Verfahren eingesetzt werden.

Claims (6)

  1. Halbleiterbauelement (100) mit mindestens zwei Halbleiterbereichen (110, 120, 130), wobei jeder der mindestens zwei Halbleiterbereiche (110 120, 130) Schaltungsteile einer monolithisch integrierten Schaltung aufweist, wobei die Halbleiterbereiche (110, 120, 130) des Halbleiterbauelementes (100) durch einen durch die Halbleiterbauelementdicke hindurch reichenden geätzten Graben, der mit einem Isolator (400) gefüllt ist, voneinander elektrisch getrennt sind, wobei der Isolator (400) das Halbleiterbauelement (100) in vertikaler Richtung vollständig durchdringt, wobei über die Halbleiterbereiche (110, 120, 130) und über dem Isolator (400) mindestens eine strukturierte Schicht (200, 300) angeordnet ist, wobei in der mindestens einen strukturierten Schicht (200, 300) metallische Bahnen zur galvanisch getrennten Signalübertragung zwischen mindestens zwei Halbleiterbereichen (110 120, 130) ausgebildet sind, und wobei in einer Oberfläche (102), die der mindestens einen strukturierten Schicht (200, 300) gegenüberliegt von mindestens einem Halbleiterbereich (110, 120, 130) des Halbleiterbauelements (100) eine Halbleiterzone (420) vom komplementären Typ der Grunddotierung des Halbleiterbauelement (100) angeordnet ist.
  2. Halbleiterbauelement (100) mit mindestens zwei Halbleiterbereichen (110, 120, 130) nach Anspruch 1, wobei die Halbleiterbereiche (110, 120, 130) des Halbleiterbauelementes (100) einen Mindestabstand von 10 μm zueinander aufweisen.
  3. Halbleiterbauelement (100) mit mindestens zwei Halbleiterbereichen (110, 120, 130) nach Anspruch 1, wobei das Halbleiterbauelement (100) dicker ist als 100 μm.
  4. Halbleiterbauelement (100) mit mindestens zwei Halbleiterbereichen (110, 120, 130) nach einem der vorhergehenden Ansprüche, wobei der Isolator (400) zumindest näherungsweise denselben Ausdehnungskoeffizienten aufweist, wie die mindestens zwei Halbleiterbereiche (110, 120, 130) des Halbleiterbauelementes (100).
  5. Halbleiterbauelement (100) mit mindestens zwei Halbleiterbereichen (110, 120, 130) nach einem der vorhergehenden Ansprüche, wobei der Isolator (400) mindestens 10% Siliziumoxid und mindestens 80% Nitrid aufweist.
  6. Verfahren zur Herstellung eines Halbleiterbauelementes (100) mit mindestens zwei Halbleiterbereichen (110, 120, 130) mit folgenden Schritten: Bereitstellen eines Halbleiterbauelementes (100), Einbringen von Dotiergebieten in das Halbleiterbauelement (100), Ätzen eines tiefen Grabens in das Halbleiterbauelement (100), Füllen dieses Grabens mit einem Isolator (400), Aufbringen und Strukturieren von Isolationsschichten (200, 300) auf dem Halbleiterbauelement (100), Ausbilden von metallischen Bahnen zur galvanisch getrennten Signalübertragung zwischen mindestens zwei Halbleiterbereichen (110, 120, 130) auf dem Halbleiterbauelement (100), Reduzieren der Dicke des Halbleiterbauelementes (100) bis der Graben mit dem Isolator (400) das Halbleiterbauelement (100) vollständig durchdringt, wobei nach der Reduzierung der Dicke auf mindestens einem Teil des Halbleiterbauelementes (100) auf der Oberfläche eine Halbleiterzone (420) vom komplementären Typ des Halbleiterbauelementes (100) aufgebracht wird.
DE102008012858.9A 2008-03-06 2008-03-06 Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung Active DE102008012858B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008012858.9A DE102008012858B4 (de) 2008-03-06 2008-03-06 Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung
US12/399,046 US9741601B2 (en) 2008-03-06 2009-03-06 Semiconductor component with regions electrically insulated from one another and method for making a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008012858.9A DE102008012858B4 (de) 2008-03-06 2008-03-06 Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102008012858A1 DE102008012858A1 (de) 2009-10-01
DE102008012858B4 true DE102008012858B4 (de) 2016-08-04

Family

ID=41010948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008012858.9A Active DE102008012858B4 (de) 2008-03-06 2008-03-06 Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US9741601B2 (de)
DE (1) DE102008012858B4 (de)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785345A (en) * 1986-05-08 1988-11-15 American Telephone And Telegraph Co., At&T Bell Labs. Integrated transformer structure with primary winding in substrate
US5356827A (en) * 1992-03-19 1994-10-18 Nec Corporation Method of manufacturing semiconductor device
US5407841A (en) * 1992-10-30 1995-04-18 Hughes Aircraft Company CBiCMOS fabrication method using sacrificial gate poly
US5719073A (en) * 1993-02-04 1998-02-17 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5757081A (en) * 1994-05-05 1998-05-26 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
US5949225A (en) * 1998-03-19 1999-09-07 Astec International Limited Adjustable feedback circuit for adaptive opto drives
US6460411B1 (en) * 1997-02-14 2002-10-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flow sensor component
US20070158859A1 (en) * 2005-08-01 2007-07-12 Martin Hierholzer Power semiconductor module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855804A (en) * 1987-11-17 1989-08-08 Motorola, Inc. Multilayer trench isolation process and structure
JP3345143B2 (ja) * 1993-12-27 2002-11-18 株式会社日立製作所 光導波路の製造方法
US5930635A (en) * 1997-05-02 1999-07-27 National Semiconductor Corporation Complementary Si/SiGe heterojunction bipolar technology
TW404030B (en) * 1999-04-12 2000-09-01 Siliconware Precision Industries Co Ltd Dual-chip semiconductor package device having malposition and the manufacture method thereof
JP2001044294A (ja) * 1999-08-02 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6482660B2 (en) * 2001-03-19 2002-11-19 International Business Machines Corporation Effective channel length control using ion implant feed forward
US7098116B2 (en) * 2004-01-08 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method for reducing oxide thickness variations at different pattern densities
US7025665B2 (en) * 2004-03-30 2006-04-11 Solaicx, Inc. Method and apparatus for cutting ultra thin silicon wafers
US7442637B2 (en) * 2005-08-15 2008-10-28 Chartered Semiconductor Manufacturing, Ltd Method for processing IC designs for different metal BEOL processes
US20080173972A1 (en) * 2007-01-19 2008-07-24 International Business Machines Corporation Method of wafer thinning

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785345A (en) * 1986-05-08 1988-11-15 American Telephone And Telegraph Co., At&T Bell Labs. Integrated transformer structure with primary winding in substrate
US5356827A (en) * 1992-03-19 1994-10-18 Nec Corporation Method of manufacturing semiconductor device
US5407841A (en) * 1992-10-30 1995-04-18 Hughes Aircraft Company CBiCMOS fabrication method using sacrificial gate poly
US5719073A (en) * 1993-02-04 1998-02-17 Cornell Research Foundation, Inc. Microstructures and single mask, single-crystal process for fabrication thereof
US5757081A (en) * 1994-05-05 1998-05-26 Siliconix Incorporated Surface mount and flip chip technology for total integrated circuit isolation
US6460411B1 (en) * 1997-02-14 2002-10-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flow sensor component
US5949225A (en) * 1998-03-19 1999-09-07 Astec International Limited Adjustable feedback circuit for adaptive opto drives
US20070158859A1 (en) * 2005-08-01 2007-07-12 Martin Hierholzer Power semiconductor module

Also Published As

Publication number Publication date
DE102008012858A1 (de) 2009-10-01
US20090224264A1 (en) 2009-09-10
US9741601B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102009034083B4 (de) Halbleiterbauelemente und Halbleiterchip
DE102005036116B4 (de) Leistungshalbleitermodul
DE102010016455B4 (de) Halbleiterbauelement, Herstellungsverfahren für ein Halbleiterbauelement, sowie integrierte Leistungsschaltung
DE102013112012B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007024355A1 (de) Verfahren zum Herstellen einer Schutzstruktur
DE102008054564A1 (de) Halbleitervorrichtung
DE10300577B4 (de) Halbleiterbauelement mit vertikalem Leistungsbauelement aufweisend einen Trenngraben und Verfahren zu dessen Herstellung
DE102010000839A1 (de) Halbleitervorrichtung; Verfahren zur Herstellung hiervon und Mehrschichtsubstrat hiermit
DE102014101712A1 (de) Halbleiterbauelement mit Umgehungsfunktionalität und Verfahren dafür
DE102011002580A1 (de) Hall-Sensor und Verfahren zu dessen Herstellung
DE102015101566B4 (de) Mems-schalter mit konstanter kapazität und herstellungsverfahren hierfür
DE102011055185B4 (de) Integrierte Schaltung mit Feldeffekttransistor
DE19517975A1 (de) Polysilizium-Feldringstruktur für Leistungs-IC's
EP0714555A1 (de) Hochspannungskippdiode
DE10124032A1 (de) Verfahren zur Herstellung von Bauelementen auf einem SOI-Wafer
DE102014211904A1 (de) Halbleitervorrichtung
DE19647324A1 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102008012858B4 (de) Halbleiterbauelement mit einem das Halbleiterbauelement durchdringenden Isoliergraben und metallischen Bahnen zur galvanisch getrennten Signalübertragung und Verfahren zu dessen Herstellung
DE102022120326A1 (de) Integrierter isolationskondensator mit verbesserter unterer platte
DE3331631A1 (de) Halbleiter-bauelement
DE10361696B4 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung
DE102015105816A1 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102019103730A1 (de) Schaltungsanordnung mit galvanischer isolation zwischen elektronischen schaltungen
DE4233773C2 (de) Halbleiterstruktur für Halbleiterbauelemente mit hoher Durchbruchspannung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative