JP2000049281A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000049281A JP2000049281A JP21704998A JP21704998A JP2000049281A JP 2000049281 A JP2000049281 A JP 2000049281A JP 21704998 A JP21704998 A JP 21704998A JP 21704998 A JP21704998 A JP 21704998A JP 2000049281 A JP2000049281 A JP 2000049281A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- semiconductor switching
- igbt
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Abstract
(57)【要約】
【課題】 半導体装置及びその製造方法に関するもの
で、特にパワーエレクトロニクス分野で制御用に使用さ
れるスィツチング素子のサイリスタやパワートランジス
タ等の実装構造での配線抵抗やインダクタンスの改善。 【解決手段】 複数の半導体スイッチング素子１ａ、１
ｂの相互の向きを変えて、基板３のランド４ａ、４ｂに
実装する。
で、特にパワーエレクトロニクス分野で制御用に使用さ
れるスィツチング素子のサイリスタやパワートランジス
タ等の実装構造での配線抵抗やインダクタンスの改善。 【解決手段】 複数の半導体スイッチング素子１ａ、１
ｂの相互の向きを変えて、基板３のランド４ａ、４ｂに
実装する。
Description
【０００１】
【発明の属する技術分野】この発明は、スイッチング素
子を有する半導体装置で、特にパワーエレクトロニクス
の分野で使用されるサイリスタ、パワートランジスタな
どの実装構造に関する。
子を有する半導体装置で、特にパワーエレクトロニクス
の分野で使用されるサイリスタ、パワートランジスタな
どの実装構造に関する。
【０００２】
【従来の技術】近年、産業用ポンプやファン等のパワー
エレクトロニクスの制御分野では、インバータ装置を用
いたエネルギーの有効利用が用いられることが多い。こ
のインバータ装置の心臓部は電流をスイッチイングする
半導体スイッチング素子である。
エレクトロニクスの制御分野では、インバータ装置を用
いたエネルギーの有効利用が用いられることが多い。こ
のインバータ装置の心臓部は電流をスイッチイングする
半導体スイッチング素子である。
【０００３】半導体スイッチング素子としては、従来か
らサイリスタやパワートランジスタ等が適用されること
が多い。最近では、ＧＴ０（ゲート・ターンオフ・サイ
リスタ）、ＩＧＢＴ（インシュレイテッド・ゲート・バ
イポラトランジスタ）、ＩＥＧＴ（インジェクションエ
ンハンスド・ゲート・トランジスタ）等が広く用いられ
ている。
らサイリスタやパワートランジスタ等が適用されること
が多い。最近では、ＧＴ０（ゲート・ターンオフ・サイ
リスタ）、ＩＧＢＴ（インシュレイテッド・ゲート・バ
イポラトランジスタ）、ＩＥＧＴ（インジェクションエ
ンハンスド・ゲート・トランジスタ）等が広く用いられ
ている。
【０００４】これらの半導体スイッチング素子は種類に
より呼び名が異なる場合もあるが、いずれも、正極（エ
ミッタ）電極、負極（コレクタ）電極と制御（ゲート）
電極の３つの電極を備え、制御電極で電流や電圧を制御
することによりスイッチイング動作を行っている。
より呼び名が異なる場合もあるが、いずれも、正極（エ
ミッタ）電極、負極（コレクタ）電極と制御（ゲート）
電極の３つの電極を備え、制御電極で電流や電圧を制御
することによりスイッチイング動作を行っている。
【０００５】これらの素子をパッケージ内に実装する場
合には、正極電極と負極電極は大電流が流れるためとス
イッチング動作により著しく発熱する。従って、電流容
量を十分考慮する必要があると共に放熱構造にも十分配
慮する必要がある。制御電極は大電流が流れないため特
別の放熱対策は講じなくてもよい。また、これらは制御
対象によっては複数個の半導体スイッチング素子を同時
に用いる場合も多い。
合には、正極電極と負極電極は大電流が流れるためとス
イッチング動作により著しく発熱する。従って、電流容
量を十分考慮する必要があると共に放熱構造にも十分配
慮する必要がある。制御電極は大電流が流れないため特
別の放熱対策は講じなくてもよい。また、これらは制御
対象によっては複数個の半導体スイッチング素子を同時
に用いる場合も多い。
【０００６】図３は半導体スイッチング素子であるＩＧ
ＢＴ（又はＩＥＧＴ）を複数個並べて基板に実装した断
面側面図である。
ＢＴ（又はＩＥＧＴ）を複数個並べて基板に実装した断
面側面図である。
【０００７】すなわち、２個のＩＧＢＴ１ａ、１ｂは表
面にエミッタ電極２ａ、２ｂがそれぞれ設けられてお
り、配線１０ａ´、１０ｂ´と半田接合により接続され
ている。
面にエミッタ電極２ａ、２ｂがそれぞれ設けられてお
り、配線１０ａ´、１０ｂ´と半田接合により接続され
ている。
【０００８】ＩＧＢＴ１ａ、１ｂの表面側の端部にはゲ
ート電極６ａ、６ｂが設けられており、配線１０ｃ´、
１０ｄ´とそれぞれ半田接合により接続されている。
ート電極６ａ、６ｂが設けられており、配線１０ｃ´、
１０ｄ´とそれぞれ半田接合により接続されている。
【０００９】またＩＧＢＴ１ａ、１ｂの裏面にはコレク
タ電極９ａ、９ｂが設けられており、ＤＢＣ（銅張りセ
ラミック）基板３の表面銅パターンＡ１４ａ、１４ｂに
それぞれ半田により接合されている。コレクタ電極９
ａ、９ｂは半導体装置として表面側に位置し、なおＩＧ
ＢＴ１ａ、１ｂの表面および裏面の各電極２ａ、２ｂ、
６ａ、６ｂ、９ａ、９ｂは、半田接合が可能なようにメ
タライズされている。
タ電極９ａ、９ｂが設けられており、ＤＢＣ（銅張りセ
ラミック）基板３の表面銅パターンＡ１４ａ、１４ｂに
それぞれ半田により接合されている。コレクタ電極９
ａ、９ｂは半導体装置として表面側に位置し、なおＩＧ
ＢＴ１ａ、１ｂの表面および裏面の各電極２ａ、２ｂ、
６ａ、６ｂ、９ａ、９ｂは、半田接合が可能なようにメ
タライズされている。
【００１０】なお、メタライズの方法は特定されるもの
ではなく、アルミニウム電極上にチタン、白金、金やチ
タン、パラジウム、金などの方法で表面に金属層を設け
る方法、ニッケル等で被覆する方法等が適時用いられ
る。また、基板の裏面にはヒートシンクが半田接合され
ている。
ではなく、アルミニウム電極上にチタン、白金、金やチ
タン、パラジウム、金などの方法で表面に金属層を設け
る方法、ニッケル等で被覆する方法等が適時用いられ
る。また、基板の裏面にはヒートシンクが半田接合され
ている。
【００１１】この構造では、ＩＧＢＴ１ａのエミッタ電
極２ａとＩＧＢＴ１ｂのコレクタ電極９ｂとの電気的接
続は配線１０ａ´によって行われている。
極２ａとＩＧＢＴ１ｂのコレクタ電極９ｂとの電気的接
続は配線１０ａ´によって行われている。
【００１２】図４はＩＧＢＴを複数個基板に実装した別
の場合の断面側面図である。
の場合の断面側面図である。
【００１３】すなわち、２個のＩＧＢＴ１ａ、１ｂは裏
面にエミッタ電極２ａ、２ｂがそれぞれ設けられてお
り、ＤＢＣ（銅張りセラミック）基板３の表面銅パター
ンＡ１４ａ、１４ｂにそれぞれ半田接合されている。
面にエミッタ電極２ａ、２ｂがそれぞれ設けられてお
り、ＤＢＣ（銅張りセラミック）基板３の表面銅パター
ンＡ１４ａ、１４ｂにそれぞれ半田接合されている。
【００１４】ＩＧＢＴ１ａ、１ｂの裏面側の端部にはゲ
ート電極６ａ、６ｂが設けられており、ＤＢＣ基板３の
表面銅パターンＢ７ａ、７ｂと半田により接合されてい
る。
ート電極６ａ、６ｂが設けられており、ＤＢＣ基板３の
表面銅パターンＢ７ａ、７ｂと半田により接合されてい
る。
【００１５】また、ＩＧＢＴ１ａ、１ｂの表面にはコレ
クタ電極９ａ、９ｂが設けられており、コレクタ電極９
ａ、９ｂは半導体装置として表面側に位置し、配線１０
ｄ、１０ｅと半田接合により接続されている。
クタ電極９ａ、９ｂが設けられており、コレクタ電極９
ａ、９ｂは半導体装置として表面側に位置し、配線１０
ｄ、１０ｅと半田接合により接続されている。
【００１６】なお、ＩＧＢＴ１ａ、１ｂの表面および裏
面の各電極２ａ、２ｂ、６ａ、６ｂ、９ａ、９ｂは、上
述の場合と同様に半田接合が可能なようにメタライズさ
れている。また同様に、基板の裏面にはヒートシンク１
２が半田接合されている。
面の各電極２ａ、２ｂ、６ａ、６ｂ、９ａ、９ｂは、上
述の場合と同様に半田接合が可能なようにメタライズさ
れている。また同様に、基板の裏面にはヒートシンク１
２が半田接合されている。
【００１７】この構造では、ＩＧＢＴ１ｂのエミッタ電
極２ｂとＩＧＢＴ１ａのコレクタ電極９ａとの電気的接
続は配線１０ｄによって行われている。
極２ｂとＩＧＢＴ１ａのコレクタ電極９ａとの電気的接
続は配線１０ｄによって行われている。
【００１８】
【発明が解決しようとする課題】上述の実装構造の例で
は何れも、接続部材は基板と垂直方向の配線部を持つ構
造になっている。従って、この垂直方向の配線によるイ
ンダクタンス成分が大きくなってしまう。
は何れも、接続部材は基板と垂直方向の配線部を持つ構
造になっている。従って、この垂直方向の配線によるイ
ンダクタンス成分が大きくなってしまう。
【００１９】また、接続部材は２個のチップの間に配置
しなければならないため、パッケージの大きさが大きく
なる。
しなければならないため、パッケージの大きさが大きく
なる。
【００２０】なお、パッケージを小さくするために、配
線を複雑にして引き回しを工夫すれば、配線用の接続部
材は必ずしも、２個のチップの間に設置しない配置も可
能であるが、電気回路上の特性である配線抵抗やインダ
クタンスを配慮すればそれらは全く得策でない。
線を複雑にして引き回しを工夫すれば、配線用の接続部
材は必ずしも、２個のチップの間に設置しない配置も可
能であるが、電気回路上の特性である配線抵抗やインダ
クタンスを配慮すればそれらは全く得策でない。
【００２１】
【課題を解決するための手段】請求項１の発明による手
段によれば、一表面に正極電極と制御電極とが形成され
且つ他表面に負極電極が形成された一対の半導体スイッ
チング素子と、前記いずれか一方の半導体スイッチング
素子の前記正極電極と前記制御電極に半田接合されてい
るとともに前記いずれか他方の半導体スイッチング素子
の前記負極電極が半田接合されている配線基板とを具備
したことを特徴とする半導体装置にある。
段によれば、一表面に正極電極と制御電極とが形成され
且つ他表面に負極電極が形成された一対の半導体スイッ
チング素子と、前記いずれか一方の半導体スイッチング
素子の前記正極電極と前記制御電極に半田接合されてい
るとともに前記いずれか他方の半導体スイッチング素子
の前記負極電極が半田接合されている配線基板とを具備
したことを特徴とする半導体装置にある。
【００２２】請求項２の発明による手段によれば、前記
一方の半導体スイッチング素子の正極電極と前記他方の
半導体スイッチング素子の負極電極とは、前記配線基板
に設けられた金属導体を介して電気的に接続されている
ことを特徴とする請求項１記載の半導体装置にある。
一方の半導体スイッチング素子の正極電極と前記他方の
半導体スイッチング素子の負極電極とは、前記配線基板
に設けられた金属導体を介して電気的に接続されている
ことを特徴とする請求項１記載の半導体装置にある。
【００２３】請求項３の発明による手段によれば、前記
半導体スイッチング素子はＩＧＢＴ又はＩＥＧＴ素子で
あることを特徴とする請求項１記載の半導体装置にあ
る。
半導体スイッチング素子はＩＧＢＴ又はＩＥＧＴ素子で
あることを特徴とする請求項１記載の半導体装置にあ
る。
【００２４】請求項４の発明による手段によれば、前記
正極電極、負極電極及び制御電極は各電極の全部又は一
部の表面上に緩衝板を設けたことを特徴とする請求項１
記載の半導体装置にある。
正極電極、負極電極及び制御電極は各電極の全部又は一
部の表面上に緩衝板を設けたことを特徴とする請求項１
記載の半導体装置にある。
【００２５】請求項５の発明による手段によれば、前記
第一の半導体スイッチング素子と第二の半導体スイッチ
ング素子間との配線の一部として細導線を編み上げた導
体を使用したことを特徴とする請求項１記載の半導体装
置にある。
第一の半導体スイッチング素子と第二の半導体スイッチ
ング素子間との配線の一部として細導線を編み上げた導
体を使用したことを特徴とする請求項１記載の半導体装
置にある。
【００２６】
【発明の実施の形態】本発明は、上述の事情に基づいて
なされたもので、以下、本発明に実施の形態を図面を参
照して説明する。
なされたもので、以下、本発明に実施の形態を図面を参
照して説明する。
【００２７】図１は本発明の第１の実施の形態の半導体
装置を構成している半導体スイッチング素子であるＩＧ
ＢＴ（又はＩＥＧＴ）を複数個並べて基板に実装した断
面側面図である。
装置を構成している半導体スイッチング素子であるＩＧ
ＢＴ（又はＩＥＧＴ）を複数個並べて基板に実装した断
面側面図である。
【００２８】すなわち、第一のＩＧＢＴ１ａと第二のＩ
ＧＢＴ１ｂにはエミッタ電極２ａ、２ｂがそれぞれ設け
られている。第一のＩＧＢＴ１ａの裏面に設けられてい
るエミッタ電極２ａはＤＢＣ（銅張りセラミック）基板
３のランド４ａに半田により接合されている。一方、第
二のＩＧＢＴ１ｂの表面に設けられているエミッタ電極
２ｂは配線１０ｂと半田接合されている。また、第一の
ＩＧＢＴ１ａの裏面側の端部と、第二のＩＧＢＴ１ｂの
表面側の端部にはそれぞれゲート電極６ａ、６ｂが設け
られており、第一のＩＧＢＴ１ａのゲート電極６ａはＤ
ＢＣ基板３のランド４ｂと半田により接合されている。
一方、第二のＩＧＢＴ１ｂのゲート電極６ｂは配線１０
ｃと半田接合により接続されている。
ＧＢＴ１ｂにはエミッタ電極２ａ、２ｂがそれぞれ設け
られている。第一のＩＧＢＴ１ａの裏面に設けられてい
るエミッタ電極２ａはＤＢＣ（銅張りセラミック）基板
３のランド４ａに半田により接合されている。一方、第
二のＩＧＢＴ１ｂの表面に設けられているエミッタ電極
２ｂは配線１０ｂと半田接合されている。また、第一の
ＩＧＢＴ１ａの裏面側の端部と、第二のＩＧＢＴ１ｂの
表面側の端部にはそれぞれゲート電極６ａ、６ｂが設け
られており、第一のＩＧＢＴ１ａのゲート電極６ａはＤ
ＢＣ基板３のランド４ｂと半田により接合されている。
一方、第二のＩＧＢＴ１ｂのゲート電極６ｂは配線１０
ｃと半田接合により接続されている。
【００２９】また第一のＩＧＢＴ１ａの表面と、第二の
ＩＧＢＴ１ｂの裏面にはそれぞれコレクタ電極９ａ、９
ｂが設けられている。第一のＩＧＢＴ１ａのコレクタ電
極９ａは配線１０ａと半田接合により接続されている。
一方、第二のＩＧＢＴ１ｂのコレクタ電極９ｂはＤＢＣ
（銅張りセラミック）基板３のランド４ａに半田により
接合されている。すなわち、第一のＩＧＢＴ１ａのエミ
ッタ電極２ａと第二のＩＧＢＴ１ｂのコレクタ電極９ａ
は、ＤＢＣ（銅張セラミック）基板３のランド４ａを介
して電気的に接続されている。その結果、この第１に実
施の形態においては、図３および図４に示すような基板
３に対して垂直成分を有するＬ字状の配線１０ａ´、１
０ｄがなくなる。
ＩＧＢＴ１ｂの裏面にはそれぞれコレクタ電極９ａ、９
ｂが設けられている。第一のＩＧＢＴ１ａのコレクタ電
極９ａは配線１０ａと半田接合により接続されている。
一方、第二のＩＧＢＴ１ｂのコレクタ電極９ｂはＤＢＣ
（銅張りセラミック）基板３のランド４ａに半田により
接合されている。すなわち、第一のＩＧＢＴ１ａのエミ
ッタ電極２ａと第二のＩＧＢＴ１ｂのコレクタ電極９ａ
は、ＤＢＣ（銅張セラミック）基板３のランド４ａを介
して電気的に接続されている。その結果、この第１に実
施の形態においては、図３および図４に示すような基板
３に対して垂直成分を有するＬ字状の配線１０ａ´、１
０ｄがなくなる。
【００３０】なお、第一のＩＧＢＴ１ａと第二のＩＧＢ
Ｔ１ｂとの向きを上述の場合と表裏を逆にしても差し支
えないのは言うまでもない。
Ｔ１ｂとの向きを上述の場合と表裏を逆にしても差し支
えないのは言うまでもない。
【００３１】図２は本発明の第２の実施の形態を示すも
ので、図１と同一箇所には同一符号を付しているので、
同一部分の説明は省略する。
ので、図１と同一箇所には同一符号を付しているので、
同一部分の説明は省略する。
【００３２】上述の実施の第１の形態では配線１０ａ、
１０ｂ、１０ｃは通常の配線材料を用いて配線したが、
この場合は、細導線を編み上げた導体を用いている。
１０ｂ、１０ｃは通常の配線材料を用いて配線したが、
この場合は、細導線を編み上げた導体を用いている。
【００３３】かくして、これら第１および第２の実施の
形態の実装構造では、第一のＩＧＢＴ１ａのエミッタ電
極２ａと第二のＩＧＢＴ１ｂのコレクタ電極９ｂとに電
気的接続をランド４ａによって行っているため、そのた
めに、基板３に対して垂直方向の成分を有する配線部材
を用いる必要はない。その結果、基板３に対して垂直方
向の配線によるインダクタンスや配線抵抗の増加を防止
することができる。
形態の実装構造では、第一のＩＧＢＴ１ａのエミッタ電
極２ａと第二のＩＧＢＴ１ｂのコレクタ電極９ｂとに電
気的接続をランド４ａによって行っているため、そのた
めに、基板３に対して垂直方向の成分を有する配線部材
を用いる必要はない。その結果、基板３に対して垂直方
向の配線によるインダクタンスや配線抵抗の増加を防止
することができる。
【００３４】また、配線部材を２個半導体スイッチング
素子であるＩＧＢＴ１ａとＩＧＢＴ１ｂとの間に配置し
なくてもよいため、半導体スイッチング素子の間の間隔
をつめることができ、実装構造をコンパクト化すること
ができる。とくに、第２の実装構造では、配線に細線を
編み上げた導体を用いることで、配線インダクタンスが
低い平板配線の利点を保ったまま、電極の剛性を低下さ
せひいては熱応力を小さくして、これによる疲労で、素
子・接合部などが破損しないようにすることができる。
素子であるＩＧＢＴ１ａとＩＧＢＴ１ｂとの間に配置し
なくてもよいため、半導体スイッチング素子の間の間隔
をつめることができ、実装構造をコンパクト化すること
ができる。とくに、第２の実装構造では、配線に細線を
編み上げた導体を用いることで、配線インダクタンスが
低い平板配線の利点を保ったまま、電極の剛性を低下さ
せひいては熱応力を小さくして、これによる疲労で、素
子・接合部などが破損しないようにすることができる。
【００３５】なお、ＩＧＢＴ１ａ、１ｂの表面および裏
面の各電極２ａ、２ｂ、６ａ、６ｂ、９ａ、９ｂは、半
田接合が可能なようにメタライズされているものを用い
るのが好ましい。メタライズの方法は特定されるもので
はなく、アルミニウム電極上にチタン、白金、金やチタ
ン、パラジウム、金などの方法で表面に金属層を設ける
方法、ニッケル等で被覆する方法等が適時用いられる。
また、基板の裏面にはヒートシンク１２が半田接合され
ている。
面の各電極２ａ、２ｂ、６ａ、６ｂ、９ａ、９ｂは、半
田接合が可能なようにメタライズされているものを用い
るのが好ましい。メタライズの方法は特定されるもので
はなく、アルミニウム電極上にチタン、白金、金やチタ
ン、パラジウム、金などの方法で表面に金属層を設ける
方法、ニッケル等で被覆する方法等が適時用いられる。
また、基板の裏面にはヒートシンク１２が半田接合され
ている。
【００３６】また、基板は、半導体素子で発生する熱を
放熱するため、放熱性に優れた基板が好ましい。このた
めアルミニウム、インバー、鉄などの金属べース上にエ
ポキシ、ポリブタジェン、ポリイミドなどの絶縁層を形
成し、その上に銅箔などで配線パターンを形成したいわ
ゆるメタルコア基板、アルミニウムナ、窒化アルミニウ
ムなどのセラミック材料を基材として、表面に銅、アル
ミニウムなどの金属による配線を形成した基板が好適
で、中でも絶縁耐圧が要求される分野では、アルミニウ
ムナ、窒化アルミニウムなどに銅箔を直接貼り付けたい
わゆるＤＢＣ（銅張りセラミック）基板３などが好適で
ある。
放熱するため、放熱性に優れた基板が好ましい。このた
めアルミニウム、インバー、鉄などの金属べース上にエ
ポキシ、ポリブタジェン、ポリイミドなどの絶縁層を形
成し、その上に銅箔などで配線パターンを形成したいわ
ゆるメタルコア基板、アルミニウムナ、窒化アルミニウ
ムなどのセラミック材料を基材として、表面に銅、アル
ミニウムなどの金属による配線を形成した基板が好適
で、中でも絶縁耐圧が要求される分野では、アルミニウ
ムナ、窒化アルミニウムなどに銅箔を直接貼り付けたい
わゆるＤＢＣ（銅張りセラミック）基板３などが好適で
ある。
【００３７】また、半田接合の材料としては各種の半田
材料をし使用することが可能であるが、本発明の半田接
合部は、高い熱ストレスに晒されることから、耐ストレ
ス性を有する半田材料が好適である。また複数の半田接
合部が存在する場合には、これらを順次単独に半田付け
しても、また複数の部位を一括して半田付けしても良
く、前者においては順位に応じて融点を順次低くしてい
かなければならないことは当然である。
材料をし使用することが可能であるが、本発明の半田接
合部は、高い熱ストレスに晒されることから、耐ストレ
ス性を有する半田材料が好適である。また複数の半田接
合部が存在する場合には、これらを順次単独に半田付け
しても、また複数の部位を一括して半田付けしても良
く、前者においては順位に応じて融点を順次低くしてい
かなければならないことは当然である。
【００３８】また、ＩＧＢＴ１ａ、１ｂの各電極２ａ、
２ｂ、６ａ、６ｂ、９ａ、９ｂをＤＢＣ（銅張りセラミ
ック）基板３に半田接合する場合、図示しない緩衝板を
介して接合してもよい。その場合は、緩衝板によってＩ
ＧＢＴ１ａ、１ｂの発熱による熱応力は緩衝板で緩和さ
れ、ＩＧＢＴ１ａ、１ｂや半田接合部の半田の疲労を押
さえることが可能となり、接合寿命の高信頼性化が可能
となる。
２ｂ、６ａ、６ｂ、９ａ、９ｂをＤＢＣ（銅張りセラミ
ック）基板３に半田接合する場合、図示しない緩衝板を
介して接合してもよい。その場合は、緩衝板によってＩ
ＧＢＴ１ａ、１ｂの発熱による熱応力は緩衝板で緩和さ
れ、ＩＧＢＴ１ａ、１ｂや半田接合部の半田の疲労を押
さえることが可能となり、接合寿命の高信頼性化が可能
となる。
【００３９】緩衝板の材料としては、ＩＧＢＴ１ａ、１
ｂの基材であるシリコンと熱膨張率が近い材料が好適で
あり、モリブデン、タングステンなどの単体金属、銅−
タングステン、４２アロイなどの合金、銅−インバー−
銅などのクラツド材などが好適に使用可能である。
ｂの基材であるシリコンと熱膨張率が近い材料が好適で
あり、モリブデン、タングステンなどの単体金属、銅−
タングステン、４２アロイなどの合金、銅−インバー−
銅などのクラツド材などが好適に使用可能である。
【００４０】また、ここでは図示しないが、ヒートシン
クの周囲にはプラスチック製の外囲器があり、ＩＧＢＴ
１ａ、１ｂやＤＢＣ基板３の表面は絶縁のためのシリコ
ンゲル等で封止されている。
クの周囲にはプラスチック製の外囲器があり、ＩＧＢＴ
１ａ、１ｂやＤＢＣ基板３の表面は絶縁のためのシリコ
ンゲル等で封止されている。
【００４１】また、ＩＧＢＴ１ａ、１ｂやＤＢＣ基板３
の表面は絶縁のためのシリコンゲル等で封止されてい
る。なお半導体スイッチング素子としてＧＴ０を使用し
たの場合も、エミッタ電極を正極（アノード）電極、コ
レクタ電極を負極（カソード）電極と読み替えること
で、実装構造は同様である。
の表面は絶縁のためのシリコンゲル等で封止されてい
る。なお半導体スイッチング素子としてＧＴ０を使用し
たの場合も、エミッタ電極を正極（アノード）電極、コ
レクタ電極を負極（カソード）電極と読み替えること
で、実装構造は同様である。
【００４２】
【発明の効果】本発明は基板に、実装する複数の半導体
スイッチング素子の 相互の向きを変えて、基板のラン
ドに実装したので、配線部材の基板と垂直方向の成分が
排除することが出来、インダクタンスや配線抵抗が大き
くなることが回避できる。
スイッチング素子の 相互の向きを変えて、基板のラン
ドに実装したので、配線部材の基板と垂直方向の成分が
排除することが出来、インダクタンスや配線抵抗が大き
くなることが回避できる。
【００４３】また、配線部材を２個の半導体スイッチン
グ素子の間に配置しなくてもよいため、半導体スイッチ
ング素子の間の間隔をつめることが出来、パッケージの
大きさを小さくすることができる。
グ素子の間に配置しなくてもよいため、半導体スイッチ
ング素子の間の間隔をつめることが出来、パッケージの
大きさを小さくすることができる。
【００４４】また、配線に細導線を編み上げた導体を用
いることで、配線インダクタンスが低い平板配線の利点
を保ったまま、電極の剛性を低下させ、ひいては熱応力
を小さくして、これによる疲労で素子接合部などが破壊
しないようにすることができる。
いることで、配線インダクタンスが低い平板配線の利点
を保ったまま、電極の剛性を低下させ、ひいては熱応力
を小さくして、これによる疲労で素子接合部などが破壊
しないようにすることができる。
【図１】本発明の第１の実施の形態の実装構造を示す断
面側面図。
面側面図。
【図２】本発明の第２の実施の形態の実装構造を示す断
面側面図。
面側面図。
【図３】従来の実装構造を示す断面側面図。
【図４】従来の実装構造の別の形態を示す断面側面図。
１ａ、１ｂ…ＩＧＢＴ、２ａ 、２ｂ…エミッタ電極、
３…銅張りセラミック基板３、 ４a、４b…ランド、
６ａ、６ｂ…ゲート電極、９ａ、９ｂ…コレクタ電極、
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０Ａ、１
０Ｂ、１０Ｃ…配線、１２…ヒートシンク、１４ａ、１
４ｂ…表面銅パターン
３…銅張りセラミック基板３、 ４a、４b…ランド、
６ａ、６ｂ…ゲート電極、９ａ、９ｂ…コレクタ電極、
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０Ａ、１
０Ｂ、１０Ｃ…配線、１２…ヒートシンク、１４ａ、１
４ｂ…表面銅パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 康人 東京都港区新橋３丁目３番９号 東芝エ ー・ブイ・イー株式会社内 Ｆターム(参考） 5F005 AF02 GA01 GA02 GA03
Claims (5)
- 【請求項１】 一表面に正極電極と制御電極とが形成さ
れ且つ他表面に負極電極が形成された一対の半導体スイ
ッチング素子と、 前記いずれか一方の半導体スイッチング素子の前記正極
電極と前記制御電極に半田接合されているとともに前記
いずれか他方の半導体スイッチング素子の前記負極電極
が半田接合されている配線基板とを具備したことを特徴
とする半導体装置。 - 【請求項２】 前記一方の半導体スイッチング素子の正
極電極と前記他方の半導体スイッチング素子の負極電極
とは、前記配線基板に設けられた金属導体を介して電気
的に接続されていることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】 前記半導体スイッチング素子はＩＧＢＴ
又はＩＥＧＴ素子であることを特徴とする請求項１記載
の半導体装置。 - 【請求項４】 前記正極電極、負極電極及び制御電極は
各電極の全部又は一部の表面上に緩衝板を設けたことを
特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記第一の半導体スイッチング素子と第
二の半導体スイッチング素子間との配線の一部として細
導線を編み上げた導体を使用したことを特徴とする請求
項１記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21704998A JP2000049281A (ja) | 1998-07-31 | 1998-07-31 | 半導体装置 |
| AU94105/98A AU705177B1 (en) | 1997-11-26 | 1998-11-24 | Semiconductor device |
| US09/199,780 US6255672B1 (en) | 1997-11-26 | 1998-11-25 | Semiconductor device |
| KR1019980050906A KR100284241B1 (ko) | 1997-11-26 | 1998-11-26 | 반도체장치 |
| EP98122182A EP0923131A3 (en) | 1997-11-26 | 1998-11-26 | Semiconductor assembly |
| CNB981258913A CN1146994C (zh) | 1997-11-26 | 1998-11-26 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21704998A JP2000049281A (ja) | 1998-07-31 | 1998-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000049281A true JP2000049281A (ja) | 2000-02-18 |
Family
ID=16698038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21704998A Pending JP2000049281A (ja) | 1997-11-26 | 1998-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000049281A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368207A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | Ｇｃｔ半導体装置及びゲートドライブ装置 |
| JP2003023137A (ja) * | 2001-07-09 | 2003-01-24 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
| US6618278B2 (en) * | 2000-09-19 | 2003-09-09 | Hitachi, Ltd. | Electric power conversion/inversion apparatus |
| JP2005109526A (ja) * | 2001-07-26 | 2005-04-21 | Denso Corp | 半導体装置 |
| JP2006222149A (ja) * | 2005-02-08 | 2006-08-24 | Toyota Motor Corp | 半導体モジュール |
| JP2006269682A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007116172A (ja) * | 2005-10-21 | 2007-05-10 | Semikron Elektronik Gmbh & Co Kg | パワー半導体モジュール |
| JP2008053748A (ja) * | 2007-11-05 | 2008-03-06 | Renesas Technology Corp | 半導体装置 |
| JP2008078685A (ja) * | 2007-12-10 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
| JP2014135410A (ja) * | 2013-01-11 | 2014-07-24 | Toyota Central R&D Labs Inc | 冷却型スイッチング素子モジュール |
| JP2015222759A (ja) * | 2014-05-22 | 2015-12-10 | 三菱電機株式会社 | 電力半導体装置 |
| WO2016059901A1 (ja) * | 2014-10-15 | 2016-04-21 | 住友電気工業株式会社 | 半導体モジュール |
| US11417634B2 (en) | 2019-10-02 | 2022-08-16 | Fuji Electric Co., Ltd. | Semiconductor module having an N terminal, A P terminal and an output terminal and method of fabricating the semiconductor module |
-
1998
- 1998-07-31 JP JP21704998A patent/JP2000049281A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6618278B2 (en) * | 2000-09-19 | 2003-09-09 | Hitachi, Ltd. | Electric power conversion/inversion apparatus |
| JP2002368207A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | Ｇｃｔ半導体装置及びゲートドライブ装置 |
| JP2003023137A (ja) * | 2001-07-09 | 2003-01-24 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
| JP2005109526A (ja) * | 2001-07-26 | 2005-04-21 | Denso Corp | 半導体装置 |
| JP4532303B2 (ja) * | 2005-02-08 | 2010-08-25 | トヨタ自動車株式会社 | 半導体モジュール |
| JP2006222149A (ja) * | 2005-02-08 | 2006-08-24 | Toyota Motor Corp | 半導体モジュール |
| JP4539980B2 (ja) * | 2005-03-23 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体装置およびその製造方法 |
| JP2006269682A (ja) * | 2005-03-23 | 2006-10-05 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| JP2007116172A (ja) * | 2005-10-21 | 2007-05-10 | Semikron Elektronik Gmbh & Co Kg | パワー半導体モジュール |
| JP2008053748A (ja) * | 2007-11-05 | 2008-03-06 | Renesas Technology Corp | 半導体装置 |
| JP4705945B2 (ja) * | 2007-11-05 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2008078685A (ja) * | 2007-12-10 | 2008-04-03 | Renesas Technology Corp | 半導体装置 |
| US9198332B2 (en) | 2013-01-11 | 2015-11-24 | Toyota Jidosha Kabushiki Kaisha | Cooling-type switching element module |
| JP2014135410A (ja) * | 2013-01-11 | 2014-07-24 | Toyota Central R&D Labs Inc | 冷却型スイッチング素子モジュール |
| JP2015222759A (ja) * | 2014-05-22 | 2015-12-10 | 三菱電機株式会社 | 電力半導体装置 |
| WO2016059901A1 (ja) * | 2014-10-15 | 2016-04-21 | 住友電気工業株式会社 | 半導体モジュール |
| JP2016082039A (ja) * | 2014-10-15 | 2016-05-16 | 住友電気工業株式会社 | 半導体モジュール |
| CN107078128A (zh) * | 2014-10-15 | 2017-08-18 | 住友电气工业株式会社 | 半导体模块 |
| US9966334B2 (en) | 2014-10-15 | 2018-05-08 | Sumitomo Electric Industries, Ltd. | Semiconductor module |
| CN107078128B (zh) * | 2014-10-15 | 2019-06-11 | 住友电气工业株式会社 | 半导体模块 |
| US11417634B2 (en) | 2019-10-02 | 2022-08-16 | Fuji Electric Co., Ltd. | Semiconductor module having an N terminal, A P terminal and an output terminal and method of fabricating the semiconductor module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100284241B1 (ko) | 반도체장치 | |
| US9035453B2 (en) | Semiconductor device | |
| US7859079B2 (en) | Power semiconductor device | |
| JP2002026251A (ja) | 半導体装置 | |
| JP6864713B2 (ja) | パワーモジュール構造 | |
| JP2000049281A (ja) | 半導体装置 | |
| JP4349364B2 (ja) | 半導体装置 | |
| JPH11163045A (ja) | 半導体装置及びその製造方法 | |
| JP2000049280A (ja) | 半導体装置とその製造方法 | |
| JP2000156439A (ja) | パワー半導体モジュール | |
| JPH11214612A (ja) | パワー半導体モジュール | |
| JP2005174955A (ja) | 半導体モジュール | |
| CN115911012A (zh) | 一种igbt模块 | |
| JP2019212809A (ja) | 半導体装置 | |
| JP3525823B2 (ja) | 相補型ｉｇｂｔの実装構造 | |
| CN112736049A (zh) | 一种无引线键合的双面散热igbt模块 | |
| JPH0878619A (ja) | 電力用半導体装置 | |
| CN214477399U (zh) | 无引线键合的双面散热igbt模块 | |
| WO2022070768A1 (ja) | 半導体装置 | |
| US20230087499A1 (en) | Semiconductor unit and semiconductor device | |
| JP7484156B2 (ja) | 半導体装置 | |
| JP7192886B2 (ja) | 半導体装置 | |
| JP7035868B2 (ja) | 半導体装置 | |
| US20230112316A1 (en) | Power semiconductor module having a dc voltage connecting device | |
| JP2003007969A (ja) | 半導体モジュール及び電力変換装置 |