JP2005109526A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005109526A
JP2005109526A JP2005008264A JP2005008264A JP2005109526A JP 2005109526 A JP2005109526 A JP 2005109526A JP 2005008264 A JP2005008264 A JP 2005008264A JP 2005008264 A JP2005008264 A JP 2005008264A JP 2005109526 A JP2005109526 A JP 2005109526A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
semiconductor element
resin
metal body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005008264A
Other languages
English (en)
Other versions
JP4376798B2 (ja
Inventor
Naohiko Hirano
尚彦 平野
Takanori Tejima
孝紀 手嶋
Kuniaki Masamitsu
真光　　邦明
Kenji Yagi
賢次 八木
Yoshimi Nakase
中瀬　　好美
Yasutsugu Okura
康嗣 大倉
Kazuhito Nomura
和仁 野村
Yutaka Fukuda
豊 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005008264A priority Critical patent/JP4376798B2/ja
Publication of JP2005109526A publication Critical patent/JP2005109526A/ja
Application granted granted Critical
Publication of JP4376798B2 publication Critical patent/JP4376798B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】 半導体装置に対して大きな熱応力が作用したときに、素子破壊を防止することができ、半導体装置の長期的信頼性を向上させる。
【解決手段】 本発明の半導体装置１は、半導体チップ２と、この半導体チップ２の両面から放熱するための一対のヒートシンク３、４とを備え、装置のほぼ全体を樹脂７でモールドしたものにおいて、半導体チップ２の厚さ寸法をｔ１とし、一対のヒートシンク３、４のうちの少なくとも一方のヒートシンク３の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成したものである。本発明者らは、上記構成の半導体装置１に対して大きな熱応力が作用しても、素子破壊が発生しないことを試作と実験により確認した。
【選択図】 図１

Description

本発明は、発熱素子と、この発熱素子の両面に接合された一対の放熱板とを備えて成る半導体装置に関する。
例えば高耐圧・大電流用の半導体チップ（発熱素子）は、使用時の発熱が大きいため、チップからの放熱性を向上させるための構成が必要になる。この構成の一例として、チップの両面に一対の放熱板を例えば半田層を介して接合する構成が、従来より、考えられており、この構成によれば、チップの両面から放熱できるので、放熱性が向上する。そして、上記した両面放熱型の半導体装置は、全体が樹脂でモールドされている。尚、一対の放熱板の各外面は、放熱性を良くするために、露出されるように構成されている。
上記構成の半導体装置においては、半導体チップ、ヒートシンク、樹脂の熱膨脹係数の差が大きいため、これら３つの部材の接触部にかなり大きな熱応力が作用し、この熱応力によって、半導体チップが破壊されてしまうことがある。この傾向は、半導体装置に加わる熱サイクルの温度差が大きいほど顕著である。
そこで、本発明の目的は、大きな熱応力が作用したとしても、素子破壊を防止することができ、半導体装置の長期的信頼性を向上させることができる半導体装置を提供することにある。
請求項１の発明では、半導体素子と金属体とを接合する接合層における歪み成分が１％以下となるように、前記半導体素子の厚さを２５０μｍ以下とすると共に、モールド樹脂により装置全体を拘束保持するように構成したので、耐冷熱サイクル性や耐クリープ性等の耐久性を向上させることができる。
また、請求項２の発明のように、半導体素子表面のせん断応力が３５ＭＰａ以下となるように、前記半導体素子の厚さを２５０μｍ以下とすると共に、前記モールド樹脂により装置全体を拘束保持するように構成することが好ましい。
また、請求項３の発明のように、３個の金属体のうちの少なくとも１つの金属体の厚みを１．０ｍｍ以上とすることも好ましい構成である。
請求項４の発明によれば、接合層をＳｎ系はんだで構成したので、接合の強度が高くなると共に、接合層における歪み成分を低減できる。また、請求項５の発明のように、半導体素子のデバイス構造をトレンチゲートタイプとすることが好ましい。
以下、本発明の第１の実施例について、図１ないし図４を参照しながら説明する。まず、図１は、本実施例の半導体装置の概略構成を示す断面図である。この図１に示すように、本実施例の半導体装置１は、半導体チップ（発熱素子、半導体素子）２と、下側ヒートシンク（放熱板、第１の金属体）３と、上側ヒートシンク（放熱板、第２の金属体）４と、ヒートシンクブロック５（第３の金属体）とを備えて構成されている。
この構成の場合、半導体チップ２の下面と下側ヒートシンク３の上面との間は、接合部材である例えば半田（接合層）６によって接合されている。そして、半導体チップ２の上面とヒートシンクブロック５の下面との間も、半田（接合層）６によって接合されている。更に、ヒートシンクブロック５の上面と上側ヒートシンク４の下面との間も、半田（接合層）６によって接合されている。これにより、上記構成においては、半導体チップ２の両面からヒートシンク３、４（即ち、一対の放熱板）を介して放熱される構成となっている。
尚、上記半導体チップ２は、例えばＩＧＢＴやサイリスタ等のパワー半導体素子から構成されている。この場合、半導体チップ２のデバイス構造を、トレンチゲートタイプとすることが好ましい。もちろん、他のタイプのデバイス構造を用いるように構成しても良い。
上記半導体チップ２の形状は、本実施例の場合、図２（ａ）に示すように、例えば矩形状の薄板状である。また、下側ヒートシンク３、上側ヒートシンク４及びヒートシンクブロック５は、例えばＣｕやＡｌ等の熱伝導性及び電気伝導性の良い金属で構成されている。この構成の場合、下側ヒートシンク３及び上側ヒートシンク４は、半導体チップ２の各主電極（例えばコレクタ電極やエミッタ電極等）に半田６を介して電気的にも接続されている。
また、下側ヒートシンク３は、図２（ａ）に示すように、全体として例えばほぼ長方形状の板材であり、端子部３ａが後方へ向けて延びるように突設されている。また、ヒートシンクブロック５は、図２（ａ）に示すように、半導体チップ２よりも１回り小さい程度の大きさの矩形状の板材である。更に、上側ヒートシンク４は、図２（ｄ）に示すように、全体として例えばほぼ長方形状の板材で構成されており、端子部４ａが後方へ向けて延びるように突設されている。尚、下側ヒートシンク３の端子部３ａと、上側ヒートシンク４の端子部４ａは、互いの位置がずれるように、即ち、対向しないように構成されている。
また、上記構成の場合、下側ヒートシンク３の上面と上側ヒートシンク４の下面との間の距離は、例えば１〜２ｍｍ程度になるように構成されている。図１及び図２においては、上記距離をかなり拡大して示している。
更に、図１に示すように、一対のヒートシンク３、４の隙間、並びに、チップ２及びヒートシンクブロック５の周囲部分には、樹脂（例えばエポキシ樹脂）７が充填封止されている。この場合、ヒートシンク３、４等を樹脂７でモールドするに当たっては、上下型からなる成形型（図示しない）を使用している。尚、樹脂７とヒートシンク３、４との密着力、樹脂７と半導体チップ２との密着力、並びに、樹脂７とヒートシンクブロック５との密着力を強くするために、上記樹脂７をモールドする前に、コーティング樹脂である例えばポリアミド樹脂（図示しない）をヒートシンク３、４、ヒートシンクブロック５及びチップ２の表面に塗布しておくことが好ましい。
次に、上記した構成の半導体装置１の製造方法（即ち、製造工程）について、図２を参照して簡単に説明する。まず、図２（ａ）及び（ｂ）に示すように、下側ヒートシンク３の上面に、半導体チップ２とヒートシンクブロック５を半田付けする工程を実行する。この場合、下側ヒートシンク３の上面に半田箔８を介してチップ２を積層すると共に、このチップ２の上に半田箔８を介してヒートシンクブロック５を積層する。この後、加熱装置（リフロー装置）によって上記半田箔８、８を溶融させてから、硬化させる。
続いて、図２（ｃ）に示すように、チップ２の制御電極（例えばゲートパッド等）とリードフレーム９ａ、９ｂとをワイヤーボンディングする工程を実行する。これにより、例えばＡｌやＡｕ等製のワイヤー１０によってチップ２の制御電極とリードフレーム９ａ、９ｂとが接続される。
次いで、図２（ｄ）及び（ｅ）に示すように、ヒートシンクブロック５の上に上側ヒートシンク４を半田付けする工程を実行する。この場合、図２（ｄ）に示すように、ヒートシンクブロック５の上に半田箔８を介して上側ヒートシンク４を載せる。そして、加熱装置によって上記半田箔８を溶融させてから、硬化させる。
このとき、図２（ｅ）に示すように、上側ヒートシンク４の上に例えば重り１１を載置することにより、上側ヒートシンク４を下方へ向けて加圧するように構成されている。これと共に、上側ヒートシンク４と下側ヒートシンク３との間に、スペーサ治具（図示しない）を取り付けることにより、上側ヒートシンク４と下側ヒートシンク３との間の距離を設定距離に保持するように構成している。
この構成の場合、半田箔８が溶融する前の状態では、上側ヒートシンク４と下側ヒートシンク３との距離は、スペーサ治具の設定距離よりも大きくなるように構成されている。そして、半田箔８が溶融すると、重り１１の加圧力により、溶融した半田層の部分が薄くなり、上側ヒートシンク４と下側ヒートシンク３との距離がスペーサ治具の設定距離と等しくなる。このとき、半田層は、適度な薄さまで薄くなるように構成されている。そして、溶融した半田層が硬化すれば、チップ２とヒートシンク３、４とヒートシンクブロック５の接合及び電気的接続が完了する。
この後、ポリアミド樹脂を、ヒートシンク３、４とヒートシンクブロック５とチップ２の表面等に塗布する工程を実行する。この場合、例えばディッピングにより塗布しても良いし、ポリアミド樹脂塗布用のディスペンサのノズルから滴下（または噴霧）することにより塗布しても良い。尚、ポリアミド樹脂は必要に応じて塗布すれば良く、ポリアミド樹脂の塗布を省略しても良い。
そして、ポリアミド樹脂を塗布した後は、図示しない成形型を使用して、ヒートシンク３、４の隙間及び外周部に樹脂７を充填する工程（モールド工程）を実行する。これにより、図１に示すように、ヒートシンク３、４の隙間及び外周部等に、樹脂７が充填封止される。そして、樹脂７が硬化した後、成形型内から半導体装置１を取り出せば、半導体装置１が完成する。尚、上記構成の場合、下側ヒートシンク３の下面及び上側ヒートシンク４の上面が、それぞれ露出するように樹脂モールドされている。これにより、ヒートシンク３、４の放熱性を高めている。
さて、上記構成の半導体装置１においては、半導体チップ２の厚さ寸法をｔ１とし、下側ヒートシンク３の厚さ寸法をｔ２としたときに、ｔ２／ｔ１≧５が成立するように構成した。尚、本実施例の場合、上側ヒートシンク４の厚さ寸法もｔ２としている。
ここで、厚さ寸法ｔ１、ｔ２の条件式、即ち、厚さ比率（ｔ２／ｔ１）を上記したように設定した理由について説明する。本発明者らは、試作や実験等を実行することにより、上記厚さ比率の条件式が成立する構成であれば、半導体チップ２を保持するための圧縮応力を大きくすることができると共に、半導体チップ２の表面のせん断応力を低減することができることを確認した。
具体的には、厚さ比率を変えた半導体装置１を試作し、各試作品の素子圧縮応力を測定し、図３に示すグラフを得た。この図３のグラフにおいて、横軸は厚さ比率を示し、縦軸は素子圧縮応力比を示し、プロットが実際に試作した半導体装置１を示している。ここで、素子圧縮応力比は、厚さ比率が３．７５の半導体装置１の素子圧縮応力を１．００と定義した場合の数値である。
この厚さ比率が３．７５（即ち、素子圧縮応力比が１．００）の半導体装置１に対して温度差の大きい熱サイクルを作用させると、半導体チップ２が割れてしまうことを確認している。そして、厚さ比率が２．５（即ち、素子圧縮応力比が０．９８）の半導体装置１に対して温度差の大きい熱サイクルを作用させたときも、半導体チップ２が割れてしまうことを確認している。
これに対して、厚さ比率が７．００（即ち、素子圧縮応力比が１．０９）と厚さ比率が１５．００（即ち、素子圧縮応力比が１．１３）の半導体装置１に対して温度差の大きい熱サイクルを作用させた場合、両者の半導体チップ２が割れないことを確認している。即ち、厚さ比率ひいては素子圧縮応力比が大きいほど、半導体チップ２が割れ難くなることを確認している。
従って、図３のグラフから、厚さ比率（ｔ２／ｔ１）を５．００以上に設定すれば、素子圧縮応力を十分大きく保持することができ、その半導体装置１に対して大きな熱応力が作用しても、素子破壊の発生を防止できることがわかる。これによって、半導体装置１の長期的信頼性を向上させることができる。
また、厚さ比率を変えた半導体装置１の各試作品の素子表面のせん断応力を、シミュレーションによって計算し、図４に示すグラフを得た。この図４のグラフにおいて、横軸は厚さ比率を示し、縦軸は素子表面のせん断応力比を示し、プロットが実際に試作した半導体装置１を示している。ここで、せん断応力比は、厚さ比率が３．７５の半導体装置１のせん断応力を１．００と定義した場合の数値である。
この厚さ比率が３．７５（即ち、せん断応力比が１．００）の半導体装置１に対して温度差の大きい熱サイクルを作用させると、半導体チップ２の表面付近の樹脂が剥離してしまうことを確認している。そして、厚さ比率が２．５（即ち、せん断応力比が１．０２）の半導体装置１に対して温度差の大きい熱サイクルを作用させたときも、半導体チップ２の表面付近の樹脂が剥離してしまうことを確認している。
これに対して、厚さ比率が７．００（即ち、せん断応力比が０．６）と厚さ比率が１５．００（即ち、せん断応力比が０．１５）の半導体装置１に対して温度差の大きい熱サイクルを作用させた場合、両者の半導体チップ２の表面付近の樹脂が剥離しないことを確認している。即ち、厚さ比率が大きいほど（即ち、せん断応力比が小さいほど）、半導体チップ２表面の樹脂が剥離し難くなることを確認している。
従って、図４のグラフから、厚さ比率（ｔ２／ｔ１）を５．００以上に設定すれば、せん断応力を十分低減することができ、その半導体装置１に対して大きな熱応力が作用しても、素子表面の樹脂の剥離を防止できることがわかる。これによって、半導体装置１の長期的信頼性を向上させることができる。
尚、上記実施例の場合、厚さ比率を大きくすれば、良い効果が得られることはわかっているが、厚さ比率をあまり大きくすることは困難である。というのは、厚さ比率を大きくする方法は、２つあり、１つの方法は半導体チップ２の厚み寸法ｔ１を薄くすることであり、他の１つの方法はヒートシンク３、４の厚み寸法ｔ２を厚くすることである。
しかし、半導体チップ２の厚み寸法ｔ１を薄くする場合、０．１ｍｍ程度が加工限界であり、ヒートシンク３、４の厚み寸法ｔ２を１．０ｍｍ程度に固定すると、厚さ比率は１５が限界となる。一方、ヒートシンク３、４の厚み寸法ｔ２を厚くする場合には、半導体装置１の全体の厚み寸法が厚くなってしまうので、実用上（製品上）の制約がある。従って、厚さ比率は１５程度が限界であり、チップの加工のし易さ及び実用上の制約から見ると、ベストの厚さ比率は７〜８程度となる。
また、上記実施例においては、ヒートシンク３、４の材料として、ヤング率が常温で１００ＧＰａ以上の金属や合金等の材料を使用することが好ましい。上記１００ＧＰａ以上のヤング率の材料は、硬く、十分な剛性があることから、十分な大きさの圧縮応力を得ることが可能になるためである。尚、圧縮応力を大きくするためには、材料の剛性が大きいほど良い。
そして、上記ヤング率の条件を満たすヒートシンク３、４の材料としては、例えばＣｕ、Ｃｕ系合金、Ａｌ、Ａｌ系合金等があり、これらの金属や合金を使用すれば良い。
また、上記実施例において、半導体チップ２とヒートシンク３、４及びヒートシンクブロック５とを接合する半田６の具体的材料としては、例えばＳｎ−Ｐｂ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｃｕ系などの２元系、或いは、多元系組成から適宜選択すれば良い。更に、モールド用の樹脂７としては、エポキシ系などの適正な素材の中から適宜選択すれば良い。
尚、上記実施例においては、下側ヒートシンク３及び上側ヒートシンク４の両方の厚み寸法をｔ２としたが、これに限られるものではなく、下側ヒートシンク３の厚み寸法だけをｔ２とし、上側ヒートシンク４の厚み寸法をｔ２と異なる寸法にしても良いし、反対に、上側ヒートシンク４の厚み寸法だけをｔ２とし、下側ヒートシンク３の厚み寸法をｔ２と異なる寸法にしても良い。
図５ないし図７は、本発明の第２の実施例を示す図である。この第２の実施例は、第１の実施例の半導体装置１において、ヒートシンク３、４の熱膨張係数をα１とし、樹脂７の熱膨張係数をα２としたときに、０．５α１≦α２≦１．５α１が成立するように構成したものである。
本発明者らは、試作や実験等を実行することにより、上記熱膨張係数の条件式が成立するように構成した半導体装置１であれば、半導体チップ（発熱素子）２の表面の端部に対する引張り応力及び半導体チップ２の表面のせん断応力を低減できることを確認した。以下、実験結果等に基づいて、上記熱膨張係数の条件式が有効であることを具体的に説明する。
まず、樹脂７の熱膨張係数α２を変えた半導体装置１の各試作品の半導体チップ２の表面の端部における引張り力、即ち、Ｚ方向の応力を、シミュレーションによって計算し、図５に示すグラフを得た。この図５のグラフにおいて、横軸は樹脂７の熱膨張係数α２を示し、縦軸はＺ方向の応力を示し、プロットが実際に試作した半導体装置１を示している。尚、Ｚ方向は、半導体チップ２に直交する方向、即ち、図１における上下方向である。また、半導体装置１の各試作品のヒートシンク３、４は例えばＣｕで形成されており、Ｃｕの熱膨張係数α１は１７ｐｐｍである。
上記図５から、樹脂７の熱膨張係数α２が大きくなるほど、Ｚ方向の応力、即ち、半導体チップ２の表面の端部の引張り力が小さくなり、半導体チップ２を強固に保持できることがわかる。
次に、樹脂７の熱膨張係数α２を変えた半導体装置１の各試作品の半導体チップ２の表面におけるせん断応力を、シミュレーションによって計算し、図６に示すグラフを得た。この図６のグラフにおいて、横軸は樹脂７の熱膨張係数α２を示し、縦軸はせん断応力を示し、プロットが実際に試作した半導体装置１を示している。
この場合、せん断応力は、０に近いほど好ましく、その絶対値が大きくなると、良くないことがわかっている。そして、上記図６に示す５個の試作品については、大きな熱応力を作用させても、樹脂７の剥離等の発生は確認しておらず、熱膨張係数α２が２５ｐｐｍであっても、そのときのせん断応力が問題ないことを確認している。
ここで、樹脂７の熱膨張係数α２をヒートシンク３、４の熱膨張係数α１で表現し、これを横軸とし、更に、縦軸を、Ｚ方向の応力（即ち、半田の降伏応力）と、せん断応力の絶対値として、図７に示す２つのグラフ（曲線）Ａ及びＢを得た。この場合、曲線ＡがＺ方向の応力と樹脂７の熱膨張係数との関係を示し、曲線Ｂがせん断応力と樹脂７の熱膨張係数との関係を示している。
この図７において、Ｚ方向の応力の上限値は、３５〜４０ＭＰａ程度であり、Ｚ方向の応力は上記上限値よりも小さくしなければならない。従って、樹脂７の熱膨張係数α２を、０．５α１以上としなければならない。また、せん断応力の上限値は、５０ＭＰａ程度であり、せん断応力は上記上限値よりも小さくしなければならない。従って、樹脂７の熱膨張係数α２を、１．５α１以下としなければならない。
この結果、前記した熱膨張係数の条件式、即ち、０．５α１≦α２≦１．５α１が得られる。そして、この熱膨張係数の条件式が成立する構成の半導体装置１であれば、大きな熱応力が作用したとしても、半導体チップ２が割れるようなことはなく、長期的信頼性を向上させることができる。
尚、Ｚ方向の応力の上限値が３５〜４０ＭＰａ程度である理由は、半導体チップ２とヒートシンク３、４を接合する半田（例えばＳｎ−Ｐｂ系の半田）の引張り強度が３５〜４０ＭＰａ程度であり、これを越えると半田接合の耐久信頼性を確保することができないためである。このことは、文献（例えば高信頼度マイクロソルダリング技術、工業調査会）に記載されている。
また、せん断応力の上限値が５０ＭＰａ程度である理由は、Ｃｕのフレームと一般的なモールド樹脂との密着強度は、５０ＭＰａ程度であり、これを越えるようなせん断応力が加わった場合、樹脂の剥離が発生するためである。このことは、本出願人の実験によって確認した。
尚、上記実施例において、ヒートシンク３、４を例えばＣｕやＣｕ系合金で形成した場合（この場合、ヒートシンク３、４の熱膨張係数α１は１７ｐｐｍ程度となる）には、樹脂７の熱膨張係数α２を１０ｐｐｍ以上に設定することが好ましいことを、本発明者らは実験等で確認している。
また、ヒートシンク３、４を例えばＣｕ系焼結合金やＣｕ系複合材で形成した場合（この場合、ヒートシンク３、４の熱膨張係数α１は８ｐｐｍ程度となる）には、樹脂７の熱膨張係数α２を６ｐｐｍ以上に設定することが好ましいことを、本発明者らは実験等で確認している。
更に、上記実施例においては、樹脂７として、ヤング率が１０ＧＰａ以上のものを使用した。これは、全体の応力のバランスを考慮すると、半導体装置１のほぼ全体をモールドして保護する樹脂７のヤング率が１０ＧＰａ以上あることが好ましいためである。
尚、上記第２の実施例では、第１の実施例の半導体装置１において、ヒートシンク３、４の熱膨張係数をα１と、樹脂７の熱膨張係数をα２との間に前記条件式が成立するように構成したが、これに限られるものではなく、厚さ比率（ｔ２／ｔ１）が５未満の構成の半導体装置において、前記熱膨張係数の条件式が成立するように構成しても良く、この構成の場合も、ほぼ同じ作用効果を得ることができる。
図８は、本発明の第３の実施例を示す図である。この第３の実施例は、第１の実施例または第２の実施例の半導体装置１において、半導体チップ２の裏面の面粗度をＲａとしたときに、Ｒａ≦５００ｎｍが成立するように構成したものである。
このように、半導体チップ２の裏面の面粗度Ｒａを設定すると、素子破壊に対する強度を向上させることができ、大きな熱応力が作用したときに、半導体チップ２が割れることを確実に防止できる。
ここで、本発明者らは、上記面粗度Ｒａを変えた半導体装置１の各試作品に、熱応力を作用させたときに、半導体チップ２に割れがどの程度の割合で発生したかを調べ、その結果を図８に示した。この図８において、横軸は、半導体チップ２の裏面の面粗度Ｒａを示し、縦軸は、半導体チップ２の割れ発生率を示している。
この図８から、面粗度Ｒａを５００ｎｍ以下に設定すると、半導体チップ２の強度が高くなり、半導体チップ２がほとんど割れないことがわかる。尚、面粗度Ｒａを２０００ｎｍに設定する場合は、一般的な小さいチップの場合である。
尚、上記第３の実施例においては、第１の実施例または第２の実施例の半導体装置１において、半導体チップ２の裏面の面粗度Ｒａを５００ｎｍ以下としたが、これに限られるものではなく、第１の実施例の厚さ比率（ｔ２／ｔ１）が５未満の構成の半導体装置や、第２の実施例の熱膨張係数の条件式が成立しないような構成の半導体装置等において、半導体チップ２の裏面の面粗度Ｒａを５００ｎｍ以下とするように構成しても良い。このような構成の場合も、ほぼ同じ作用効果を得ることができる。
図９及び図１０は、本発明の第４の実施例を示す図である。この第４の実施例は、第１の実施例の半導体装置１において、ヒートシンク３、４の厚み寸法（ｔ２）を例えば１．５ｍｍ程度に固定し、半導体チップ２の厚み寸法（ｔ１）を変化させるように構成したものである。そして、第２の実施例では、半導体チップ２の厚み寸法を薄く設定することにより、半導体チップ２の端部部分２ａ（図９参照）で樹脂７が剥離する事態を防止するようにしている。
具体的には、第４の実施例の場合、半導体チップ２の厚み寸法を変えた半導体装置１の各試作品の素子表面のせん断応力を、シミュレーションによって計算し、図１０に示すグラフを得た。この図１０のグラフにおいて、横軸は半導体チップ２の厚み寸法を示し、縦軸は素子表面のせん断応力比を示し、プロットが実際に試作した半導体装置１を示している。ここで、せん断応力比は、半導体チップ２の厚み寸法が４００μｍ（第１の実施例の厚さ比率（ｔ２／ｔ２）に換算すると、３．７５）の半導体装置１のせん断応力を１．００と定義した場合の数値である。
この半導体チップ２の厚み寸法が４００μｍ（即ち、せん断応力比が１．００）の半導体装置１に対して温度差の大きい熱サイクルを作用させると、半導体チップ２の表面端部部分２ａ付近の樹脂が剥離してしまうことを、本発明者らは確認している。
これに対して、半導体チップ２の厚み寸法が２００μｍ（厚さ比率が７．００で、せん断応力比が０．６）の半導体装置１になると、この半導体装置１に対して温度差の大きい熱サイクルを作用させた場合、樹脂剥離の寿命が１０倍以上延びることを、本発明者らは確認している。そして、半導体チップ２の厚み寸法が１００μｍ（厚さ比率が１５．００で、せん断応力比が０．１５）の半導体装置１に対して温度差の大きい熱サイクルを作用させた場合も、樹脂が剥離しないことを確認している。
従って、半導体チップ２の厚み寸法が薄くなるほど（厚さ比率が大きいほど、即ち、せん断応力比が小さいほど）、半導体チップ２表面の樹脂が剥離し難くなることがわかる。
尚、上記各実施例では、ヒートシンク３、４と半導体チップ２とヒートシンクブロック５とを接合する接合部材として半田箔８を用いたが、これに代えて、半田ペースト等を用いるように構成しても良い。
更に、上記各実施例においては、ヒートシンク３、４間に半導体チップ（放熱素子）２を１個挟むように構成したが、これに限られるものではなく、２個以上のチップ（または２種類以上のチップ）を挟むように構成しても良い。
次に、本発明者らが、先の出願（特願２００１−２２５９６３）を行った後の研究結果について、図１１ないし図１６を参照して説明する。まず、上述した各実施例の半導体装置１の冷熱サイクル等に対する耐久性を向上させるためには、半導体チップ（半導体素子）２とヒートシンク（金属体）３、４、５との接合部における歪みを低減する、または、半導体チップ２の表面のせん断応力を低減すれば、よいことがわかった。
そして、接合部の歪みを低減して素子破壊を防止する対策としては、（１）半導体チップ２に圧縮応力を加え、圧縮による変位を保持し、引張り応力を発生させないことと、（２）半導体チップ２の圧縮変位を容易にさせるために、半導体チップ２の剛性を低減させること等があることがわかった。以下、これらの条件を数値的に規定しながら、半導体装置１の耐久性が高くなることを具体的に説明する。
本発明者らによれば、半導体装置１の耐久性を高くするのに必要な要件が、次の４つにまとめられることがわかった。
（ａ）半導体素子（半導体チップ２）を構成するシリコンは、圧縮応力が６００ＭＰａ以上かかっても破壊しないが、引張り応力が１００ＭＰａ程度かかるだけで破壊してしまうことが知られているので、製造工程内においても、または、使用環境下においても、常に圧縮応力が半導体素子に加わるように構成することである。
（ｂ）半導体素子への圧縮応力の発生源は、金属体と半導体素子（シリコン）との熱膨張係数の差に起因する熱応力である。そして、半導体素子に圧縮応力を加えるためには、熱応力を半導体素子へ確実に伝達し、且つ、圧縮状態を保持するように構成することである。このため、金属体と半導体素子との接合材としては、圧縮応力の伝達の観点から、従来周知のＰｂ−Ｓｎ系はんだと比較して高強度であると共に、圧縮応力の保持の観点から、従来周知のＰｂ−Ｓｎ系はんだと比較して耐クリープ性に優れたはんだを用いる必要がある。
（ｃ）半導体素子の圧縮応力を高め、変位を容易にし、且つ、圧縮応力に対する半導体素子からの反発力を低減するためには、半導体素子の厚さを薄くする必要がある。
（ｄ）半導体素子へ効果的に圧縮応力を加え、圧縮応力を保持するための別の構成として、半導体素子と金属体を樹脂によりモールドする構成がある。この構成の場合、モールド用の樹脂の熱膨張係数を、金属体の熱膨張係数に対して、同等またはそれ以上とすることにより、圧縮応力状態を保持することができる。
以下、上記各要件の作用効果（及び実験データ等）について順に説明する。
まず、図１１は、半導体素子に圧縮応力が加わる過程を説明する図である。半導体素子の表面及び裏面と金属体を接合する場合、半導体素子、金属体及び接合材（はんだ）を所定の温度まで上昇させて、接合材を溶融、硬化させるリフロー行程が一般的に採用される。この場合、接合材が溶融後、冷却されると、接合が完了するが、この過程において、圧縮応力が発生する。
例えば、半導体素子がシリコン、金属体がＣｕである場合、両者の熱膨張係数の差はかなり大きい。そして、一般的に熱膨張係数差が大きいほど、圧縮応力が高くなるが、接合材や金属体の降伏、塑性変形があるため、圧縮応力は線形には増加しない。尚、主な材料の熱膨張係数を下記の表１に示す。
Figure 2005109526
 そして、冷却後、放置を行うと、接合材のクリープにより圧縮応力が緩和していく。緩和が進展すると、最終的には半導体素子の内部応力はゼロになってしまう。この状態で、半導体素子の発熱や雰囲気温度の上昇が起こると、半導体素子に引張り応力が加わることになり、半導体素子の破壊を起こすおそれがある。
上記圧縮応力の緩和の挙動は、主に接合材のクリープ特性に起因する。そこで、以下、接合材の強度と緩和について説明する。主な接合材の強度を、下記の表２に示す。
Figure 2005109526
 一般的に、ＳｎをベースとするＳｎ系はんだは、Ｐｂベースのはんだに比べて、機械的強度が高いことが知られている。このため、接合材としてＳｎ系はんだを使用することが好ましく、これにより、冷却過程で生ずる熱応力を半導体素子へ確実に加えることができ、素子に対して圧縮応力を生じさせることができる。尚、Ｓｎ系はんだは、種類が多く、さまざまな組成のものが提案されているが、２元系、３元系を問わず、Ｐｂ系はんだと比較して、破断強度や降伏応力等が高いはんだを選定すれば良い。
このようにして、半導体素子に圧縮応力を加えることができたとしても、緩和してしまうと、半導体素子の破壊につながってしまう。そこで、次に、半導体素子の圧縮状態を保持するための要件について考察する。材料に応力が加わると、材料は応力を緩和する方向に変位していく。この挙動がクリープと呼ばれ、Ｐｂでは顕著である。ここで、主な接合材の緩和速度を、下記の表３に示す。
Figure 2005109526
 上記表から、Ｐｂはんだに比べて、Ｓｎはんだは、クリープによる歪み速度が遅く、素子の圧縮応力の保持に有効であることがわかる。
また、図１２は、Ｐｂ系はんだとＳｎ系はんだを使用した場合の半導体素子中央部の圧縮応力値の経時変化（接合後、常温にて放置した場合）を比較したグラフである。この図１２から、接合材をＳｎ系はんだとすることにより、圧縮応力を増加させると共に、その状態を維持することができることがわかる。
次に、上述した方法とは別の方法で、素子の圧縮応力を増加させると共に、緩和挙動を抑制することも可能であり、以下、この方法について述べる。素子への圧縮応力は、半導体素子と金属体との熱膨張係数差のような材料物性値以外では、各部の剛性によっても左右されることがわかった。
例えば、接合部が塑性や降伏をしないと仮定した場合、金属体に対して相対的に半導体素子の厚さを薄くしていくと、半導体素子はより変位しやすくなり、圧縮応力は増加していく。図１３は、半導体素子に加わる圧縮応力をシミュレーションにより計算した結果、即ち、応力分布を示す図であり、図１３（ａ）は半導体素子の厚さが０.４ｍｍの場合であり、図１３（ｂ）は半導体素子の厚さが０.２ｍｍの場合である。この図１３から、半導体素子の暑さを薄くすることにより、圧縮応力を増加させ得ることがわかる。
この結果は、半導体素子の厚さを薄くし、半導体素子の剛性を低減すれば、素子は金属体とともに変位する傾向がより強くなることを意味する。従って、半導体素子の厚さを薄くすると、半導体素子は金属体に「なじむ」ように振舞うため、半導体素子の表面及び裏面のせん断応力が低下し、且つ、半導体装置の耐久性に関わる接合部の歪み成分が縮小することを期待できる。
図１４は、半導体素子の厚さとせん断塑性歪みとの関係を実測して得たグラフである。この図１４から、半導体素子の厚さを薄くすると、接合部のせん断歪みが低下することがわかり、特に、素子厚さを２５０μｍ以下とすると、せん断方向の塑性歪み値が１％以下となることがわかる。そして、この場合、冷熱衝撃試験に代表される耐久性能が向上することがわかる。
次に、モールド樹脂と圧縮応力（耐久性能）との関係について説明する。基本的に、モールド樹脂は、金属体の熱膨張係数と同等の熱膨張係数を有することが好ましい。例えば、金属体としてＣｕを使用した場合、モールド樹脂の熱膨張係数が１１〜２０ｐｐｍ程度であれば、十分な耐久性能が得られることを実験等で確認している。
図１５は、モールド樹脂の熱膨張係数と、半導体素子に対するＺ方向の応力との関係をシミュレーションにより評価した結果を示す特性図である。この図１５から、樹脂の熱膨張係数を大きくすれば、Ｚ方向も含め、圧縮応力を増加させ得ることがわかる。尚、樹脂の熱膨張係数を２５ｐｐｍ以上とすると、シミュレーション上では、Ｃｕとの界面におけるせん断応力が高くなり、樹脂と金属体との剥離を生じさせるおそれがあることがわかっている。ただし、樹脂の影響は、それほど大きくないため、副次的なパラメータであると推定される。
さて、以上説明した各要件に基づいて、半導体装置を試作し、耐久性評価を実施した結果を、図１６に示す。この図１６においては、縦方向に半導体素子の厚さをとり、横方向に金属体の厚さをとっている。また、「ばつ印」はすべての試作品の半導体素子が割れたものであり、「三角印」は一部の試作品の半導体素子が割れたものであり、「丸印」はすべての試作品の半導体素子が割れなかったものである。図１６上の直線は、前記した比（ｔ２／ｔ１）が５の場合を示している。従って、上記比（ｔ２／ｔ１）が５以下であれば、十分な耐久性が得られることがわかる。
尚、金属体の厚さに関しては、放熱性の観点からは、厚いほど優れていることが容易にわかるが、一般的なフレーム材として入手可能なものの厚さは、２．５ｍｍ程度までであり、実際には、１.０〜２.０ｍｍ程度のものが量産に適している。
本発明の第１の実施例を示す半導体装置の縦断面図 半導体装置の製造工程を示す図 厚さ比率と圧縮応力比との関係を示す特性図 厚さ比率とせん断応力比との関係を示す特性図 本発明の第２の実施例を示すものであり、樹脂の熱膨張係数とＺ方向の応力と の関係を示す特性図 樹脂の熱膨張係数とせん断応力との関係を示す特性図 熱膨張係数とＺ方向の応力及びせん断応力の絶対値との関係を示す特性図 本発明の第３の実施例を示すものであり、半導体チップの裏面の面粗度と割れ発生率との関係を示す特性図 本発明の第４の実施例を示す半導体装置の部分縦断面図 半導体チップの厚み寸法とせん断応力比との関係を示す特性図 半導体素子への圧縮応力発生過程と圧縮応力緩和過程を説明する図 半導体素子にかかる圧縮応力の経時変化を示す特性図 （ａ）は厚さ０．４ｍｍの半導体素子に加わる圧縮応力の分布を示す図、（ｂ）は厚さ０．２ｍｍの半導体素子に加わる圧縮応力の分布を示す図 半導体素子の厚さと接合部のせん断塑性歪みとの関係を示す特性図 樹脂の熱膨張係数と半導体素子に加わるＺ方向の応力との関係を示す特性図 半導体素子の厚さと金属体の厚さと耐久評価結果との関係を示す図
符号の説明
１は半導体装置、２は半導体チップ（発熱素子、半導体素子）、３は下側ヒートシンク（放熱板、第１の金属体）、４は上側ヒートシンク（放熱板、第２の金属体）、５はヒートシンクブロック（第３の金属体）、６は半田（接合層）、７は樹脂を示す。

Claims (10)

  1. 半導体素子と、この半導体素子の裏面に接合され電極と放熱を兼ねる第１の金属体と、前記半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体と、前記半導体素子の表面と前記第２の金属体との間に接合された第３の金属体とを備え、前記一対の放熱板の一面が露出するように装置のほぼ全体を樹脂でモールドした半導体装置において、
    前記半導体素子と前記金属体とを接合する接合層における塑性歪み率が１％以下となるように、前記半導体素子の厚さを２５０μｍ以下とすると共に、
    前記モールド樹脂により装置全体を拘束保持するように構成したことを特徴とする半導体装置。
  2. 半導体素子と、この半導体素子の裏面に接合され電極と放熱を兼ねる第１の金属体と、前記半導体素子の表面側に接合され電極と放熱を兼ねる第２の金属体と、前記半導体素子の表面と前記第２の金属体との間に接合された第３の金属体とを備え、前記一対の放熱板の一面が露出するように装置のほぼ全体を樹脂でモールドした半導体装置において、
    前記半導体素子表面のせん断応力が３５ＭＰａ以下となるように、前記半導体素子の厚さを２５０μｍ以下とすると共に、
    前記モールド樹脂により装置全体を拘束保持するように構成したことを特徴とする半導体装置。
  3. 前記３個の金属体のうちの少なくとも１つの金属体の厚みを１．０ｍｍ以上としたことを特徴とする請求項１または２記載の半導体装置。
  4. 前記接合層をＳｎ系はんだで構成したことを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記半導体素子のデバイス構造を、トレンチゲートタイプとしたことを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
  6. 前記半導体素子の厚さ寸法をｔ１とし、前記第１の金属体または前記第２の金属体のうちの少なくとも一方の放熱板の厚さ寸法をｔ２としたときに、
    ｔ２／ｔ１≧５
    が成立するように構成したことを特徴とする請求項１または２に記載の半導体装置。
  7. 前記金属体の熱膨張係数をα１とし、前記樹脂の熱膨張係数をα２としたときに、
    ０．５α１≦α２≦１．５α１
    が成立するように構成したことを特徴とする請求項１または２に記載の半導体装置。
  8. 前記半導体素子の裏面の面粗度をＲａとしたときに、
    Ｒａ≦５００ｎｍ
    が成立するように構成したことを特徴とする請求項１または２に記載の半導体装置。
  9. 前記一対の放熱板は、その一面が前記樹脂から露出するようにモールドされていることを特徴とする請求項１ないし８のいずれかに記載の半導体装置。
  10. 前記半導体素子と前記第１の金属体とは、接合層により直接接合されていることを特徴とする請求項１ないし９のいずれかに記載の半導体装置。
JP2005008264A 2001-07-26 2005-01-14 半導体装置 Expired - Lifetime JP4376798B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005008264A JP4376798B2 (ja) 2001-07-26 2005-01-14 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001225963 2001-07-26
JP2005008264A JP4376798B2 (ja) 2001-07-26 2005-01-14 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002196140A Division JP2003110064A (ja) 2001-07-26 2002-07-04 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007286138A Division JP2008078679A (ja) 2001-07-26 2007-11-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2005109526A true JP2005109526A (ja) 2005-04-21
JP4376798B2 JP4376798B2 (ja) 2009-12-02

Family

ID=34553993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008264A Expired - Lifetime JP4376798B2 (ja) 2001-07-26 2005-01-14 半導体装置

Country Status (1)

Country Link
JP (1) JP4376798B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692294B2 (en) 2006-09-14 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for fabricating the same
JP2014013931A (ja) * 2013-09-12 2014-01-23 Denso Corp 半導体パッケージ

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165348A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd 半導体装置の配線板
JPS63142640A (ja) * 1986-12-05 1988-06-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH053205A (ja) * 1991-01-25 1993-01-08 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH0883859A (ja) * 1994-09-09 1996-03-26 Sony Corp 半導体装置の製造方法
JPH08222668A (ja) * 1994-12-13 1996-08-30 Sumitomo Metal Ind Ltd Ｉｃパッケージ
JPH10116934A (ja) * 1996-10-09 1998-05-06 Fuji Electric Co Ltd 樹脂封止半導体装置およびその製造方法
JP2000049281A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置
JP2000058717A (ja) * 1998-08-17 2000-02-25 Hitachi Ltd 平型半導体装置、及びこれを用いた変換器
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001217362A (ja) * 2000-01-31 2001-08-10 Ngk Insulators Ltd 積層放熱部材、および同放熱部材を用いたパワー半導体装置、並びにそれらの製造方法
JP2001284509A (ja) * 2000-03-30 2001-10-12 Hitachi Metals Ltd Ａｌ−ＳｉＣ複合体

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165348A (ja) * 1982-03-26 1983-09-30 Hitachi Ltd 半導体装置の配線板
JPS63142640A (ja) * 1986-12-05 1988-06-15 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JPH053205A (ja) * 1991-01-25 1993-01-08 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH0883859A (ja) * 1994-09-09 1996-03-26 Sony Corp 半導体装置の製造方法
JPH08222668A (ja) * 1994-12-13 1996-08-30 Sumitomo Metal Ind Ltd Ｉｃパッケージ
JPH10116934A (ja) * 1996-10-09 1998-05-06 Fuji Electric Co Ltd 樹脂封止半導体装置およびその製造方法
JP2000049281A (ja) * 1998-07-31 2000-02-18 Toshiba Corp 半導体装置
JP2000058717A (ja) * 1998-08-17 2000-02-25 Hitachi Ltd 平型半導体装置、及びこれを用いた変換器
JP2001156219A (ja) * 1999-11-24 2001-06-08 Denso Corp 半導体装置
JP2001217362A (ja) * 2000-01-31 2001-08-10 Ngk Insulators Ltd 積層放熱部材、および同放熱部材を用いたパワー半導体装置、並びにそれらの製造方法
JP2001284509A (ja) * 2000-03-30 2001-10-12 Hitachi Metals Ltd Ａｌ−ＳｉＣ複合体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7692294B2 (en) 2006-09-14 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for fabricating the same
JP2014013931A (ja) * 2013-09-12 2014-01-23 Denso Corp 半導体パッケージ

Also Published As

Publication number Publication date
JP4376798B2 (ja) 2009-12-02

Similar Documents

Publication Publication Date Title
JP2003110064A (ja) 半導体装置
JP4319591B2 (ja) 半導体パワーモジュール
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7400002B2 (en) MOSFET package
JP4260263B2 (ja) 半導体装置
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
CN104756250B (zh) 半导体装置
JP3988735B2 (ja) 半導体装置及びその製造方法
JP4780085B2 (ja) 半導体装置
JP2021197445A (ja) パワーモジュール、およびパワーモジュールの製造方法
JP2019153699A (ja) 半導体装置および半導体装置の製造方法
JP2008078679A (ja) 半導体装置
JP4376798B2 (ja) 半導体装置
JP2005129886A (ja) 半導体装置およびその製造方法
JP2017191826A (ja) 半導体装置およびその製造方法
JP5444299B2 (ja) 半導体装置
JP2003133329A (ja) 半導体装置
JP7072624B1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2006179732A (ja) 半導体パワーモジュール
JP2000150742A (ja) 伝熱シート、半導体装置及び伝熱シートの製造方法
JP2018029149A (ja) 電力用半導体装置およびその製造方法
JP7179550B2 (ja) セラミックス回路基板およびそれを用いた半導体装置
JP2003068959A (ja) 半導体装置
JP5017228B2 (ja) 半導体装置
JP4357493B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071126

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090909

R151 Written notification of patent or utility model registration

Ref document number: 4376798

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term