JP2003068959A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003068959A JP2003068959A JP2001251554A JP2001251554A JP2003068959A JP 2003068959 A JP2003068959 A JP 2003068959A JP 2001251554 A JP2001251554 A JP 2001251554A JP 2001251554 A JP2001251554 A JP 2001251554A JP 2003068959 A JP2003068959 A JP 2003068959A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- heat sink
- electrode
- semiconductor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 半導体装置の製造工程において、半導体素子
にかかる引っ張り応力を低減して、半導体素子にクラッ
クや割れが発生することを極力防止する。 【解決手段】 本発明の半導体装置は、放熱板の上に半
導体素子１２を半田付けして成るものにおいて、半導体
素子１２の上面のうちの少なくとも外周部に金属製の電
極１９を形成するように構成したものである。この構成
の場合、半導体素子の上面外周部の電極１９の熱膨張係
数が半導体チップ１２の熱膨張係数よりも大きいことか
ら、電極１９が半導体チップ１２よりも収縮し、半導体
素子１２に圧縮応力が残るようになる。この状態で、半
導体素子１２に引っ張り応力が作用すると、残留圧縮応
力と引っ張り応力が相殺するので、半導体素子１２が耐
えられる引っ張り応力が残留圧縮応力の分だけ強くな
る。
にかかる引っ張り応力を低減して、半導体素子にクラッ
クや割れが発生することを極力防止する。 【解決手段】 本発明の半導体装置は、放熱板の上に半
導体素子１２を半田付けして成るものにおいて、半導体
素子１２の上面のうちの少なくとも外周部に金属製の電
極１９を形成するように構成したものである。この構成
の場合、半導体素子の上面外周部の電極１９の熱膨張係
数が半導体チップ１２の熱膨張係数よりも大きいことか
ら、電極１９が半導体チップ１２よりも収縮し、半導体
素子１２に圧縮応力が残るようになる。この状態で、半
導体素子１２に引っ張り応力が作用すると、残留圧縮応
力と引っ張り応力が相殺するので、半導体素子１２が耐
えられる引っ張り応力が残留圧縮応力の分だけ強くな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、放熱板の上に半導
体素子を載置して半田付けするように構成された半導体
装置に関する。
体素子を載置して半田付けするように構成された半導体
装置に関する。
【０００２】
【従来の技術】この種の半導体装置の製造工程の一例
を、図１０に示す。この図１０に示すように、まず、半
導体プロセスにより製造された半導体チップ１を、ヒー
トシンク２の上に載置して半田付けする工程を実行す
る。続いて、半導体チップ１の上面に形成された電極
と、リードフレーム３との間をワイヤーボンディング
（Ｗ／Ｂ）する工程を実行する。そして、半導体チップ
１、ヒートシンク２及びリードフレーム３全体を樹脂４
でモールドする工程を実行する。これにより、半導体装
置５が製造される。
を、図１０に示す。この図１０に示すように、まず、半
導体プロセスにより製造された半導体チップ１を、ヒー
トシンク２の上に載置して半田付けする工程を実行す
る。続いて、半導体チップ１の上面に形成された電極
と、リードフレーム３との間をワイヤーボンディング
（Ｗ／Ｂ）する工程を実行する。そして、半導体チップ
１、ヒートシンク２及びリードフレーム３全体を樹脂４
でモールドする工程を実行する。これにより、半導体装
置５が製造される。
【０００３】この半導体装置５においては、ヒートシン
ク２の下面が樹脂４から露出しており、半導体チップ１
で発生した熱をヒートシンク２を通して良好に放熱させ
ることができる。このため、上記半導体装置５は、発熱
量の多い高耐圧・大電流用の半導体装置に適している。
ク２の下面が樹脂４から露出しており、半導体チップ１
で発生した熱をヒートシンク２を通して良好に放熱させ
ることができる。このため、上記半導体装置５は、発熱
量の多い高耐圧・大電流用の半導体装置に適している。
【０００４】
【発明が解決しようとする課題】上記半導体装置５の製
造工程においては、２つの問題点がある。まず、１つの
問題点は、半導体チップ１の熱膨張係数とヒートシンク
２の熱膨張係数が大きく異なるため（例えばＳｉの熱膨
張係数は３〜４ｐｐｍ／℃であり、例えばＣｕの熱膨張
係数は１７ｐｐｍ／℃である）、半田付け直後は、ヒー
トシンク２は半導体チップ１よりも縮む。このため、半
田付け後においては、図１１に示すように、反りを発生
し、この反った状態では、次の各部位に応力が作用す
る。
造工程においては、２つの問題点がある。まず、１つの
問題点は、半導体チップ１の熱膨張係数とヒートシンク
２の熱膨張係数が大きく異なるため（例えばＳｉの熱膨
張係数は３〜４ｐｐｍ／℃であり、例えばＣｕの熱膨張
係数は１７ｐｐｍ／℃である）、半田付け直後は、ヒー
トシンク２は半導体チップ１よりも縮む。このため、半
田付け後においては、図１１に示すように、反りを発生
し、この反った状態では、次の各部位に応力が作用す
る。
【０００５】具体的には、半導体チップ１の中央部１ａ
においては、図１１にて矢印で示すような圧縮応力がか
かる。そして、半導体チップ１の端部１ｂ、１ｂにおい
ては、図１１にて矢印で示すような引っ張り応力がかか
る。更に、半導体チップ１とヒートシンク２を接合する
半田６の端部６ａ、６ａにおいては、せん断応力がかか
る。
においては、図１１にて矢印で示すような圧縮応力がか
かる。そして、半導体チップ１の端部１ｂ、１ｂにおい
ては、図１１にて矢印で示すような引っ張り応力がかか
る。更に、半導体チップ１とヒートシンク２を接合する
半田６の端部６ａ、６ａにおいては、せん断応力がかか
る。
【０００６】上記応力のうち、半導体チップ１の端部１
ｂにかかる引っ張り応力の大きさが、半導体チップ１の
強度を越えると、半導体チップ１の電極が剥離したり、
図１２に示すように、半導体チップ１に水平クラック１
ｃが発生したりすることがあった。
ｂにかかる引っ張り応力の大きさが、半導体チップ１の
強度を越えると、半導体チップ１の電極が剥離したり、
図１２に示すように、半導体チップ１に水平クラック１
ｃが発生したりすることがあった。
【０００７】次に、半田付けの工程実行後、常温で加工
する工程（例えばワイヤーボンディング工程等）が例え
ば４時間以上続くと、半田６の端部６ａにかかるせん断
応力により、半田６がゆるんでいき（いわゆるクリー
プ）、半導体チップ１全体にかかる応力が次第に低減し
ていく（図１３参照）。
する工程（例えばワイヤーボンディング工程等）が例え
ば４時間以上続くと、半田６の端部６ａにかかるせん断
応力により、半田６がゆるんでいき（いわゆるクリー
プ）、半導体チップ１全体にかかる応力が次第に低減し
ていく（図１３参照）。
【０００８】この状態の半導体チップ１が加熱される
と、例えば、樹脂４でモールド成形する工程を実行する
と、１８０℃程度に加熱される。すると、上記熱膨張係
数の違いから、ヒートシンク２は半導体チップ１よりも
膨張するため、半導体チップ１に引っ張り応力が発生す
る（図１３参照）。そして、この引っ張り応力の大きさ
が半導体チップ１の強度を越えると、半導体チップ１が
割れてしまうという問題点があった。尚、上記チップ割
れの現象は、半導体チップの端部やコーナー部から中心
に向かって進行することがわかっている。
と、例えば、樹脂４でモールド成形する工程を実行する
と、１８０℃程度に加熱される。すると、上記熱膨張係
数の違いから、ヒートシンク２は半導体チップ１よりも
膨張するため、半導体チップ１に引っ張り応力が発生す
る（図１３参照）。そして、この引っ張り応力の大きさ
が半導体チップ１の強度を越えると、半導体チップ１が
割れてしまうという問題点があった。尚、上記チップ割
れの現象は、半導体チップの端部やコーナー部から中心
に向かって進行することがわかっている。
【０００９】そこで、本発明の目的は、半導体装置の製
造工程において、半導体素子にかかる引っ張り応力を低
減することができ、半導体素子にクラックや割れが発生
することを極力防止できる半導体装置を提供することに
ある。
造工程において、半導体素子にかかる引っ張り応力を低
減することができ、半導体素子にクラックや割れが発生
することを極力防止できる半導体装置を提供することに
ある。
【００１０】
【課題を解決するための手段】請求項１の発明によれ
ば、半導体素子の上面のうちの少なくとも外周部に金属
製の電極を形成したので、この電極の熱膨張係数が半導
体チップの熱膨張係数よりも大きいことから、電極が半
導体チップよりも収縮する。このため、半導体素子に圧
縮応力が残るようになる。この状態で、半導体素子に引
っ張り応力が作用すると、上記残留圧縮応力と引っ張り
応力が相殺することから、半導体素子が耐えられる引っ
張り応力が上記残留圧縮応力の分だけ強くなる。即ち、
半導体素子の引っ張り応力に対する強度が見かけ上増す
ことになる。従って、半導体装置の製造工程において、
半導体素子にかかる引っ張り応力を低減することがで
き、半導体素子にクラックや割れが発生することを防止
できる。
ば、半導体素子の上面のうちの少なくとも外周部に金属
製の電極を形成したので、この電極の熱膨張係数が半導
体チップの熱膨張係数よりも大きいことから、電極が半
導体チップよりも収縮する。このため、半導体素子に圧
縮応力が残るようになる。この状態で、半導体素子に引
っ張り応力が作用すると、上記残留圧縮応力と引っ張り
応力が相殺することから、半導体素子が耐えられる引っ
張り応力が上記残留圧縮応力の分だけ強くなる。即ち、
半導体素子の引っ張り応力に対する強度が見かけ上増す
ことになる。従って、半導体装置の製造工程において、
半導体素子にかかる引っ張り応力を低減することがで
き、半導体素子にクラックや割れが発生することを防止
できる。
【００１１】請求項２の発明によれば、前記電極を、前
記半導体素子と密着性の良い金属からなる下地電極と、
この下地電極の上に形成された金属製の上部電極とから
構成したので、電極を半導体素子に強く固着することが
できると共に、電極の高さ寸法（厚み寸法）を容易に調
節することができる。
記半導体素子と密着性の良い金属からなる下地電極と、
この下地電極の上に形成された金属製の上部電極とから
構成したので、電極を半導体素子に強く固着することが
できると共に、電極の高さ寸法（厚み寸法）を容易に調
節することができる。
【００１２】そして、請求項１または２記載の半導体装
置は、前記半導体素子の下面の面粗度Ｒａが０．０１μ
ｍ以上である構成（請求項３の発明）に対して、特に有
効である。また、請求項４の発明のように、前記電極の
厚み寸法は５μｍ以上あることが好ましい構成である。
置は、前記半導体素子の下面の面粗度Ｒａが０．０１μ
ｍ以上である構成（請求項３の発明）に対して、特に有
効である。また、請求項４の発明のように、前記電極の
厚み寸法は５μｍ以上あることが好ましい構成である。
【００１３】請求項５の発明によれば、前記半導体素子
の上面に形成された電極の厚み寸法と、前記半導体素子
の下面に形成された電極の厚み寸法がほぼ等しくなるよ
うに構成したので、半導体装置の製造工程において、ウ
エハの反りを低減することができ、ウエハの取扱性を向
上させることができる。
の上面に形成された電極の厚み寸法と、前記半導体素子
の下面に形成された電極の厚み寸法がほぼ等しくなるよ
うに構成したので、半導体装置の製造工程において、ウ
エハの反りを低減することができ、ウエハの取扱性を向
上させることができる。
【００１４】
【発明の実施の形態】以下、本発明の第１の実施例につ
いて、図１ないし図８を参照しながら説明する。まず、
図３は、本実施例の半導体装置１１の全体構成を概略的
に示す縦断面図である。この図３に示すように、本実施
例の半導体装置１１は、半導体チップ（半導体素子）１
２、下側ヒートシンク（放熱板）１３と、上側ヒートシ
ンク１４と、ヒートシンクブロック１５とを備えて構成
されている。
いて、図１ないし図８を参照しながら説明する。まず、
図３は、本実施例の半導体装置１１の全体構成を概略的
に示す縦断面図である。この図３に示すように、本実施
例の半導体装置１１は、半導体チップ（半導体素子）１
２、下側ヒートシンク（放熱板）１３と、上側ヒートシ
ンク１４と、ヒートシンクブロック１５とを備えて構成
されている。
【００１５】上記半導体チップ１２は、例えばＩＧＢＴ
やサイリスタ等のパワー半導体素子から構成されてい
る。半導体チップ１２の形状は、本実施例の場合、図４
（ａ）に示すように、例えば矩形状の薄板状である。ま
た、下側ヒートシンク１３、上側ヒートシンク１４及び
ヒートシンクブロック１５は、例えばＣｕやＡｌ等の熱
伝導性及び電気伝導性の高い金属で構成されている。そ
して、ヒートシンクブロック１５は、図４（ａ）に示す
ように、半導体チップ１２よりも１回り小さい程度の大
きさの矩形状の板材である。
やサイリスタ等のパワー半導体素子から構成されてい
る。半導体チップ１２の形状は、本実施例の場合、図４
（ａ）に示すように、例えば矩形状の薄板状である。ま
た、下側ヒートシンク１３、上側ヒートシンク１４及び
ヒートシンクブロック１５は、例えばＣｕやＡｌ等の熱
伝導性及び電気伝導性の高い金属で構成されている。そ
して、ヒートシンクブロック１５は、図４（ａ）に示す
ように、半導体チップ１２よりも１回り小さい程度の大
きさの矩形状の板材である。
【００１６】また、下側ヒートシンク１３は、図４
（ａ）に示すように、全体として例えばほぼ長方形状の
板材であり、端子部１３ａが後方へ向けて延びるように
突設されている。更に、上側ヒートシンク１４は、図４
（ｄ）に示すように、全体として例えばほぼ長方形状の
板材で構成されており、端子部１４ａが後方へ向けて延
びるように突設されている。
（ａ）に示すように、全体として例えばほぼ長方形状の
板材であり、端子部１３ａが後方へ向けて延びるように
突設されている。更に、上側ヒートシンク１４は、図４
（ｄ）に示すように、全体として例えばほぼ長方形状の
板材で構成されており、端子部１４ａが後方へ向けて延
びるように突設されている。
【００１７】そして、上記構成の場合、図３に示すよう
に、半導体チップ１２は、下側ヒートシンク１３の上に
接合部材である例えば半田１６を介して接合されてい
る。そして、ヒートシンクブロック１５は、半導体チッ
プ１２の上に接合部材である例えば半田１６を介して接
合されている。更に、上側ヒートシンク１４は、ヒート
シンクブロック１５の上に接合部材である例えば半田１
６を介して接合されている。尚、上記各半田１６の層の
厚み寸法は、例えば１００〜２００μｍ程度となるよう
に構成されている。
に、半導体チップ１２は、下側ヒートシンク１３の上に
接合部材である例えば半田１６を介して接合されてい
る。そして、ヒートシンクブロック１５は、半導体チッ
プ１２の上に接合部材である例えば半田１６を介して接
合されている。更に、上側ヒートシンク１４は、ヒート
シンクブロック１５の上に接合部材である例えば半田１
６を介して接合されている。尚、上記各半田１６の層の
厚み寸法は、例えば１００〜２００μｍ程度となるよう
に構成されている。
【００１８】上記構成においては、半導体チップ１２で
発生した熱は、その両面からヒートシンク１３、１４及
びヒートシンクブロック１５を介して放熱される構成と
なっている。また、下側ヒートシンク１３及び上側ヒー
トシンク１４は、半導体チップ１２の下面及び上面に設
けられた主電極（例えばコレクタ電極やエミッタ電極
等）に半田１６を介して電気的にも接続されている。
発生した熱は、その両面からヒートシンク１３、１４及
びヒートシンクブロック１５を介して放熱される構成と
なっている。また、下側ヒートシンク１３及び上側ヒー
トシンク１４は、半導体チップ１２の下面及び上面に設
けられた主電極（例えばコレクタ電極やエミッタ電極
等）に半田１６を介して電気的にも接続されている。
【００１９】ここで、半導体チップ１２の上面の様子
を、図１に示す。この図１に示すように、半導体チップ
１２の上面には、エミッタ電極（エミッタパッド）１７
が設けられていると共に、複数例えば５個の制御端子用
電極（例えばゲート電極等）１１８が設けられている。
を、図１に示す。この図１に示すように、半導体チップ
１２の上面には、エミッタ電極（エミッタパッド）１７
が設けられていると共に、複数例えば５個の制御端子用
電極（例えばゲート電極等）１１８が設けられている。
【００２０】更に、半導体チップ１２の上面の外周部に
は、矩形枠状をなす金属製の電極１９が設けられてい
る。更にまた、半導体チップ１２の下面の全面には、図
２に示すように、コレクタ電極２０が設けられている。
上記各電極１７、１８、１９、２０は、例えばＴｉ、Ａ
ｌ、Ｎｉ、Ａｕ、Ｃｕ等の金属製の膜であり、半導体チ
ップ１２の表面に密着する特性（密着性）に優れている
と共に、半田付け性にも優れている。
は、矩形枠状をなす金属製の電極１９が設けられてい
る。更にまた、半導体チップ１２の下面の全面には、図
２に示すように、コレクタ電極２０が設けられている。
上記各電極１７、１８、１９、２０は、例えばＴｉ、Ａ
ｌ、Ｎｉ、Ａｕ、Ｃｕ等の金属製の膜であり、半導体チ
ップ１２の表面に密着する特性（密着性）に優れている
と共に、半田付け性にも優れている。
【００２１】そして、各電極１７、１８、１９、２０の
熱膨張係数は、半導体チップ１２の熱膨張係数よりも大
きい。具体的には、Ｔｉの熱膨張係数は１１．８ｐｐｍ
／℃、Ａｌの熱膨張係数は２３ｐｐｍ／℃、Ｎｉの熱膨
張係数は１３．４ｐｐｍ／℃、Ａｕの熱膨張係数は１４
ｐｐｍ／℃、Ｃｕの熱膨張係数は１７ｐｐｍ／℃であ
る。これに対して、Ｓｉの熱膨張係数は３〜４ｐｐｍ／
℃である。尚、上記各電極１７、１８、１９、２０は、
スパッタやめっき等の方法で半導体チップ１２に形成さ
れている。
熱膨張係数は、半導体チップ１２の熱膨張係数よりも大
きい。具体的には、Ｔｉの熱膨張係数は１１．８ｐｐｍ
／℃、Ａｌの熱膨張係数は２３ｐｐｍ／℃、Ｎｉの熱膨
張係数は１３．４ｐｐｍ／℃、Ａｕの熱膨張係数は１４
ｐｐｍ／℃、Ｃｕの熱膨張係数は１７ｐｐｍ／℃であ
る。これに対して、Ｓｉの熱膨張係数は３〜４ｐｐｍ／
℃である。尚、上記各電極１７、１８、１９、２０は、
スパッタやめっき等の方法で半導体チップ１２に形成さ
れている。
【００２２】また、本実施例の場合、半導体チップ１２
の上面側の電極１７、１８、１９の厚み寸法と、半導体
チップ１２の下面側の電極２０の厚み寸法とが、ほぼ等
しくなるように構成されている。尚、両者の厚み寸法が
異なるように構成しても良い。更に、半導体チップ１２
の上面の外周部の電極１９に、ガードリングとしての機
能を持たせるように構成することが好ましい。
の上面側の電極１７、１８、１９の厚み寸法と、半導体
チップ１２の下面側の電極２０の厚み寸法とが、ほぼ等
しくなるように構成されている。尚、両者の厚み寸法が
異なるように構成しても良い。更に、半導体チップ１２
の上面の外周部の電極１９に、ガードリングとしての機
能を持たせるように構成することが好ましい。
【００２３】そして、本実施例においては、上記したよ
うに、半導体チップ１２の上面及び下面に電極１７、１
８、１９、２０を設けたので、半導体チップ１２に圧縮
応力が残留する。これは、電極１７、１８、１９、２０
の熱膨張係数が、半導体チップ１２の熱膨張係数よりも
大きいためである。即ち、半導体チップ１２に電極１
７、１８、１９、２０を形成するときは、半導体チップ
１２及び電極１７、１８、１９、２０は高温状態（例え
ばスパッタを実行する場合、例えば１５０℃程度の温度
状態）となる。
うに、半導体チップ１２の上面及び下面に電極１７、１
８、１９、２０を設けたので、半導体チップ１２に圧縮
応力が残留する。これは、電極１７、１８、１９、２０
の熱膨張係数が、半導体チップ１２の熱膨張係数よりも
大きいためである。即ち、半導体チップ１２に電極１
７、１８、１９、２０を形成するときは、半導体チップ
１２及び電極１７、１８、１９、２０は高温状態（例え
ばスパッタを実行する場合、例えば１５０℃程度の温度
状態）となる。
【００２４】この高温状態から温度が低下していくと、
図５（ａ）に示すように、電極１７、１８、１９、２０
の方が、半導体チップ１２よりも大きく収縮する。この
ため、半導体チップ１２及び電極１７、１８、１９、２
０が室温状態となると、電極１７、１８、１９、２０の
金属膜の収縮力により半導体チップ１２は本来の大きさ
（図５（ｂ）中の破線参照）よりも圧縮され、半導体チ
ップ１２に圧縮応力が残留するのである。この場合、電
極１７、１８、１９、２０の金属膜の厚み寸法を大きく
するほど、残留圧縮応力が大きくなることがわかってい
る。
図５（ａ）に示すように、電極１７、１８、１９、２０
の方が、半導体チップ１２よりも大きく収縮する。この
ため、半導体チップ１２及び電極１７、１８、１９、２
０が室温状態となると、電極１７、１８、１９、２０の
金属膜の収縮力により半導体チップ１２は本来の大きさ
（図５（ｂ）中の破線参照）よりも圧縮され、半導体チ
ップ１２に圧縮応力が残留するのである。この場合、電
極１７、１８、１９、２０の金属膜の厚み寸法を大きく
するほど、残留圧縮応力が大きくなることがわかってい
る。
【００２５】ここで、半導体チップ１２の厚み寸法を例
えば２５０μｍとし、例えば１５０℃において、半導体
チップ１２の上面に厚み寸法が例えば５μｍのＡｌの電
極１７、１８、１９をスパッタで形成し、半導体チップ
１２の下面に厚み寸法が例えば２０μｍのＣｕの電極２
０をスパッタで形成した場合、半導体チップ１２に残留
する圧縮応力が３７ＭＰａとなることを、本発明者は試
作や実験等で確認している。尚、スパッタを実行すると
きの温度は、上記１５０℃よりも高く設定しても良い
し、低く設定しても良い。
えば２５０μｍとし、例えば１５０℃において、半導体
チップ１２の上面に厚み寸法が例えば５μｍのＡｌの電
極１７、１８、１９をスパッタで形成し、半導体チップ
１２の下面に厚み寸法が例えば２０μｍのＣｕの電極２
０をスパッタで形成した場合、半導体チップ１２に残留
する圧縮応力が３７ＭＰａとなることを、本発明者は試
作や実験等で確認している。尚、スパッタを実行すると
きの温度は、上記１５０℃よりも高く設定しても良い
し、低く設定しても良い。
【００２６】また、半導体チップ１２の上面のエミッタ
電極１７は、図３に示すように、半田１６を介してヒー
トシンクブロック１５ひいては上側ヒートシンク１４に
接続されている。また、制御端子用電極（ゲート電極
等）１８は、リードフレーム２１にワイヤー２２を介し
てワイヤーボンディングされている。更に、半導体チッ
プ１２の下面のコレクタ電極２０は、半田１６を介して
下側ヒートシンク１３に接続されている。
電極１７は、図３に示すように、半田１６を介してヒー
トシンクブロック１５ひいては上側ヒートシンク１４に
接続されている。また、制御端子用電極（ゲート電極
等）１８は、リードフレーム２１にワイヤー２２を介し
てワイヤーボンディングされている。更に、半導体チッ
プ１２の下面のコレクタ電極２０は、半田１６を介して
下側ヒートシンク１３に接続されている。
【００２７】一方、下側ヒートシンク１３の端子部１３
ａと、上側ヒートシンク１４の端子部１４ａは、互いの
位置がずれるように、即ち、対向しないように構成され
ている。上記構成の場合、下側ヒートシンク１３の上面
と上側ヒートシンク１４の下面との間の距離は、例えば
１〜２ｍｍ程度になるように構成されている。
ａと、上側ヒートシンク１４の端子部１４ａは、互いの
位置がずれるように、即ち、対向しないように構成され
ている。上記構成の場合、下側ヒートシンク１３の上面
と上側ヒートシンク１４の下面との間の距離は、例えば
１〜２ｍｍ程度になるように構成されている。
【００２８】そして、図３に示すように、一対のヒート
シンク１３、１４の隙間、並びに、半導体チップ１２及
びヒートシンクブロック１５の周囲部分には、樹脂（例
えばエポキシ樹脂等）２３がモールド（充填封止）され
ている。また、ヒートシンク１３、１４の表面、並び
に、半導体チップ１２及びヒートシンクブロック１５の
周囲部分（端面部）には、図示しないポリアミド樹脂が
塗布されている。このポリアミド樹脂は、モールド樹脂
２３とヒートシンク１３、１４との密着力、モールド樹
脂２３と半導体チップ１２との密着力、並びに、モール
ド樹脂２３とヒートシンクブロック１５との密着力を強
化するためのものである。
シンク１３、１４の隙間、並びに、半導体チップ１２及
びヒートシンクブロック１５の周囲部分には、樹脂（例
えばエポキシ樹脂等）２３がモールド（充填封止）され
ている。また、ヒートシンク１３、１４の表面、並び
に、半導体チップ１２及びヒートシンクブロック１５の
周囲部分（端面部）には、図示しないポリアミド樹脂が
塗布されている。このポリアミド樹脂は、モールド樹脂
２３とヒートシンク１３、１４との密着力、モールド樹
脂２３と半導体チップ１２との密着力、並びに、モール
ド樹脂２３とヒートシンクブロック１５との密着力を強
化するためのものである。
【００２９】尚、半導体チップ１２の制御端子用電極１
８等にワイヤーボンディングされたリードフレーム２１
も、樹脂２３によってモールドされている。尚、リード
フレーム２１とワイヤー２２の表面にも、ポリアミド樹
脂を塗布しておくことが好ましい。
８等にワイヤーボンディングされたリードフレーム２１
も、樹脂２３によってモールドされている。尚、リード
フレーム２１とワイヤー２２の表面にも、ポリアミド樹
脂を塗布しておくことが好ましい。
【００３０】次に、上記した構成の半導体装置１１の製
造方法（即ち、製造工程）について、図４を参照して簡
単に説明する。まず、図４（ａ）及び（ｂ）に示すよう
に、下側ヒートシンク１３の上面に、半導体チップ１２
とヒートシンクブロック１５を半田付けする工程を実行
する。この場合、下側ヒートシンク１３の上面に半田箔
２４を介して半導体チップ１２を載せると共に、このチ
ップ１２の上に半田箔２４を介してヒートシンクブロッ
ク１５を載せる。この後、加熱装置（リフロー装置）に
よって上記半田箔２４、２４を溶融させてから、硬化さ
せる。
造方法（即ち、製造工程）について、図４を参照して簡
単に説明する。まず、図４（ａ）及び（ｂ）に示すよう
に、下側ヒートシンク１３の上面に、半導体チップ１２
とヒートシンクブロック１５を半田付けする工程を実行
する。この場合、下側ヒートシンク１３の上面に半田箔
２４を介して半導体チップ１２を載せると共に、このチ
ップ１２の上に半田箔２４を介してヒートシンクブロッ
ク１５を載せる。この後、加熱装置（リフロー装置）に
よって上記半田箔２４、２４を溶融させてから、硬化さ
せる。
【００３１】続いて、図４（ｃ）に示すように、チップ
１２の制御端子用電極（例えばゲート電極等）１８とリ
ードフレーム２１（図４にては２個のみ図示）とをワイ
ヤーボンディングする工程を実行する。次いで、図４
（ｄ）及び（ｅ）に示すように、ヒートシンクブロック
１５の上に上側ヒートシンク１４を半田付けする工程を
実行する。この場合、図４（ｄ）に示すように、ヒート
シンクブロック１５の上に半田箔２４を介して上側ヒー
トシンク１４を載せる。そして、加熱装置によって上記
半田箔２４を溶融させてから、硬化させる。
１２の制御端子用電極（例えばゲート電極等）１８とリ
ードフレーム２１（図４にては２個のみ図示）とをワイ
ヤーボンディングする工程を実行する。次いで、図４
（ｄ）及び（ｅ）に示すように、ヒートシンクブロック
１５の上に上側ヒートシンク１４を半田付けする工程を
実行する。この場合、図４（ｄ）に示すように、ヒート
シンクブロック１５の上に半田箔２４を介して上側ヒー
トシンク１４を載せる。そして、加熱装置によって上記
半田箔２４を溶融させてから、硬化させる。
【００３２】このとき、上側ヒートシンク１４の上に例
えば重り２５等を載置することにより、上側ヒートシン
ク１４を下方へ向けて加圧するように構成されている。
これと共に、上側ヒートシンク１４と下側ヒートシンク
１３との間に、スペーサ治具（図示しない）を取り付け
ることにより、上側ヒートシンク１４と下側ヒートシン
ク１３との間の距離を予め決められた設定距離に保持す
るように構成されている。
えば重り２５等を載置することにより、上側ヒートシン
ク１４を下方へ向けて加圧するように構成されている。
これと共に、上側ヒートシンク１４と下側ヒートシンク
１３との間に、スペーサ治具（図示しない）を取り付け
ることにより、上側ヒートシンク１４と下側ヒートシン
ク１３との間の距離を予め決められた設定距離に保持す
るように構成されている。
【００３３】尚、半田箔２４が溶融する前の状態では、
上側ヒートシンク１４と下側ヒートシンク１３との距離
は、スペーサ治具の設定距離よりも大きくなるように構
成されている。そして、半田箔２４が溶融すると、重り
２５等の加圧力により、溶融した半田層の部分が薄くな
り、上側ヒートシンク１４と下側ヒートシンク１３との
距離がスペーサ治具の設定距離と等しくなる。このと
き、半田層は、適度な薄さまで薄くなるように構成され
ている。そして、溶融した半田層が硬化すれば、半導体
チップ１２とヒートシンク１３、１４とヒートシンクブ
ロック１５の接合及び電気的接続が完了する。
上側ヒートシンク１４と下側ヒートシンク１３との距離
は、スペーサ治具の設定距離よりも大きくなるように構
成されている。そして、半田箔２４が溶融すると、重り
２５等の加圧力により、溶融した半田層の部分が薄くな
り、上側ヒートシンク１４と下側ヒートシンク１３との
距離がスペーサ治具の設定距離と等しくなる。このと
き、半田層は、適度な薄さまで薄くなるように構成され
ている。そして、溶融した半田層が硬化すれば、半導体
チップ１２とヒートシンク１３、１４とヒートシンクブ
ロック１５の接合及び電気的接続が完了する。
【００３４】次いで、ポリアミド樹脂を、一対のヒート
シンク１３、１４の表面、並びに、半導体チップ１２及
びヒートシンクブロック１５の周囲部分等に塗布する工
程を実行する。この場合、ポリアミド樹脂を塗布する具
体的方法としては、ポリアミド樹脂塗布用のディスペン
サのノズルからポリアミド樹脂を滴下したり噴霧したり
する塗布方法や、ディッピング（浸漬）塗布方法等を使
用すれば良い。尚、ワイヤー２２やリードフレーム２１
の表面にも、ポリアミド樹脂を塗布しておくことが好ま
しい。
シンク１３、１４の表面、並びに、半導体チップ１２及
びヒートシンクブロック１５の周囲部分等に塗布する工
程を実行する。この場合、ポリアミド樹脂を塗布する具
体的方法としては、ポリアミド樹脂塗布用のディスペン
サのノズルからポリアミド樹脂を滴下したり噴霧したり
する塗布方法や、ディッピング（浸漬）塗布方法等を使
用すれば良い。尚、ワイヤー２２やリードフレーム２１
の表面にも、ポリアミド樹脂を塗布しておくことが好ま
しい。
【００３５】この後、上記塗布したポリアミド樹脂が乾
燥したら、図３に示すように、ヒートシンク１３、１４
の隙間、並びに、半導体チップ１２及びヒートシンクブ
ロック１５の周囲部分等を、樹脂２３でモールドする工
程を実行する。この場合、上述したように半田付けし且
つポリアミド樹脂を塗布したヒートシンク１３、１４、
半導体チップ１２及びヒートシンクブロック１５等の構
成を、図示しない成形型の内部に収容すると共に、樹脂
２３を注入（充填）する。これにより、一対のヒートシ
ンク１３、１４の隙間、並びに、チップ１２及びヒート
シンクブロック１５の周囲部分等に、樹脂２３が充填さ
れる。そして、上記樹脂２３が硬化した後、成形型内か
ら半導体装置１１を取り出せば、半導体装置１１が完成
する。
燥したら、図３に示すように、ヒートシンク１３、１４
の隙間、並びに、半導体チップ１２及びヒートシンクブ
ロック１５の周囲部分等を、樹脂２３でモールドする工
程を実行する。この場合、上述したように半田付けし且
つポリアミド樹脂を塗布したヒートシンク１３、１４、
半導体チップ１２及びヒートシンクブロック１５等の構
成を、図示しない成形型の内部に収容すると共に、樹脂
２３を注入（充填）する。これにより、一対のヒートシ
ンク１３、１４の隙間、並びに、チップ１２及びヒート
シンクブロック１５の周囲部分等に、樹脂２３が充填さ
れる。そして、上記樹脂２３が硬化した後、成形型内か
ら半導体装置１１を取り出せば、半導体装置１１が完成
する。
【００３６】このような構成の本実施例においては、半
導体チップ１２の上面及び下面に金属製の電極１７、１
８、１９、２０を形成したので、これら電極１７、１
８、１９、２０の熱膨張係数が半導体チップ１２の熱膨
張係数よりも大きいことから、半導体チップ１２に圧縮
応力が残留するようになる。そして、半導体チップ１２
に残留圧縮応力がある状態で、半導体チップ１２に引っ
張り応力が作用したとすると、上記残留圧縮応力と引っ
張り応力が相殺することから、半導体チップ１２が耐え
られる引っ張り応力が上記残留圧縮応力の分だけ強くな
る。
導体チップ１２の上面及び下面に金属製の電極１７、１
８、１９、２０を形成したので、これら電極１７、１
８、１９、２０の熱膨張係数が半導体チップ１２の熱膨
張係数よりも大きいことから、半導体チップ１２に圧縮
応力が残留するようになる。そして、半導体チップ１２
に残留圧縮応力がある状態で、半導体チップ１２に引っ
張り応力が作用したとすると、上記残留圧縮応力と引っ
張り応力が相殺することから、半導体チップ１２が耐え
られる引っ張り応力が上記残留圧縮応力の分だけ強くな
る。
【００３７】このため、半導体チップ１２の引っ張り応
力に対する強度が、実質的に（即ち、見かけ上）増すこ
とになる。従って、半導体装置１１の製造工程におい
て、半導体チップ１２にかかる引っ張り応力を低減する
ことができ、半導体チップ１２にクラックや割れが発生
することを防止できる。以下、残留圧縮応力と引っ張り
応力との関係を、図６を参照しながら、具体的に説明す
る。
力に対する強度が、実質的に（即ち、見かけ上）増すこ
とになる。従って、半導体装置１１の製造工程におい
て、半導体チップ１２にかかる引っ張り応力を低減する
ことができ、半導体チップ１２にクラックや割れが発生
することを防止できる。以下、残留圧縮応力と引っ張り
応力との関係を、図６を参照しながら、具体的に説明す
る。
【００３８】図６において、縦軸は半導体チップ１２に
発生する応力（または半導体チップ１２に作用する応
力）を示しており、プラス方向は引っ張り応力であるこ
とを示し、マイナス方向は圧縮応力であることを示して
いる。さて、半導体チップ１２の引っ張り応力に対する
強度は、一般的に１００ＭＰａ程度であるから、残留圧
縮応力がない従来構成の半導体チップは、図６におい
て、矢印Ａで表すことができる。
発生する応力（または半導体チップ１２に作用する応
力）を示しており、プラス方向は引っ張り応力であるこ
とを示し、マイナス方向は圧縮応力であることを示して
いる。さて、半導体チップ１２の引っ張り応力に対する
強度は、一般的に１００ＭＰａ程度であるから、残留圧
縮応力がない従来構成の半導体チップは、図６におい
て、矢印Ａで表すことができる。
【００３９】これに対して、残留圧縮応力が例えば３７
ＭＰａ（−３７ＭＰａ）存在する本実施例の半導体チッ
プ１２は、図６において、矢印Ｂで表すことができる。
この本実施例の半導体チップ１２の実質的な引っ張り応
力強度（見かけの引っ張り応力強度）は、（１００＋３
７）ＭＰａとなり、従来構成のものより、かなり大きく
なる。また、上記残留圧縮応力が例えば３７ＭＰａ存在
する本実施例の半導体チップ１２は、前述したようにし
て、半導体チップ１２の厚み寸法を例えば２５０μｍと
し、例えば１５０℃において、半導体チップ１２の上面
に例えば５μｍのＡｌの電極１７、１８、１９をスパッ
タで形成し、半導体チップ１２の下面に厚み寸法が例え
ば２０μｍのＣｕの電極２０をスパッタで形成した半導
体チップである。
ＭＰａ（−３７ＭＰａ）存在する本実施例の半導体チッ
プ１２は、図６において、矢印Ｂで表すことができる。
この本実施例の半導体チップ１２の実質的な引っ張り応
力強度（見かけの引っ張り応力強度）は、（１００＋３
７）ＭＰａとなり、従来構成のものより、かなり大きく
なる。また、上記残留圧縮応力が例えば３７ＭＰａ存在
する本実施例の半導体チップ１２は、前述したようにし
て、半導体チップ１２の厚み寸法を例えば２５０μｍと
し、例えば１５０℃において、半導体チップ１２の上面
に例えば５μｍのＡｌの電極１７、１８、１９をスパッ
タで形成し、半導体チップ１２の下面に厚み寸法が例え
ば２０μｍのＣｕの電極２０をスパッタで形成した半導
体チップである。
【００４０】尚、半導体チップ１２の圧縮応力に対する
強度は、一般的に５００ＭＰａ程度であるから、上記残
留圧縮応力が３７ＭＰａの半導体チップ１２は、圧縮応
力の限界強度にほど遠いことから、上記残留圧縮応力が
存在しても実用上何の問題もない。更に、半導体チップ
１２の残留圧縮応力は、低温になるほど大きくなる傾向
にあるが、室温の残留圧縮応力が３７ＭＰａの半導体チ
ップ１２は、最低の製品環境温度である例えば−４０℃
になったときに、その残留圧縮応力が５７ＭＰａ程度に
なるが、この値は圧縮応力の限界強度にほど遠いことか
ら、上記残留圧縮応力が存在しても実用上何の問題もな
い。
強度は、一般的に５００ＭＰａ程度であるから、上記残
留圧縮応力が３７ＭＰａの半導体チップ１２は、圧縮応
力の限界強度にほど遠いことから、上記残留圧縮応力が
存在しても実用上何の問題もない。更に、半導体チップ
１２の残留圧縮応力は、低温になるほど大きくなる傾向
にあるが、室温の残留圧縮応力が３７ＭＰａの半導体チ
ップ１２は、最低の製品環境温度である例えば−４０℃
になったときに、その残留圧縮応力が５７ＭＰａ程度に
なるが、この値は圧縮応力の限界強度にほど遠いことか
ら、上記残留圧縮応力が存在しても実用上何の問題もな
い。
【００４１】また、上記実施例においては、半導体チッ
プ１２の上面及び下面に電極１７、１８、１９、２０を
形成したので、温度変化に応じて半導体チップ１２が膨
張または収縮する場合に、電極１７、１８、１９、２０
の熱膨張係数に応じた膨張または収縮が半導体チップ１
２に加わることになる。このため、半導体チップ１２全
体（電極１７、１８、１９、２０を含めた複合系）とし
ての実質的な（見かけ上の）熱膨張係数は、大きくな
り、電極１７、１８、１９、２０の熱膨張係数、ひいて
は、ヒートシンク１３、１４、１５の熱膨張係数に近付
くことになる。
プ１２の上面及び下面に電極１７、１８、１９、２０を
形成したので、温度変化に応じて半導体チップ１２が膨
張または収縮する場合に、電極１７、１８、１９、２０
の熱膨張係数に応じた膨張または収縮が半導体チップ１
２に加わることになる。このため、半導体チップ１２全
体（電極１７、１８、１９、２０を含めた複合系）とし
ての実質的な（見かけ上の）熱膨張係数は、大きくな
り、電極１７、１８、１９、２０の熱膨張係数、ひいて
は、ヒートシンク１３、１４、１５の熱膨張係数に近付
くことになる。
【００４２】具体的には、上述した残留圧縮応力が３７
ＭＰａ存在する半導体チップ１２の場合、熱膨張係数が
４．２ｐｐｍ／℃から５．８ｐｐｍ／℃へと大きくな
る。この結果、半導体チップ１２とヒートシンク１３、
１４、１５とを接合する半田１６に加わるせん断応力
（即ち、半田接合の塑性（せん断）歪み）が低減するこ
とから、信頼性を向上でき、寿命を長くすることができ
る。
ＭＰａ存在する半導体チップ１２の場合、熱膨張係数が
４．２ｐｐｍ／℃から５．８ｐｐｍ／℃へと大きくな
る。この結果、半導体チップ１２とヒートシンク１３、
１４、１５とを接合する半田１６に加わるせん断応力
（即ち、半田接合の塑性（せん断）歪み）が低減するこ
とから、信頼性を向上でき、寿命を長くすることができ
る。
【００４３】一方、ウエハをダイシングして個々のチッ
プに切断分離する場合に、チップのダイシング面やチッ
プのエッジに傷が付いたり、割れたりする表面欠陥が発
生することがある。これに対して、上記実施例によれ
ば、半導体チップ１２の上面のうちの外周部に金属製の
電極１９を形成したので、半導体チップ１２の外周部の
強度が増すことから、上記表面欠陥の発生を極力防止す
ることができる。即ち、ダイシング時のチッピングを抑
制することができる。
プに切断分離する場合に、チップのダイシング面やチッ
プのエッジに傷が付いたり、割れたりする表面欠陥が発
生することがある。これに対して、上記実施例によれ
ば、半導体チップ１２の上面のうちの外周部に金属製の
電極１９を形成したので、半導体チップ１２の外周部の
強度が増すことから、上記表面欠陥の発生を極力防止す
ることができる。即ち、ダイシング時のチッピングを抑
制することができる。
【００４４】また、上記実施例においては、半導体チッ
プ１２の上面側の電極１７、１８、１９の厚み寸法と、
半導体チップ１２の下面側の電極２０の厚み寸法とを、
ほぼ等しくするように構成した。このため、図７及び図
８に示すように、ウエハ２６に多数の半導体チップ１２
を製造するときに、ウエハ２６の上面及び下面に形成す
る電極の厚み寸法がほぼ等しくなる。従って、ウエハ２
６の反りを低減することができ、半導体プロセスにおけ
るウエハ２６の取扱性を向上させることができる。
プ１２の上面側の電極１７、１８、１９の厚み寸法と、
半導体チップ１２の下面側の電極２０の厚み寸法とを、
ほぼ等しくするように構成した。このため、図７及び図
８に示すように、ウエハ２６に多数の半導体チップ１２
を製造するときに、ウエハ２６の上面及び下面に形成す
る電極の厚み寸法がほぼ等しくなる。従って、ウエハ２
６の反りを低減することができ、半導体プロセスにおけ
るウエハ２６の取扱性を向上させることができる。
【００４５】尚、上記実施例においては、半導体チップ
１２の下面の面粗度Ｒａを例えば０．０１μｍとした
が、面粗度Ｒａを０．０１μｍ以上としても良い。この
場合、面粗度Ｒａを大きくすると、チップ１２が熱応力
等によって割れ易くなるので、半導体チップ１２の上面
及び下面に電極１７、１８、１９、２０を設けることに
よる有効性が高くなる。
１２の下面の面粗度Ｒａを例えば０．０１μｍとした
が、面粗度Ｒａを０．０１μｍ以上としても良い。この
場合、面粗度Ｒａを大きくすると、チップ１２が熱応力
等によって割れ易くなるので、半導体チップ１２の上面
及び下面に電極１７、１８、１９、２０を設けることに
よる有効性が高くなる。
【００４６】図９は、本発明の第２の実施例を示すもの
である。尚、第１の実施例と同一構成には、同一符号を
付している。この第２の実施例では、図９に示すよう
に、各電極１７、１９、２０を、半導体チップ１２と密
着性の良い金属からなる下地電極１７ａ、１９ａ、２０
ａと、この下地電極１７ａ、１９ａ、２０ａの上に半田
２７を介して接合された金属製の上部電極１７ｂ、１９
ｂ、２０ｂとから構成したものである。また、制御端子
用電極１８についても、図示していないが、同様にして
下地電極と上部電極とから構成している。
である。尚、第１の実施例と同一構成には、同一符号を
付している。この第２の実施例では、図９に示すよう
に、各電極１７、１９、２０を、半導体チップ１２と密
着性の良い金属からなる下地電極１７ａ、１９ａ、２０
ａと、この下地電極１７ａ、１９ａ、２０ａの上に半田
２７を介して接合された金属製の上部電極１７ｂ、１９
ｂ、２０ｂとから構成したものである。また、制御端子
用電極１８についても、図示していないが、同様にして
下地電極と上部電極とから構成している。
【００４７】この構成の場合、下地電極１７ａ、１９
ａ、２０ａは、例えばＴｉやＴｉＮ等の金属で構成され
ており、半導体チップ１２の上面または下面にスパッタ
やめっき等によって成膜されている。そして、上部電極
１７ｂ、１９ｂ、２０ｂは、例えばＣｕやＡｌやＮｉ等
の金属箔（半田付け可能な金属箔）で構成されており、
この金属箔を上記下地電極１７ａ、１９ａ、２０ａの上
に半田２７付けしている。尚、半田２７としては、Ａｕ
−Ｓｎ系やＳｎ−Ｓｂ系等の半田材を使用している。
ａ、２０ａは、例えばＴｉやＴｉＮ等の金属で構成され
ており、半導体チップ１２の上面または下面にスパッタ
やめっき等によって成膜されている。そして、上部電極
１７ｂ、１９ｂ、２０ｂは、例えばＣｕやＡｌやＮｉ等
の金属箔（半田付け可能な金属箔）で構成されており、
この金属箔を上記下地電極１７ａ、１９ａ、２０ａの上
に半田２７付けしている。尚、半田２７としては、Ａｕ
−Ｓｎ系やＳｎ−Ｓｂ系等の半田材を使用している。
【００４８】上述した以外の第２の実施例の構成は、第
１の実施例の構成と同じ構成となっている。従って、第
２の実施例においても、第１の実施例とほぼ同じ作用効
果を得ることができる。特に、第２の実施例によれば、
電極１７、１９、２０を、半導体チップ１２と密着性の
良い金属からなる下地電極１７ａ、１９ａ、２０ａと、
この下地電極１７ａ、１９ａ、２０ａの上に形成された
金属製の上部電極１７ｂ、１９ｂ、２０ｂとから構成し
たので、電極１７、１９、２０を半導体チップ１２に強
く固着することができると共に、電極１７、１９、２０
の高さ寸法（電極膜の厚み寸法）を容易に調節すること
ができる。
１の実施例の構成と同じ構成となっている。従って、第
２の実施例においても、第１の実施例とほぼ同じ作用効
果を得ることができる。特に、第２の実施例によれば、
電極１７、１９、２０を、半導体チップ１２と密着性の
良い金属からなる下地電極１７ａ、１９ａ、２０ａと、
この下地電極１７ａ、１９ａ、２０ａの上に形成された
金属製の上部電極１７ｂ、１９ｂ、２０ｂとから構成し
たので、電極１７、１９、２０を半導体チップ１２に強
く固着することができると共に、電極１７、１９、２０
の高さ寸法（電極膜の厚み寸法）を容易に調節すること
ができる。
【００４９】尚、上記第２の実施例では、下地電極１７
ａ、１９ａ、２０ａの上に上部電極１７ｂ、１９ｂ、２
０ｂを半田接合するように構成したが、他のろう付け方
法で接合するように構成しても良い。
ａ、１９ａ、２０ａの上に上部電極１７ｂ、１９ｂ、２
０ｂを半田接合するように構成したが、他のろう付け方
法で接合するように構成しても良い。
【００５０】また、上記各実施例では、半導体チップ１
２を一対のヒートシンク１３、１４で挟む構成に適用し
たが、これに限られるものではなく、１個のヒートシン
クの上面に半導体チップを載置して半田接合し、全体を
樹脂モールドする構成に適用しても良い。
２を一対のヒートシンク１３、１４で挟む構成に適用し
たが、これに限られるものではなく、１個のヒートシン
クの上面に半導体チップを載置して半田接合し、全体を
樹脂モールドする構成に適用しても良い。
【００５１】更に、上記各実施例においては、半導体チ
ップ１２としてＩＧＢＴに適用したが、これに限られる
ものではなく、例えばＭＯＳＦＥＴや他の半導体素子に
適用しても良い。ＭＯＳＦＥＴに適用した構成において
は、エミッタ電極１４はソース電極となり、コレクタ電
極はドレイン電極となる。
ップ１２としてＩＧＢＴに適用したが、これに限られる
ものではなく、例えばＭＯＳＦＥＴや他の半導体素子に
適用しても良い。ＭＯＳＦＥＴに適用した構成において
は、エミッタ電極１４はソース電極となり、コレクタ電
極はドレイン電極となる。
【図１】本発明の第１の実施例を示す半導体チップの上
面図
面図
【図２】半導体チップの縦断面図
【図３】半導体装置の縦断面図
【図４】半導体装置の製造工程を示す図
【図５】熱膨張係数の相違で半導体チップに圧縮応力が
発生する様子を説明する図
発生する様子を説明する図
【図６】半導体チップに発生する圧縮応力と引っ張り応
力との関係を説明する図
力との関係を説明する図
【図７】ウエハの上面図
【図８】ウエハの部分縦断面図
【図９】本発明の第２の実施例を示す図２相当図
【図１０】従来構成を示すものであり、半導体装置の製
造工程を示す図
造工程を示す図
【図１１】半導体チップに作用する応力を示す図
【図１２】半導体チップに水平クラックが発生する様子
を示す図
を示す図
【図１３】半導体チップに発生する圧縮応力と引張り応
力とを説明する図
力とを説明する図
１１は半導体装置、１２は半導体チップ（半導体素
子）、１３は下側ヒートシンク（放熱板）、１４は上側
ヒートシンク、１５はヒートシンクブロック、１６は半
田、１７はエミッタ電極、１８は制御端子用電極、１９
は電極、２０はコレクタ電極、２３は樹脂、２４は半田
箔、２６はウエハ、２７は半田を示す。
子）、１３は下側ヒートシンク（放熱板）、１４は上側
ヒートシンク、１５はヒートシンクブロック、１６は半
田、１７はエミッタ電極、１８は制御端子用電極、１９
は電極、２０はコレクタ電極、２３は樹脂、２４は半田
箔、２６はウエハ、２７は半田を示す。
Claims (5)
- 【請求項１】 放熱板の上に半導体素子を半田付けして
成る半導体装置において、 前記半導体素子の上面のうちの少なくとも外周部に金属
製の電極を形成したことを特徴とする半導体装置。 - 【請求項２】 前記電極は、前記半導体素子と密着性の
良い金属からなる下地電極と、この下地電極の上に形成
された金属製の上部電極とから構成されていることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記半導体素子の下面の面粗度Ｒａが
０．０１μｍ以上であることを特徴とする請求項１また
は２記載の半導体装置。 - 【請求項４】 前記電極の厚み寸法が５μｍ以上である
ことを特徴とする請求項１ないし３のいずれかに記載の
半導体装置。 - 【請求項５】 前記半導体素子の上面に形成された電極
の厚み寸法と、前記半導体素子の下面に形成された電極
の厚み寸法がほぼ等しくなるように構成したことを特徴
とする請求項１ないし４のいずれかに記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251554A JP2003068959A (ja) | 2001-08-22 | 2001-08-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001251554A JP2003068959A (ja) | 2001-08-22 | 2001-08-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068959A true JP2003068959A (ja) | 2003-03-07 |
Family
ID=19080179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001251554A Pending JP2003068959A (ja) | 2001-08-22 | 2001-08-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068959A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042754A (ja) * | 2005-08-01 | 2007-02-15 | Nichicon Corp | パワーモジュール |
| US7755187B2 (en) | 2006-06-05 | 2010-07-13 | Denso Corporation | Load driving device |
| JP2011193007A (ja) * | 2011-04-21 | 2011-09-29 | Fuji Electric Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| JP2013135100A (ja) * | 2011-12-27 | 2013-07-08 | Toyota Motor Corp | 半導体装置の製造方法 |
| JP2018061053A (ja) * | 2015-04-06 | 2018-04-12 | 三菱電機株式会社 | 半導体素子及びその製造方法 |
-
2001
- 2001-08-22 JP JP2001251554A patent/JP2003068959A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042754A (ja) * | 2005-08-01 | 2007-02-15 | Nichicon Corp | パワーモジュール |
| JP4555187B2 (ja) * | 2005-08-01 | 2010-09-29 | ニチコン株式会社 | パワーモジュールおよびその製造方法 |
| US7755187B2 (en) | 2006-06-05 | 2010-07-13 | Denso Corporation | Load driving device |
| US8102047B2 (en) | 2006-06-05 | 2012-01-24 | Denso Corporation | Load driving device |
| JP2011193007A (ja) * | 2011-04-21 | 2011-09-29 | Fuji Electric Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| JP2013135100A (ja) * | 2011-12-27 | 2013-07-08 | Toyota Motor Corp | 半導体装置の製造方法 |
| JP2018061053A (ja) * | 2015-04-06 | 2018-04-12 | 三菱電機株式会社 | 半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7256501B2 (en) | Semiconductor device and manufacturing method of the same | |
| KR101138306B1 (ko) | Ｌｅｄ 칩의 다이-본딩 방법과 이에 의해 제조된 ｌｅｄ | |
| US20050095875A1 (en) | Fabrication method of semiconductor package with heat sink | |
| US20050218494A1 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| KR20000057810A (ko) | 반도체 장치 | |
| US10490491B2 (en) | Semiconductor device | |
| US8945992B2 (en) | Power device package comprising metal tab die attach paddle (DAP) and method of fabricating the package | |
| JP2003110064A (ja) | 半導体装置 | |
| JP2006517054A (ja) | 銅裏面金属構造を備えるＧａＡｓ薄型ダイ | |
| US20180122728A1 (en) | Semiconductor packages and methods for forming same | |
| JPH0964258A (ja) | 大電力半導体デバイス | |
| EP1729343B1 (en) | A power semiconductor device | |
| US8581378B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3601529B2 (ja) | 半導体装置 | |
| JP2003068959A (ja) | 半導体装置 | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US8432024B2 (en) | Integrated circuit including bond wire directly bonded to pad | |
| JP3719506B2 (ja) | 半導体装置及びその製造方法 | |
| WO2019116910A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002329804A (ja) | 半導体装置 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
| EP3751603A3 (en) | Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material | |
| JP2008078679A (ja) | 半導体装置 |